NÍVEL LÓGICO DIGITAL AULA 5

PARTE II Prof. Tiago C. Magalhães

OBJETIVO
O objetivo da aula é abordar:
 Memórias
 Registradores
 Organização das memórias
 Chips e Barramentos de CPU
 Interfaces

Prof. Tiago C Magalhães – e-mail: tiago.magalhaes@newtonpaiva.br

MEMÓRIAS
Um componente essencial de todo computador é sua memória. Sem ela não
poderiam existir os computadores que conhecemos.
A memória é usada para armazenar instruções a serem executadas e dados.
Serão examinados os componentes básicos de um sistema de memória, desde o
nível de portas lógicas para ver como funcionam e como são combinados.

Prof. Tiago C Magalhães – e-mail: tiago.magalhaes@newtonpaiva.br

MEMÓRIAS DE 1 BIT
Exemplo de memória de 1 bit: Latch
Latch SR:
 Duas entradas: S para ativar e R para resetar
 Duas saídas complementares

Prof. Tiago C Magalhães – e-mail: tiago.magalhaes@newtonpaiva.br

MEMÓRIAS DE 1 BIT
Latch SR com clock:
Muitas vezes é conveniente impedir que o latch mude de estado, a não ser em certos
momentos específicos.
Para atingir esse objetivo é feito a inserção de um sinal de clock ou pino de habilitação
(enable).

Prof. Tiago C Magalhães – e-mail: tiago.magalhaes@newtonpaiva.br

MEMÓRIAS DE 1 BIT
O que acontece quando S e R são iguais a 1?
Latch D com clock:
Apresenta apenas uma entrada: D

Prof. Tiago C Magalhães – e-mail: tiago.magalhaes@newtonpaiva.br

FLIP-FLOP TIPO D

Prof. Tiago C Magalhães – e-mail: tiago.magalhaes@newtonpaiva.br

REGISTRADORES

Prof. Tiago C Magalhães – e-mail: tiago.magalhaes@newtonpaiva.br

REGISTRADORES

Prof. Tiago C Magalhães – e-mail: tiago.magalhaes@newtonpaiva.br

 ORGANIZAÇÃO
DA MEMÓRIA
Decodificador de endereço

Buffer não
inversor
Linha CS.𝐑𝐃 em “1”: escrita
Linha CS.𝑹𝑫 em “0”: leitura

Prof. Tiago C Magalhães – e-mail: tiago.magalhaes@newtonpaiva.br

CHIPS DE MEMÓRIA
Há vários modos de organizar o chip para qualquer tamanho de memória dado. A figura
(1) abaixo ilustra duas organizações possíveis para um chip de memória mais antigo de
4Mbits de tamanho. A figura (2) ilustra dois exemplos modernos.

1 2
Prof. Tiago C Magalhães – e-mail: tiago.magalhaes@newtonpaiva.br
CHIPS DE MEMÓRIA

Prof. Tiago C Magalhães – e-mail: tiago.magalhaes@newtonpaiva.br

CHIPS E BARRAMENTOS DE CPU
Os pinos de um chip de CPU podem ser divididos em três tipos: de endereço, de dados e
de controle. Esses pinos são conectados a pinos similares na memória e a chips de E/S por
meio de um conjunto de fios paralelos denominado barramento.
Para buscar uma instrução, em primeiro lugar a CPU coloca o endereço de memória
daquela instrução em seus pinos de endereço. Então ela ativa uma ou mais linhas de
controle para informar à memória que ela quer ler uma palavra, por exemplo.
A memória responde colocando a palavra requisitada nos pinos de dados da CPU e
ativando um sinal que informa o que acabou de fazer. Quando percebe esse sinal, a CPU
aceita a palavra e executa a instrução.
É importante entender que a CPU se comunica com a memória e dispositivos de E/S
apresentando sinais em seus pinos e aceitando sinais em seus pinos.

Prof. Tiago C Magalhães – e-mail: tiago.magalhaes@newtonpaiva.br

CHIPS E BARRAMENTOS DE CPU
Dois parâmetros que determinam o desempenho da CPU são o número de pinos de
endereço e o número de pinos de dados.

Prof. Tiago C Magalhães – e-mail: tiago.magalhaes@newtonpaiva.br

BARRAMENTOS DE COMPUTADOR
Barramento é um caminho elétrico comum entre vários dispositivos e podem ser
categorizados por sua função. Podem ser usados no interior da CPU para transportar
dados de e para a ALU ou podem ser externos à CPU para conectá-la à memória ou a
dispositivos de E/S. Cada barramento tem seus próprios requisitos e propriedades.

Possuem diferentes tamanhos,

dependendo do processador.
Exemplo: 8, 16, 32, 64 e 128.
Prof. Tiago C Magalhães – e-mail: tiago.magalhaes@newtonpaiva.br
BARRAMENTOS DE COMPUTADOR
Protocolo de barramento: é o conjunto de regras que especificam o funcionamento do
barramento, ou seja, define as regras e especificações, elétricas e mecânicas, de compatibilização
de um conjunto de dispositivos de E/S, em geral fornecidos por terceiros, com o barramento.
Os dispositivos ligados ao barramento podem funcionar como:
 mestres: dispositivos ativos, ou seja, que comandam o barramento
 escravos: dispositivos passivos, ou seja, não controlam o barramento.

Prof. Tiago C Magalhães – e-mail: tiago.magalhaes@newtonpaiva.br

BARRAMENTOS DE COMPUTADOR
O que acontece se dois ou mais dispositivos quiserem se tornar mestres de
transferência de dados ao mesmo tempo?
Resp: é necessário um mecanismo de arbitragem para evitar o caos.

Prof. Tiago C Magalhães – e-mail: tiago.magalhaes@newtonpaiva.br

BARRAMENTOS DE COMPUTADOR

Prof. Tiago C Magalhães – e-mail: tiago.magalhaes@newtonpaiva.br

BARRAMENTOS DE COMPUTADOR

Prof. Tiago C Magalhães – e-mail: tiago.magalhaes@newtonpaiva.br

BARRAMENTOS DE COMPUTADOR
Barramento de Endereços (Address Bus)
 Usado para selecionar a origem ou destino de sinais transmitidos em um dos outros
barramentos ou em uma de suas linhas. Conduz endereços.
 Uma função típica: selecionar um registrador em um dos dispositivos do sistema, que é
usado como a fonte ou o destino do dado.
 O processador usa n linhas de endereço do barramento para endereçar 2n posições
diferentes de memória
 Exemplo: Barramento de Endereços com 32 linhas, pode endereçar 232 dispositivos.

Prof. Tiago C Magalhães – e-mail: tiago.magalhaes@newtonpaiva.br

BARRAMENTOS DE COMPUTADOR
Barramento de Controle (Control Bus)
 Sincroniza as atividades do sistema.
 Conduz o status e a informação de controle de/para o microprocessador.
 Para um Barramento de Controle ser formado, várias linhas de controle são necessárias.

Prof. Tiago C Magalhães – e-mail: tiago.magalhaes@newtonpaiva.br

BARRAMENTOS DE COMPUTADOR
Tipos de Barramentos
 Dedicado
 Separa linhas de dados e endereços
 Multiplexado
 Compartilha linhas de dados e endereços
 Usa linhas de endereço válido ou dado válido
 Vantagem – Poucas linhas, espaço, custo e substituem barramentos muito largos
 Desvantagem
 Controle mais complexo
 Redução do desempenho

Prof. Tiago C Magalhães – e-mail: tiago.magalhaes@newtonpaiva.br

EXERCÍCIOS EM SALA
1. Use a tabela da verdade para mostrar que X = (X AND Y) OR (X AND NOT Y)
2. Mostre como a função AND pode ser construída com base em duas portas NAND
3. Uma memória principal RAM tem um espaço máximo de endereçamento de 2K. Cada
célula pode armazenar 16 bits. Pede-se:
a) Qual o valor total de bits que pode ser armazenado nesta memória?
b) Qual o tamanho de cada endereço?
4. Um computador com barramento de dados de 32bitss de largura usa chips de memória
RAM 1Mx1. Qual a menor memória (em bytes) que esse computador pode ter?
5. O circuito da figura 3.25 é um flip-flop que é acionado na transição de subida do clock.
Modifique esse circuito para produzir um fip-flop que é acionado na transição de subida.

Prof. Tiago C Magalhães – e-mail: tiago.magalhaes@newtonpaiva.br

ESTUDO EM CASA
Obrigatório:
Capítulos 2 e 3 da referência 1

Prof. Tiago C Magalhães – e-mail: tiago.magalhaes@newtonpaiva.br

BIBLIOGRAFIA
BIBLIOGRAFIA BÁSICA
1. TANENBAUM, A., Organização Estruturada de Computadores, 5ª edição.
2. STALLINGS, William. Arquitetura e organização de computadores: projeto para o
desempenho. 5 ed. São Paulo; Prentice Hall, 2002. 786p. HANNESSY, John L,;
3. José, DELGADO, RIBEIRO, Carlos. Arquitetura de Computadores, 5ª edição. LTC,
04/2017. VitalBook file.

Prof. Tiago C Magalhães – e-mail: tiago.magalhaes@newtonpaiva.br