Disciplina de Lógica Programável

Experimento – Circuito Lógico em VHDL

1. OBJETIVO
Entender o funcionamento de um circuito lógico combinacional fazendo a
implementação em dispositivo FPGA e comparando com o equivalente em circuitos
integrados TTL para comprovar o seu funcionamento.

2. MATERIAL UTILIZADO

Componentes
Quantidade Material Utilizado Kit Número da Caixa Código Uninter
1 FPGA CYCLONE II Turing 12 0301129
1 SN74LS04N* (NOT) Boole 8 0202074
1 SN74LS08N* (AND) Boole 8 0202075
1 SN74LS32N* (OR) Boole 8 0202077
1 Fonte de Alimentação Turing 12 0301130
1 Kit Cabos Rígidos Edison 6 0101070
1 Terminal Parafuso 3P Edison 6 0104067
1 Cabo Flexível Azul Edison 6 0101065
1 Cabo Flex. Amarelo Edison 6 0101066
Equipamentos / Ferramentas
Quantidade Descrição Kit Número da Caixa Código Uninter
Osciloscópio / Boole
1 Analisador Lógico 7 0201071
1 Multímetro Edison 1 0101001
1 Adaptador AC Edison 3 0101003
1 Fonte Ajustável Edison 3 0101004
1 Protoboard Edison 2 0101002
1 Chave Philips - Ponta
Não incluso no kit, necessário providenciar.
Nº 0 (3mm 1/8”)
*Não necessariamente as letras do código do circuito integrado que está no kit são as
mesmas, podem haver diferenças, contudo, os números devem ser os mesmos.

Pró-reitoria de EaD e CCDD 1

 Disciplina de Lógica Programável

3. INTRODUÇÃO

Os dispositivos lógicos programáveis (PLDs), juntamente com a teoria básica

de eletrônica digital, permitem a implementação e síntese de circuitos digitais desde
simples portas lógicas até os mais complexos sistemas digitais em um único chip.

4. PROCEDIMENTOS EXPERIMENTAIS

Este experimento consiste em realizar 2 montagens de 1 circuito lógico

combinacional, a ser escolhido pelo aluno, entre as opções listadas no item 4.1.
As 2 montagens são:
1ª – Em protoboard montar o circuito lógico escolhido utilizando circuitos
integrados TTL (portas AND, OR, NOT).
2ª – No kit FPGA em conjunto com um protoboard (para montagem de chaves
e LEDs; incluindo os resistores necessários) testar o projeto VHDL do circuito lógico
escolhido, gravando no chip Cyclone II.
Deve-se realizar o comparativo entre a operação do projeto implementado no
kit FPGA Cyclone II e o circuito lógico com circuitos integrados TTL.
O teste a ser realizado deve ser a comprovação da operação dos circuitos com
base em sua tabela verdade, testando todas as combinações.
Deve ser implementado o código VHDL em um projeto criado no ambiente Altera
Quartus II, associando-se às portas de entrada e saída definidas na entidade de
projeto os pinos do kit Cyclone II por meio da ferramenta Pin Planner do Quartus II.
Observações sobre a tensão de alimentação e tensão aplicável aos pinos de
entrada e saída:
- No kit FPGA Altera Cyclone os pinos de I/O operam com níveis de tensão de
0V a 3,3V.
- Para os circuitos integrados TTL deve-se utilizar uma fonte de alimentação
específica de 5V, sendo que os seus pinos de I/O irão trabalhar com níveis de
tensão de 0V a 5V.
* Não deve haver interconexão entre o circuito de teste do projeto realizado no
kit FPGA Cyclone com o circuito de teste do circuito lógico combinacional com

Pró-reitoria de EaD e CCDD 2

 Disciplina de Lógica Programável

circuitos integrados TTL, visto que ambos trabalham com tensão diferente de
operação das suas portas de I/O.

4.1 Opções de Circuito a ser Projetado/Montado

O circuito lógico a ser projetado em FPGA e montado com portas lógicas deve
ser escolhido entre os definidos pelas expressões lógicas abaixo:

Opção 1: S = (A AND (NOT B)) OR ((NOT A) AND B)

Opção 2: S = ((NOT A) OR (NOT B)) AND (NOT C)
Opção 3: S = NOT ((A AND B) OR C)
Opção 4: S = (A AND B) OR (A AND C) OR (B AND C)

4.2 Procedimentos de Montagem da Fonte de Alimentação de 5V para Teste

do Circuito Lógico TTL

1º Passo: Conectar os cabos de saída do adaptador AC ao conector IN da fonte

ajustável, os dois cabos podem ser inseridos em qualquer posição do conector,
então conectar o adaptador AC à rede elétrica. Regular a sua tensão de saída para
5V±5%, medindo com o multímetro, conectando a ponteira vermelha na saída OUT
+ e a ponteira preta na saída OUT -, estando a chave seletora na posição de
medição de tensão na escala de 20V e com o botão /~ não pressionado para
a medição DC. Após este ajuste desconectar o adaptador AC da rede elétrica (será
ligado novamente apenas depois de estar com todo o circuito montado).
2º Passo: Realizar as conexões da entrada de alimentação:
 Conectar no protoboard o terminal de parafuso, que irá receber a entrada
de alimentação, nos pontos d2, d4 e d6.
 Inserir um cabo rígido vermelho entre o ponto b2 e o primeiro ponto da
coluna de VCC.
 Inserir um cabo rígido azul entre o ponto b4 e o primeiro ponto da coluna
de GND.
 Utilizar dois cabos flexíveis, um da cor azul e outro da cor amarela,

Pró-reitoria de EaD e CCDD 3

 Disciplina de Lógica Programável

ambos com comprimento de 10cm e com suas pontas desencapadas,

expondo 0,5cm do cabo. Então ligar uma das extremidades do cabo azul
no terminal OUT (–) da fonte ajustável e uma das extremidades do cabo
amarelo no terminal OUT (+) da fonte ajustável. Então ligar a outra
extremidade do cabo azul no terminal de parafuso que está na posição
b4 do protoboard e a outra extremidade do cabo amarelo no terminal de
parafuso que está na posição b2 do protoboard.

5. Resultados do Experimento

Indique previamente a opção de circuito escolhida e elabore o relatório,

conforme o modelo, apresentando os seguintes resultados:

1) Apresente o diagrama esquemático e a tabela verdade do circuito escolhido.

2) Apresente a descrição VHDL do circuito lógico escolhido, devidamente

comentada.

3) Apresente a associação dos pinos do FPGA feita na ferramenta Pin Planner.

4) Apresente o diagrama de tempo da simulação VWF do circuito implementado

em VHDL no Quartus II com todas as condições da tabela verdade.

5) Apresente fotos da montagem do circuito de teste, tanto do kit FPGA como do

circuito combinacional com portas lógicas. Inclua telas do Analisador Lógico
apresentando os valores das entradas e da saída correspondente.

6) Quais foram as conclusões sobre esta atividade? Houve dificuldades? O

resultado dos procedimentos experimentais deram iguais aos resultados
teóricos e da simulação? Foi obtida uma operação do projeto em FPGA
equivalente à operação do circuito combinacional com portas lógicas?

Pró-reitoria de EaD e CCDD 4