Datasheet (021-040) en PT

Traduzido do Inglês para o Português - www.onlinedoctranslator.
com
PIC18 (L) F2X / 4XK22

TABELA 1-2: PIC18 (L) F2XK22 DESCRIÇÕES DE E / S DE PINOUT (CONTINUAÇÃO)
Número do PIN
Alfinete Amortecedor
PDIP, Nome do Pin Descrição

QFN Modelo Modelo
SOIC
20 17 VDD P - Alimentação positiva para pinos lógicos e de E / S.
8, 19 5, 16 VWL P - Referência de aterramento para pinos lógicos e de E / S.
Lenda: TTL = entrada compatível com TTL CMOS = entrada ou saída compatível com CMOS; ST = entrada Schmitt Trigger com níveis CMOS; I =
entrada; O = saída; P = potência.
Nota 1: Atribuição de pinos padrão para P2B, T3CKI, CCP3 e CCP2 quando os bits de configuração PB2MX, T3CMX, CCP3MX e CCP2MX são
definidos.
2: Atribuição de pino alternativo para P2B, T3CKI, CCP3 e CCP2 quando os bits de configuração PB2MX, T3CMX, CCP3MX e
CCP2MX estão claros.
TABELA 1-3: PIC18 (L) F4XK22 DESCRIÇÕES DE E / S DE PINOUT

Número do PIN
Nome do Pin Descrição
PDIP TQFP QFN Modelo Modelo
2 19 19 RA0 / C12IN0- / AN0

RA0 I/O TTL E / S digital.
C12IN0- eu Analógico Entrada inversora dos comparadores C1 e C2.
AN0 eu Analógico Entrada analógica 0.
3 20 20 RA1 / C12IN1- / AN1

4 21 21 RA2 / C2IN + / AN2 / DACOUT / VREF-

C2IN + eu Analógico Entrada não inversora do comparador C2.
DACOUT O Analógico Saída de referência DAC.

VREF- eu Analógico Entrada de tensão de referência A / D (baixa).
5 22 22 RA3 / C1IN + / AN3 / VREF+

C1IN + eu Analógico Entrada não inversora do comparador C1.
VREF+ eu Analógico Entrada de tensão de referência A / D (alta).
6 23 23 RA4 / C1OUT / SRQ / T0CKI

C1OUT O CMOS Saída do comparador C1.

SRQ O TTL Saída SR Latch Q. Entrada de
T0CKI eu ST relógio externo Timer0.
Observação 1: Atribuição de pinos padrão para P2B, T3CKI, CCP3 / P3A e CCP2 / P2A quando bits de configuração PB2MX, T3CMX, CCP3MX
e CCP2MX são definidos.
2: Atribuição de pino alternativo para P2B, T3CKI, CCP3 / P3A e CCP2 / P2A quando bits de configuração PB2MX, T3CMX,
CCP3MX e CCP2MX são claros.
- 2010 Microchip Technology Inc. Preliminares DS41412B-page 21

PIC18 (L) F2X / 4XK22
Número do PIN
7 24 24 RA5 / C2OUT / SRNQ / SS1 / HLVDIN / AN4

C2OUT O CMOS Saída do comparador C2.
SRNQ O TTL Saída SR Latch Q.

SS1 eu TTL Entrada de seleção de escravo SPI (MSSP1).
HLVDIN eu Analógico Entrada de detecção de alta / baixa tensão.
14 31 33 RA6 / CLKO / OSC2

CLKO O - No modo RC, o pino OSC2 emite CLKOUT, que tem

1/4 da frequência de OSC1 e denota a taxa do ciclo
de instrução.
OSC2 O - Saída de cristal do oscilador. Conecta-se ao cristal ou
ressonador no modo Oscilador de Cristal.
13 30 32 RA7 / CLKI / OSC1
CLKI eu CMOS Entrada de fonte de relógio externa. Sempre
associado à função de pino OSC1.
OSC1 eu ST Entrada de cristal do oscilador ou buffer ST de entrada de fonte

de relógio externa quando configurado no modo RC; Caso
contrário, CMOS.
33 8 9 RB0 / INT0 / FLT0 / SRI / AN12

RB0 I/O TTL E / S digital.
INT0 eu ST Interrupção externa 0.
FLT0 eu ST Entrada de falha PWM para desligamento automático do ECCP.
SRI eu ST Entrada SR Latch.
34 9 10 RB1 / INT1 / C12IN3- / AN10

35 10 11 RB2 / INT2 / CTED1 / AN8

CTED1 eu ST Entrada CTMU Edge 1.
36 11 12 RB3 / CTED2 / P2A / CCP2 / C12IN2- / AN9

CTED2 eu ST Entrada CTMU Edge 2. Saída

P2A(2) O CMOS CCP2 PWM aprimorada.
CCP2(2) I/O ST Captura 2 entradas / Compare 2 saídas / PWM 2 saídas.
C12IN2- eu Analógico Entrada inversora dos comparadores C1 e C2. Entrada
AN9 eu Analógico analógica 9.
DS41412B-page 22 Preliminares - 2010 Microchip Technology Inc.

PIC18 (L) F2X / 4XK22
Número do PIN
37 14 14 RB4 / IOC0 / T5G / AN11

IOC0 eu TTL Pino de interrupção na mudança. Entrada de
T5G eu ST portão de relógio externo Timer5. Entrada
AN11 eu Analógico analógica 11.
38 15 15 RB5 / IOC1 / P3A / CCP3 / T3CKI / T1G / AN13

IOC1 eu TTL Pino de interrupção na mudança.
P3A(1) O CMOS Saída CCP3 PWM aprimorada.
T3CKI(2) eu ST Entrada de relógio Timer3.
T1G eu ST Entrada de portão de relógio externo Timer1.
39 16 16 RB6 / IOC2 / PGC

PGC I/O ST Debugger In-Circuit e pino de clock de programação

ICSP ™.
40 17 17 RB7 / IOC3 / PGD

PGD I/O ST Pino de dados de programação do Debugger In-Circuit e

ICSP ™.
15 32 34 RC0 / P2B / T3CKI / T3G / T1CKI / SOSCO
RC0 I/O TTL E / S digital.

P2B(2) O CMOS Saída CCP1 PWM aprimorada. Entrada
T3CKI(1) eu ST de relógio Timer3.
T3G eu ST Entrada de portão de relógio externo Timer3.
T1CKI eu ST Entrada de relógio Timer1.
SOSCO O - Saída do oscilador secundário.
16 35 35 RC1 / P2A / CCP2 / SOSCI

SOSCI eu Analógico Entrada do oscilador secundário.
17 36 36 RC2 / CTPLS / P1A / CCP1 / T5CKI / AN14

CTPLS O - Saída do gerador de pulso CTMU.
P1A O CMOS Saída CCP1 PWM aprimorada.

CCP1 I/O ST Captura 1 entrada / Compare 1 saída / PWM 1 saída. Entrada
T5CKI eu ST de relógio Timer5.

PIC18 (L) F2X / 4XK22
Número do PIN
18 37 37 RC3 / SCK1 / SCL1 / AN15

SCK1 I/O ST Entrada / saída de relógio serial síncrono para
modo SPI (MSSP2).
SCL1 I/O ST Entrada / saída de relógio serial síncrono para I2Modo
C ™ (MSSP2).
23 42 42 RC4 / SDI1 / SDA1 / AN16

SDI1 eu ST Dados SPI em (MSSP1). eu2E /
SDA1 I/O ST S de dados C ™ (MSSP1).
24 43 43 RC5 / SDO1 / AN17

SDO1 O - Saída de dados SPI (MSSP1).
25 44 44 RC6 / TX1 / CK1 / AN18

TX1 O - EUSART 1 transmissão assíncrona.

CK1 I/O ST Relógio síncrono EUSART 1 (consulte RXx / DTx
relacionado).
26 1 1 RC7 / RX1 / DT1 / AN19

RX1 eu ST Recebimento assíncrono EUSART 1.

DT1 I/O ST Dados síncronos EUSART 1 (consulte TXx / CKx
relacionados).
19 38 38 RD0 / SCK2 / SCL2 / AN20

RD0 I/O TTL E / S digital.
SCK2 I/O ST Entrada / saída de relógio serial síncrono para

modo SPI (MSSP2).
SCL2 I/O ST Entrada / saída de relógio serial síncrono para I2Modo
C ™ (MSSP2).
20 39 39 RD1 / CCP4 / SDI2 / SDA2 / AN21

CCP4 I/O ST Capture 4 entradas / Compare 4 saídas / PWM 4 saídas.
SDI2 eu ST Dados SPI em (MSSP2).
SDA2 I/O ST eu2E / S de dados C ™ (MSSP2).

PIC18 (L) F2X / 4XK22
Número do PIN
21 40 40 RD2 / P2B / AN22

RD2 I/O TTL E / S digital
P2B(1) O CMOS Saída CCP2 PWM aprimorada.

22 41 41 RD3 / P2C / SS2 / AN23
P2C O CMOS Saída CCP2 PWM aprimorada. Entrada
SS2 eu TTL de seleção de escravo SPI (MSSP2).
27 2 2 RD4 / P2D / SDO2 / AN24

P2D O CMOS Saída CCP2 PWM aprimorada.
SDO2 O - Saída de dados SPI (MSSP2).

28 3 3 RD5 / P1B / AN25

P1B O CMOS Saída CCP1 PWM aprimorada.
29 4 4 RD6 / P1C / TX2 / CK2 / AN26

P1C O CMOS Saída CCP1 PWM aprimorada.
TX2 O - Transmissão assíncrona EUSART 2.
CK2 I/O ST Relógio síncrono EUSART 2 (consulte RXx / DTx
relacionado).
30 5 5 RD7 / P1D / RX2 / DT2 / AN27

P1D O CMOS Saída CCP1 PWM aprimorada.

RX2 eu ST Recebimento assíncrono EUSART 2.
DT2 I/O ST Dados síncronos EUSART 2 (consulte TXx / CKx
relacionados).
8 25 25 RE0 / P3A / CCP3 / AN5
RE0 I/O TTL E / S digital.

9 26 26 RE1 / P3B / AN6

P3B O CMOS Saída CCP3 PWM aprimorada.

PIC18 (L) F2X / 4XK22
Número do PIN
10 27 27 RE2 / CCP5 / AN7

CCP5 I/O ST Captura 5 entradas / Compare 5 saídas / PWM 5 saídas
1 18 18 RE3 / VPP/ MCLR

RE3 eu ST Entrada digital.
VPP P Programação de entrada de tensão.
MCLR eu ST Entrada Active-low Master Clear (reset do dispositivo).
11,32 7,28 7,8, VDD P - Alimentação positiva para pinos lógicos e de E / S.

28,29
12,31 6,29 6,30,31 VWL P - Referência de aterramento para pinos lógicos e de E / S.
12,13, 13 NC
33,34

PIC18 (L) F2X / 4XK22
MÓDULO DO OSCILADOR 2.0 (COM MONITOR O HFINTOSC, MFINTOSC e LFINTOSC são osciladores de
alta, média e baixa frequência calibrados de fábrica,
DE RELÓGIO SEGURO FALHA)
respectivamente, que são usados como fontes de clock
interno.
2.1 Visão Geral
O módulo oscilador possui uma ampla variedade de fontes
de relógio e recursos de seleção que permitem que ele seja
usado em uma ampla gama de aplicações, maximizando o
desempenho e minimizando o consumo de energia. A Figura
2-1 ilustra um diagrama de blocos do módulo oscilador.
As fontes de clock podem ser configuradas a partir de osciladores

externos, ressonadores de cristal de quartzo, ressonadores de
cerâmica e circuitos Resistor-Capacitor (RC). Além disso, a fonte de
relógio do sistema pode ser configurada a partir de um dos três
osciladores internos, com uma escolha de velocidades selecionáveis
via software. Recursos adicionais do relógio incluem:
• Fonte de relógio do sistema selecionável entre fontes

externas ou internas via software.
• Modo de inicialização de duas velocidades, que minimiza a
latência entre a inicialização do oscilador externo e a
execução do código.
• Monitor de relógio à prova de falhas (FSCM) projetado
para detectar uma falha da fonte de relógio externa
(modos LP, XT, HS, EC ou RC) e alternar
automaticamente para o oscilador interno.
• O temporizador de inicialização do oscilador (OST) garante a estabilidade
das fontes de oscilador de cristal.
O módulo de relógio primário pode ser configurado para fornecer

uma das seis fontes de relógio como o relógio principal.
1. RC Resistor externo / capacitor de

2. LP cristal de baixa potência
3. XT Cristal / Ressonador
4. INTOSC Oscilador Interno
5. HS Relógio externo de cristal / ressonador
6. CE de alta velocidade
Os circuitos do oscilador HS e EC podem ser otimizados para

consumo de energia e velocidade do oscilador usando as
configurações em FOSC <3: 0>. Seleções adicionais de FOSC
<3: 0> permitem que RA6 seja usado como I / O ou CLKO (F
OSC/ 4) para modos RC, EC e INTOSC Oscillator.
Os modos de relógio primário são selecionáveis pelos

bits FOSC <3: 0> do registro de configuração CONFIG1H.
A operação do relógio primário é ainda definida por
estes bits de configuração e registro:
1. PRICLKEN (CONFIG1H <5>)
2. PRISD (OSCCON2 <2>)
3. PLLCFG (CONFIG1H <4>)
4. PLLEN (OSCTUNE <6>)
5. HFOFST (CONFIG3H <3>)
6. IRCF <2: 0> (OSCCON <6: 4>)
7. MFIOSEL (OSCCON2 <4>)
8. INTSRC (OSCTUNE <7>)

PIC18 (L) F2X / 4XK22
FIGURA 2-1: DIAGRAMA DE BLOCO DO SISTEMA OSCILADOR SIMPLIFICADO
Oscilador Secundário(1)
Modo de baixo consumo

SOSCO
Secundário SOSCOUT Mudança de evento
Oscilador (SCS <1: 0>)
(SOSC)
TÃOSCI
Módulo de Relógio Primário

Secundário
Oscilador
PRICLKEN 01
PRISD PLL Select(3) (4)
EN FOSC <3: 0>(5)
Clock Switch MUX

OSC2 Primário
Oscil Primário lator
Oscilador(2) 0 4xPLL 0 Primário
Relógio
(OSC) 00
OSC1
INTOSC
1 1
INTOSC
1x
Oscilador Interno
IRCF <2: 0>

MFIOSEL
INTSRC
3 3
HF-16 MHZ
HFINTOSC HF-8 MHZ
(16 MHz) HF-4 MHZ
Oscilador interno MUX(3)
HF-2 MHZ
HF-1 MHZ
INTOSC HF-500 kHZ
Dividir HF-250 kHZ
HF-31,25 kHZ INTOSC
O circuito
MFINTOSC
(500 kHz)
MF-500 kHZ
MF-250 kHZ
MF-31,25 kHZ
LFINTOSC LF-31,25 kHz

(31,25 kHz)
Nota 1: Detalhes na Figura 2-4.

2: Detalhes na Figura 2-2.
3: Detalhes na Figura 2-3.
4: Detalhes na Tabela 2-1.
5: O oscilador primário MUX usa a ramificação INTOSC quando FOSC <3: 0> = 100x.

PIC18 (L) F2X / 4XK22
2.2 Controle do oscilador 2.2.3 SELEÇÃO DE BAIXA FREQUÊNCIA
Os registros OSCCON, OSCCON2 e OSCTUNE (Registro 2-1 para Quando uma frequência de saída nominal de 31,25 kHz é
Registro 2-3) controlam vários aspectos da operação do relógio selecionada (IRCF <2: 0> = 000), os usuários podem
do dispositivo, tanto em operação de potência total quanto em escolher qual oscilador interno atua como fonte. Isso é
modos de gerenciamento de energia. feito com o bit INTSRC do registro OSCTUNE e o bit
MFIOSEL do registro OSCCON2. Consulte a Figura 2-2 e o
• Seleção de relógio do sistema principal (SCS)
Registro 2-1 para a seleção específica de 31,25 kHz. Esta
• Desligamento do circuito do oscilador primário (PRISD) opção permite que os usuários selecionem um
• Ativação do oscilador secundário (SOSCGO) Relógio de 31,25 kHz (MFINTOSC ou HFINTOSC) que pode ser
• Multiplicador 4x de frequência de relógio primário (PLLEN) ajustado usando os bits TUN <5: 0> no registro OSCTUNE,
enquanto mantém a economia de energia com uma velocidade
• Bits de seleção de frequência interna (IRCF, INTSRC)
de clock muito baixa. LFINTOSC sempre permanece a fonte de
• Bits de status do relógio (OSTS, HFIOFS,
relógio para recursos como o Watchdog Timer e o Fail-Safe Clock
MFIOFS, LFIOFS. SOSCRUN, PLLRDY)
Monitor, independentemente da configuração dos bits INTSRC e
• Seleção de gerenciamento de energia (IDLEN) MFIOSEL
2.2.1 SELEÇÃO DE RELÓGIO DO SISTEMA PRINCIPAL Esta opção permite que os usuários selecionem o HFINTOSC sintonizável e
mais preciso como uma fonte de clock, enquanto mantém a economia de
Os bits de seleção do relógio do sistema, SCS <1: 0>, selecionam a
energia com uma velocidade de clock muito baixa.
fonte de relógio principal. As fontes de relógio disponíveis são
• Relógio primário definido pelos bits FOSC <3: 0> do 2.2.4 GERENCIAMENTO DE ENERGIA
CONFIG1H. O relógio primário pode ser o oscilador O bit IDLEN do registro OSCCON determina se o
primário, um relógio externo ou o bloco do oscilador dispositivo entra no modo Sleep ou em um dos modos
interno. inativos quando o DORMIR a instrução é executada.
• Relógio secundário (oscilador secundário)
• Bloco oscilador interno (HFINTOSC, MFINTOSC e
LFINTOSC).
A fonte do relógio muda imediatamente após um ou mais
bits serem gravados, após um breve intervalo de transição
do relógio. Os bits SCS são apagados para selecionar o
relógio primário em todas as formas de Reset.
2.2.2 FREQUÊNCIA INTERNA

SELEÇÃO
Os bits de seleção de frequência do oscilador interno
(IRCF <2: 0>) selecionam a saída de frequência do bloco
do oscilador interno. As opções são a fonte LFINTOSC
(31,25 kHz), a fonte MFINTOSC (31,25 kHz, 250 kHz ou
500 kHz) e a fonte HFINTOSC (16 MHz) ou uma das
frequências derivadas do postscaler HFINTOSC (31,25
kHz a 8 MHz). Se o bloco oscilador interno estiver
fornecendo o relógio principal, a alteração dos estados
desses bits terá uma mudança imediata na saída do
oscilador interno. Nas redefinições do dispositivo, a
frequência de saída do oscilador interno é definida para
a frequência padrão de 1 MHz.

PIC18 (L) F2X / 4XK22
FIGURA 2-2: OSCILADOR INTERNO FIGURA 2-3: SELEÇÃO DE BLOCO DE PLL
DIAGRAMA DE BLOCO MUX DIAGRAMA
IRCF <2: 0> FOSC <3: 0> = 100x

MFIOSEL PLLCFG
INTSRC
PLL
3
PLLEN Selecione
HF-16 MHZ
111
HF-8 MHZ 110
HF-4 MHZ 101
HF-2 MHZ 100
HF-1 MHZ 011
MF-500 KHZ
1 500 kHZ 010
HF-500 KHZ INTOSC
0
MF-250 KHZ
1
250 kHZ 001
HF-250 KHZ
0
HF-31,25 KHZ 11
MF-31,25 KHZ 10 31,25 kHZ
000
LF-31,25 KHZ 0X
TABELA 2-1: PLL SELECIONE A TABELA DE VERDADE
Fonte MUX do relógio primário FOSC <3: 0> PLLCFG PLLEN PLL Select
FOSC (qualquer fonte) 0000-1111 0 0 0

OSC1 / OSC2 (fonte externa) 0000-0111 1 x 1
1010-1111 0 1 1
INTOSC (fonte interna) 1000-1001 x 0 0
INTOSC (fonte interna) x 1 1

PIC18 (L) F2X / 4XK22
FIGURA 2-4: OSCILADOR SECUNDÁRIO E ENTRADAS DE RELÓGIO EXTERNO
SOSCEN SOSCGO
T1SOSCEN
T3SOSCEN
T5SOSCEN
Para Módulo de Mudança de Relógio
EN
SOSCI
Secundário SOSCOUT
Oscilador
SOSCO
1
T1CKI
T3G SOSCEN T1CLK_EXT_SRC
T3CKI
0
SOSCEN T1SOSCEN
T3G
SOSCEN
1
0 T3CLK_EXT_SRC
0
T3CKI 1
T3SOSCEN
T1G
T3CMX
T1G 1
T5CLK_EXT_SRC
T5CKI 0
T5SOSCEN
T5G T5G

PIC18 (L) F2X / 4XK22
REGISTRO 2-1: OSCCON: REGISTRO DE CONTROLE DO OSCILADOR
R / W-0 R / W-0 R / W-1 R / W-1 Rq R-0 R / W-0 R / W-0

IDLEN IRCF <2: 0> OSTS(1) HFIOFS SCS <1: 0>
bit 7 bit 0
Lenda:
R = bit legível W = Bit gravável '1' = U = bit não implementado, lido como '0' q = depende da condição x =
- n = Valor no POR Bit está definido '0' = bit é apagado O bit é desconhecido
bit 7 IDLEN: Bit de habilitação ocioso
1 = O dispositivo entra no modo de espera em DORMIR instrução

0 = O dispositivo entra no modo de suspensão ativado DORMIR instrução
bit 6-4 IRCF <2: 0>: Bits de seleção de frequência do oscilador RC interno(2)
111 = HFINTOSC - (16 MHz)
110 = HFINTOSC / 2 - (8 MHz)
101 = HFINTOSC / 4 - (4 MHz)
100 = HFINTOSC / 8 - (2 MHz)
011 = HFINTOSC / 16 - (1 MHz)(3)
Se INTSRC = 0 e MFIOSEL = 0: 010

= HFINTOSC / 32 - (500 kHz)
001 = HFINTOSC / 64 - (250 kHz)
000 = LFINTOSC - (31,25 kHz)

= HFINTOSC / 32 - (500 kHz)
001 = HFINTOSC / 64 - (250 kHz)
000 = HFINTOSC / 512 - (31,25 kHz)

= MFINTOSC - (500 kHz)
001 = MFINTOSC / 2 - (250 kHz)
000 = LFINTOSC - (31,25 kHz)

= MFINTOSC - (500 kHz)
001 = MFINTOSC / 2 - (250 kHz)
000 = MFINTOSC / 16 - (31,25 kHz)
bit 3 OSTS: Bit de status do tempo limite de inicialização do oscilador
1 = O dispositivo está funcionando a partir do relógio definido por FOSC <3: 0> do registro CONFIG1H
0 = O dispositivo está funcionando a partir do oscilador interno (HFINTOSC, MFINTOSC ou LFINTOSC)
bit 2 HFIOFS: HFINTOSC Freqüência estável bit
1 = A frequência HFINTOSC é estável
0 = A frequência HFINTOSC não é estável
bit 1-0 SCS <1: 0>: Bit de seleção do relógio do sistema
1x = Bloco oscilador interno

01 = Oscilador secundário (SOSC)
00 = Relógio primário (determinado por FOSC <3: 0> em CONFIG1H).
Nota 1: O estado de reset depende do estado do bit de configuração IESO.

2: A fonte INTOSC pode ser determinada pelo bit INTSRC em OSCTUNE e o bit MFIOSEL em OSCCON2. Freqüência
3: de saída padrão de HFINTOSC na reinicialização.

PIC18 (L) F2X / 4XK22
REGISTRO 2-2: OSCCON2: REGISTRO DE CONTROLE DO OSCILADOR 2
R-0/0 R-0 / q U-0 R / W-0/0 R / W-0 / u R / W-1/1 Rx / u R-0/0
PLLRDY SOSCRUN - MFIOSEL SOSCGO(1) PRISD MFIOFS LFIOFS
bit 7 bit 0
Lenda:
R = bit legível '1' = W = Bit gravável '0' U = bit não implementado, lido como '0' x q = depende da condição
bit definido = Bit está limpo = bit é desconhecido
- n / n = Valor em POR e BOR / Valor em todas as outras redefinições
bit 7 PLLRDY: Bit de status de execução PLL
1 = O relógio do sistema vem de 4xPLL

0 = O relógio do sistema vem de um oscilador, diferente de 4xPLL
bit 6 SOSCRUN: Bit de status de execução SOSC
1 = O relógio do sistema vem do SOSC secundário
0 = O relógio do sistema vem de um oscilador, diferente do SOSC
bit 5 Não implementado: Lido como '0 '.
bit 4 MFIOSEL: MFINTOSC Selecionar bit

1 = MFINTOSC é usado no lugar de frequências HFINTOSC de 500 kHz, 250 kHz e 31,25 kHz
0 = MFINTOSC não é usado
bit 3 SOSCGO(1): Bit de controle de partida do oscilador secundário
1 = O oscilador secundário está ativado.
0 = O oscilador secundário é desligado se nenhuma outra fonte o solicitar.
bit 2 PRISD: Bit de desligamento do circuito de acionamento do oscilador primário
1 = Circuito de acionamento do oscilador ligado
0 = Circuito de acionamento do oscilador desligado (potência zero)
bit 1 MFIOFS: Bit estável de frequência MFINTOSC

1 = MFINTOSC é estável
0 = MFINTOSC não é estável
bit 0 LFIOFS: LFINTOSC Freqüência estável bit
1 = LFINTOSC é estável
0 = LFINTOSC não é estável
Nota 1: O bit SOSCGO só é redefinido em um POR Reset.

PIC18 (L) F2X / 4XK22
2.3 Modos de Fonte de Relógio 2.4 Modos de relógio externo
Os modos de fonte do relógio podem ser classificados como externos ou
2.4.1 TEMPORIZADOR DE INICIALIZAÇÃO DO OSCILADOR (OST)
internos.
Quando o módulo do oscilador é configurado para os modos
• Os modos de relógio externo dependem de circuitos
LP, XT ou HS, o temporizador de inicialização do oscilador
externos para a fonte de relógio. Os exemplos são:
(OST) conta 1.024 oscilações de OSC1. Isso ocorre após um
Módulos de relógio (modo EC), ressonadores de cristal de
Power-on Reset (POR) e quando o Power-up Timer (PWRT)
quartzo ou ressonadores de cerâmica (modos LP, XT e HS)
expirou (se configurado) ou um despertar do repouso.
e circuitos Resistor-Capacitor (modo RC).
Durante este tempo, o contador do programa não aumenta
• As fontes de relógio interno estão contidas e a execução do programa é suspensa. O OST garante que o
internamente no bloco Oscillator. O bloco circuito do oscilador, usando um ressonador de cristal de
oscilador tem três osciladores internos: o oscilador quartzo ou ressonador de cerâmica, foi iniciado e está
interno de alta frequência de 16 MHz (HFINTOSC), fornecendo um relógio de sistema estável para o módulo do
o oscilador interno de média frequência de 500 oscilador. Ao alternar entre as fontes de relógio, um atraso é
kHz (MFINTOSC) e o oscilador interno de baixa necessário para permitir que o novo relógio se estabilize.
frequência de 31,25 kHz (LFINTOSC). Esses atrasos do oscilador são mostrados na Tabela 2-2.
O relógio do sistema pode ser selecionado entre fontes de A fim de minimizar a latência entre a inicialização do oscilador externo
relógio externas ou internas por meio dos bits de seleção do e a execução do código, o modo de inicialização do relógio de duas
relógio do sistema (SCS <1: 0>) do registro OSCCON. Ver velocidades pode ser selecionado (consulte Seção 2.10 "Modo de
Seção 2.9 "Mudança de relógio" para obter informações inicialização do relógio de duas velocidades")
adicionais.
TABELA 2-2: EXEMPLOS DE ATRASO DO OSCILADOR
Alternar entre Troque para Frequência Atraso do oscilador
LFINTOSC 31,25 kHz

Sleep / POR MFINTOSC 31,25 kHz a 500 kHz Atraso de aquecimento do oscilador (TCALOROSO)
HFINTOSC 31,25 kHz a 16 MHz
Sleep / POR EC, RC DC - 64 MHz 2 ciclos de instrução
LFINTOSC (31,25 kHz) EC, RC DC - 64 MHz 1 ciclo de cada
Sleep / POR LP, XT, HS 32 kHz a 40 MHz 1024 Ciclos do Relógio (OST)
Sleep / POR 4xPLL 32 MHz a 64 MHz 1024 Ciclos de relógio (OST) + 2 ms
LFINTOSC (31,25 kHz) LFINTOSC 31,25 kHz a 16 MHz 1 -s (aprox.)
HFINTOSC
2.4.2 MODO EC FIGURA 2-5: RELÓGIO EXTERNO (CE)

O modo de relógio externo (EC) permite um nível lógico OPERAÇÃO DE MODO
gerado externamente como a fonte de relógio do sistema.
Ao operar neste modo, uma fonte de relógio externa é Relógio de OSC1 / CLKIN
conectada à entrada OSC1 e o OSC2 está disponível para E / Ramal Sistema
S de propósito geral. A Figura 2-5 mostra as conexões de FOTO® MCU
pinos para o modo EC.

I/O OSC2 / CLKOUT(1)
O modo Relógio externo (EC) oferece uma opção de potência
média (MP) e alta potência (HP) selecionável pelos bits FOSC
<3: 0>. As seleções MP são mais adequadas para frequências Nota 1: As funções de pino alternativo estão listadas em
Seção 1.0 “Visão geral do dispositivo”.
de clock externo entre 4 e 16 MHz. A seleção HP é mais
adequada para frequências de clock acima de 16 MHz.
O temporizador de inicialização do oscilador (OST) é desabilitado

quando o modo EC é selecionado. Portanto, não há atraso na
operação após um Power-on Reset (POR) ou despertar do
repouso. Porque o PIC® O design do MCU é totalmente estático, a
interrupção da entrada do relógio externo terá o efeito de
interromper o dispositivo, deixando todos os dados intactos. Ao
reiniciar o relógio externo, o dispositivo retomará a operação
como se nenhum tempo tivesse decorrido.

PIC18 (L) F2X / 4XK22
2.4.3 MODOS LP, XT, HS
Nota 1: As características do cristal de quartzo variam de
Os modos LP, XT e HS suportam o uso de ressonadores de cristal acordo com o tipo, embalagem e fabricante. O
de quartzo ou ressonadores de cerâmica conectados a OSC1 e usuário deve consultar as planilhas de dados do
OSC2 (Figura 2-6). O modo seleciona uma configuração de ganho fabricante para especificações e aplicação
baixo, médio ou alto do inversoramplificador interno para recomendada.
suportar vários tipos de ressonador e velocidade.
2: Sempre verifique o desempenho do
LP O modo oscilador seleciona a configuração de ganho mais baixa do oscilador sobre o VDD e faixa de
inversor-amplificador interno. O consumo de corrente do modo LP é o temperatura esperada para a aplicação.
menor dos três modos. Este modo é mais adequado para acionar
3: Para obter ajuda com o projeto do oscilador, consulte as
ressonadores com uma especificação de baixo nível de acionamento,
seguintes notas de aplicação do Microchip:
por exemplo, cristais do tipo diapasão.
• AN826, “Noções básicas do oscilador de cristal
XT O modo oscilador seleciona a configuração de ganho
e seleção de cristal para rfPIC® e PIC®
intermediário do inversor-amplificador interno. O consumo de
Dispositivos”(DS00826)
corrente do modo XT é o meio dos três modos. Este modo é mais
• AN849, “PIC básico® Projeto do oscilador
adequado para acionar ressonadores com uma especificação de
”(DS00849)
nível de acionamento médio.
• AN943, “PIC prático® Análise e
HS O modo oscilador oferece uma opção de potência média
design do oscilador”(DS00943)
(MP) e alta potência (HP) selecionável pelos bits FOSC <3: 0>.
• AN949, “Fazendo o seu oscilador funcionar
As seleções MP são mais adequadas para frequências de
”(DS00949)
oscilador entre 4 e 16 MHz. A seleção HP tem a configuração
de ganho mais alta do inversoramplificador interno e é mais
adequada para frequências acima de 16 MHz. O modo HS é FIGURA 2-7: RESSONADOR CERÂMICO
mais adequado para ressonadores que requerem uma OPERAÇÃO
configuração de unidade alta. (MODO XT OU HS)
FIGURA 2-6: CRISTAL DE QUARTZO FOTO® MCU

OPERAÇÃO (MODO LP,
XT OU HS) OSC1 / CLKIN
C1 Para Interno
FOTO® MCU Registroeuc
RP(3) RF(2) Dormir

OSC1 / CLKIN
C1 Para Interno
Registroeuc
C2 R S(1) OSC2 / CLKOUT

Quartzo Cerâmica
RF(2) Dormir Ressonador
Cristal
Nota 1: Um resistor em série (RS) pode ser necessário para

ressonadores de cerâmica com baixo nível de acionamento.
C2 RS(1) OSC2 / CLKOUT
2: O valor de RF varia com o modo Oscillator
selecionado (normalmente entre 2 M- a 10 M--.
Nota 1: Um resistor em série (RS) pode ser necessário para cristais de
3: Um resistor de feedback paralelo adicional (RP) podem ser
quartzo com baixo nível de acionamento.
necessários para a operação adequada do ressonador de
2: O valor de RF varia com o modo Oscillator cerâmica.
selecionado (normalmente entre 2 M- a 10 M--.

PIC18 (L) F2X / 4XK22
2.4.4 MODOS RC EXTERNOS 2.5 Modos de relógio interno
Os modos de resistor-capacitor externo (RC) suportam o uso de O módulo oscilador tem três osciladores internos independentes
um circuito RC externo. Isso permite ao projetista flexibilidade que podem ser configurados ou selecionados como fonte de
máxima na escolha da frequência, ao mesmo tempo que relógio do sistema.
mantém os custos ao mínimo quando a precisão do relógio não é
necessária. Existem dois modos: RC e RCIO.
1. O HFINTOSC (Oscilador interno de alta
frequência) é calibrado de fábrica e opera a 16
2.4.4.1 Modo RC MHz. A frequência do HFINTOSC pode ser
ajustada pelo usuário via software usando o
No modo RC, o circuito RC se conecta ao OSC1. OSC2 / registro OSCTUNE (Registro 2-3).
CLKOUT emite a frequência do oscilador RC dividida por
2. O MFINTOSC (Oscilador interno de média
4. Este sinal pode ser usado para fornecer um relógio
frequência) é calibrado de fábrica e opera a
para circuitos externos, sincronização, calibração, teste
500 kHz. A frequência do MFINTOSC pode ser
ou outros requisitos de aplicação. A Figura 2-8 mostra as
ajustada pelo usuário via software usando o
conexões do modo RC externo.
registro OSCTUNE (Registro 2-3).
FIGURA 2-8: MODOS RC EXTERNOS 3. O LFINTOSC (Interno de baixa frequência
Oscilador) é calibrado de fábrica e opera em
31,25 kHz. O LFINTOSC não pode ser ajustado
VDD
FOTO® MCU pelo usuário, mas foi projetado para ser estável
sob temperatura e tensão.
REXT
OSC1 / CLKIN A velocidade do clock do sistema pode ser selecionada via
interno
Relógio
software usando os bits de seleção de frequência do oscilador
CEXT interno IRCF <2: 0> do registro OSCCON.
O relógio do sistema pode ser selecionado entre fontes de

VWL
relógio externas ou internas por meio dos bits de seleção do
FOSC/ 4 ou relógio do sistema (SCS <1: 0>) do registro OSCCON. Ver
OSC2 / CLKOUT(1)
I / O(2) Seção 2.9 "Mudança de relógio" Para maiores informações.
2.5.1 INTOSC COM E / S OU CLOCKOUT

Valores recomendados: 10 k- - REXT - 100 k-
CEXT > 20 pF Dois dos modos de relógio selecionáveis com os bits FOSC
<3: 0> do registro de configuração CONFIG1H configuram o
bloco oscilador interno como o oscilador primário. A seleção
Nota 1: As funções de pino alternativo estão listadas em
do modo determina se OSC2 / CLKOUT / RA7 será
Seção 1.0 “Visão geral do dispositivo”.
configurado como E / S de uso geral (RA7) ou FOSC/ 4
2: A saída depende do modo de relógio RC ou RCIO.
(CLKOUT). Em ambos os modos, OSC1 / CLKIN / RA7 é
configurado como E / S de propósito geral. Ver
2.4.4.2 Modo RCIO Seção 24.0 “Recursos especiais da CPU” Para maiores
No modo RCIO, o circuito RC é conectado ao OSC1. OSC2 informações.
torna-se um pino de E / S de uso geral. O sinal CLKOUT pode ser usado para fornecer um relógio
A frequência do oscilador RC é uma função da tensão de para circuitos externos, sincronização, calibração, teste ou
alimentação, o resistor (REXT) e capacitor (CEXT) valores e a outros requisitos de aplicação.
temperatura de operação. Outros fatores que afetam a
frequência do oscilador são:
• variação de tensão limite de entrada
• tolerâncias de componentes
• variações de embalagem na capacitância
O usuário também precisa levar em consideração a variação

devido à tolerância dos componentes RC externos usados.

PIC18 (L) F2X / 4XK22
2.5.1.1 Registro OSCTUNE como o temporizador de inicialização (PWRT), temporizador de
watchdog (WDT), monitor de relógio à prova de falhas (FSCM) e
Os circuitos do oscilador HFINTOSC / MFINTOSC são
periféricos, são não afetados pela mudança na frequência.
calibrados de fábrica, mas podem ser ajustados no
software gravando nos bits TUN <5: 0> do registro O registro OSCTUNE também implementa os bits
OSCTUNE (Registro 2-3). INTSRC e PLLEN, que controlam certos recursos do
bloco oscilador interno.
O valor padrão do TUN <5: 0> é '000000 '. O valor é um
número de complemento de dois de 6 bits. O bit INTSRC permite aos usuários selecionar qual
oscilador interno fornece a fonte do relógio quando o
Quando o registro OSCTUNE é modificado, a frequência
A opção de frequência de 31,25 kHz está selecionada. Isso é
HFINTOSC / MFINTOSC começará a mudar para a nova
abordado com mais detalhes emSeção 2.2.3 "Seleção de baixa
frequência. A execução do código continua durante esta
frequência".
mudança. Não há indicação de que a mudança ocorreu.
O bit PLLEN controla a operação do multiplicador de
Os bits TUN <5: 0> em OSCTUNE não afetam a frequência
frequência, PLL, nos modos de oscilador interno. Para obter
LFINTOSC. Operação de recursos que dependem da
mais detalhes sobre a função do bit PLLEN, consulte
frequência da fonte do relógio LFINTOSC, como
Seção 2.6.2 "PLL em modos HFINTOSC"
CADASTRE-SE 2-3: OSCTUNE: REGISTRO DE AJUSTE DO OSCILADOR
R / W-0 R / W-0 R / W-0 R / W-0 R / W-0 R / W-0 R / W-0 R / W-0
INTSRC PLLEN(1) TUN <5: 0>

bit 7 bit 0
Lenda:
R = bit legível W = Bit gravável '1' = U = bit não implementado, lido como '0' '0' =
- n = Valor no POR Bit está definido bit apagado x = bit desconhecido
bit 7 INTSRC: Bit de seleção da fonte de baixa frequência do oscilador interno

1 = Relógio do dispositivo de 31,25 kHz derivado da fonte MFINTOSC ou HFINTOSC
0 = Relógio do dispositivo de 31,25 kHz derivado diretamente do oscilador interno LFINTOSC
bit 6 PLLEN: Multiplicador de frequência 4xPLL para bit de habilitação HFINTOSC(1)
1 = PLL habilitado para HFINTOSC (apenas 8 MHz e 16 MHz)

0 = PLL desativado
bit 5-0 TUN <5: 0>: Bits de sintonia de frequência - use para ajustar as frequências MFINTOSC e HFINTOSC
011111 = Freqüência máxima
011110 =
•••
000001 =
000000 = Módulo oscilador (HFINTOSC e MFINTOSC) está funcionando na fábrica calibrado
frequência.
111111 =
•••
100000 = Freqüência mínima
Nota 1: O bit PLLEN está ativo apenas quando o HFINTOSC é a fonte de relógio primária (FOSC <2: 0> = 100X) e
a frequência selecionada é 8 MHz ou 16 MHz (IRCF <2: 0> = 11x). Caso contrário, o bit PLLEN está indisponível
e sempre lê '0 '.

PIC18 (L) F2X / 4XK22
2.5.2 LFINTOSC 2.5.4.1 Compensando com o EUSART
O oscilador interno de baixa frequência (LFINTOSC) é Um ajuste pode ser necessário quando o EUSART começa a
uma fonte de clock interno de 31,25 kHz. O LFINTOSC gerar erros de enquadramento ou recebe dados com erros
não é ajustável, mas foi projetado para ser estável em no modo assíncrono. Erros de enquadramento indicam que
temperatura e tensão. VerSeção 27.0 "Características a frequência do relógio do dispositivo está muito alta; para
elétricas" para a precisão LFINTOSC ajustar para isso, diminua o valor em OSCTUNE para reduzir
especificações. a frequência do clock. Por outro lado, erros nos dados
podem sugerir que a velocidade do clock está muito baixa;
A saída do LFINTOSC pode ser uma fonte de relógio para
para compensar, incremente OSCTUNE para aumentar a
o relógio principal ou o relógio INTOSC (consulte a Figura
frequência do clock.
2-1). O LFINTOSC também é a fonte de relógio para o
Powerup Timer (PWRT), Watchdog Timer (WDT) e Fail-
2.5.4.2 Compensando com os temporizadores
Safe Clock Monitor (FSCM).
Esta técnica compara a velocidade do relógio do dispositivo a algum
2.5.3 BITS DE SELEÇÃO DE FREQUÊNCIA (IRCF) relógio de referência. Podem ser usados dois temporizadores; um
cronômetro é cronometrado pelo clock periférico, enquanto o outro é
As saídas HFINTOSC (16 MHz) e MFINTOSC (500 MHz) se
cronometrado por uma fonte de referência fixa, como o oscilador
conectam a um circuito de divisão que fornece
Timer1.
frequências de 16 MHz a 31,25 kHz. Essas frequências de
circuito de divisão, junto com a saída LFINTOSC de 31,25 Ambos os temporizadores são zerados, mas o temporizador
kHz, são multiplexadas para fornecer uma única saída de cronometrado pela referência gera interrupções. Quando ocorre
relógio INTOSC (consulte a Figura 2-1). Os bits IRCF <2: uma interrupção, o cronômetro interno é lido e ambos os
0> do registrador OSCCON, o bit MFIOSEL do registrador cronômetros são zerados. Se o valor do temporizador com clock
OSCCON2 e o bit INTSRC do registrador OSCTUNE, interno for maior do que o esperado, o bloco do oscilador interno
selecionam a freqüência de saída dos osciladores está funcionando muito rápido. Para ajustar isso, diminua o
internos. Uma das oito frequências pode ser selecionada registro OSCTUNE.
via software:
2.5.4.3 Compensando com o Módulo CCP no
• 16 MHz
Modo de Captura
• 8 MHz
Um módulo CCP pode usar o temporizador1, temporizador3 ou
• 4 MHz
temporizador5 de execução livre, sincronizado pelo bloco
• 2 MHz
oscilador interno e um evento externo com um período
• 1 MHz (padrão após reinicialização)
conhecido (ou seja, frequência de energia CA). A hora do primeiro
• 500 kHz (MFINTOSC ou HFINTOSC) evento é capturada nos registros CCPRxH: CCPRxL e é registrada
• 250 kHz (MFINTOSC ou HFINTOSC) para uso posterior. Quando o segundo evento causa uma
• 31 kHz (LFINTOSC, MFINTOSC ou HFINTOSC) captura, a hora do primeiro evento é subtraída da hora do
segundo evento. Como o período do evento externo é conhecido,
2.5.4 DERIVAÇÃO DE FREQUÊNCIA INTOSC a diferença de tempo entre os eventos pode ser calculada.
A fábrica calibra as saídas do bloco oscilador interno Se o tempo medido for muito maior do que o tempo
(HFINTOSC / MFINTOSC) para 16 MHz / 500 kHz. No entanto, calculado, o bloco oscilador interno está funcionando muito
esta frequência pode variar como VDD ou mudanças de rápido; para compensar, diminua o registro OSCTUNE. Se o
temperatura. É possível ajustar a freqüência HFINTOSC / tempo medido for muito menor que o tempo calculado, o
MFINTOSC modificando o valor dos bits TUN <5: 0> no bloco oscilador interno está funcionando muito devagar;
registrador OSCTUNE. Isso não tem efeito na frequência da para compensar, incremente o registro OSCTUNE.
fonte de relógio LFINTOSC.
O ajuste da fonte HFINTOSC / MFINTOSC requer

saber quando fazer o ajuste, em que direção deve ser
feito e, em alguns casos, quão grande é a mudança
necessária. Três técnicas de compensação possíveis
são discutidas nas seções a seguir. No entanto, outras
técnicas podem ser utilizadas.

PIC18 (L) F2X / 4XK22
2.6 Multiplicador de frequência PLL 2.6.2 PLL EM MODOS HFINTOSC
Um circuito Phase Locked Loop (PLL) é fornecido como uma O multiplicador de frequência 4x pode ser usado com o
opção para usuários que desejam usar um circuito oscilador de bloco oscilador interno para produzir velocidades de clock de
frequência mais baixa ou sincronizar o dispositivo até sua dispositivo mais rápidas do que normalmente possível com o
frequência nominal mais alta a partir do oscilador de cristal. Isso oscilador interno. Quando habilitado, o PLL multiplica o
pode ser útil para clientes que estão preocupados com EMI HFINTOSC por 4 para produzir taxas de clock de até 64 MHz.
devido a cristais de alta frequência ou usuários que exigem Ao contrário dos modos de relógio externo, o PLL só pode
velocidades de clock mais altas de um oscilador interno. ser controlado por software. O bit de controle PLLEN do
registro OSCTUNE é usado para habilitar ou desabilitar a
2.6.1 PLL EM MODOS DE OSCILADOR operação PLL quando o HFINTOSC é usado.
EXTERNO
O PLL pode ser habilitado para qualquer um dos modos de
oscilador externo usando os pinos OSC1 / OSC2
configurando o bit PLLCFG (CONFIG1H <4>) ou configurando
o bit PLLEN (OSCTUNE <6>). O PLL é projetado para
frequências de entrada de 4 MHz a 16 MHz. O PLL então
multiplica a freqüência de saída do oscilador por 4 para
produzir uma freqüência de clock interno de até 64 MHz. As
frequências do oscilador abaixo de 4 MHz não devem ser
usadas com o PLL.

PIC18 (L) F2X / 4XK22
2.7 Efeitos dos modos de gerenciamento de 2.8 Atrasos de inicialização
energia nas várias fontes de relógio
Os atrasos na inicialização são controlados por dois temporizadores, de
Para obter mais informações sobre os modos discutidos nesta seção, forma que nenhum circuito de reinicialização externo é necessário para a
consulte Seção 3.0 "Modos de gerenciamento de energia". Uma lista maioria das aplicações. Os atrasos garantem que o dispositivo seja mantido
de referência rápida também está disponível na Tabela 3-1. em Reset até que a fonte de alimentação do dispositivo esteja estável em
circunstâncias normais e o relógio principal esteja operando e estável. Para
Quando o modo PRI_IDLE é selecionado, o oscilador primário
obter informações adicionais sobre atrasos na inicialização, consulteSeção
designado continua a funcionar sem interrupção. Para todos
4.5 "Temporizadores de reinicialização do dispositivo".
os outros modos de gerenciamento de energia, o oscilador
usando o pino OSC1 é desabilitado. O pino OSC1 (e o pino
OSC2, se usado pelo oscilador) irá parar de oscilar. O primeiro temporizador é o Temporizador de inicialização
(PWRT), que fornece um atraso fixo na inicialização. É
Nos modos de relógio secundário (SEC_RUN e
habilitado ao limpar (=0) o bit de configuração PWRTEN.
SEC_IDLE), o oscilador secundário (SOSC) está operando e
fornecendo o relógio do dispositivo. O oscilador secundário O segundo temporizador é o Oscillator Start-up Timer
também pode ser executado em todos os modos de (OST), destinado a manter o chip em Reset até que o
gerenciamento de energia, se necessário para cronometrar oscilador de cristal esteja estável (modos LP, XT e HS). O
Timer1, Timer3 ou Timer5. OST faz isso contando 1024 ciclos do oscilador antes de
permitir que o oscilador faça o clock do dispositivo.
Nos modos do oscilador interno (INTOSC_RUN e INTOSC_IDLE), o
bloco do oscilador interno fornece a fonte do relógio do Quando o PLL é habilitado com modos de oscilador externo,
dispositivo. A saída LFINTOSC de 31,25 kHz pode ser usada o dispositivo é mantido em Reset por mais 2 ms, seguindo o
diretamente para fornecer o relógio e pode ser habilitada para retardo de OST, para que o PLL possa travar na frequência
suportar vários recursos especiais, independentemente do modo do relógio de entrada.
de gerenciamento de energia (consulte Há um atraso do intervalo TCSD, seguindo POR, enquanto o
Seção 24.2 "Watchdog Timer (WDT)", controlador fica pronto para executar as instruções. Esse atraso
Seção 2.10 "Modo de inicialização do relógio de duas velocidades" e ocorre simultaneamente com quaisquer outros atrasos. Este
Seção 2.11 "Monitor de relógio à prova de falhas" para pode ser o único atraso que ocorre quando qualquer um dos
obter mais informações sobre WDT, Fail-Safe Clock Monitor e modos EC, RC ou INTIOSC são usados como a fonte de relógio
Two-Speed Start-up). As saídas HFINTOSC e MFINTOSC primária.
podem ser usadas diretamente para sincronizar o dispositivo
Quando o HFINTOSC é selecionado como o relógio principal,
ou podem ser divididas pelo postscaler. As saídas HFINTOSC
o relógio do sistema principal pode ser atrasado até que o
e MFINTOSC são desabilitadas quando o relógio é fornecido
HFINTOSC esteja estável. Isso é selecionável pelo usuário
diretamente da saída LFINTOSC.
pelo bit HFOFST do registro de configuração CONFIG3H.
Quando o modo Sleep é selecionado, todas as fontes de relógio Quando o bit HFOFST é apagado, o relógio do sistema
são interrompidas. Como todas as correntes de chaveamento do principal é atrasado até que o HFINTOSC esteja estável.
transistor foram interrompidas, o modo Sleep atinge o menor Quando o bit HFOFST é definido, o relógio do sistema
consumo de corrente do dispositivo (apenas correntes de fuga). principal é iniciado imediatamente.
Em ambos os casos, o bit HFIOFS do registro OSCCON

A ativação de qualquer recurso no chip que funcione durante o pode ser lido para determinar se o HFINTOSC está
repouso aumentará a corrente consumida durante o repouso. O operando e estável.
LFINTOSC é necessário para suportar a operação WDT. Podem
estar operando outros recursos que não requerem uma fonte de
relógio do dispositivo (ou seja, SSP escravo, PSP, pinos INTn e
outros). Periféricos que podem adicionar consumo de corrente
significativo estão listados emSeção 27.8 "Características DC:
Características de entrada / saída,
PIC18 (L) F2X / 4XK22 ”.

Datasheet (021-040) en PT

Enviado por

Dados do documento

Título original

Direitos autorais

Formatos disponíveis

Compartilhar este documento

Compartilhar ou incorporar documento

Opções de compartilhamento

Você considera este documento útil?

Este conteúdo é inapropriado?

Direitos autorais:

Formatos disponíveis

Datasheet (021-040) en PT

Enviado por

Direitos autorais:

Formatos disponíveis

Traduzido do Inglês para o Português - www.onlinedoctranslator.

PIC18 (L) F2X / 4XK22

PDIP, Nome do Pin Descrição

8, 19 5, 16 VWL P - Referência de aterramento para pinos lógicos e de E / S.

TABELA 1-3: PIC18 (L) F4XK22 DESCRIÇÕES DE E / S DE PINOUT

2 19 19 RA0 / C12IN0- / AN0

AN0 eu Analógico Entrada analógica 0.

3 20 20 RA1 / C12IN1- / AN1

C12IN1- eu Analógico Entrada inversora dos comparadores C1 e C2.

AN1 eu Analógico Entrada analógica 1.

4 21 21 RA2 / C2IN + / AN2 / DACOUT / VREF-

RA2 I/O TTL E / S digital.

AN2 eu Analógico Entrada analógica 2.

DACOUT O Analógico Saída de referência DAC.

5 22 22 RA3 / C1IN + / AN3 / VREF+

RA3 I/O TTL E / S digital.

AN3 eu Analógico Entrada analógica 3.

VREF+ eu Analógico Entrada de tensão de referência A / D (alta).

6 23 23 RA4 / C1OUT / SRQ / T0CKI

C1OUT O CMOS Saída do comparador C1.

- 2010 Microchip Technology Inc. Preliminares DS41412B-page 21

7 24 24 RA5 / C2OUT / SRNQ / SS1 / HLVDIN / AN4

SRNQ O TTL Saída SR Latch Q.

HLVDIN eu Analógico Entrada de detecção de alta / baixa tensão.

AN4 eu Analógico Entrada analógica 4.

14 31 33 RA6 / CLKO / OSC2

CLKO O - No modo RC, o pino OSC2 emite CLKOUT, que tem

OSC1 eu ST Entrada de cristal do oscilador ou buffer ST de entrada de fonte

33 8 9 RB0 / INT0 / FLT0 / SRI / AN12

FLT0 eu ST Entrada de falha PWM para desligamento automático do ECCP.

SRI eu ST Entrada SR Latch.

AN12 eu Analógico Entrada analógica 12.

34 9 10 RB1 / INT1 / C12IN3- / AN10

C12IN3- eu Analógico Entrada inversora dos comparadores C1 e C2.

AN10 eu Analógico Entrada analógica 10.

35 10 11 RB2 / INT2 / CTED1 / AN8

RB2 I/O TTL E / S digital.

AN8 eu Analógico Entrada analógica 8.

36 11 12 RB3 / CTED2 / P2A / CCP2 / C12IN2- / AN9

CTED2 eu ST Entrada CTMU Edge 2. Saída

C12IN2- eu Analógico Entrada inversora dos comparadores C1 e C2. Entrada

AN9 eu Analógico analógica 9.

DS41412B-page 22 Preliminares - 2010 Microchip Technology Inc.

37 14 14 RB4 / IOC0 / T5G / AN11

T5G eu ST portão de relógio externo Timer5. Entrada

AN11 eu Analógico analógica 11.

38 15 15 RB5 / IOC1 / P3A / CCP3 / T3CKI / T1G / AN13

RB5 I/O TTL E / S digital.

P3A(1) O CMOS Saída CCP3 PWM aprimorada.

CCP3(1) I/O ST Captura 3 entradas / Compare 3 saídas / PWM 3 saídas.

T3CKI(2) eu ST Entrada de relógio Timer3.

T1G eu ST Entrada de portão de relógio externo Timer1.

AN13 eu Analógico Entrada analógica 13.

39 16 16 RB6 / IOC2 / PGC

IOC2 eu TTL Pino de interrupção na mudança.

PGC I/O ST Debugger In-Circuit e pino de clock de programação

40 17 17 RB7 / IOC3 / PGD

PGD I/O ST Pino de dados de programação do Debugger In-Circuit e

15 32 34 RC0 / P2B / T3CKI / T3G / T1CKI / SOSCO

RC0 I/O TTL E / S digital.

T3CKI(1) eu ST de relógio Timer3.

T3G eu ST Entrada de portão de relógio externo Timer3.

T1CKI eu ST Entrada de relógio Timer1.