Universidade Federal da Paraba UFPB Centro de Cincias Exatas e da Natureza CCEN Centro de Informtica CI Programa de Ps-Graduao em Informtica PPGI

PPGI Aluno: Luciano Carvalho de Medeiros Jnior

A reconfigurable architecture for multicore systems

Neste artigo, os autores propem uma arquitetura NoC configurvel que permite subsistemas escalveis de multiprocessadores baseados em barramento em cada n no NoC. O trabalho dividido em uma introduo sobre o tema, a motivao que levou ao desenvolvimento do trabalho, a descrio da arquitetura proposta, algumas anlises que foram feitas e uma concluso. O artigo foi publicado por Annie Avakian, Jon Nafziger, Amayika Panda e Ranga Vemuri no International Symposium on Parallel & Distributed Processing, Workshops and Phd Forum (IPDPSW), em 2010. Como houve uma diminuio do ganho de desempenho medida que se foi aumentando o clock dos processadores monocore, ao longo dos anos se viu a adoo de processadores multicore. Isto proporcionou melhores desempenhos, mas trouxe novos desafios, como o problema de se ter um sistema harmonioso, onde os vrios cores possam se comunicar e compartilhar uma memria de comum acesso de forma rpida e eficiente. Neste trabalho, os autores citam duas abordagens que visam melhorar essa latncia da comunicao entre os cores. A primeira, onde cada core mantm um nico cache L1, e todos os cores compartilham um cache L2, por meio de um barramento. Mas nessa abordagem, o atraso de comunicao entre o cache L2 e um dos cores aumenta significativamente quando o nmero de cores no processador aumenta. A segunda abordagem o esquema NoC (Network-on-Chip), onde os cores so conectados a routers, e a comunicao entre os cores feita utilizando protocolos similares aos de rede de computadores. Assim como no anterior, cada core possui um cache L1 privado, mas o cache L2, nesse caso, distribudo e compartilhado entre todos os cores. E dependendo da forma como a rede de cores for construda, a latncia para se obter os dados pode ser prejudicada, sendo alterada de acordo com a quantidade de saltos, entre os ns, necessria para se ter um dado. O que os autores propuseram foi uma arquitetura hbrida das duas abordagens anteriores, onde seria uma abordagem NoC em que cada router possui um barramento com vrios cores. E mais, essa quantidade de cores atreladas a um barramento seria reconfigurvel e dependente das necessidades dos processos e aplicaes. Atravs de switches, mltiplos barramentos so criados, cada um com nmeros variados de cores. E esses barramentos so conectados aos routers, formando assim uma malha NoC. Em relao aos caches, o cache L2 distribudo e compartilhado entre os routers, assim como na abordagem NoC. E cada core de cada barramento possui um cache L1 privado, como pode ser visto na figura abaixo.

Eles fizeram vrios testes para avaliar os resultados obtidos com esta arquitetura. Comparando-a com uma arquitetura NoC esttica, com a ajuda de duas ferramentas, e a arquitetura deles mostrou um bom ganho de desempenho com diversos valores de quantidade de cores utilizados. Em suma, esta arquitetura hbrida se mostrou promissora em relao ao uso das abordagens separadamente. Mas, como os autores falam nas concluses, necessrios mais estudos sobre essa abordagem, principalmente quanto ao custo dessa reconfigurabilidade, e quanto a quantidade de calor que essa arquitetura emite, sendo necessrio solues para a dissipao. Assim como outros estudos tambm podem ser feitos, que eles citam no fim do trabalho. Referncia: Avakian, A., Nafziger, J., Panda, A., & Vemuri, R. (2010). A reconfigurable architecture for multicore systems. 2010 IEEE International Symposium on Parallel & Distributed Processing, Workshops and Phd Forum (IPDPSW), 1-8. Ieee. doi:10.1109/IPDPSW.2010.5470753