Escolar Documentos
Profissional Documentos
Cultura Documentos
Transistor PNP
iE = iC + iB
iC = iE iB
iB = iB1 + iB 2
iE = iC + iB
iC = iE iB
iB = iB1 + iB 2
iC = I S e iC iB = = iC iE = = iC = iE
v BE / VT
IS
v BE / VT
VT = kT / q 25 mV
temperatura ambiente (293 K)
IS
v BE / VT
iE = iC + iB
= 1
iC = iB
iE iB = (1 )iE = +1 iE = ( + 1)iB
+1
Exemplo 1 (exemplo 5.1 Sedra/Smith 5 ed.) O TBJ da figura tem = 100 e exibe vBE = 0,7 V quando iC = 1 mA. Projetar o circuito de modo que uma corrente de 2 mA circule pelo coletor e a tenso de coletor seja +5 V. Resposta: RC = 5 k e RE = 7,07 k
Exemplo 2 (exerccio 5.11 Sedra/Smith 5 ed.) No circuito da figura, as medies indicam VB = +1 V e VE = +1,7 V. Quais so os valores de e para este transistor? Qual o valor de VC no coletor? (obs: no h nada conectado aos pontos VE, VC e VB, alm dos medidores de tenso).
Resposta: 0,994; 165; 1,75 V.
Conveno de notao
iC (t ) = I C + ic (t )
Grandezas instantneas totais: smbolo minsculo com ndice maisculo (iC) Grandezas em corrente contnua (cc): smbolo maisculo com ndice maisculo (IC) Grandezas incrementais (variaes): smbolo minsculo com ndice minsculo (ic(t)) Valor de pico da grandeza incremental (medido a partir do valor cc): smbolo maisculo com ndice minsculo (Ic) (valor de pico de ic(t))
Efeito Early
iC = I S e
v BE / VT
vCE (1 + ) VA
1
i r0 C vCE
v BE = const .
VA rO IC
iC = iE
VBB
R2 VCC = R1 + R2
R1 R2 RB = R1 + R2 VBB VBE IE = RE + RB ( + 1)
Alimenta-se a base a partir de um divisor resistivo Conexo do resistor RE ao emissor para dar estabilidade
VBB Projeta-se para que VBB >> VBE e RE >> RB ( + 1) , assim I E RE evitando-se instabilidades produzidas por variaes trmicas de VBE e por variaes de .
iB =
VBB vBE RB RB
O ponto QA corresponde a um VCE muito prximo de VCC, limitando a excurso positiva de vCE (prximo ao corte). O ponto QB corresponde a um VCE muito prximo da saturao, limitando a excurso negativa de vCE.
Regras prticas: Alta queda em RC para permitir grande excurso da sada antes do corte; e alto valor de VCE para permitir grande excurso da sada antes da saturao (requisitos conflitantes), levando regra prtica
VEE VBE IE = RE + RB ( + 1)
Configurao mais simples, porm requer duas fontes RB pode ser eliminado na configurao base comum (base aterrada) RB necessria se a entrada for acoplada base (configuraes emissor comum ou coletor comum) Exerccio 5.33 (Sedra/Smith 5 ed.)
VCC VBE IE = RC + RB ( + 1)
VCB RB = I B RB = I E +1
Arranjo simples que requer uma nica fonte Arranjo apropriado para configurao emissor comum RB produz realimentao e tem ao de estabilizao Regra: para obter IE insensvel a , faz-se Exerccio 5.34 (Sedra/Smith 5 ed.)
RB/(+1) << RC
I = I REF
Corrente de emissor, IE, independe de e de RB Q1 comporta-se como um diodo e VBE igual em Q1 e Q2, produzindo a mesma corrente de coletor nos dois transistores Idealmente, Q1 e Q2 so idnticos (mesmos parmetros) Fonte de corrente: espelho de corrente Exerccio 5.35 (Sedra/Smith 5 ed.)
Sugesto de exerccios: 5.1 at 5.4; 5.10; 5.11; 5.22 at 5.35 (Sedra/Smith 5 ed.)
vo Avo = vi
circuito aberto
io = 0
RL vo = Avo vi RL + Ro vo RL Av = = Avo RL + Ro vi
Av o ganho de tenso
Ri vo RL = Avo Ri + Rs RL + Ro vs
Exemplo 1.3 (Sedra/Smith 5 ed.)
Seja o amplificador de trs estgios abaixo. Determinar o ganho de tenso total (vL/ vs), o ganho de corrente (Ai=io/ ii) e o ganho de potncia.
Modelo do Circuito
Parmetro de ganho
Ganho de tenso em circuito aberto
Caractersticas ideais
Amplificador de corrente
Amplificador de Transresistncia
Ro Avo = Ais ( ) Ri
Amplificador de tenso e amplificador de transcondutncia:
Avo = Gm Ro
Amplificador de tenso e amplificador de transresistncia:
Rm Avo = Ri
Todos os demais parmetros de todos os modelos de amplificadores podem ser interrelacionados atravs das equaes anteriores.
Sugesto de exerccios: exemplo 1.4; resolver exerccios 1.11 at 1.20
(Sedra/Smith 5 ed.)
iC = I S e
vbe VT
v BE VT
iC = I S e
VBE VT
ISe
= IC e
vbe VT
IC gm = VT
vbe 10mV
iC
IC
Ganho de Tenso
Seja o circuito da figura
As tenses cc (tenses de polarizao, Vcc, VCE, VEE, VB, VC, VE) so substitudas por curto-circuitos (anuladas) As correntes cc (correntes de polarizao, Icc, IB, IC, IE) so substitudas circuitos abertos (anuladas) Apenas as componentes de sinais de tenso e de corrente (ditas componentes ca, ou de pequenos sinais ou incrementais, ic, ib, ie, vbe, vce, ve, vb, vs) so consideradas no circuito equivalente
vbe ie = re
r re = 1+
Modelo T
(1 g m re ) 1 +1
r = (1 + )re
rO
VA IC
v BE / VT
iC = I S e
vCE (1 + ) VA
vbe passa a ser denominado v , de acordo com a literatura da rea O ganho de tenso reduzido, pois tem-se vo = g m vbe ( RC // rO ) O efeito de rO pode ser desconsiderado se rO > 10 RC vbe Os modelos T tambm podem ser modificados para incluir o efeito Early, com a incluso de rO entre coletor e emissor
IC gm = ; VT
VT VT = ( ); re = IE IC
VT VT = ( ); r = IB IC
VA rO IC
Em termos de gm:
re =
gm
r =
gm 1 1 gm + = r re
Em termos de re:
gm =
re
r = ( + 1)re ;
Relaes entre e :
= ; 1
+1
1 ; +1 = 1
Exerccio 5.41
Ri a resistncia de entrada do amplificador vb vi Ri = RB // Rib sendo Rib = ib ii Para o emissor aterrado resulta Rib = r logo Ri = RB // r = RB //( + 1)re
Geralmente escolhe-se
v r = vs r + Rs
Avo = g m (ro // RC )
O efeito Early pode ser desconsiderado na maior parte dos casos e tipicamente ro >> RC resultando Avo = g m RC
RL Av = Avo RL + Ro
vi Ri = RB // Rib ii
vi = ie (re + Re ) ie ib = (1 )ie = +1
Resistncia refletida
( RC // RL ) Av re + Re
sem carga:
Avo =
RC
re + Re
RC g m RC Avo = = re 1 + Re / re 1 + Re / re g m RC Avo 1 + g m Re v re 1 = vi re + Re 1 + g m Re
A incluso de Re eleva Ri de (1+gmRe), e reduz o ganho de tenso pelo mesmo fator.
= ie e ii = vi / Ri
( RC // RL ) Gv Rs + ( + 1)(re + Re )
Caractersticas da configurao EC com Re: Resistncia de entrada, Ri, aumenta e o ganho de tenso diminui de (1+gmRe). A entrada pode ser aumentada de (1+gmRe) vezes sem distoro O ganho de tenso menos dependente de O ganho de tenso menos dependente de A resposta em freqncia melhorada Re: resistncia de degenerao de emissor (realimentao negativa) Exerccio 5.44
vi Ri = re ii
vo = ie ( RC // RL )
vi ie = re vo Av = ( RC // RL ) vi re Av = g m ( RC // RL )
sem carga:
Avo = g m RC
io ie = Ais = ii ie vi Ri re = = vs Ri + Rs Rs + re vo re g m ( RC // RL ) Gv = vs Rs + re ( RC // RL ) Gv = Rs + re
A ausncia de ro tem pouco efeito nos clculos Caractersticas da configurao BC: ganho de corrente igual a (prximo de 1); baixa resistncia de entrada; excelente resposta em freqncia; e aplicao como buffer para altas impedncias de sada Exerccio 5.45 e 5.46
vb ( + 1)[re + (ro // RL )] RB = vs Rs + RB Rs // RB + ( + 1)[re + (ro // RL )] vb vo Gv = Av vs vs (ro // RL ) ( + 1)[re + (ro // RL )] RB Gv = Rs + RB re + (ro // RL ) Rs // RB + ( + 1)[re + (ro // RL )] ( + 1)(ro // RL ) RB Gv = Rs + RB Rs // RB + ( + 1)[re + (ro // RL )]
que pode ser reescrito como:
RB Gv = Rs + RB
Rs // RB ( +1)
ro + re + ro
O amplificador pode ser representado pelo equivalente de Thvinin e a resistncia equivalente a resistncia de sada Ro:
Ro = ro //[
Rs // RB ( +1)
+ re ]
re+(Rs // RB)/(+1)
em geral ro >>
Ro
Rs // RB ( +1)
+ re
Vo =I RL
Vo = IRL
= IRL Vs Gv
Caractersticas da configurao CC: Elevada resistncia de entrada, Ri e baixa resistncia de sada, Ro Ganho de tenso menor e prximo da unidade ( 1) e ganho de corrente elevado A resposta em freqncia melhorada e operao linear para uma ampla faixa de excurso Seguidor de tenso atua como isolador (buffer) Freqentemente empregado como ltimo estgio de amplificadores com mltiplos estgios Exerccio 5.47
Av = g m (ro // RC // RL )
Ro = RC // ro
vo ( RB // r ) Gv = = g m (ro // RC // RL ) vs ( RB // r ) + Rs Gv
( RC // RL // ro )
r + Rs
Ais = g m Ri =
Av =
( RC // RL )
re + Re
g m ( RC // RL ) 1 + g m Re
( RC // RL ) Gv Rs + ( + 1)(re + Re )
v 1 vi 1 + g m Re
Ais =
Av = g m ( RC // RL )
Gv =
( RC // RL )
Rs + re
RB Gv = Rs + RB
Ais + 1
Rs // RB ( +1)
Ro = ro //[ R(s//+R)B + re ] 1
Regio de corte:
I B = 0;
I E = 0;
I C = 0; VC = VCC
A saturao ocorre quando a juno Coletor-Base polarizada diretamente com tenso VCB < 0,4 V (figura)
iC = I S e
v BE / VT
IS
e vBC / VT
Regio de saturao:
I B (min) = I B ( EOS ) I Csat min I B ( EOS ) I Bsat = I Esat I Csat VCEsat 0,2 V I Csat VCC VC RC
(ou fator forado, ou overdrive factor) EOS o limiar de saturao (edge of saturation)
CARACTERSTICAS DA REGIO DE SATURAO: Adota-se VBC +0,5 V; VBE +0,7 V e VCE +0,2 V para o TBJ NPN O comportamento do TBJ aproxima-se ao de uma chave fechada A corrente de coletor iC reduzida com o aumento de vBC, reduzindo o ganho de corrente forado < min e o fator forado dado por /forado A menor corrente de base para tornar possvel a saturao IB(EOS) = ICsat/min sendo ICsat = (VCC VCEsat)/RC Na saturao IBsat = ICsat/forado Exemplos 4.13 at 4.16 (Sedra/Smith 4 ed. pg. 285 at 289)
Sugesto de Exerccios para Resolver Refazer todos os exemplos do captulo sem consultar a soluo e depois conferir os resultados e/ou a soluo Microeletrnica (Sedra ; Smith 5 ed.) Exerccios distribudos ao longo do texto: 5.1 at 5.4; 5.22 at 5.47 (polarizao e operao na regio ativa) Microeletrnica (Sedra ; Smith 4 ed.) Exerccios distribudos ao longo do texto: 4.35; 4.36 e 4.37. Problemas propostos no fim do captulo: 4.38; 4.39 e 4.40 Pginas da internet para consulta www.eee.ufg.br/~enes www.prenhall.com/sedra_br www.sedrasmith.org