Escolar Documentos
Profissional Documentos
Cultura Documentos
Rvol 6 N 1
Rvol 6 N 1
ELETRNICA DE POTNCIA
REVISTA DA SOCIEDADE BRASILEIRA DE ELETRNICA DE POTNCIA SOBRAEP
VOL. 6, N 1, DEZEMBRO DE 2001
NDICE
Corpo de Revisores................................................................................................................. ii
Editorial................................................................................................................................... iii
Retificadores de alta qualidade com comutao em alta ou em baixa freqncia um
estudo comparativo
1
Jos Antenor Pomilio, Giorgio Spiazzi, Simone Buso.........................................................................
Retificador trifsico isolado com correo do fator de potncia empregando o conversor
CC-CC SEPIC em conduo contnua
8
Denizar Cruz Martins, Anderson H. de Oliveira e Ivo Barbi.................................................................
Novo reator eletrnico com elevado fator de potncia para mltiplas lmpadas
fluorescentes tubulares
16
Fabio Toshiaki Wakabayashi, Carlos Alberto Canesin........................................................................
Anlise e Modelagem do Filtro Ativo de Potncia PWM Monofsico
25
Fabricio L. Lirio, Mrcio do Carmo Barbosa Rodrigues e Henrique A. C. Braga......................................
Retificador trifsico isolado com alto fator de potncia utilizando o conversor Zeta no
modo de conduo contnua
33
Denizar C. Martins, Mrcio M. Casaro e Ivo Barbi.............................................................................
Normas para Publicao de Trabalhos na Revista eletrnica de potncia.............................. 41
ii
EDITORIAL
iii
SOBRAEP
Diretoria (2000-2002)
Presidente: Jos Antenor Pomlio - FEEC - UNICAMP
Vice-Presidente: Domingos Svio Lyrio Simonetti - UFES
1.o Secretrio: Carlos Alberto Canesin - FEIS - UNESP
2.o Secretrio: Enes Gonalves Marra - EEE - UFG
Tesoureiro: Carlos Rodrigues de Souza - FEEC UNICAMP
Conselho Deliberativo
Alexandre F. de Souza
Arnaldo J. Perin
Ccero Cruz
Denizar C. Martins
Edison R. C. da Silva
Enio V. Kassick
Falcondes J. Mendes de Seixas
Fernando Antunes
Ivo Barbi
Jos Renes Pinheiro
Wilson Arago Filho
Endereo atual
SOBRAEP
FEEC UNICAMP
C. P. 6101
13081-970 Campinas SP
Fone: +55.19.3788.3710
Fax.: +55.19.3289.1395
http://www.sobraep.org.br
Eletrnica de Potncia
Editor:
Prof. Domingos Svio Lyrio Simonetti
UFES - DEE
C. P. 01-9011
CEP 29060-970
Vitria - ES Brasil
I. INTRODUO
Retificadores de alta qualidade (em ingls Power Factor
Correctors PFCs) tm substitudo retificadores com filtro
capacitivo devido aos limites para as componentes
harmnicas impostos por normas internacionais como a
IEC-61000-3-2 [1]. Os PFCs com comutao em alta
freqncia levam a um fator de potncia praticamente
unitrio, alm de permitirem regular a tenso de sada, s
custas de um aumento no custo e no volume total do
retificador. O PFC baseado no conversor boost operando no
modo de conduo contnuo (MCC) com comutao em alta
freqncia (AF boost), a estrutura apontada na literatura
como das mais indicadas para a implementao de um
retificador de alta qualidade, devido inerente baixa
ondulao da corrente de entrada, excelente forma de onda
e facilidade de comando do transistor.
No obstante, algumas aplicaes de produo macia,
como eletrodomsticos de maior potncia, da chamada linha
branca (aparelhos de ar condicionado, mquinas de lavar
roupa, etc.) ainda utilizam topologias convencionais devido
ao menor custo e maior confiabilidade, com filtros passivos
para se conformarem norma, mesmo que isto signifique um
significativo aumento no volume dos elementos reativos na
medida em que aumenta a potncia [2].
Recentemente [3-7] foram propostas topologias que
representam uma soluo de compromisso entre os
retificadores com comutao em alta freqncia (que
normalmente comutam em dezenas de kHz) e os com filtros
passivos. Tais circuitos fazem uso de um interruptor
comutado no dobro da freqncia da rede, de modo que
praticamente so eliminadas as perdas por comutao. O
atendimento s especificaes da norma obtido com
importante reduo no valor dos elementos reativos,
especialmente indutncias, quando comparado com a soluo
ativa. Alm disso, os limitados valores de di/dt e dv/dt
permitem a minimizao de emisses de alta freqncia,
possivelmente eliminando a necessidade de filtros de linha.
Circuitos deste tipo tm sido utilizados industrialmente,
como se verifica em [8] para o caso de aparelhos de ar
condicionado.
Algumas alternativas para conversores trifsicos tambm
tm sido estudadas [9-11] mas fogem do escopo deste artigo
pois normalmente no ocorrem em aplicaes domsticas.
ii
L
ug C
RL
Uo
a)
ig
ig
ii
L
D
ui
ug
C RL
Uo
Circuito auxiliar
b)
ig
ii
D
iLa
+ L
ui
ug
-
uCa
Ca
Da
La
S
Uo
RL
C
-
Circuito auxiliar
c)
ii
a)
Ti/2
ii
b)
Ti /2
,5
L im ite
00000000000
00000000000000000000000000000000000
00000000000000000000000000000000000
00 00 00 00 00 00 00 00 0 0 0
000000000000000000000000
11
13
00000000000
0000000000000000000000000000
00000000000000000000000000000000000
00 00 00 00 00 00 00 00
00000000
00000000000000000000000000000000000000
15
17
0000000000000 000000000000000000000000
19
00000000000000000000000000000000000000000000
,5
T2
21
0000000000000000000000000000000000000
T1
23
0000000000000000000000000000000000000
,5
00000000000000000000
P a s s iv o
00 00 00 00 00 00 00
0000000
,5
0000000000000
0000000
0000000
00000000000000000000000000000000000
00 00 00 00 00 00 00 00 00 00 00
000000000000000000000000
00 00 00 00 00 00 00 00 00 00 00
00000000000000000000000000000000000
00000000000
000000000000000000000000
000000000000000000000000
00 00 00 00 00 00 00 00
00 00 00 00
00000000000000000000000000000000000
00 00 00 00 00 00 00 00 00 00 00
000000000000000000000000
00 00 00 00 00 00 00 00
000000000000000000000000
000000000000
00 00 00 00
25
O r d e m h a r m n ic a
A emenda 14, introduziu alteraes na norma IEC 610003-2 [13], determinando que apenas aparelhos de TV e
computadores e monitores de uso pessoal, com potncia at
600 W so includos na classe D. Nesta classe os limites
estabelecidos para cada harmnica so uma percentagem da
componente fundamental.
Foi abolida a definio do envelope dentro do qual a
corrente deveria se conformar, desta forma, no existe mais a
possibilidade de se alterar ligeiramente a forma de onda de
modo a passar-se da classe D para a classe A.
Para os outros aparelhos (exceto os de iluminao
classe C, as ferramentas portteis classe B e os da classe
D), o equipamento considerado em classe A, existindo
valores absolutos a serem respeitados, independentemente da
potncia. Por exemplo, a terceira harmnica pode ter um
valor de pico de at 3,25 A.
Utilizando os valores indicados na Tabela I, foram
verificados os espectros das correntes de entrada de um
retificador com filtro passivo e das topologias T1 e T2,
garantindo-se a mesma potncia de sada (para 1200 W). Os
Uo Uo/USpk
L
La
[V]
[V]
[mH] [mH]
294,8
0,90
6,5
303,4
0,93
4,5
315,2
0,97
3
0,8
380
1,17
0,52
258,9
0,80
18,5
290
0,89
9
316,2
0,97
5,2
1
380
1,17
0,52
230,7
0,71
29
273,6
0,84
16
310,6
0,95
6,8
1,2
380
1,17
0,52
Igpeak
[A]
8,62
8,84
8,26
3,7
9,8
10,0
8,34
5,53
12,1
11,2
9,51
7,38
Igrms
[A]
3,68
3,63
3,48
2,61
5,12
4,82
4,54
3,91
6,97
6,16
5,65
5,22
Igavg
[A]
2,04
1,98
1,92
2,35
3,47
3,11
2,96
3,52
5,2
4,42
4,13
4,7
ISpeak
[A]
ILapeak ILarms
[A]
[A]
1,33
7,74
4,33
7,74
4,33
1,01
2,61
2,66
24,4
5,53
24,4
5,53
3,35
3,91
3,53
34,4
7,38
34,4
7,38
4,84
5,22
DHT
cos(1)
FP
0,87
0,9
0,88
~0
0,52
0,61
0,59
~0
0,31
0,43
0,41
~0
0,938
0,964
0,994
~1
0,861
0,952
0,999
~1
0,799
0,923
0,997
~1
0,708
0,716
0,747
~1
0,763
0,812
0,861
~1
0,762
0,846
0,922
~1
AeAw
[cm4]
6,87
4,81
2,87
2,47
30,9
14,5
6,56
4,83
73,0
36,8
12,2
4,84
AeAw
[cm4]
0,21
2,72
6,66
600 - P
600 - T1
600 T2
600 - AF
900 - P
900 - T1
900 T2
900 - AF
1200 - P
1200 - T1
1200 T2
1200 - AF
Vext
Vfe
[cm3] [cm3]
48
38,4
26,1
6,84
141
90
48
10,5
262
164
75
21,3
38,4
30,7
21,5
112
72
38,4
206
131
60
Vfe
Vext
aux
aux
[cm3] [cm3]
3,58
26,1
48
2,82
21,5
38,4
PCu*
[W]
PFe*
[W]
Prect
[W]
4,08
3,22
2,59
5,3
13,6
7,04
6,01
3,35
25,8
14,8
10,5
3,76
0,91
0,73
0,58
1,47
2,67
1,71
1,42
2,84
4,88
3,11
2,33
2,81
4,08
3,96
3,84
4,70
6,94
6,11
5,92
7,04
10,4
8,84
8,26
9,40
Pswitch**
[W]
Pcap
[W]
1,98
1,94
20,5
0,92
3,14
3,18
31,8
7,76
4,5
4,64
43,6
15,2
rea do
dissipador
[cm2]
Volume
do filtro
de IEM
[cm3]
11
11
149
131
17,6
17,9
282
194
25,6
26,3
495
194
Uo
ug
Espectro
ii
V. CONCLUSES
Esta anlise comparativa entre retificadores de alta
qualidade empregando comutao em alta ou em baixa
freqncia visou dar informaes para a escolha de uma
soluo que considere aspectos relacionados com o volume
dos elementos magnticos empregados, o volume total do
retificador, a possibilidade de regulao da tenso de sada, a
gerao de IEM e outros aspectos, sempre garantindo a
conformidade com normas de distoro da corrente.
As topologias que empregam comutao em baixa
freqncia tm como principal vantagem a no necessidade
de uso de filtro de IEM e a eliminao das perdas de
comutao, o que implica numa drstica diminuio do
volume dos dissipadores, resultando ainda num maior
rendimento.
Para valores de potncia mais elevados (acima de 900
W), os tamanhos do dissipador e do filtro de IEM se tornam
muito significativos no conversor com comutao em alta
freqncia, enquanto o indutor se torna muito grande na
soluo passiva.
Por outro lado, pode-se esperar uma reduo do volume
total do conversor com o emprego das topologias T1 e,
principalmente, T2.
A topologia T2, mesmo utilizando dois indutores,
[9] J. Salmon and D. Koval: Improving the operation of 3phase diode rectifiers using an asymmetrical half-bridge
dc-link active filter, CD record of IAS Annual Meeting,
October 2000.
[10] E. L. M. Mehl and I. Barbi: An improved high-power
factor and low-cost three-phase rectifier, IEEE Trans. on
Industry Applications, vol. 33, no. 2, pp. 485-492,
March-April 1997.
[11] S. Hansen, P. N. Enjeti, J. Han and F. Blaabjerg: An
integrated single-switch approach to improve harmonic
performance af standard PWM adjustable speed drives,
Proc. of IAS Annual Meeting, pp. 789-795, Oct. 1999.
[12] B. Mammano, L. Dixon: Choose the Optimum
Topology for High Power Factor Supplies, PCIM
Magazine, pp. 8-18, March 1991.
[13] EN 61000-3-2 prA14, European Committees for
Electrotechnical Standardization CENELEC, Brussels,
Belgium, March 2000.
[14] D. S. Steinberg: Cooling Techniques for Electronic
Equipment, John Wiley & Sons, Inc., 1980.
DADOS BIOGRFICOS
Jos Antenor Pomilio nasceu em Jundia SP em 1960.
engenheiro eletricista (1983), Mestre (1986) e Doutor em
Eng. Eltrica (1991) pela Universidade Estadual de
Campinas. De 1988 a 1991 foi chefe do grupo de eletrnica
de potncia do Laboratrio Nacional de Luz Sncrotron. Em
1993/1994 realizou um estgio de ps-doutoramento junto
Universidade de Pdua Itlia. Foi editor da revista
Eletrnica de Potncia (1999/2000). Atualmente presidente
da Sociedade Brasileira de Eletrnica de Potncia e membro
eleito do Comit Administrativo da The IEEE Power
Electronics Society. professor da Faculdade de Engenharia
Eltrica e de Computao da Unicamp deste 1984. Suas
principais reas de interesse so tcnicas de eletrnica de
potncia aplicadas qualidade da energia eltrica,
condicionamento eltrico aplicado a fontes alternativas de
energia.
Giorgio Spiazzi nasceu em Legnago (provncia de Verona,
Itlia) em 1962. Graduou-se em Engenharia Eltrica na
Universidade de Padova em 1988. Em 1993 obteve seu
doutorado em Eletrnica Industrial e Informtica no
Departamento de Eletrnica e Informtica da mesma
Universidade, onde professor desde 1993. Suas reas de
interesse so tcnicas de controle avanadas para conversores
de potncia, pr-conversores de alto fator de potncia e
tcnicas de comutao suave.
Simone Buso nasceu em Pdua, Itlia em 1968. Recebeu os
graus de mestre em Engenharia Eltrica e de Doutor em
Eletrnica Industrial pela Universidade de Pdua, em 1992 e
1997, respectivamente. Desde 1993 pesquisador junto ao
Departamento de Eletrnica e Informtica da mesma
universidade. Seus principais interesses de pesquisa incluem
conversores CC/CC, circuitos integrados smart power,
controle digital e controle robusto de conversores de
potncia.
C1
Lin
Ns
Np
Np
Ro =
Vo
Co ; Vo =
Ro ; Co =
Ns
Ns
Np
(1)
Lin
V1
D1
D2
C1
D3
V2
S1
Ds
Np
Ro
D6
ico
ie
Ds
C1
ic
Vin
V3
D5
Ro
Co
Lm
iLm
Vo
Co
D4
ic
is
Ns
iDs
ie
Vin
io
Ds
is
io
iD
Lm
iLm
Ro
Co
ico
Lin
C1
D3
Ds
ie(t)
Iepk
Vin
VLin(t)
Ieo
Vin
S1
Ro
Lm
Vo
Co
ILmpk
t
-Vo
iLm(t)
-
Vin
-Ilmo
Ispk
tVLm(t)
t
is(t)
-Vo
(Vin+Vo)
Ieo+Ilmo
Iepk
t Vs(t)
Ieo
t
ic(t)
ILmpk
IDpk
t
VDs(t)
iDs(t)
-Vin+Vo
D.T
D.T
e(t)
Iepk
emd
Ieo
(3)
mmd
onde:
vLin( t ), vLm( t ) = Vo
vs( t ) = 0
(6)
D.T
(1-D).T
Vo.(1 D).T
I Lm md = I Ds md =
2.iLm.Lm
iLm 2
iLm =
I Lmmd
(11)
(12)
3 + ( ie) 2
3 2. ie. Lin
(13)
(7)
(8)
Lin. Lm
; Vin = 2,34 V1eficaz ;
Lin + Lm
D.T o intervalo de conduo da chave S1.
+3
(14)
(9)
Leq =
3 Vin. D. T
Isef =
3 2. ie. Lin
Ic1ef =
10
(1-D).T
(4)
ilm
lmpk
D.T
Vin
t I Lmo para 0 < t < D.T
Lm
(5)
Vin
Vo
ic1(t) =
D.T (t - D.T) + Ieo para D.T < t < T
Lin
Lin
Vo
Vin
(t - D.T) + Ieo + I Lmo
D.T Leq
Leq
para D.T < t < T
m(t)
ie
Ilmo
ic1( t ) =
iDs(t) =
ie 2
Iemd
iLm( t ) = I Lmo +
is( t ) =
ie =
onde:
2
Vo. (1 D) .T
I Dsef =
D.ie + (1 D).iLm + 3 (16)
2. 3.iLm.Lm
D.ie + (1 D).iLm 2 + 3
1
3.(1 D)
2.iLm.Lm
(17)
Corrente eficaz nos diodos retificadores, IDref:
Icoef =
Vo.(1 D).T
I Dr ef =
( )2 Iemd
3 + ie
3
(18)
Iemd
(19)
do
2.25
(20)
Vin. D. T = Vo. (1 D). T
Portanto, a caracterstica de transferncia esttica do
conversor Sepic em conduo contnua, mostrada na Figura
7, dada por:
Vo
D
=
Vin (1 D)
2.5
CCM
1.75
D = 0,6
1.5
Vo/Vin
Ifef = 2
( )
3 + ie
1.25
D = 0,5
(21)
D = 0,4
0.75
D = 0,3
DCM
0.5
2. Leq . Io
Io =
V in . T
Vo
D
=
Vin (1 D)
0
0
0.05
0.1
0.15
0.2
0.25
0.3
0.35
0.4
0.45 0.5
Io
Figura 8: Caractersticas externas do conversor Sepic em regime
permanente.
0.97
2,34
FP =
0.96
2.(3 + ie )
0.95
FP
Vo/Vin
0.25
5
4.5
4
3.5
3
2.5
2
1.5
1
0.5
0
0.94
0.93
0.92
0
0.1
0.2
0.3
0.4
0.5
ie
THD =
0.38
2 . ( 3 + ie )
1
5 ,5
0.36
THD
0.34
0.32
A. Dados iniciais
Devem ser fornecidos os seguintes dados para que seja
feito o projeto do conversor:
Tenso de fase da rede Vfase: 220 [V]
Tenso de sada Vo: 120 [V]
Potncia de sada Po: 3.000 [W]
Freqncia de chaveamento fs: 20 [kHz]
Razo cclica nominal D: 0,4.
Rendimento : 90%
B. Ondulao da corrente no indutor de entrada
A ondulao da corrente no indutor de entrada Lin afeta
diretamente o fator de potncia (FP) e a taxa de distoro
harmnica (THD) da corrente de entrada do conversor.
0.3
0
0.1
0.2
0.3
0.4
0.5
ie
11
Portanto:
Leq =
mas:
Portanto:
2,34.220.120.2,86.6.0,24
= 2,12 [mH].
2.20000.3000
Lin. Lm
Leq =
(26)
Lin + Lm
Lm = 2,27 [mH]
Portanto: C1 =
0,42.3000
0,01.(1 0,4).1202.20000.2,862
Co =
Portanto: Co =
33,96 [F]
D 2 . Vin. Po
(28)
417 [F]
0,01.1203.(1 0,4).20000.2,86
Para facilitar a escolha dos capacitores, so apresentadas
nas Figuras.11 e 12, as
suas correntes eficazes
parametrizadas. A partir dessas figuras, considerando D=0,4,
obtm-se:
Ic1ef = 1,25.Iemd = 1,25.6,5 = 8,13 [A]
Icoef = 0,83.Iomd = 0,83.25 = 20,75 [A]
12
Icef/Iemd
3000
= 6,5 [A]
0,9 2,34.220
O valor de Lin obtido atravs de (10), resultando em:
Vin. D
Lin =
(24)
2. ie. Iemd. fs
2,34 220 0,4
Lin =
= 31,68 [mH]
Portanto:
2 0,025 6,5 20000
Iemd =
Portanto:
Icoef/Iomd
2,34.220.0,4
= 2,86
120.(1 0,4)
D. Clculo do indutor de entrada Lin
Para se calcular o valor do indutor de entrada deve-se
determinar a corrente mdia de entrada. Desse modo, tem-se:
Po
Iemd =
(23)
Vin
N=
Logo:
1
0.9
0.8
0.7
0.6
0.5
0.4
0.3
0.2
0.1
0
0 0.05 0.1 0.15 0.2 0.25 0.3 0.35 0.4 0.450.5
D
Correntes em S1 parametrizadas
V. RESULTADOS EXPERIMENTAIS
10
9
8
Ispk
Iemd
7
6
5
4
3
Isef
Iemd
2
1
0
0.1
0.2
0.3
0.4
0.5
Ifef = 5,48 A
Correntes em Ds parametrizadas
2
1.9
1.8
1.7
1.6
1.5
1.4
1.3
1.2
1.1
1
If
Vf
Idpk
Iomd
Vfef = 219,5V
Idef
Iomd
0
0.1
0.2
0.3
0.4
0.5
D
Figura 14: Corrente eficaz e de pico em Ds, parametrizadas, em
funo de D.
4.4
Idrpico 4.2
Idrmd 4
3.8
3.6
3.4
3.2
3
Ismd = 6,81 A
Is
Isef =10,34 A
Vs
0.1
0.2
0.3
0.4
0.5
1.8
Idref
Idrmd 1.78
1.76
1.74
1.72
1.7
0.1
0.2
ie
0.3
0.4
0.5
13
Vd
20
15
10
600
1200
1800
Po [W]
3000
2400
Iemd = 6,33 A
90
80
70
60
50
40
30
Ieef = 6,35 A
20
10
0
300
600
900
1200
1500
1800
2100
2400
2700
3000
3300
Po [W]
1
0.99
0.98
0.97
0.96
FP
0.95
0.94
0.93
0.92
VI. CONCLUSES
0.91
0.9
600
1200
1800
Po [W]
2400
3000
14
REFERNCIAS BIBLIOGRFICAS
[1] A. R. Prasad, P.D. Ziogas and S. Manias. An Active
Power Factor Correction Technique for Three Phase
Diode Rectifiers. Proc. IEEE - PESC89 , pp. 58-65.
[2] O. Huang and F. Lee, Harmonic Reduction In a Single
Switch Three-Phase Boost Rectifier with Order
Harmonic Injected PWM, in IEEE PESC96, pp.12661271.
[3] C. T. Pan & T.C. Chen. Step-up/down Three Phase AC
to DC Converter with Sinusoidal Input Current and
Unity Power Factor. IEEE Proc. Electron. Power Appl.,
Vol. 141, n 2, pp. 52-77, March 1994.
[4] L. Malesani et al. Single-Switch Three-Phase AC/DC
Converter with High Power Factor and Wide Regulation
Capability. Proc IEEE - PESC92, pp. 279-285,
June/1992.
[5] B. Ignazia, Unity Power Factor Battery Charger
Regulated by LVI, in Power Quality Proc., Nov. 1990,
pp.42-47.
[6] D. Simonetty, J. Sebastian, and J. Uceda, Single-Switch
Three-Phase Power Pre-Regulator Under Variable
Switching Frequency and Discontinuous Input Current,
in IEEE-PESC93 Conf. Rec., June 1993, pp. 657-661.
[7] J. Pforr and L. Hobson, A Novel Power Factor
Corrected Single Ended Resonant Converter With Three
Phase Supply, in IEEE-PESC92 Conf. Rec., in June
1992, pp. 1369-1375.
[8] A.H. Oliveira. Three-Phase Rectifier with High Power
Factor Using a Continuous Conduction Mode Sepic DCDC Converter. Master Thesis, INEP/EEL/UFSC,
Florianpolis-SC-Brasil, 1996.
DADOS BIOGRFICOS
Denizar Cruz Martins, nasceu em So Paulo, SP, em 24 de
Abril de 1955. Formou-se em Engenharia Eltrica e obteve o
ttulo de Mestre em Engenharia Eltrica pela Universidade
Federal de Santa Catarina, Florianpolis SC em 1978 e
1981, respectivamente. Concluiu o Doutorado no INPT,
Toulouse Frana, em 1986. Atualmente professor titular
do Depto. de Engenharia Eltrica da Universidade Federal de
Santa Catarina, Florianpolis SC. O Prof. Denizar j
publicou mais de 100 trabalhos cientficos entre revistas e
congressos nacionais e internacionais, realizou mais de 30
consultorias tcnicas e obteve 02 patentes de inveno e um
registro de software. Sua rea de atuao compreende:
desenvolvimento de conversores para tratamento de energia
solar, com alta qualidade de energia, conversores de alta
freqncia e simulao de Conversor Estticos. membro da
SOBRAEP, da SBA e do IEEE.
Anderson Hideki de Oliveira, nasceu em Campo Mouro,
Paran, em 19 de julho de 1969. Formou-se em Engenharia
Eltrica pela Universidade Federal de Santa Catarina
(UFSC), em 1994. Recebeu o ttulo de Mestre em
Engenharia Eltrica pela mesma Universidade em 1996.
Atualmente professor no CEFET do Paran. Suas reas de
interesse so: conversores de alta freqncia, correo de
fator de potncia e retificadores trifsicos para altas
potncias.
Ivo Barbi, nasceu em Gaspar (SC), em 1949. Formou-se em
Engenharia Eltrica pela Universidade Federal de Santa
Catarina UFSC, em 1973. Em 1976 recebeu o ttulo de
Mestre pela mesma Universidade e em 1979 recebeu o ttulo
de Doutor pelo Institut National Polytechnique de Toulouse,
Frana. Desde 1974 professor da UFSC e atualmente
professor titular do Departamento de Engenharia Eltrica.
membro fundador da SOBRAEP tendo sido seu primeiro
presidente. Desde 1992, Editor Associado na rea de
Conversores de Potncia da IEEE Transactions on Industrial
Electronics. Suas reas de atuao compreendem
modelagem, anlise, projeto e aplicaes de conversores
estticos operando em alta freqncia e correo de fator de
potncia de fontes de alimentao.
15
I. INTRODUO
Atualmente, a crescente demanda mundial de energia
eltrica tornou imprescindvel a implementao de projetos
16
I M ( Ti ) = .Io(nom) . sen ( Ti ) ,
(1)
2
sendo: Io(nom)= valor mdio nominal da corrente de sada do
estgio retificador; a capacitncia de acumulao (Ce)
elevada o bastante para ser considerada uma fonte de tenso
constante (VCe(Ti)=Vin(Ti)= valor instantneo da tenso
de alimentao retificada), durante um perodo genrico de
chaveamento (Ti); a tenso de sada (Vo) do estgio
retificador constante.
1) Etapas de funcionamento
A Figura 2 mostra as principais formas de ondas
idealizadas em conjunto com as etapas de funcionamento do
retificador proposto, durante um perodo genrico de
chaveamento.
Pode-se notar, com base na Figura 2.a, que o interruptor
principal S1 acionado em ZCS, em t=t0, o mesmo ocorrendo
com o interruptor auxiliar S2, em t=t2. Alm disso, ambos so
bloqueados simultaneamente, no decorrer da sexta etapa de
funcionamento (t6=t6-t5), em ZCZVS. Informa-se que os
diodos D1 e D2 so levados conduo de forma ZVS, em
t=t3 e t=t8, respectivamente. Adicionalmente, informa-se que
nesta clula de comutao proposta, o diodo D1 no conduz
em conjunto como diodo D2, deficincia apresentada nas
concepes anteriores desta clula [4 e 5], permitindo o
aumento do rendimento da estrutura.
L in
Io
D2
Conjunto n
...
I in( t)
D r1
D r2
S3
L r1
S1
V in( t)
D r3
D r4
Conjunto 2
L r2
S2
Conjunto 1
L s1 C s1
Cr
Lm
Co
M
P
S4
D1
Vo
V AB
V lamp
C p1
Figura 1 Novo reator eletrnico com elevado fator de potncia para mltiplas lmpadas fluorescentes.
17
V Ce ( T i)
V Ce( T i) + V o
I in( T i)
v Cr (t)
L r1
V Ce ( T i)
D2
L r2
S1
I M ( T i)
S2
Cr
L r1
I in( T i)
Vo
D2
L r2
S1
S2
I M ( T i)
Cr
Vo
t
D1
V Cr(mn)( T i )
v S1 (t)
V Ce( T i) + V o
D1
i Lr1 (t)
V Ce ( T i)
V Ce ( T i)
D2
D2
ZCZVS
I in ( T i) + I M ( Ti)
t
I in( T i)
I Lr1(mn)( Ti)
L r1
L r2
S1
Cr
I in( T i)
Vo
L r2
S1
D1
i Lr2 (t)
I Lr2(mx)( Ti)
I M ( T i)
S2
L r1
S2
I M ( T i)
Cr
Vo
D1
v S2 (t)
V Ce( T i) + V o
ZCZVS
V Ce ( T i)
t
I Lr2(mn)( Ti)
I in( T i)
L r1
V Ce ( T i)
D2
L r2
S1
v D1 (t)
V Ce( T i) + V o
I M ( T i)
S2
Cr
L r1
I in( T i)
Vo
D2
L r2
S1
S2
I M ( T i)
Cr
Vo
ZVS
iD1 (t)
I D1(mx)( Ti)
D1
I in ( T i) + I M ( Ti)
D1
V Ce ( T i)
V D2(mx)( Ti)
v D2 (t)
V Ce ( T i)
D2
D2
ZVS
V Ce( T i) + V o
I in( T i)
i D2 (t)
L r1
L r2
S1
I in ( T i) + I M ( Ti)
I M ( T i)
S2
Cr
L r1
I in( T i)
Vo
L r2
S1
S2
I M ( T i)
Cr
Vo
t
D1
v gS1 (t)
D1
D2
v gS2 (t)
t
t0 t1 t2
D( T i).T i
t3
t4
t7
I in( T i)
L r1
L r2
S1
t9
t 5 t 6 t8
S2
I M ( T i)
Cr
Vo
D1
t6
Ti
mx
Iin(p) + .Io
2 . Lr 2 <
=
Vin (p) + Vo
Cr
(3)
r 2
2
(1 + )
1
(5)
sendo:
r 2 =
L r 2 .C r
O ganho esttico (q) do novo retificador Sepic ZCS-PWM
definido conforme [4], e dado pela equao (6).
F ( (ef ) , , f , D (ef ) )
Vo
q ( (ef ) , , f , D (ef ) ) =
=
(6)
Vin (ef ) 1 F ( (ef ) , , f , D(ef ) )
sendo:
(ef ) =
f=
Lr 2
Cr
2..fSepic
r 2
D(ef) = razo cclica eficaz de S1;
Iin(ef) = valor eficaz da corrente de entrada;
IM(ef) = valor eficaz da corrente atravs de LM;
18
(7)
(8)
2,0
D (ef)=0,60
10
D (ef)=0,60
1,5
0,50
1,0
0,40
0,50
0,30
0,5
0,40
2
0
0,20
0,30
0,20
0
0,04
0,08
0,12
( ef)
0,16
0,20
0 0,01
0,03
0,05
( ef)
0,07
0,90
e:
1) Etapas de funcionamento
A anlise deste inversor desenvolvida considerando-se
apenas uma lmpada fluorescente. Entretanto, a extenso
desta anlise para um conjunto de lmpadas bastante
simples, uma vez que a seqncia de etapas de
funcionamento preservada. A Figura 4 mostra as principais
formas de onda idealizadas em conjunto com as quatro
etapas de funcionamento do inversor, para um perodo de
operao (THB) do inversor ressonante Half-Bridge.
V HB
v AB (t)
Ls
V HB
R lamp
S4
v Cp (t)
Cp
-V Cp(mx)
Ls
iLs(t)
t
V HB
Cs
I Ls
-I Ls(mx)
R lamp
S4
Cp
v S3 (t)
V HB
iS3 (t)
I Ls(mx)
S3
t
I S(mn)
Ls
V HB
V HB
Cs
v S4 (t)
I Ls
iS4 (t)
I Ls(mx)
R lamp
S4
Cp
S3
Ls
t
tH0 tH1
tH2 tH3
V HB
Cs
I Ls
t H4
T HB /2
S4
T HB
Cs
Cp
I S(mn)
v gS4 (t)
e:
I Ls(mx)
Cs
I Ls
V Cp(mx)
V AB (t)
S3
R lamp
Cp
19
fign =
f zvs =
-2000
-4000
0
100
200
300
tempo [ s]
(a) fHB=frp
tenso sobre a 4000
lmpada [V]
2000
0
f HB
>1
f rp
(13)
f ign .VAB(ef )
f HB
>
f rs
2
VAB(ef ) + (f ign 1).Vlamp(ef )
(14)
-2000
V cc
R1
-4000
0
100
R2
200
300
tempo [ s]
QT
(b) fHB=1,065.frp
C T2
RT
3
C T1
DT
I
R
2
1
5
5
-2000
-4000
0
100
200
300
tempo [ s]
(c) fHB=1,135.frp
Figura 6 Formas de onda da tenso sobre a lmpada
durante o processo de ignio, para diferentes valores de freqncia
de chaveamento (fHB).
20
2
f zvs
( 2..f HB )
Cp =
sendo: G =
2
f ign
2
2
f zvs fign
(15)
(16)
.Cs
.Cs
(17)
2
1 f zvs
;
(18)
2
2
2
f zvs . ( f ign 1) Vlamp(ef )
2..f HB . 1 2
.
2
f zvs f ign
VAB(ef )
e:
Plamp = potncia processada pela lmpada fluorescente.
Destaca-se o fato de tais equaes serem apresentadas de
forma genrica, incorporando em sua formulao aspectos
tais como o batimento e possibilitando maior preciso e
flexibilidade ao clculo dos parmetros ressonantes, em
relao a outras metodologias anteriormente propostas [7].
III. EXEMPLO DE PROJETO
Um exemplo de projeto do novo reator eletrnico
desenvolvido usando os dados de entrada e sada da Tabela I.
A. Estgio Retificador Sepic ZCS-PWM com Elevado Fator
de Potncia
O projeto do novo retificador Sepic ZCS-PWM
desenvolvido adotando-se os seguintes parmetros:
=0,45 ; f=0,14 e mx=0,385.
Os elementos ressonantes da clula de comutao
proposta so ento determinados utilizando-se as equaes
(2), (3), (5) e (8), resultando em:
Cr=13,2nF ; Lr1=33H e Lr2=15H.
O filtro de entrada (Lin) projetado de acordo com
metodologia proposta em [5], resultando em:
Lin=5mH.
TABELA I
Dados de Entrada e Sada do Novo Reator Eletrnico
220V 15%
50kHz
115V
50kHz
Co
Lin
Co
Lr2
85kHz
Ls3
LM
Ls4
150ms
500V
95%
200W
Ls1
Ls2
120V
Lr1
Ls5
V in
I in
I in : 500mA/div
V in :
200V/div
5ms/div
5ms/div
(a)
5,0%
4,5%
4,0%
3,5%
3,0%
2,5%
2,0%
1,5%
1,0%
0,5%
0,0%
2
8 10 12 14 16 18 20 22 24 26 28 30 32 34 36 38 40 42 44 46 48 50
ordem harm nica
(b)
Figura 9 (a) Tenso de alimentao e corrente de entrada, e (b)
espectro de freqncias de Iin, para carga nominal.
21
v S1
i Lr1
v S1
i Lr1
i Lr1 :
5A/div
5 s/div
i Lr1 :
5A/div
5 s/div
v S1 :
100V/div
5 s/div
v S1 :
200V/div
5 s/div
(a) Vin(t)0
(b) Vin(t)Vin(p)
v S2
v S2
i Lr2
i Lr2
i Lr2 :
5A/div
5 s/div
i Lr2 :
5A/div
5 s/div
v S2 :
100V/div
5 s/div
v S2 :
200V/div
5 s/div
(c) Vin(t)0
(d) Vin(t)Vin(p)
Figura 10 Detalhes de comutaes de S1, para carga nominal: (a) prximo a Vin(t)=0, e (b) prximo a Vin(t)=Vin(p);
Detalhes de comutaes de S2, para carga nominal: (c) prximo a Vin(t)=0, e (d) prximo a Vin(t)=Vin(p).
TABELA II
Comparao entre a norma IEC 61000-3-2 para
equipamentos classe C e componentes harmnicas da
corrente de entrada, medidas a plena carga
Ordem
Harmnica
2
3
5
7
9
11 n 39
IEC 61000-3-2
Corrente Harmnica Medida
Mxima Corrente
([%] da componente
Harmnica Aceitvel
fundamental da
([%] da componente
corrente de entrada)
fundamental da
corrente de entrada)
2
0,12
4,76
30. (*) = 29,58
10
2,73
7
0,95
5
1,30
3
<< 3
(*) o fator de potncia do circuito
22
i S3
v S3
iS3 :
2A/div
5 s/div
v S3 :
50V/div
5 s/div
(a)
i S4
v S4
iS4 :
2A/div
5 s/div
v S4 :
50V/div
5 s/div
(b)
Figure 11 Detalhes de comutaes no inversor Half-Bridge,
para carga nominal: (a) interruptor S3, e (b) interruptor S4.
esperado.
Desta forma, em caso de falha do processo de ignio de
qualquer uma das lmpadas, no ocorrero danos aos
componentes deste novo reator eletrnico em funo de
esforos de tenso e corrente demasiados.
V. CONCLUSES
Este artigo apresentou um novo reator eletrnico para
mltiplas lmpadas fluorescentes tubulares.
O estgio de entrada deste novo reator eletrnico um
retificador Sepic ZCS-PWM com elevado fator de potncia.
Os interruptores ativos S1 e S2 desta topologia apresentam
entrada em conduo do tipo ZCS e bloqueio do tipo
ZCZVS. Informa-se que os diodos D1 e D2 apresentam
entrada em conduo do tipo ZVS e seus efeitos de
recuperao reversa sobre os interruptores ativos so
reduzidos. Este novo arranjo da clula de comutao suave
proporciona a obteno de reduzidos esforos de tenso
sobre os interruptores ativos, quando comparados queles
obtidos na clula de comutao original [5], alm do que, D1
e D2 no se associam em srie, melhorando o rendimento do
estgio de entrada. Utilizando-se o controle por valores
mdios instantneos de corrente para o estgio retificador, foi
possvel a obteno de reduzida TDH na corrente de entrada,
alm de reduzida defasagem angular entre a corrente de
entrada e a tenso de alimentao, fatos estes que implicam
em um conseqente elevado fator de potncia. Os resultados
obtidos a partir do prottipo implementado para este novo
reator eletrnico encontram-se em concordncia com as
normas IEC 61000-3-2 para equipamentos classe C.
Com relao ao estgio de sada, pode-se concluir que os
interruptores ativos S3 e S4 apresentam entrada em conduo
do tipo ZVS, conforme esperado. A eliminao das perdas
associadas aos processos de comutao dos estgios
retificador e inversor assegura a obteno de elevada
eficincia global (92,1%, para carga nominal).
Por fim, com relao ao estgio de sada, foi desenvolvida
uma metodologia adequada para o projeto do circuito
inversor Half-Bridge, incluindo-se a previso de ocorrncia
do fenmeno conhecido como batimento, no procedimento
de clculo dos elementos ressonantes, possibilitando o uso de
um integrado de baixo custo para alimentao de cinco
lmpadas fluorescentes.
AGRADECIMENTOS
Os autores agradecem FAPESP pelo apoio concedido ao
desenvolvimento deste trabalho.
REFERNCIAS BIBLIOGRFICAS
[1]
[2]
[3]
23
estgio 1
estgio 2
operao em regime
...
v Cp1
v Cp1
i Ls1
iLs1 :
2A/div
10 s/div
v Cp1 :
100V/div
10 s/div
v Cp1 :
100V/div
50ms/div
v Cp1
v Cp1 :
100V/div
100 s/div
(a)
(b)
(c)
Figura 12 (a) Tenso sobre uma das lmpadas e corrente atravs de um dos circuitos osciladores;
Detalhes de ignio de uma das lmpadas: (b) tempo de preaquecimento, e (c) batimento.
24
INTRODUO
25
II.
(a)
(1)
(b)
(c)
III. MODELO DO INVERSOR DE TENSO PARA
GRANDES SINAIS
Figura 2. Correntes Tpicas no Indutor de Filtragem.
(a) retificador trifsico a diodos com filtro indutivo no lado cc;
(b) retificador em ponte a diodos com filtro indutivo no lado cc;
(c) retificador em ponte a diodos com filtro capacitivo no lado cc.
26
ra = DrS + DrD+DDre
(2)
Vap
S1 e D4
+Vf
-Vf
S3 e D2
+Vf
S4 e D1
if<0
Razo
Cclica
S2 e D3
if>0
Clulas de
Comutao
-Vf
27
A. O Ganho Esttico
O ganho esttico de tenso do conversor pode ser obtido
da Figura 8 considerando o ramo capacitivo como uma
tenso, Vf. Para uma tenso cc de entrada, VS, sabe-se que o
indutor se comporta como um curto-circuito e o capacitor
como um circuito aberto. Isso implica em que a corrente no
secundrio (e a refletida ao primrio) dos transformadores
nula. Essa situao representada na Figura 9.
Fica, ento, evidente que, para um valor qualquer da
tenso de entrada, VS, tem-se:
Vf
VS
Vp
2V
sen ( L t ) +
f
2D 1
(3)
D (t ) =
1 .
2
srCf C f ( 2 D 1) + ( 2 D 1)
s L f C f + sC f rLf + 2 ra + ( 2 D 1) 2 rCf + ( 2 D 1) 2
2
(5)
v f (s)
vs (s)
(2D 1)
(6)
(4)
28
i f (s)
vs (s)
sC f
(7)
i f (s)
v s (s)
sC f
s L f C f + sC f 2 ra + ( 2 D 1) 2
2
(8)
v f (s)
i f (s)
1 2D
sC f
(9)
(a)
(b)
Figura 12. Corrente no Indutor (a) Modelo e (b) Experimental (5A/div; 20ms/div).
(a)
(b)
Figura 13. Tenso no Capacitor (a) Modelo e (b) Experimental (20V/div; 20ms/div).
29
i f (s)
d (s)
2V f
sL f + 2 ra
(12)
i f (s)
d (s)
2C f V f .s
s L f C f + sC f 2ra + rLf + (1 2 D ) rC f + (2 D 1)
2
(10)
2
i f (s)
d (s)
2V f C f s
2
s LfC
+ s 2 ra C
+ ( 2 D 1) 2
(11)
2V f
sL
(13)
2V f (1 2 D )(1 + srCf C f )
(14)
(a)
(b)
Figura 15. Corrente no Indutor (a) Modelo e (b) Experimental (1 A/div; 4ms/div).
30
v f (s)
d (s)
2V f (1 2 D)
s L f C f + 2sC f ra + (1 2 D) 2
2
(15)
v f (s)
d (s)
2V f (1 2 D)
s2Lf C f
(16)
Terico:
Simulao:
V. CONCLUSO
Este trabalho apresentou a modelagem matemtica de
um sistema de filtro ativo monofsico utilizando a tcnica de
modelo da chave PWM, ou modelo de Vorprian. Foram
identificados os pares de chaves PWM (comportamento
complementar) da estrutura. Desta forma, os circuitos
equivalentes, para anlise esttica e de pequenos sinais,
foram aplicados ao inversor. A anlise dos circuitos, assim
modelados, resultou na obteno de diversas relaes
relevantes, que foram comprovadas por simulao e por meio
31
32
IRF740
Diodos
MUR840
Indutor
Capacitor CC
2 x 470F/400V em paralelo
Circuito Snubber
Cs=3,3nF/400V; Rs=470/5W;
Ds= SK4F1/04
Circuito de Pulsos
LM3524, 2x IR2104
33
+ VS1 -
+ VLo -
- V +
C1
A. Circuito Proposto
O circuito proposto mostrado na Figura 1.
+
VLm
Vin
+
Vo
-
DRL
Mdulo ZETA
'
'
Figura 2: 1 Etapa.
+
'
'
V '
- VC1+
- VLo +
VLm
+
Vo
-
DRL
Figura 3: 2 Etapa.
L o = (N 1 / N 2 ) 2 L o '; R o = ( N 1 / N 2 ) 2 R o '
i Lo(max)
i Lo
B. Etapas de Operao
Com o objetivo de simplificar a anlise, as seguintes
consideraes so feitas:
o circuito opera em regime permanente;
os semicondutores so considerados ideais;
o transformador representado por sua indutncia
de magnetizao referida ao primrio;
a capacitncia Co possui valor suficientemente
elevado para manter a tenso de sada Vo constante;
a tenso da rede considerada constante durante um
perodo de chaveamento.
O conversor Zeta operando em conduo contnua
apresenta duas etapas de funcionamento:
1 ETAPA (t0,t1) - Figura 2: No instante t0 a chave S1
fechada e conduz a corrente iS1, que cresce linearmente. A
fonte de alimentao transfere energia para o indutor
magnetizante Lm e o capacitor C1 transfere energia para a
indutncia Lo. Durante esta etapa o diodo D1 se mantm
bloqueado com tenso reversa igual a -(Vin+Vo). As correntes
iLm e iLo crescem linearmente. As tenses VCo e VC1 so
consideradas constantes e igual a Vo.
2 ETAPA (t1,t2) - Figura 3: Em t = t1, a chave S1
bloqueada e o diodo D1 entra em conduo, permitindo que
os indutores Lm e Lo transfiram suas energias para os
capacitores C1 e Co, respectivamente. As correntes iLm e iLo
decrescem linearmente. A tenso sobre a chave S1 igual a
(Vin+Vo).
i Lo(min)
i Lm(max)
i Lm
i Lm(min)
i Lm(max) + i Lo(max)
i S1
i Lm(max) + i Lo(max)
i D1
Vin + Vo
VD1
Vin + Vo
VS1
t0
t1
t2
C. Anlise Quantitativa
Definindo: t f = t 1 t 0
t a = t 2 t 1 = TS t f
TS = 1 / f S
D = t f / TS
Vin = 3Vpsen( t ) ; para t variando de /3
at 2/3.
34
1) 1 Etapa (0 t tf)
Condies iniciais: i Lm( t =0) = i Lm(min)
i Lm( t ) = i Lm(max)
onde:
in
( 4)
(5)
iS1( t ) = i Lm ( t ) + i Lo ( t ) =
L + L 3 Vp t sen ( t ) + i Lm (min) + i Lo (min)
o
m
1
1
1
=
+
Leq L m Lo
( 7)
(8)
Lm
t f sen( t ) + i Lm(min)
(13)
i Lm( t ) =
3Vp t f
Lm
sen ( t )
Vo
t + i Lm(min)
Lm
(14)
(15)
(16)
3Vp
V
t f sen ( t ) o t + i Lo(min)
Lo
Lo
(19)
3Vp t f
Leq
sen( t )
Vo
t + i Lm(min)
L
+ i Lo(min)
( 20)
Ento.
iS1( t ) = 3
Vp
(12)
Definindo:
i Lm(max) = 3
Vo
t
Lm
Vp
Leq
( 9)
2) 2 Etapa (0 t ta)
Condies iniciais: i Lm( t =0) = i Lm(max)
ta =
Vo
sen ( t )
( 21)
3 Vp sen ( t ) = Vin
3 3
Vp
( 22 )
VLm( t ) = VLo( t ) = Vo
A exemplo da 1 Etapa, a partir do circuito equivalente
chega-se s seguintes equaes:
di Lm( t )
(10)
VLm( t ) = L m
dt
(11)
VLm( t ) = Vo
3Vp t f
Vin med =
resultando em:
ta =
3 3Vp
Vo
tf
( 23)
Define-se:
35
3Vp
( 24 )
Vo
( 25)
Lo =
1+
G = 0,385
D = 0,3
V
R o = o = 9,6
Io
Lo = 3,74 mH
Lm = 1,77 mH
Io D
12,5 0.3
=
3 VC1 f s
3 12 20k
C1 = 16,4 F
I o (2 3 ) 12,5 (2 3 )
=
72 f R VCo
72 60 12
C0 = 64,6 F
C1 =
Co =
f s i Lo
D=
3 Vp D
1
1
1
=
+
L eq L m L o
Vp = 2 Vf = 180V , resulta:
Leq = 1,20 mH
sendo
Vo
120
=
Ro(max) = 96
10% I o 0.1 12,5
R o(max) (1 D)2
(27)
2fS
36
14.0A
13.73
13.5A
150
13.0A
12.5A
0
dif = 2.47
12.0A
11.5A
-150
11.26
11.0A
101.20ms
149.00ms
152.00ms
156.00ms
160.00ms
164.00ms
101.22ms
101.24ms
101.26ms
101.28ms
101.30ms
167.66ms
V. RESULTADOS EXPERIMENTAIS
100
80
60
%
40
20
0
0
10
15
20
25
30
35
40
45
50
55
60
65
70
0.50KV
0.25KV
0.0KV
101.86ms
101.87ms
101.88ms
101.89ms
101.90ms
101.91ms
101.92ms
101.93ms
122.18
122V
121V
120V
dif = 4.94
119V
118V
117.24
117V
100ms
105ms
110ms
115ms
D1 D6 MUR 3030
S1 IGBT: IRGBC 40U
CF = 820F / 250V, polipropileno
LF = 7,72mH, 249 espiras
Transformador de ferrite: EE 65/39, N1/N2 = 42/21
C1 = 22F
D1 = APT 30D60
Co = 1000F
Lo = 3,2mH; 48 espiras, ferrite EE-42/15
120ms
37
40
35
i rede
30
VA
25
TDH
( % ) 20
0A,0V
15
10
5
0
0
40
60
80
100
Carga ( % )
Figura 12 - TDH x Carga.
20
0.99
0.98
F. P.
0.97
Harmnica de tenso ( n )
Harmnica de corrente ( n )
0.96
0.95
0.94
20
40
60
80
100
Carga ( % )
Figura 13 - Fator de potncia x Carga.
TABELA I
carga
%
5
10
20
30
40
50
60
70
80
90
100
TDH da tenso %
4
4
4
4
4
4
4
4
4
4
4
TDH da corrente
%
29
30
33
27
22
17
14
10
9
7
6
VS1
0V
i S1
38
0A
100
95
90
85
80
Vo
60V
75
70
100
300
500
700
900
1100
1300
1500
Figura 18 Rendimento.
VI. CONCLUSES
Figura 15 - Tenso de sada.
Escalas: 500mV/div, 2ms/div.
i Lo
0A
VC1
60V
39
40
DADOS BIOGRFICOS
Denizar Cruz Martins, nasceu em So Paulo So Paulo,
em 24 de Abril de 1955. Formou-se em Engenharia Eltrica e
obteve o ttulo de Mestre em Engenharia Eltrica pela
Universidade Federal de Santa Catarina, Florianpolis SC
em 1978 e 1981, respectivamente. Concluiu o Doutorado no
INPT, Toulouse Frana, em 1986. Atualmente professor
titular do Depto. de Engenharia Eltrica da Universidade
Federal de Santa Catarina, Florianpolis SC. O Prof.
Denizar j realizou mais de 30 consultorias tcnicas e obteve
02 patentes de inveno. Sua rea de atuao compreende:
desenvolvimento de conversores para tratamento de energia
solar e simulao de Conversor Estticos. membro da
SOBRAEP, da SBA e do IEEE.
Marcio Mendes Casaro, Nasceu em Assis, So Paulo, em 5
de maio de 1972. Concluiu o curso de Engenharia Eltrica
pela Escola de Engenharia de Lins, Lins, So Paulo, em 1994
e obteve o grau de Mestre em Engenharia Eltrica pela
Universidade Federal de Santa Catarina em
1996.
Atualmente atua como professor no Curso Superior de
Tecnologia em Eletrnica na modalidade Automao de
Processos Industriais, pelo Centro Federal de Educao
Tecnolgica do Paran, Ponta Grossa, Paran. Sua rea de
interesse inclui aplicaes em Eletrnica de Potncia, em
especial, fontes de alimentao com correo de fator de
potncia.
Ivo Barbi, nasceu em Gaspar (SC), em 1949. Formou-se em
Engenharia Eltrica pela Universidade Federal de Santa
Catarina UFSC, em 1973. Em 1976 recebeu o ttulo de
Mestre pela mesma Universidade e em 1979 recebeu o ttulo
de Doutor pelo Institut National Polytechnique de Toulouse,
Frana. Desde 1974 professor da UFSC e atualmente
professor titular do Departamento de Engenharia Eltrica.
membro fundador da SOBRAEP tendo sido seu primeiro
presidente. Desde 1992, Editor Associado na rea de
Conversores de Potncia da IEEE Transactions on Industrial
Electronics. Suas reas de atuao compreendem modelagem,
anlise, projeto e aplicaes de conversores estticos
operando em alta freqncia e correo de fator de potncia
de fontes de alimentao.
NOMENCLATURA
p
vqd
iqd
Nota de rodap na pgina inicial poder ser utilizada apenas pelo editor
para indicar o andamento do processo de reviso.
41
B. Edio do Texto
A editorao dos trabalhos deve ser feita em folhas com
formato A4 (297 mm x 210 mm) que apresentem uma
qualidade adequada para reproduo. Deve-se utilizar
impresso a laser ou de qualidade equivalente. A numerao
das pginas dever ser feita a lpis na margem inferior do
verso das folhas.
O espaamento entre linhas deve ser simples, e a cada
ttulo ou subttulo, deve-se deixar uma linha em branco.
Como processador de texto, estimula-se o uso do
processador word for windows.
1) Tamanho das letras utilizadas no trabalho: Os
tamanhos das letras especificadas nesta norma, seguem o
padro do processador word for windows e o tipo de letra
utilizado o Times New Roman. A Tabela I mostra os
tamanhos padres de letras utilizadas nas diversas sees do
trabalho.
TABELA I
Tamanhos e Tipos de Letras Utilizadas no Texto
Estilo
Tamanho
Normal
Cheia
(pontos)
8
texto de tabelas
9
legendas de figuras
10
instituio
dos texto do resumo
autores, texto em ttulos de tabelas
geral.
12
nomes dos autores
14
ttulo do trabalho
Itlica
ttulo do resumo e
subttulos
42
AGRADECIMENTOS
Os autores agradecem a Fulano de Tal, pela colaborao
na editorao deste trabalho. Este projeto foi financiado pelo
CNPq (processo xxyyzz).
REFERNCIAS BIBLIOGRFICAS
[1] C.T. Rim, D.Y. Hu, G.H. Cho, Transformers as
Equivalent Circuits for Switches: General Proof and D-Q
Transformation-Based Analysis, IEEE Transactions. on
Industry Applications, vol. 26, no. 4, pp. 832-840,
July/August 1990.
[2] N. Mohan, T. M. Undeland, W. P. Robbins, Power
Electronics: converters, applications, and design, John
Wiley & Sons, 2a Edio, Nova Iorque, 1995.
DADOS BIOGRFICOS
Jos Antenor Pomilio, nascido em 1960 em Jundia (SP)
engenheiro eletricista (1983), mestre (1986) e doutor em Eng.
Eltrica (1991) pela Universidade Estadual de Campinas,
onde docente desde 1984. De 1988 a 1991 foi chefe do
grupo de eletrnica de potncia do Lab. Nacional de Luz
Sncrotron. Em 1993/1994 realizou um estgio de psdoutoramento junto Universidade de Pdua Itlia.
Atualmente presidente da SOBRAEP. Suas reas de
interesse so fontes de alimentao, qualidade de energia e
acionamento de mquinas eltricas.
43