Captulo 4

Arquitetura de um PC
O que a arquitetura de PCs
O hardware uma rea onde nos preocupamos com todos os aspectos de
um computador, chegando at o nvel de portas lgicas e componentes
eletrnicos em geral, correntes e tenses, glitches, overshoot e outros efeitos
eltricos. Na arquitetura, nosso o!eto de estudo est um nvel acima. N"o
importa saer de forma detalhada como os circuitos s"o construdos, e sim,
como se conectam e como funcionam. Na arquitetura de computadores
apresentamos conceitos como #$%, memria, dispositivos de entrada e
sada. &empre que possvel e'emplificamos os conceitos usando $#s.
Neste captulo vamos estudar a arquitetura de forma mais profunda,
entretanto voltada e'clusivamente para $#s. $ara traalhar com montagem,
manuten("o e e'pans"o de $#s n"o preciso conhecer hardware de forma
t"o detalhada, chegando ao nvel de portas lgicas, chips, correntes e
tenses, mas preciso conhecer a fundo a arquitetura dos $#s. )alaremos
neste captulo sore processadores, memrias, chipsets, dispositivos de
entrada e sada, interfaces, canais de *+,, interrup(es e outros conceitos
importantes.
Processadores
-ste componente o principal responsvel pelo desempenho de um $#.
-'emplos de processadores usados nos $#s s"o o $entium ., ,thlon,
$entium /// e *uron, alm de outros, claro. 0odos os processadores usados
nos $#s s"o descendentes do 1213, o primeiro processador de 43 its
lan(ado pela /ntel, no final dos anos 52. Na discuss"o que faremos a seguir,
encontraremos diversos termos tcnicos relacionados com os processadores,
por e'emplo6
4-2 Hardware Total
7arramento de dados
7arramento de endere(os
,cesso 8 memria
,cesso a entrada e sada
$ara facilitar a compreens"o desses termos, apresentaremos aqui uma
descri("o simplificada de um processador. -sta descri("o n"o ir reprodu9ir
diretamente as caractersticas dos processadores usados nos $#s, mas dar ao
leitor, o emasamento necessrio para entend:;los.
%m processador um chip que contm o que chamamos de %nidade
#entral de $rocessamento <em ingl:s, #entral $rocessing %nit, ou #$%=. >
responsvel por uscar e e'ecutar instru(es e'istentes na memria. -ssas
instru(es s"o o que chamamos de ?linguagem de mquina@. &"o comandos
muito simples, como opera(es aritmticas e lgicas, leituras, grava(es,
compara(es e movimenta(es de dados. -ssas instru(es simples, quando
agrupadas, formam o que chamamos de programas.
%m processador precisa reali9ar opera(es de leitura da memria. Nessas
leituras o processador recee as instru(es a serem e'ecutadas e os dados a
serem processados. 0amm preciso reali9ar grava(es de dados na
memria, para guardar os resultados intermedirios e finais do
processamento.
N"o asta ser capa9 de reali9ar leituras e grava(es na memria. %m
processador tamm precisa ser capa9 de comunicar;se com o mundo
e'terior. Neste mundo e'terior est o usurio que opera o computador. >
preciso ler dados provenientes do teclado, mouse e outros dispositivos de
entrada, em como transferir dados para o vdeo, impressora e outros
dispositivos de sada. -ssas opera(es s"o chamadas de ?entrada e sada@, ou
-A& <em ingl:s, /nputAOutput, ou /AO=. $ortanto, alm de processar dados, um
processador deve ser capa9 de reali9ar opera(es de entrada e sada, em
como reali9ar leituras e grava(es na memria.
Captulo 4 Arquitetura de um PC 4-3
Figura 4.1
Representao simplifiada de um
proessador!
, figura 4 mostra, de forma em simplificada, alguns dos sinais digitais
e'istentes em um processador. 0emos o chamado ?arramento de dados@,
atravs do qual trafegam os dados que s"o transmitidos ou receidos pelo
processador. Os dados transmitidos podem ser enviados para a memria ou
para um dispositivo de sada, como o vdeo. Os dados receidos podem ser
provenientes da memria, ou de um dispositivo de entrada, como o teclado.
#ada uma das ?perninhas@ do processador pode operar com um it. No
processador da figura 4, temos um arramento de dados com 43 its.
Oserve que as linhas desenhadas sore o arramento de dados possuem
duas setas, indicando que os its podem trafegar em duas dire(es, saindo e
entrando no processador. *i9emos ent"o que o arramento de dados
idirecional.
O arramento de endere(os serve para que o processador especifique qual
a posi("o de memria a ser acessada, ou qual o dispositivo de entrada e
sada a ser ativado. Na figura 4, temos um arramento de endere(os com B.
its, ! que s"o usadas B. ?perninhas@ do processador para a forma("o deste
arramento. Oserve ainda que o arramento de endere(os unidirecional,
ou se!a, os its ?saem@ do processador.
,lm desses dois arramentos, a figura mostra ainda dois sinais de controle
que servem para definir se a opera("o a ser reali9ada uma leitura ou uma
grava("o, e se deve atuar sore a memria ou sore um dispositivo de -A&.
&"o eles6
+/O6 -ste sinal indica se a opera("o di9 respeito 8 memria ou a -A&
4-4 Hardware Total
CD6 -ste sinal indica se a opera("o uma leitura ou uma grava("o
,travs desses dois sinais, podem ser definidas . opera(es sicas6
Eeitura da memria
-scrita na memria
Eeitura de -A& <-'6 do teclado=
-scrita em -A& <-'6 no vdeo=
Figura 4.2
"utra forma de representar os #arramentos de um
proessador!
Note que o processador representado na figura 4 tem B2 linhas que indicam
os endere(os e 43 que indicam os dados. &"o ao todo F3 linhas.
$rocessadores mais modernos operam com um nGmero ainda maior de its.
$or e'emplo, FB its de enere(os e 3. its de dados. O nGmero de linhas
t"o grande que sua representa("o torna;se confusa. $or isso comum utili9ar
a representa("o da figura B. %samos setas maiores para representar um
con!unto de its que t:m a mesma fun("o, como o arramento de dados e o
arramento de endere(os.
Os processadores possuem, alm do arramento de dados e de endere(os, o
chamado arramento de controle, no qual e'iste uma miscelHnea de sinais
digitais com diversas finalidades. Os sinais CD e +/O e'emplificados na
figura 4 s"o parte do arramento de controle. Outros e'emplos de sinais
deste arramento s"o os que descrevemos a seguir.
INT
-ste sinal uma entrada que serve para que dispositivos e'ternos possam
interromper o processador para que se!a reali9ada uma tarefa que n"o pode
esperar. $or e'emplo, a interface de teclado interrompe o processador para
indicar que uma tecla foi pressionada. -sta tecla precisa ser lida, e seu cdigo
deve ser arma9enado na memria para processamento posterior. ,s
interfaces de drives e do disco rgido interrompem o processador para avisar
o trmino de uma opera("o de leitura ou escrita. Irios outros dispositivos
Captulo 4 Arquitetura de um PC 4-$
tamm precisam gerar interrup(es. #omo e'iste apenas uma entrada /N0,
o processador opera em con!unto com um chip chamado controlador de
interrup(es. -ste chip encarregado de receer requisi(es de interrup("o
de vrios dispositivos e envi;las ao processador, de forma ordenada, atravs
do sinal /N0.
NMI
-ste um sinal de interrup("o especial para ser usado em emerg:ncias.
&ignifica Non +asJale /nterrupt, ou /nterrup("o n"o mascarvel. -m outras
palavras, esta interrup("o deve ser atendida imediatamente. ,o contrrio do
sinal /N0, que pode ser ignorado pelo processador durante pequenos
intervalos de tempo <isto se chama mascarar a interrup("o=, o sinal N+/
uma interrup("o n"o mascarvel. Nos $#s, o N+/ usado para informar
erros de paridade na memria e outras condi(es catastrficas.
INTA
&ignifica /nterrupt ,cJnowledge, ou se!a, reconhecimento de interrup("o.
&erve para o processador indicar que aceitou uma interrup("o, e que est
aguardando que o dispositivo que gerou a interrup("o identifique;se, para
que se!a reali9ado o atendimento adequado.
VCC
-sta a entrada de corrente eltrica que alimenta os circuitos internos do
processador. $rocessadores antigos operavam a partir de uma tens"o de K
volts. , partir de meados dos anos L2, passaram a utili9ar tenses mais
ai'as, como F,K volts. 0odos os processadores modernos operam com duas
tenses <I##4 e I##B=. , tens"o e'terna sempre de F,F volts <! e'istem
modelos mais recentes que operam e'ternamente com B,K volts=, e usada
para alimentar os circuitos que se comunicam com o e'terior do
processador. , tens"o interna usada para alimentar o interior <nGcleo= do
processador, e sempre mais ai'a. Nos processadores recentes, a tens"o
interna inferior a B volts. Note que cada tens"o de entrada n"o ocupa um
Gnico pino do processador, e sim, vrios pinos. #omo a corrente total
relativamente alta, os processadores usam vrios pinos para a entrada da
tens"o do nGcleo <#ore= e para a tens"o e'terna </AO=.
GND
&ignifica Mround, ou 0erra. *eve ser ligado ao polo negativo da fonte de
alimenta("o. ,ssim como ocorre com as entradas de I##, os processadores
possuem diversos pinos de terra, para que o fornecimento de corrente se!a
melhor distriudo.
4-% Hardware Total
Reset
-ste um sinal que est ligado ao ot"o Ceset do painel frontal do gainete.
,o ser ativado, o processador para tudo, e atua como se tivesse acaado de
ser ligado. -ste sinal tamm conectado a um circuito chamado $ower on
Ceset. &ua fun("o gerar, no instante em que o computador ligado, um
pulso eletrnico similar ao criado pelo pressionamento deste ot"o.
,proveitando os conhecimentos de eletrnica apresentados no captulo F,
mostramos no final deste captulo, o funcionamento de um circuito de Ceset.
Clock
-sta entrada deve receer um sinal digital que ser usado internamente para
sincroni9ar todo o funcionamento do processador. -'plicando de forma
simplificada, se um processador recee um clocJ de 422 milhes de ciclos
por segundo, ele e'ecutar 422 milhes de opera(es por segundo.
Figura
4.3
&ia'rama de tempo
de um sinal de lo(!
, figura F mostra o diagrama de tempo de um sinal de clocJ. &eus its se
alternam de forma peridica, entre 2 e 4. %m trecho com valor 4, seguindo
por um trecho com valor 2, o que chamamos de perodo do clocJ. O
perodo calculado em fun("o do valor do clocJ, pela seguinte frmula6
0 N 4Af
Na frmula, 0 o perodo, dado em segundos, e f a freqO:ncia do clocJ,
medida em P9 <hert9=. $or e'emplo, se tivermos um clocJ de 422 +P9
<422.222.222 P9=, o perodo ser de6
0 N 4A422.222.222 N 2,222 222 24s
$ara evitar o uso de casas decimais, toma;se o hito de usar a unidade ns
<nano;segundo, ou ilionsimo de segundo=. $ara fa9er a convers"o asta
andar com a vrgula, L casas decimais para a direita. $ortanto temos6
2,222 222 24s N 42 ns
Captulo 4 Arquitetura de um PC 4-)
, maioria dos circuitos digitais opera a partir de uma ase de tempo, um
clocJ. &"o chamados de circuitos sncronos. Os processadores s"o circuitos
sncronos, ! que s"o comandados por sinais de clocJ. ,s transi(es se
positivas e negativas <2 para 4 e 4 para 2= do sinal de clocJ indicam aos
circuitos digitais que o utili9am, o momento certo de reali9ar suas opera(es.
$rocessadores antigos <at o .13*Q;K2= utili9avam um Gnico sinal de clocJ
para suas opera(es internas e e'ternas. , partir da, e at os dias atuais, os
processadores passaram a operar com dois clocJs, sendo um interno e um
e'terno. O clocJ interno sempre mais alto, e usado para sincroni9ar as
opera(es de processamento. Ruando falamos, por e'emplo, sore um
?$entium ///A122@, estamos di9endo que o seu clocJ interno de 122 +P9.
O clocJ e'terno tem um valor menor, e usado para sincroni9ar as
opera(es de comunica("o entre o processador, a memria, o chipset e
outros circuitos e'ternos.
N"o s o processador opera a partir de um clocJ. Irios outros circuitos e
arramentos do computador t:m suas opera(es sincroni9adas por um clocJ.
$or e'emplo6
+emrias $#4FF operam a partir de um clocJ de 4FF +P9
+emrias $#422 operam a partir de um clocJ de 422 +P9
O arramento $#/ opera a partir de um clocJ de FF +P9
O arramento ,M$ utili9a um clocJ de 33 +P9
O arramento /&, utili9a um clocJ de 1 +P9
$lacas de som fa9em digitali9a(es em at .. JP9
, princpio, quanto maior o clocJ de um processador, maior o seu
desempenho. $or e'emplo, um processador de 122 +P9 seguramente
mais velo9 que um de B22 +P9. Os faricantes de processadores se
esfor(am para criar modelos capa9es de operar com clocJs cada ve9 mais
elevados. N"o devemos entretanto levar ao p da letra, a rela("o entre
desempenho e clocJ. $or e'emplo, em certas condi(es, um processador de
522 +P9 pode ser mais velo9 que um de L22 +P9. O motivo desta
discrepHncia que alm do clocJ, e'istem outros fatores que influenciam no
desempenho, como por e'emplo6
Ielocidade das memrias
*esempenho da cache EB
,rquitetura avan(ada
4-* Hardware Total
Ruando as memrias n"o s"o suficientemente velo9es, podem demorar
muito na entrega de dados e instru(es para o processador, que acaa
ficando parte do tempo ocioso, tendo seu desmpenho pre!udicado pela
lentid"o da memria. 0amm a cache EB tem papel fundamental. , cache
EB do processador $entium /// #oppermine, por e'emplo, mais eficiente
que a do processador $entium /// Satmai. $ortanto e'istem diferen(as de
desempenho, se comparamos essas duas verses do $entium ///, mesmo
quando amas operam com o mesmo clocJ. O tamanho da cache EB
tamm tem influ:ncia no desempenho. $rocessadores ,thlon e *uron s"o
id:nticos, e'ceto pelo tamanho da cache EB <BK3 J7 para o ,thlon e 3. J7
para o *uron=. $or isso ao compararmos os desempenhos desses dois
processadores, mesmo operando com o mesmo clocJ, o ,thlon leva
vantagem. , arquitetura mais avan(ada tamm tem influ:ncia direta no
desempenho. %m processador de 4B22 +P9 de 5
a
gera("o, por e'emplo,
tende a ser mais rpido que um de 4B22 +P9, mas de 3
a
gera("o.
$rocessadores de gera(es mais avan(adas s"o capa9es de e'ecutar mais
instru(es ao mesmo tempo e operam com mais efici:ncia, tirando assim
maior proveito do seu clocJ. > como comparar um carro com motor B.2
produ9ido no ano B222 com outro de motor B.2 produ9ido em 4L12. Os
motores de gera("o mais nova t:m maior rendimento, e tendem a oter
maior desempenho em rela("o 8 pot:ncia do motor.
O clocJ de um processador est diretamente relacionado com o nGmero de
instru(es que podem ser e'ecutadas a cada segundo. O 1213 e o 1211, nas
suas primeiras verses, operavam a K +P9. /sto n"o significa e'atamente K
milhes de instru(es por segundo, e sim, K milhes de #/#EO& por
segundo. ,lgumas instru(es mais simples podiam ser e'ecutadas em apenas
dois ciclos. *esta forma, em um segundo seria possvel e'ecutar B.K22.222
dessas instru(es. Outras instru(es mais comple'as, como a multiplica("o e
a divis"o, eram muito mais demoradas. &uponha por e'emplo uma instru("o
que precise de 42 ciclos para ser e'ecutada. Operando a K +P9, esses
processadores poderiam e'ecutar K22.222 dessas instru(es por segundo.
#om o passar do tempo e a evolu("o da tecnologia foi possvel desenvolver
processadores capa9es de operar com clocJs mais elevados, e o que mais
importante6 e'ecutar instru(es em um redu9ido nGmero de ciclos. Os
processadores mais modernos s"o capa9es de e'ecutar a maioria das
instru(es em apenas um ciclo. , partir do $entium, passaram a e'ecutar
instru(es de forma simultHnea, tornando possvel, por e'emplo, e'ecutar
duas instru(es em um Gnico ciclo. /sto faria com que, teoricamente, operar
a B22 +P9 resulte em .22 milhes de instru(es por segundo.
Captulo 4 Arquitetura de um PC 4-+
Algumas caractersticas dos processadores
,o compararmos processadores novos e antigos, simples e sofisticados,
vemos que eles possuem muitas caractersticas comuns, e as diferen(as est"o
no nvel dessas caractersticas. %m e'emplo simples o clocJ, ! aordado
neste captulo. No ano B222 ! e'istiam processadores com clocJs superiores
a 4222 +P9. -m 4L12, os modelos tpicos operavam na fai'a dos K +P9.
+esmo com esta diferen(a t"o grande, o significado do clocJ e'atamente o
mesmo nos dois casos. $assemos ent"o a apresentar as principais
caractersticas de um processador genrico, e ve!amos como se aplicam aos
modelos atuais.
Nmero de !its i"ter"os
*aqui v:m as terminologias ?micro de 1 its@, ?micro de 43 its@ e ?micro de
FB its@, etc. *entro de um processador, e'istem vrios circuitos que ar;
ma9enam, transportam e processam dados. Na maioria dos processadores
atuais, tais circuitos operam com FB its de cada ve9. Nos antigos
processadores dos anos 12, todos esses circuitos operavam com 43 its,
enquanto os modelos dos anos 52 operavam com . ou 1 its.
Ruanto maior o nGmero de its de um processador, mais velo9 poder
reali9ar clculos e processamento de instru(es em geral. Ie!a por e'emplo,
os limites de nGmeros inteiros positivos que podem ser manipulados com 1,
43 e FB its6
* #its , a 2$$
-% #its , a %$!$3$
32 #its , a 4!2+4!+%)!2+$
&uponha por e'emplo que um processador de 43 its precise reali9ar a
opera("o B.K.141.531 T L51.5L1..BF. ,mas as parcelas desta adi("o n"o po;
dem ser representadas em um grupo de 43 its. $ortanto, deve ser reali9ada
por etapas. %m processador de FB its capa9 de representar e operar tais
nGmeros de forma direta, o que fa9 com que o clculo se!a feito, no mnimo
duas ve9es mais rpido. -ste apenas um e'emplo no qual um processador
de FB its leva vantagem sore um de 43 its. $raticamente em todas as
instru(es, esta vantagem e'iste.
Os processadores 1213, 1211 e 12B13, usados nos $#s do incio dos anos 12
e ainda encontrados no mercado at o incio dos anos L2, operavam com 43
its. , partir do 12F13, os processadores usados nos $#s passaram a operar
com FB its. $or incrvel que pare(a, os processadores mais modernos, como
4--, Hardware Total
$entium ///, $entium ., ,thlon e diversos outros atuais, tamm operam
com FB its.
Nmero de !its e#ter"os
$ara que um processador se!a rpido, preciso que ele se!a capa9 de
manipular instru(es em alta velocidade. -ssas instru(es s"o arma9enadas
na memria, e portanto, preciso que a memria se!a acessada em alta
velocidade. ,o mesmo tempo em que e'ecuta instru(es, o processador
tamm l: e arma9ena dados na memria, o que mais uma ra9"o para que
a memria se!a rpida. , velocidade de transfer:ncia de dados entre o
processador e a memria depende de diversos fatores, e um dos principais
o nGmero de its do seu arramento de dados <data us=. O arramento de
dados um con!unto de sinais digitais que ligam o processador 8 memria e
aos dispositivos de entrada e sada de dados.
Os processadores de 1 its utili9avam um arramento de dados tamm com
1 its. O processador 1213, operava com 43 its, tanto internamente como
e'ternamente, ou se!a, utili9ava um arramento de dados tamm com 43
its. ,t ent"o, o nGmero de its internos era igual ao nGmero de its e'ter;
nos do processador, mas isto nem sempre ocorre. $or e'emplo, o
processador 1211, usado nos primeiros $#s, operava internamente com 43
its, e e'ternamente com apenas 1. U com os processadores modernos <a
partir do $entium=, ocorre o inverso6 operam internamente com FB its e
e'ternamente com 3.. , taela aai'o apresenta o nGmero interno e o
nGmero e'terno de its dos processadores usados nos $#s.
Proessador ./mero interno
de #its
./mero e0terno de
#its
*,*% -% -%
*,** -% *
2*% -% -%
3*%12 32 -%
3*%&2 32 32
4*% 32 32
4*%&3C 4 13C 32 32
Pentium5 Pentium 662 32 %4
Pentium Pro 32 %4
C7ri0 $0*% e A6& $0*% 32 32
C7ri0 %0*% 32 %4
A6& 8$5 8%5 8%-25 8%-999 32 %4
Pentium 995 Pentium 999 32 %4
Celeron 32 %4
Pentium 4 32 %4
A6& At:lon5 &uron 32 %4
Captulo 4 Arquitetura de um PC 4---
#omo vemos, os processadores mais recentes operam com FB its internos e
3. its e'ternos, ou se!a, arramento de dados com 3. its. %ma nova
configura("o foi introdu9ida com o processador /ntel /tanium, inaugurando a
era dos processadores de 3. its. &"o 3. its internos e 3. its e'ternos.
Capacidade de e"dere$ame"to
,qui est um fator que n"o est e'atamente relacionado com a velocidade, e
sim, com a capacidade de manipular grandes quantidades de dados. ,
capacidade de endere(amento nada mais que o m'imo tamanho que
pode ter a memria, ou, se!a, o nGmero m'imo de clulas de memria que
um processador consegue acessar. $ara acessar uma clula <ou posi("o= de
memria, o processador precisa informar qual o endere(o desta clula.
#ada clula arma9ena um Vte. $rocessadores com arramento de dados de
43 its podem acessar duas clulas de uma s ve9. ,queles com arramentos
de dados com FB e 3. its podem acessar at . e 1 clulas, respectivamente.
O 1213 e o 1211 possuam arramentos de dados com B2 its, e por isto
podiam acessar 4 +7 de memria. $ara saer a quantidade m'ima de
memria que um processador pode acessar, asta saer o nGmero de its do
seu arramento de endere(os e calcular B elevado a esta nGmero. $ortanto6
B
B2
Vtes N 4.2.1.K53 Vtes N 4 +7
B
B.
Vtes N 43.555.B43 Vtes N 43 +7
B
FB
Vtes N ..BL..L35.BL3 Vtes N . M7
$ara a poca do 1213 e do 1211 <em torno de 4L12=, a capacidade de
endere(ar 4 +7 era considerada em elevada. Os primeiros $#s nem
mesmo chegavam a usar toda esta capacidade. -ram comuns modelos com
3. J7, 4B1 J7 e BK3 J7 de memria C,+. ,penas em meados dos anos 12
come(aram a ser comuns os $#s com K4B J7 e 3.2 J7 de C,+.
O processador B13, com sua capacidade de endere(ar at 43 +7 de
memria <usava um arramento de endere(os com B. its= foi um grande
avan(o em rela("o ao 1213 e ao 1211. +esmo no incio dos anos L2, a
maioria dos $#s usava entre 4 +7 e B +7 de memria, apenas uma fra("o
da capacidade de endere(amento do B13.
O F13, com seu arramento de endere(os com FB its, possiilitava endere;
(ar at . M7 de memria, uma quantidade espantosamente alta at para os
dias atuais. %m $# com BK3 +7 de C,+, por e'emplo, n"o chega a usar
42W da sua capacidade m'ima de memria. $or isto, mesmo os
processadores mais modernos, em sua maioria, ainda utili9am arramentos
4--2 Hardware Total
de endere(os com FB its. , taela aai'o apresenta o nGmero de its do
arramento de endere(os, em como a capacidade m'ima de endere(a;
mento de memria para os processadores usados nos $#s6
Proessador ./mero #its de
;ndereo
Capaidade de
endereamento
*,*% 2, - 6<
*,** 2, - 6<
2*% 24 -% 6<
3*%12 24 -% 6<
3*%&2 32 4 =<
4*% 32 4 =<
4*%&3C 32 4 =<
4*%13C 24 -% 6<
Pentium e similares 32 4 =<
Pentium Pro e superiores 3% %4 =<
Mem%ria cac&e
Os processadores e'perimentaram ao longo dos anos, grandes avan(os na
velocidade de processamento. %m ! ultrapassado $entium // de F22 +P9,
por e'emplo, mais de 4222 ve9es mais velo9 que o velho 1211 usado no
/7+ $# Q0. ,s memrias tamm e'perimentaram avan(os significativos,
porm mais modestos. No incio dos anos 12, eram comuns as memrias
*C,+ com BK2 ns de tempo de acesso. -m meados dos anos 12, este
tempo de acesso chegou 8 casa dos 32 ns, e no final dos anos L2, aos 42 ns.
$ortanto essas memrias s"o apenas cerca de BK ve9es mais rpidas que h
B2 anos atrs, enquanto os processadores s"o no mnimo 4222 ve9es mais
rpidos. O resultado disso um grande desequilrio entre a velocidade do
processador e a velocidade da memria.
-ste prolema antigo, pois ! ocorria com os computadores de grande
porte durante os anos 32. #om os processadores, s passou a e'istir tal
prolema a partir de 4LL2, apro'imadamente. ,ntes disso os processadores,
sendo mais lentos, ficavam perfeitamente sintoni9ados com a velocidade das
memrias. ,s memrias, mesmo sendo relativamente lentas, ainda eram
capa9es de entregar dados na velocidade e'igida pelos processadores.
&omente quando o seu clocJ chegou a BK +P9 <por volta de 4LL2=, os
processadores passaram a ter seu desempenho penali9ado pela ai'a
velocidade das memrias.
, memria C,+ usada em larga escala nos $#s chamada de *C,+
<*Vnamic C,+, ou C,+ *inHmica=. &uas principais caractersticas s"o6
$re(o relativamente ai'o
Captulo 4 Arquitetura de um PC 4--3
Mrande capacidade em pequeno espa(o
Ielocidade relativamente ai'a
O pre(o ai'o e o alto grau de miniaturi9a("o fi9eram com que a *C,+
fosse o tipo de memria mais indicado para os microcomputadores. , sua
ai'a velocidade n"o chegava a ser um prolema, pelo menos at 4LL2.
-'iste um outro tipo de memria C,+ que apresenta uma velocidade de
opera("o muito mais alta. > chamada de &C,+ <&tatic C,+, ou C,+
-sttica=. &uas principais caractersticas s"o6
$re(o elevado
Mrande capacidade requer um grande espa(o
,lta velocidade
0ecnicamente seria possvel equipar um $# com memria &C,+, mas
teramos duas grandes desvantagens. %ma delas o pre(o. , &C,+ cerca
de 42 ve9es mais cara que a *C,+ de mesma capacidade. , outra
desvantagem o seu ai'o grau de compacta("o. &eriam necessrias placas
de circuito enormes para dotar um $# com uma ra9ovel quantidade de
memria.
, solu("o utili9ada pela indGstria de $#s foi a mesma usada nos
computadores de grande porte nos anos 32. -sta solu("o a memria cache.
> formada por uma pequena quantidade de &C,+, usada para acelerar
uma grande quantidade de *C,+. Ruando o processador precisa ler dados
da *C,+, estes s"o antes transferidos para a cache <isto n"o feito pelo
processador, e sim, por um circuito especial chamado controlador de cache,
que fa9 parte do chipset=. O processador otm os dados diretamente da
cache, e enquanto esses dados est"o sendo lidos, o controlador de cache se
antecipa e acessa mais dados da *C,+, transferindo;os para a memria
cache. O resultado que na maior parte do tempo, o processador encontra
dentro da cache os dados que procura. -ste processo funciona em porque,
mesmo com grandes quantidades de memria, um processador passa
astante tempo utili9ando trechos pequenos de memria. $or e'emplo, ao
e'ecutar um programa com o tamanho de B22 J7, todo ele cae dentro de
uma cache com apenas BK3 J7. ,o e'ecut;lo, os dados estariam,
praticamente o tempo todo, sendo otidos da rpida memria cache.
4--4 Hardware Total
O primeiro processador a utili9ar memria cache foi o .13. -m seu interior
e'istem 1 J7 de memria esttica super velo9, operando como cache. -ste
tipo de cache, locali9ada dentro do processador, chamada de6
#ache interna
#ache primria
#ache de nvel 4 <E4=
,pesar de ter apenas 1 J7, a cache interna do .13 podia acelerar conside;
ravelmente o desempenho do acesso 8 memria.
Os processadores F13 n"o tinham cache interna, e nem precisavam dela,
enquanto operavam com at B2 +P9. #om o lan(amento de verses de BK,
FF e .2 +P9, o ai'o desempenho da memria *C,+ origou os
faricantes a acrescentarem memria cache. -sta cache n"o era locali9ada
dentro do processador, como ocorria com o .13. -ra formada por chips de
memria &C,+, e era chamada de6
#ache e'terna
#ache secundria
#ache de nvel B <EB=
O7&6 Note que s correto usar o termo cache secundria ou cache EB quando e'iste cache
primria <ou E4=, como no caso do .13.
)oram lan(adas placas de #$% aseadas no F13, equipadas com 1 J7,
depois com 43, FB, 3. e finalmente 4B1 J7 de memria cache e'terna <isto
ocorreu entre 4LL2 e 4LLF=. %m computador aseado no F13*Q;.2, com 4B1
J7 de cache e'terna, era mais velo9 que um .13 de BK +P9 sem cache
e'terna.
Po!e em dia, tanto a cache primria como a secundria s"o importantes para
o desempenho. , taela que se segue apresenta a quantidade de memria
cache interna e'istente nos processadores usados nos $#s.
Proessador Ca:e 3-
3*% e anteriores 1em a:e 3-
4*%&2 4 &22 4 12 4 122 * (<
4*% &24 > -% (<
4*%&3C5 4*%13C - (<
Pentium -% (<
Pentium Pro -% (<
Pentium 662 32 (<
C7ri0 $0*% e A6& $0*% -% (<
Captulo 4 Arquitetura de um PC 4--$
C7ri0 %0*% -% (<
A6&-8$ 24 (<
A6& 8%5 8%-25 8%-999 %4 (<
C7ri0 %0*%625 699 %4 (<
C7ri0 999 -2* (<
Pentium 995 Celeron 32 (<
Pentium 999 32 (<
At:lon5 &uron -2* (<
Pentium 4 2, (<
Os primeiros processadores a utili9arem cache <.13= tinham uma Gnica rea
para dados e instru(es. Novas verses do .13 e todos os processadores
seguintes passaram a utili9ar uma cache E4 dividida em duas reas iguais,
sendo uma para dados e uma para instru(es <data cache e instruction
cache=. /sto tornou a cache E4 mais eficiente. Notveis s"o as caches E4 dos
processadores #Vri' e ,+*, normalmente maiores que as de processadores
/ntel de mesmo poder de processamento. $or e'emplo, o ,+* ,thlon tem
4B1 J7 de cache E4, enquanto o $entium /// tem apenas FB J7. 0amm
notvel o caso da cache E4 do processador $entium .. -sta cache n"o
arma9ena dados e instru(es vindos da memria, e sim, micro;instru(es !
decodificadas. /sso significa que as instru(es e'istentes na cache E4 podem
ser e'ecutadas mais rapidamente.
'(olu$)o da cac&e
Os primeiros processadores usados nos $#s n"o necessitavam de memria
cache. , memria *C,+ disponvel na poca era suficientemente velo9
para aqueles processadores. O /7+ $# Q0, por e'emplo, usava memrias
com BK2 ns de tempo de acesso, mas o seu processador operava com ciclos
de 122 ns para reali9ar os acessos, portanto BK2 ns era um tempo de acesso
mais que satisfatrio. ,penas computadores de grande porte, aqueles que
custavam alguns milhes de dlares, utili9avam memria cache.
-m 4L1L surgiu o processador /ntel 12.13, o primeiro a utili9ar cache. #om
clocJ de BK +P9 e ciclos de 12 ns, necessitava de memrias com menor
tempo de acesso, porm na poca as mais rpidas eram de 422 ns, tempo
muito grande para aquele processador. Os 1 J7 de cache, locali9adas dentro
do prprio processador <cache interna= permitiam o funcionamento do
processador com om desempenho, mesmo com a memria *C,+ mais
lenta que o necessrio.
4--% Hardware Total
Figura 4.4
Ca:e interna do 4*%!
$rocessadores F13 produ9idos pela ,+* na poca <4LL4;4LLF= eram
concorrentes do .13, at ent"o produ9idos apenas pela /ntel. ,ssim como
ocorria no .13, os processadores F13 daquela poca tamm necessitavam
de cache para melhorar o seu desempenho. #omo o F13 n"o tinha cache
interna, foram produ9idas placas de #$% F13 com cache e'terna, ou se!a,
formada por chips &C,+ <C,+ esttica= locali9ados na placa de #$%. %m
processador F13 de .2 +P9 e 4B1 J7 de cache e'terna era praticamente t"o
velo9 quanto um .13 de BK +P9 e 1 J7 de cache interna, mas a op("o do
F13 era muito mais arata.
Figura 4.5
Ca:e e0terna de plaas de
CP? para 3*%!
, cache e'terna realmente acelerava astante o desempenho, e assim foram
criadas placas de #$% para processadores .13, tamm com cache e'terna.
-ram comuns placas para .13 com BK3 J7 de cache e'terna, alm dos 1 J7
de cache interna e'istentes no processador.
Figura
4.6
Ca:e interna e
e0terna!
-ste esquema de dupla cache <interna e e'terna= utili9ada em processadores
.13 foi mantido em processadores mais modernos, como o K13, o $entium e
Captulo 4 Arquitetura de um PC 4--)
todos os demais processadores para &oquete 5, com e'ce("o do ,+* S3;
///, que operava com F caches.
Os termos ?cache interna@ e ?cache e'terna@ caram em desuso. ,tualmente
amas as caches ficam locali9adas dentro do prprio processador, portanto
n"o fa9 mais sentido classific;las como interna e e'terna. , cache interna
agora chamada de cache primria ou cache E4 <level 4 ou nvel 4=. , cache
e'terna agora chamada de cache secundria ou cache EB <level B ou nvel
B=.
Na poca em que o $entium e o $entium ++Q eram utili9ados em
computadores de uso pessoal, a /ntel produ9ia o $entium $ro, utili9ado em
aplica(es de nvel profissional e em servidores <4LLK;4LL5=. -ste foi o
primeiro processador a emutir a cache EB. -m outras palavras, dentro do
processador $entium $ro encontrvamos a cache E4 e BK3 J7 de cache EB.
Figura 4.7
Ca:e 32 do Pentium Pro!
O $entium $ro era construdo em uma pastilha de silcio <die= com dupla
cavidade, ou se!a, como se fossem dois chips montados em um mesmo
sustrato. %m deles o nGcleo do processador, o outro a cache EB. -ste
mtodo permitiu a constru("o de uma cache EB astante velo9, entretanto
tinha um elevado custo de produ("o. O nGcleo do $entium $ro utili9a a
arquitetura /ntel $3, usada nos processadores seguintes <$entium //, #eleron
e $entium ///=. , cache EB entretanto nunca mais foi produ9ida com o
sistema de dupla cavidade.
O $entium // foi lan(ado em 4LL5, utili9ando um nGcleo similar ao do
$entium $ro, ou se!a, ele tamm usa a microarquitetura $3. , principal
4--* Hardware Total
diferen(a est na sua cache EB. ,o invs de utili9ar uma Gnica pastilha de
silcio contendo o processador e a cache EB, o $entium // montado em
uma placa de circuito, !untamente com chips de memria que formam a
cache EB. O con!unto inteiro montado em um cartucho metlico. *o ponto
de vista do nGcleo do processador, esta cache EB e'terna, mas
considerando o cartucho como um todo, a cache EB interna. $ara evitar
confus"o, os termos interna e e'terna n"o s"o mais usados, e em seu lugar
usamos ho!e, E4 e EB.
*** 35% ***
Figura 4.8
Ca:e do Pentium 99 e das primeiras @ersAes do
Pentium 999 e do At:lon!
-ste sistema de cache EB foi tamm utili9ado nas primeiras verses do
$entium /// e do ,+* ,thlon.
Cac&e *+ i"tegrada "o "cleo
/ntegrar a cache EB no nGcleo significa produ9ir um processador contendo
na mesma ase de silcio, com uma Gnica cavidade, o nGcleo e a cache EB.
/ntegrar a cache no nGcleo foi possvel com a ado("o de tecnologia de 2,41
mcron, no lugar da antiga tecnologia de 2,BK mcron, possiilitando a
constru("o de transistores menores, e em conseqO:ncia, chips menores e
com menor aquecimento. ,lm do menor custo, a cache EB integrada ao
nGcleo do processador resulta em maior desempenho, ! que os acessos 8
cache podem ser feitos com maior velocidade.
O primeiro processador a integrar a cache EB no seu nGcleo foi o #eleron.
$osteriormente a mesma tcnica passou a ser usada pelo $entium ///. , /ntel
utili9a vrios nomes para diferenciar seus modelos de processador. O
$entium /// vers"o Satmai era o original, que tinha a cache EB formada por
chips &C,+ adicionais. , vers"o chamada #oppermine a que integra a
cache EB no nGcleo. ,pesar de ter apenas BK3 J7, contra os K4B J7 do
Captulo 4 Arquitetura de um PC 4--+
$entium /// Satmai, a nova vers"o do $entium /// oferece maior
desempenho, pois sua cache EB opera com um clocJ duas ve9es maior.
0amm os processadores ,thlon passaram a utili9ar cache EB integrada no
nGcleo. ,ssim como ocorre com os processadores /ntel, s"o usados nomes
adicionais para designar as verses do ,thlon. , vers"o com cache EB
emutida no nGcleo chamada de 0hunderird, ou simplesmente 0;7ird.
,o mesmo tempo em que foi lan(ado o ,thlon 0;7ird, com BK3 J7 de cache
EB integrada no nGcleo, foi tamm lan(ado o *uron, utili9ando a mesma
tecnologia. , diferen(a a cache EB, que no *uron tem apenas 3. J7.
-ntretanto, sua cache E4 de 4B1 J7 <encontrada tanto no ,thlon quanto no
*uron= oferece um om desempenho, mesmo com uma cache EB de apenas
3. J7.
Velocidades das cac&es
%m dos principais melhoramentos introdu9idos nos processadores modernos
foi o aumento de velocidade da cache EB. Ruando um processador se torna
mais rpido, a memria *C,+ n"o necessariamente precisa acompanhar
este aumento de velocidade <e na prtica n"o acompanha=, mas a cache EB
precisa acompanhar. &e o processador se tornar mais velo9 mas a cache EB
mantiver velocidade constante, o desempenho ser pre!udicado.
Figura
4.9
Relao entre o
proessador e as
a:es!
, figura L mostra a rela("o entre o processador, as caches e a memria
*C,+. $ara que o sistema tenha um om desempenho, deve ocorrer o
seguinte6
a= O processador encontra na maior parte das ve9es, os dados e instru(es
que precisa na prpria cache E4.
= Os dados a serem transferidos para a cache E4 est"o na maior parte das
ve9es, locali9ados na cache EB
4-2, Hardware Total
*esta forma, a cache EB acelera o desempenho da *C,+. ,o mesmo
tempo, a cache E4 acelera o desempenho da cache EB. Note que na figura
est"o indicadas as freqO:ncias )4, )B e )F.
)46 Ielocidade na qual os dados trafegam entre a cache E4 e o nGcleo
)B6 Ielocidade na qual os dados s"o transferidos entre as caches E4 e EB
)F6 Ielocidade de transfer:ncia entre a *C,+ e a cache EB
Ie!a como ficam essas velocidades em alguns processadores produ9idos em
um passado recente6
Proessador B- B2 B3
Pentium-2,, 2,, 6HC %% 6HC %% 6HC
A6& 8%-243,, 3,, 6HC -,, 6HC -,, 6HC
A6& 8%-24$,, $,, 6HC -,, 6HC -,, 6HC
Pentium 9944,, 4,, 6HC 2,, 6HC -,, 6HC
-m todos os casos, o clocJ usado na transfer:ncia de dados entre a cache E4
e o nGcleo do processador o prprio clocJ do nGcleo. $or e'emplo, em um
nGcleo de K22 +P9, esta transfer:ncia feita a K22 +P9.
Oserve o que ocorre com os valores de )B, que representa a velocidade da
cache EB. Nos processadores $entium, S3;B e similares, a cache EB opera
com freqO:ncia fi'a, igual 8 freqO:ncia do arramento e'terno. %m S3;BAK22
tem condi(es de processar dados mais rapidamente que um S3;BAF22,
entretanto amos possuem caches EB com velocidades semelhantes.
,umentar mais ainda o clocJ do processador e manter fi'a a velocidade da
cache EB a mesma coisa que usar em um carro de )rmula 4, pneus de
)usca.
)inalmente oserve o valor de )B para o $entium //. -ste processador possui
uma cache EB capa9 de transferir dados em uma velocidade maior que a do
seu arramento e'terno. > usado um arramento dual, um de 422 +P9 para
acessar a *C,+ e um de B22 +P9 para acessar a cache EB. No caso geral,
a cache EB do $entium // e das primeiras verses do $entium /// <Satmai=
opera com a metade da freqO:ncia do nGcleo do processador. %m $entium
///A322, por e'emplo, tem cache EB operando a F22 +P9.
O aumento do valor de )B foi uma das prioridades nos processadores
lan(ados recentemente. Ie!a o que ocorre com os modelos mais novos6
Proessador B- B2 B3
Pentium 999; B B -,, 6HC
Pentium 999< B B42 -33 6HC
Captulo 4 Arquitetura de um PC 4-2-
Pentium 999;< B B -33 6HC
At:lon ori'inal B B425 B42!$5 B43 2,, 6HC
At:lon T-#ird B B 2,,42%% 6HC
&uron B B 2,, 6HC
Pentium 4 B B 4,, 6HC
Na taela usamos ) para indicar a freqO:ncia do nGcleo do processador. $or
e'emplo, em um $entium ///A4222, ) vale 4222 +P9. Oserve que nos
processadores mais modernos, )B <freqO:ncia da cache EB= igual 8
freqO:ncia do nGcleo do processador. NGcleo a 4222 +P9 significa cache EB
a 4222 +P9. /sto resulta em um grande aumento de desempenho, em
compara("o com verses mais antigas. Nas primeiras verses do $entium ///,
em como no $entium ///7 <clocJ e'terno de 4FF +P9=, a cache EB operava
com a metade da freqO:ncia do nGcleo. /sto tamm ocorria com as
primeiras verses do ,thlon, onde a cache EB operava com a metade, e at
com 4AF da freqO:ncia do nGcleo. Nas verses mais novas do $entium ///
<#oppermine= e nas verses 0;7ird do ,thlon e *uron, a cache EB tamm
opera com a freqO:ncia do nGcleo. -sta uma caracterstica que ser
mantida em todos os processadores modernos6 cache EB em full speed.,
integrada no nGcleo do processador <on;die=.
)inalmente oserve na taela que melhoramentos t:m sido feitos na
freqO:ncia da *C,+. Novas tecnologias como **C e C*C,+ est"o aos
poucos sendo implantadas para tornar mais elevada a ta'a de transfer:ncia
dos dados que chegam da *C,+.
Cac&e *,
*urante apro'imadamente um ano <meados de 4LLL a meados de B222=, a
,+* produ9iu o processador S3;///. )oi lan(ado apenas nas verses de .22
e .K2 +P9, mas foi logo retirado de linha, devido ao seu custo de produ("o
relativamente alto, o que dificultava a concorr:ncia com os processadores
/ntel. O S3;/// tinha uma cache EB de BK3 J7 full speed integrada no seu
nGcleo. $rocessador a .K2 +P9, cache EB a .K2 +P9. &eu desempenho era
muito om, em mais velo9 que o S3;B e igualando;se ao $entium /// de
mesmo clocJ. , ,+* achou melhor descontinu;lo e dedicar sua linha de
produ("o ao ,thlon.
O processador S3;/// tinha no seu nGcleo, caches E4 e EB. $odia ser
instalado em placas de #$% para S3;B, que ! tinham cache e'terna. &endo
assim, a cache e'istente na placa de #$% era de nvel F <EF=. , figura 42
mostra a rela("o entre as tr:s caches do S3;///.
4-22 Hardware Total
Figura
4.10
Relao entre
as a:es de
um 8%-99944,,!
Na figura 42 foi tomado como e'emplo um S3;/// de .22 +P9. -stando o
nGcleo operando a .22 +P9, as transfer:ncias feitas entre o processador, a
cache E4 e a cache EB <internas= s"o feitas na mesma freqO:ncia. $ara o
modelo de .K2 +P9, essas transfer:ncias s"o feitas a .K2 +P9. -m amos os
modelos, as transfer:ncias entre a cache EB e a EF <e'terna=, e entre a cache
EF e a *C,+ s"o feitas a 422 +P9.
Desempe"&o
0odos os esfor(os no sentido de melhorar a tecnologia dos processadores
giram em torno de um ponto chave6 o desempenho, ou se!a, a velocidade de
processamento. -ntre as tcnicas implantadas visando oter maiores
velocidades, podemos citar6
,umento do clocJ
,umento do nGmero interno de its
,umento de nGmero e'terno de its
Cedu("o do nGmero de ciclos para e'ecutar cada instru("o
%so de cache E4 e EB mais eficientes
-'ecu("o de instru(es em paralelo
,van(os em todas essas reas t:m possiilitado oter velocidades cada ve9
maiores. $ara avaliar essas velocidades, fundamental que e'istam mtodos
precisos para medir o desempenho de um processador. No tempo do $#
Q0, quando apenas o processador 1211 era usado, astava indicar o seu
clocJ, e automaticamente poderamos ter uma idia da sua velocidade de
processamento. $or e'emplo, um Q0 de 42 +P9 era duas ve9es mais velo9
que um Q0 de K +P9.
O7&6 O primeiro $# Q0 n"o operava com K +P9, e sim, com .,55 +P9. $ortanto, um Q0 de
42 +P9 era cerca de B,2L ve9es mais velo9 que o Q0 original.
*urante muitos anos, o desempenho dos processadores usados nos $#s foi
estimado atravs de compara(es com o /7+ $# Q0. $or e'emplo, o 12B13
de 3 +P9 usado no /7+ $# ,0 era cerca de K,5 ve9es mais rpido que o
Captulo 4 Arquitetura de um PC 4-23
/7+ $# Q0. -sta compara("o reali9ada atravs de programas chamados
de enchmarJs. , idia relativamente simples. #olocava;se um Q0 para
e'ecutar uma grande quantidade de instru(es, todas elas envolvendo
apenas o processador e a memria, isto, n"o eram levados em conta
acessos a disco, ao vdeo e demais dispositivos. +arcava;se o tempo que o
Q0 levava para e'ecutar esta miscelHnea de instru(es. *igamos que o Q0
tenha demorado, por e'emplo, 42 segundos. -ste tempo era registrado
dentro do programa de enchmarJ. ,o usarmos este programa em um
computador de teste, s"o e'ecutadas as mesmas instru(es processadas pelo
Q0, e o tempo total de processamento sendo registrado. &uponha por
e'emplo que o tempo de e'ecu("o foi de B segundos. $ortanto, dividindo o
tempo de e'ecu("o do Q0 <42 segundos= pelo tempo de e'ecu("o do
computador em teste <B segundos=, encontramos como resultado o ndice de
velocidade. Neste e'emplo, o computador em teste mostrou ser K ve9es mais
velo9 que o Q0.
Irios programas de enchmarJ foram criados ao longo dos Gltimos anos.
0odos eles s"o aseados na e'ecu("o de uma miscelHnea de instru(es, a
contagem do tempo para esta e'ecu("o, e a compara("o com o tempo
requerido por um computador tomado como refer:ncia, normalmente o
/7+ $# Q0. &em dGvida, um dos programas mais usados na medi("o do
desempenho de processadores no Norton &Vsinfo. Outro menos cotado,
mas tamm muito conhecido #hecJit. ,mos fa9em medidas e
apresentam resultados comparativos com o /7+ $# Q0. , taela que se
segue apresenta os ndices de velocidades de vrios processadores, medidos
com o Norton &/ 1.2 e com o #hecJit F.2. Po!e os testes de desempenho
feitos com esses dois programas s"o osoletos, por isso n"o fa9 mais sentido
us;los para processadores novos. ,presentamos portanto os ndices de
velociodade para processadores at o $entium;B22.
Proessador e lo( .orton 1i *!, C:e(it 3!,
Pentium-2,, %4, 4%,
Pentium--%% $2$ 3*,
Pentium--$, 4)$ 34,
Pentium--33 42, 3,,
Pentium--2, 3*, 2)3
Pentium--,, 3-) 22*
Pentium-+, 2*$ 2,$
Pentium-)$ 23$ -),
Pentium-%% 2,+ -$,
Pentium-%, -+, -3%
4*%&24--2, 2%- -%%
4*%&24--,, 2-* -3+
4*%&22-*, -)4 --4
4*%&24-)$ -%3 -,$
4*%&22-%% -44 +-!*
4-24 Hardware Total
4*%&22-$, -,* %+!$
4*%&2-4, *)!, $)!,
4*%&2-33 )2!, 4$!+
4*%&2-2$ $4!, 34!)
3*%&2-4, 43!2 3-!%
3*%&2-33 3$!% 2%!-
3*%&2-2$ 2)!, -+!*
3*%&2-2, 2-!% -$!*
3*%12-4, 4,!% 2$!-
3*%12-33 33!$ 2,!)
3*%12-2$ 2$!4 -$!)
3*%12-2, 2,!3 -2!%
3*%12--% -%!2 -,!,
2*%-2$ -*!4 -3!+
2*%-2, -4!) --!-
2*%--% --!* *!+
2*%--2 *!* %!)
2*%--, )!4 $!%
2*%-* $!+ 4!4
*,** -, 6:C 2!- 2!-
*,** * 6:C -!) -!)
Oservando esta taela, notamos um fato muito interessante que ocorre com
os programas medidores de desempenho. Oserve que os ndices s"o iguais
quando di9em respeito ao 1211. -m todos os outros processadores, o Norton
&/ e o #hecJit encontram ndices diferentes. $orque esses ndices s"o
diferentesX Rual dos dois est corretoX
Os ndices s"o diferentes porque esses dois programas usam ?miscelHneas de
instru(es@ diferentes. Nos processadores mais modernos, as multiplica(es e
divises s"o incrivelmente mais rpidas que nos antigos. -ntretanto,
opera(es que reali9am acessos 8 memria s"o penali9adas pelo fato das
memrias n"o serem t"o velo9es quanto os processadores e'igem. %m
programa de enchmarJ que utili9a opera(es de multiplica("o e divis"o
tende a apresentar ndices muito mais altos que outro que reali9a muitos
acessos 8 memria. O resultado que um processador pode ser muito velo9
ao processar programas que fa9em muitos clculos, mas pode n"o ser t"o
velo9 quanto e'ecuta programas que manipulam grandes quantidades de
dados na memria.
Po!e em dia fa9 pouco sentido medir o desempenho usando programas que
fa9em compara("o com o /7+ $# Q0. O fato de um $entium;433
apresentar o ndice KBK medido com o Norton &/ n"o significa que ele
realmente ser KBK ve9es mais velo9 que o Q0 para qualquer tipo de
processamento. $or e'emplo, quando desailitamos a memria cache EB em
um $# equipado com um $entium;433, ele continua apresentando um ndice
de KBK medido pelo Norton &/, gra(as 8 efici:ncia da sua cache interna. -sta
Captulo 4 Arquitetura de um PC 4-2$
efici:ncia n"o t"o grande assim quando preciso acessar grandes
quantidades de memria. , cache E4 n"o consegue dar conta do servi(o, e o
desempenho cai consideravelmente.
&em a cache EB, um $entium;433 apresenta um desempenho similar ao de
um $entium;L2, apesar do seu ndice de velocidade medido com o Norton &/
<ou com o #hecJit= permanecer inalterado. $ara medir de forma mais
realista o desempenho do $entium e processadores mais avan(ados, pre;
ciso usar programas que s"o aseados na e'ecu("o de uma miscelHnea de
instru(es mais comuns nos programas mais sofisticados para o amiente
Dindows. -'emplos de programas adequados s"o o Norton &Vsinfo para
Dindows L', o Dinench e o Dinstone.
, taela que se segue mostra dices de velocidade para alguns processadores
na fai'a de B22 a K22 +P9. Nesses testes usamos os programas Norton
&Vsinfo para Dindows L' e o Dinench LL, que apresenta por sua ve9 dois
ndices6 #$%+arJFB, para processamento n"o numrico, e o )$%Din+arJ,
para processamento numrico. Oserve como processadores de gera(es
mais novas apresentam desempenho muito superior ao de processadores
mais antigos porm com o mesmo clocJ. $or e'emplo, o $entium //ABFF tem
ndice #$%+arJFB igual a K32, enquanto o $entium ++QABFF tem ndice de
apenas ..2.
Proessador e lo( .orton CP?6ar(32 BP?Din6ar(
Pentium 995 4$, 6HC 2-, --,, 22+,
Pentium 995 4,, 6HC -+, -,,, 2,%,
Pentium 995 3$, 6HC -), +,, -*,,
Pentium 995 3,, 6HC -$, *,, -$,,
Pentium 995 333 6HC -$, )*, -%,,
Pentium 995 3,, 6HC -4, )3, -$,,
Pentium 995 2%% 6HC -3, %$, -3,,
Pentium 995 233 6HC --, $%, --$,
Pentium 6625 233 6HC %- 44, *3,
Pentium 6625 2,, 6HC $$ 4,, )$,
A6& 8%-25 4,, 6HC -4, *%, -2$,
A6& 8%-25 3$, 6HC -3, *,, --,,
A6& 8%-25 3,, 6HC -2, )%, +$,
A6& 8%5 3,, 6HC --, %2, +3,
A6& 8%5 2%% 6HC -,, $*, *$,
A6& 8%5 233 6HC +, $$, )$,
A6& 8%5 2,, 6HC *, $2, %4,
Celeron 3,, 6HC -,, %-, -$,,
C7ri0 699 PR3,, *$ $%, $2,
4-2% Hardware Total
%0*%62 PR2%% )$ $4, 4%,
%0*%62 PR233 %4 4), 42,
%0*%62 PR2,, %, 43, 3+,
%0*% PR2,, $2 42, 3*,
$rocessadores mais com clocJs mais elevados apresentam ndices de
desempenho ainda maiores. , taela que se segue mostra os ndices
#$%+arJFB, medidos com o programa Dinench LL vers"o 4.B, para alguns
processadores acima de K22 +P9. Note que os ndices do Dinench LL
vers"o 4.B n"o t:m rela("o com os ndices do Dinench LL vers"o 4.2,
usados na taela anterior.
Proessador e lo( CP?6ar(32 E@er -!2F
At:lon - =HC +,
At:lon *,, 6HC )2
At:lon %,, 6HC $$
Pentium 999 - =HC *$
Pentium 999 *,, 6HC ),
Pentium 999 %,, 6HC 4$
&uron *,, 6HC %$
-"idade de po"to .lutua"te
Os velhos processadores 1213 e 1211 podiam operar em con!unto com um
chip au'iliar chamado 1215. -ste chip era chamado de processador <ou
coprocessador= matemtico. -ra uma espcia de processador secundrio,
especiali9ado em reali9ar clculos com nGmeros reais em alta velocidade.
-nquanto o 1213 e o 1211 fa9iam apenas adi("o, sutra("o, multiplica("o e
divis"o de nGmeros inteiros de FB its, o 1215 podia reali9ar essas mesmas
opera(es, e ainda uma grande quantidade de fun(es algricas <rai9
quadrada, logaritmo, e'ponencial, etc=, trigonomtricas <seno, tangente, arco
tangente, etc= e hiperlicas <seno hiperlico, cosseno hiperlico, etc=, com
nGmeros reais de 12 its de mantissa <lemrando que um nGmero real pode
ser representado por uma ase, ou mantissa, e um e'poente=. $rogramas que
utili9am grandes quantidades de clculos deste tipo ficavam incrivelmente
mais velo9es quando usavam o 1215. Normalmente, os softwares eram
fornecidos simultaneamente em duas verses, uma para operar atravs do
1213A1211, e outra para usar o 1215. Ruando o $# n"o tinha o 1215 insta;
lado, mesmo assim podia reali9ar esses clculos, mas estes eram feitos por
etapas, o que era muito mais demorado. Os programas que se eneficiam de
um coprocessador matemtico s"o os seguintes6
#,* <#omputer ,ided *esign=
Captulo 4 Arquitetura de um PC 4-2)
$rogramas para engenharia
$rogramas cientficos
$rogramas que geram figuras tridimensionais
,o lan(ar os seus novos processadores, a /ntel sempre lan(ava tamm um
coprocessador matemtico compatvel6
Proessador Coproessador matemGtio
*,*% 4 *,** *,*)
*,2*% *,2*)
*,3*%12 *,3*)12
*,3*%&2 *,3*)&2
,o lan(ar o .13, a /ntel finalmente colocou o coprocessador matemtico
dentro de prprio processador. O chamado .13*Q possui um coprocessador
matemtico interno, enquanto o .13&Q n"o o possui. Outros processadores
mais avan(ados como o $entium e o $entium $ro tamm possuem o
coprocessador matemtico interno. O mesmo ocorre com todos os
processadores produ9idos depois do .13, ou se!a, todos possuem um
coprocessador matemtico emutido. -sta parte do processador chamada
atualmente de unidade de ponto flutuante <)$%, ou )loat $oint %nit=.
,ntigamente apenas engenheiros, arquitetos e cientistas precisavam de um
coprocessador matemtico. No tempo em que reinava o processador .13, a
sua unidade de ponto flutuante ficava praticamente ociosa, pois os softwares
da poca quase n"o a utili9avam. Po!e em dia, alm das aplica(es srias !
citadas, e'iste uma categoria de programas que fa9 uso intensivo da unidade
de ponto flutuante6 os !ogos tridimensionais. , gera("o de imagens
tridimensionais demanda uma grande quantidade de clculos, portanto a
unidade de ponto flutuante passou a ser um tem essencial, mesmo para os
usurios domsticos.
Mapas de mem%ria e de '/0
%m om conhecedor de hardware deve entender n"o apenas o que se passa
dentro de um processador, mas tamm a forma como ele se comunica com
o seu e'terior. > preciso entender como o processador envia e recee dados
para a memria e para os dispostivos a ele ligados. Iamos ent"o come(ar
estudando a forma como o processador ?v:@ a memria e os demais
dispositivos.
#omo vimos no incio deste captulo, um processador capa9 de reali9ar
opera(es como6
4-2* Hardware Total
Eer um dado da memria
-screver um dado na memria
Ceceer um dado de dispositivos de -A&
-nviar dados para dispositivos de -A&
*e um modo geral podemos di9er que o processador capa9 de ler e escre;
ver dados em duas categorias de circuitos6
a= +emria6 &"o as CO+s e C,+s locali9adas na placa de #$% e nas
placas de e'pans"o.
= -ntrada e sada6 -m ingl:s ?/nputAOutput@ </AO=. &"o circuitos
representados pelas interfaces de diversos dispositivos como drives, disco
rgido, teclado, impressora, monitor, mouse, etc.
Nas opera(es de acesso 8 memria, o processador escreve e l: dados,
praticamente sem intermedirios. Nos acessos a dispositivos de -A&, e'istem
circuitos intermedirios, que s"o as interfaces. $or e'emplo, quando feita a
leitura de um caracter proveniente do teclado, n"o e'iste uma liga("o direta
entre o processador e o teclado. -sta liga("o feita por um circuito chamado
/nterface de 0eclado <esta interface fica locali9ada na placa de #$%=. O
cdigo do caracter proveniente do teclado transferido para esta interface,
que por sua ve9, avisa ao processador que e'iste um cdigo para ser lido. O
processador pode ent"o fa9er a leitura do caracter ou comando de teclado
receido. *a mesma forma, quando feita a impress"o de um caracter na
impressora, o processador n"o envia dados diretamente para a impressora.
Os dados s"o colocados em um circuito chamado /nterface $aralela, que por
sua ve9, encarrega;se de transmitir os dados para a impressora.
#ada dispositivo de -A& possui a sua prpria interface, como mostram os
e'emplos da taela a seguir6
&ispositi@o 9nterfae
6onitor Plaa de @deo
Telado 9nterfae de telado
Alto falante 9nterfae de alto falante
9mpressora 9nterfae paralela ou ?1<
6ouse 9nterfae serial5 P142 ou ?1<
&ri@e de disquete 9nterfae para dri@es de disquete
&iso r'ido 9&; 9nterfae 9&;
&iso r'ido 1C19 9nterfae 1C19
Ho7sti( 9nterfae para Io'os ou ?1<
1anner Plaa de interfae de sanner5 paralela ou ?1<
CJmera di'ital 9nterfae serial5 paralela ou ?1<
Captulo 4 Arquitetura de um PC 4-2+
K9P &ri@e ;0istem modelos 1C195 paralelos5 ?1< e 9&;!
$ara controlar um dispositivo de -A&, o processador precisa reali9ar acessos
de leitura e escrita na sua interface. Oserve que quando o processador
escreve dados na memria, nada acontece fisicamente. ,penas o valor
escrito fica arma9enado na posi("o de memria que o processador indicou.
$or outro lado, quando o processador escreve no circuito de uma interface,
a(es fsicas ocorrem.
$ara reali9ar a leitura e escrita de dados na memria e nas interfaces, o
processador possui diversos sinais digitais, como mostra a figura 446
Figura 4.11
<arramentos e sinais de ontrole en@ol@idos nas
operaAes de leitura e esrita do proessador!
a= 7arramento de endere(os
-m ingl:s, ,ddress 7%&. Nos processadores F13*Q e no .13 este
arramento um con!unto de FB sinais digitais, representados por FB
terminais do processador. Na maioria dos processadores mais avan(ados este
arramento opera com F3 its. ,travs desses sinais o processador especifica
o endere(o de memria ou de -A& que dese!a ter acesso. -ste arramento
do tipo unidirecional, ou se!a, os valores que representa trafegam em uma
Gnica dire("o, que a indicada pela seta.
= 7arramento de dados
-m ingl:s, *ata 7%&. Nos processadores F13*Q e .13, este arramento
possui FB its, e representado tamm por FB terminais do processador. No
$entium e superiores, possui 3. its. > atravs deste arramento que
trafegam os dados que o processador l: e escreve na memria e nas
interfaces. -ste arramento do tipo idirecional, ou se!a, seus dados podem
trafegar em duas dire(es6 para dentro do processador <nas opera(es de
leitura= e para fora do processador <nas opera(es de escrita=.
c= /OA+
4-3, Hardware Total
&ignifica /nput;OutputA+emorV, ou se!a, -ntrada e &ada A +emria. #om
este sinal digital o processador indica se est acessando uma posi("o de
memria ou uma posi("o de -A&.
d= CAD
&ignifica CeadADrite, ou se!a, EeituraA-scrita. -ste um sinal digital atravs
do qual o processador informa se est reali9ando uma opera("o de leitura ou
de escrita.
,travs dos sinais /OA+ e CAD, o processador define uma das . opera(es
de transfer:ncia de dados possveis6
Eeitura da memria
Eeitura de -A&
-scrita na memria
-scrita em -A&
%m e'emplo de leitura de -A& a recep("o do cdigo de uma tecla pressi;
onada pelo usurio no teclado. %m e'emplo de escrita em -A& a trans;
miss"o de um caracter para a impressora.
Oserve em a figura 44 e ve!a como e'iste uma grande similaridade <pelo
menos do ponto de vista do processador= entre as opera(es de acesso 8
memria e as opera(es de acesso a -A&. -m amos os tipos de opera("o o
processador precisa fornecer o endere(o dese!ado. -m amos os tipos
podem ser feitas leituras e escritas atravs do arramento de dados. O sinal
CAD indica se a opera("o de leitura ou escrita, tanto no caso do acesso 8
memria como no acesso a -A&. O sinal /OA+ o Gnico diferenciador que o
processador fornece para distinguir entre as opera(es de acesso 8 memria
e as de acesso a -A&.
O processador ?en'erga@ a memria como uma grande seqO:ncia de Vtes.
-sta seqO:ncia, quanto representada em um grfico, chamada de mapa de
memria. *a mesma forma, o processador ?en'erga@ os dispositivos de -A&
como uma seqO:ncia de Vtes, que ao serem representados graficamente,
formam o que chamamos de ?mapa de -A&@. O mapa de memria uma
representa("o grfica de todos os Vtes presentes em todos os chips de
memria do computador. O mapa de -A& uma representa("o grfica de
todos os Vtes e'istentes nos diversos chips que formam as diversas interfaces
e'istentes no computador. , figura 4B mostra o mapa de memria e o mapa
de -A& de um $# equipado com BK3 +7 de C,+.
Captulo 4 Arquitetura de um PC 4-3-
Figura 4.12
6apa de memLria e mapa de ;41!
Oserve o mapa de memria da figura 4B. Iemos que neste mapa e'istem
vrios Yfinais de memriaY.
4. +emria instalada. Na figura est sendo usado um limite de BK3 +7, mas
poderia ser qualquer quantidade suportada pela placa de #$%. -sta a
memria que os programas poder"o acessar.
B. Eimite da placa de #$%. -ste limite imposto pelo pro!etista da placa de
#$%, que possui previs"o para a instala("o futura de novos mdulos de me;
mria. +uitas placas de #$% modernas possuem F soquetes para instala("o
de mdulos de at K4B +7, portanto seu limite m'imo 4KF3 +7. Outras
placas poder"o ter limites ainda maiores, assim como placas um pouco mais
antigas t:m limites menores.
F. Eimite do processador. #om um arramento de endere(os de F3 its, o
m'imo endere(o que pode ser utili9ado 3. M7 de memria.
, figura 4B mostra tamm o mapa de -A& e dois limites6
4. Eimite da placa de #$%. -ste limite foi imposto pela /7+ quando
pro!etou o /7+ $#, e era seguido pelas placas de #$% at poucos anos
atrs. Nessas palcas s"o usados apenas 42B. endere(os de -A& <4J=, apesar do
processador poder chegar at 3.J. Na figura, chamamos este limite de
?0radicional Eimite da $laca de #$%@, pois nas modernas placas de #$%,
este limite maior, ou se!a, usado um espa(o de endere(amento maior que
4 J7.
4-32 Hardware Total
B. Eimite do processador. Nas opera(es de -A&, os processadores usados na
famlia $# usam apenas 43 its do seu arramento de endere(os, limitando o
endere(o m'imo de -A& em 3.J. ,s placas de #$% modernas utili9am
todos os 43 its para especificar endere(os de -A&, portanto seu limite
m'imo o prprio limite de endere(amento do processador, ou se!a, 3. J7.
Os Vtes do mapa de -A& ficam locali9ados em diversos chips e'istentes nas
diversas interfaces instaladas no $#. Ruando o processador escreve valores
nesses Vtes, os dispositivos conectados 8s interfaces receem
automaticamente os comandos correspondentes a esses valores.
,travs do Merenciador de *ispositivos do Dindows, podemos visuali9ar o
mapa de -A&, com as indica(es das fai'as de endere(os ocupadas por cada
interface. No Merenciador de *ispositivos, clique em #omputador, depois
em $ropriedades. No quadro apresentado <figura 4F=, marque a op("o
?-ntradaAsada <-A&=@.
Figura 4.13
6apa de ;41 apresentado pelo =ereniador de
&ispositi@os do Dindows!
No mapa apresentado, vemos por e'emplo que a porta #O+B ocupa os
endere(os entre B)1 e B)), e que a porta paralela est ocupando os
endere(os entre F51 e F5). %sando a arra de rolamento deste quadro
podemos visuali9ar todos os endere(os de -A& usados pelo computador.
Ioc: certamente ! ouviu falar em drivers de dispositivos de -A&. 0emos por
e'emplo o driver da placa de som, o driver da placa de vdeo, o driver do
modem, e assim por diante. %ma das coisas que o driver fa9 ler e escrever
valores apropriados nos endere(os apropriados do mapa de -A&
correspondentes ao dispositivos que est controlando.
Captulo 4 Arquitetura de um PC 4-33
,o pro!etar o /7+ $#, a /7+ definiu diretri9es para o uso do mapa de -A&.
-sta defini("o uma reserva de fai'as de endere(os especficos para
interfaces especficas. 0odos os faricantes de hardware para $#s devem
oedecer este padr"o. $or e'emplo, em qualquer placa que tenha uma
interface serial #O+4, esta interface deve ocupar os endere(os entre F)1 e
F)). , taela que se segue mostra como a /7+ definiu esses endere(os de
-A&. ,t os dias atuais as interfaces mantm esses endere(os, por questes de
compatiilidade.
;ndereos 9nterfae que os utiliCa
,,,-,-B Controlador de &6A Eplaa de CP?F
,2,-,3B Controlador de interrupAes Eplaa de CP?F
,4,-,$B Timer Eplaa de CP?F
,%,-,%B Controlador de telado do AT
,),-,)B C:ip C6"1
,*,-,+B Re'istro de pG'ina de &6A Eplaa de CP?F
,A,-,<B 1e'undo ontrolador de interrupAes ECP?F
,C,-,&B 1e'undo ontrolador de &6A Eplaa de CP?F
,B,-,B- C3;AR e R;1;T do oproessador
-),--)) Controladora 9&; seundGria
-B,--B) Controladora 9&; primGria
2,,-2,) 9nterfae de Io7sti(
2)*-2)B Porta paralela
2;*-2;B Porta serial C"64
2B*-2BB Porta serial C"62
3),-3)) 9nterfae de dri@es seundGria
3)*-3)B Porta paralela
3<,-3<B Plaa de @deo 6&A e HMRC?3;1
3C,-3CB Plaa N=A
3&,-3&B Plaas C=A e N=A
3;*-3;B Porta serial C"63
3B,-3B) 9nterfae de dri@es primGria
3B*-3BB Porta serial C"6-
I"terrup$1es
,s interrup(es s"o um mtodo astante eficiente para reali9ar opera(es de
entrada e sada. /magine uma situa("o da vida real em que uma secretria
fica o tempo todo ao lado do chefe, esperando que ele solicite um servi(o.
-la n"o pode e'ecutar outras tarefas porque est ?monitorando@ o seu chefe.
/magine agora que a secretria est reali9ando normalmente o seu traalho,
sem se preocupar com o chefe. Ruando o chefe dese!a algum servi(o, chama
a secretria, que ir interromper o que estava fa9endo para atender o chefe.
*a mesma forma, um processador n"o precisa ficar constantemente
monitorando os seus dispositivos de -A&. $ode fa9er o seu traalho
normalmente, e quando um dispositivo necessitar de aten("o do
processador, ir interromp:;lo para que a opera("o de -A& se!a reali9ada.
4-34 Hardware Total
, interrup("o uma opera("o de hardware na qual o processador suspende
provisoriamente a e'ecu("o de um programa para o atendimento de um
determinado evento. -ssa suspens"o dura t"o pouco que o usurio n"o
chega a perceer que o programa parou. Na maioria dos casos este tempo
inferior a alguns milsimos de segundo. -ntre os diversos pinos do
processador, um deles chamado de /N0, e serve para que os diversos
circuitos e'istentes no computador possam requisitar interrup(es. ,ssim que
o processador recee um sinal /N0, guarda na memria informa(es que
permitem mais tarde saer e'atamente onde parou. , seguir, determina qual
foi o dispositivo que gerou a interrup("o e fa9 o seu atendimento. ,o
terminar de atender a interrup("o, volta a processar o programa original
e'atamente do ponto de onde parou. -'istem diversos dispositivos que
necessitam interromper o processador. ,lguns e'emplos s"o6
, interface de teclado, para avisar que o usurio pressionou uma
tecla
, interface paralela, para avisar que ocorreu algum prolema com a
impressora
, interface serial, para indicar que receeu um Vte, ou que
terminou de transmitir um Vte
, interface de drives de disquetes, para avisar que ! terminou a
opera("o de leitura ou grava("o solicitada
/dem para a interface de disco rgido
&em as interrup(es, o funcionamento do computador seria muito mais
complicado. ,lm de processar o programa principal, o processador
precisaria periodicamente checar todos os dispositivos para verificar se
e'istem eventos pendentes. $or e'emplo, precisaria checar se alguma tecla
foi pressionada, se a impressora est pronta para receer dados, se e'iste
algum dado chegando das interfaces seriais, etc. ,lguns computadores muito
antigos operavam desta forma, uma tcnica chamada de pooling. -ra o caso
da maioria dos micros de 1 its. O uso de interrup(es fa9 com que o
computador opere de forma muito mais eficiente, podendo se ocupar do
processamento do programa principal, e sendo interrompido apenas quando
necessrio.
Irios dispositivos, atravs das suas interfaces, precisam freqOentemente
enviar um comando de interrup("o para que o processador lhes dedique a
aten("o necessria, normalmente relacionada com a transmiss"o e recep("o
de dados. #omo o processador possui apenas uma entrada de interrup("o e
e'istem vrios dispositivos que necessitam interromp:;lo, a placa de #$%
Captulo 4 Arquitetura de um PC 4-3$
utili9a um circuito chamado de controlador de interrup(es. %ma das
fun(es deste circuito receer requisi(es de interrup(es de vrios
dispositivos e interromper o processador atravs do sinal /N0. Outra fun("o
informar ao processador qual foi o dispositivo que gerou a interrup("o.
, figura 4. mostra de forma muito simplificada, a estrutura de interrup(es
no /7+ $# Q0. , figura 4K mostra a estrutura de interrup(es usada nos $#
mais modernos. $or simplicidade, comecemos a analisar como eram as
interrup(es no Q0.
Figura 4.14
?so das interrupAes no 9<6 PC 2T!
Os vrios circuitos que precisam gerar interrup(es enviam as requisi(es ao
chip controlador de interrup(es, que por sua ve9, interrompe o processador
e o informa qual foi o dispositivo que requisitou a interrup("o.
Oserve na figura 4. os seguintes sinais digitais6
9.T 1inal que ser@e para interromper o proessador!
9RO, a 9RO) ;ssas so as oito entradas de interrupAes5 li'adas a di@ersos dispositi@os! A si'la 9RO si'nifia P9nterrupt
RequestP ERequisio de interrupoF! Ouando o ontrolador de interrupAes ree#e um 9RO de al'um
dispositi@o5 'era um sinal 9.T para o proessador! AlQm disso5 o ontrolador de interrupAes informa ao
proessador qual dos oito sinais 9RO foi ati@ado! ;ste ontrolador tam#Qm Q apaC de 'ereniar prioridades
entre as interrupAes Equal interrupo Q atendida em primeiro lu'ar quando duas ou mais oorrem no
mesmo instanteF5 e tam#Qm le@a em onta interrupAes anin:adas Equando uma no@a interrupo oorre
antes do final do atendimento de uma prQ@ia interrupoF! ;ntre os di@ersos :ips ontroladores de
interrupAes e0istentes no merado5 a 9<6 optou pelo *2$+A5 fa#riado pela 9ntel!
$ara que todos esses dispositivos possam gerar interrup(es, preciso que
suas interfaces tenham acesso fsico aos respectivos sinais /CR. Oserve que
tanto o processador como os controladores de interrup(es ficam locali9ados
4-3% Hardware Total
na placa de #$%. $or outro lado, a maioria das interfaces ficam locali9adas
em placas de e'pans"o. $ortanto, os sinais /CRs s"o originados em placas de
e'pans"o e precisam chegar at a placa de #$%. $or esta ra9"o, os sinais
/CR est"o presentes nos slots, que s"o a liga("o fsica entre a placa de #$% e
as placas de e'pans"o.
,s oito entradas de interrup(es disponveis s"o descritas na taela que se
segue6
9RO, Timer! Trata-se de um iruito que 'era uma interrupo a ada $$ milQsimos de se'undo! ;sta interrupo
Q usada para manter a data e a :ora! .os 2Ts5 o usuGrio preisa@a forneer a data e a :ora durante o #oot!
&epois disso5 o timer faCia a onta'em do tempo a partir da data e :ora iniiais5 e das suas interrupAes!
.os PCs modernos5 apesar da e0istRnia do relL'io permanente loaliCado no :ip C6"15 o timer onti nua
sendo usado pelos pro'ramas que neessitam sa#er a data e a :ora! A /nia diferena Q que nas
operaAes de #oot o timer no preisa mais ser aertado pelo usuGrio5 pois este aerto Q feito
automatiamente pelo <9"1 a partir da data e :ora e0istentes no :ip C6"1!
9RO- Telado! M 'erada pelo :ip de interfae de telado sempre que o usuGrio pressiona al'uma tela!
9RO2 Reser@ado! 9niialmente a 9<6 dei0ou esta interrupo reser@ada para uso futuro5 e no feC nela nen:uma
one0o! ;ntretanto5 di@ersas plaas de interfae passaram a usG-la5 IG que esta@a dispon@el5 apesar da
reomendao da 9<6 de reser@G-la para uso futuro!
9RO3 C"62! M usada pela se'unda interfae serial5 para sinaliCar o final da transmisso e da reepo de dados!
A ada #7te ree#ido pela interfae serial5 uma interrupo Q 'erada! "orre tam#Qm no final da transmis-
so de ada #7te5 indiando ao proessador que o prL0imo #7te IG pode ser transmitido!
9RO4 C"6-! Tem o mesmo uso da 9RO35 porQm Q usada pela interfae serial C"6-!
9RO$ &iso r'ido! As plaas ontroladoras de diso r'ido para 2T usa@am esta interrupo para indiar a
finaliCao de operaAes de aesso ao diso r'ido! Assim o proessador sa#eria que Q :ora de en@iar o
prL0imo omando! ;ntre essas operaAes podemos itarS 3eitura de setor5 'ra@ao de setor5
posiionamento so#re uma tril:a5 formatao de tril:a5 et!
9RO% &ri@e de disquetes! ;sta interrupo era5 e ainda Q usada pela interfae de dri@es de disquetes! 1er@e para
sinaliCar o tQrmino de operaAes de aesso ao disquete5 omo leitura5 'ra@ao5 posiionamento5
formatao5 et!
9RO) 9mpressora! Atra@Qs desta interrupo5 a impressora pode informar a oorrRnia de erros Efalta de papel5
arro de impresso preso5 etF! M tam#Qm usada para ontrolar o flu0o de dados entre o omputador e a
impressora! Ouando a impressora estG om o seu #uffer :eio5 'era esta interrupo para informar esta
ondio5 faCendo om que o omputador suspenda a transmisso de dados! Ouando o #uffer fia
parialmente desarre'ado5 'era outra interrupo para informar que o omputador IG pode en@iar mais
dados!
#om o lan(amento do /7+ $# ,0, equipado com o processador 12B13, a
/7+ passou a utili9ar dois controladores de interrup(es ligados em cascata,
como mostra a figura 4K. -ste arran!o continua sendo utili9ado da mesma
forma, com mnimas modifica(es, nos $#s atuais.
Captulo 4 Arquitetura de um PC 4-3)
Figura 4.15
?so de interrupAes nos PCs
modernos!
,s interrup(es passaram a ser usadas da seguinte forma6
9RO, Timer! 6esmo uso que tin:a no 2T!
9RO- Telado! 6esmo uso que tin:a no 2T!
9RO2 CA1CA&;! 3i'ao om o se'undo ontrolador de interrupAes Eli'ao em asataF!
9RO3 C"62 4 C"64! A 9<6 aumentou o n/mero de portas seriais para um mG0imo de quatro5 mas no reser@ou
interrupAes e0lusi@as para a C"63 e a C"64! A C"64 de@e usar a mesma interrupo que a C"625
enquanto a C"63 de@e usar a mesma interrupo que a C"6-! ;sta Q uma das prinipais raCAes de
onflitos de :ardware en@ol@endo as interfaes seriais!
9RO4 C"6- 4 C"63!
9RO$ Paralela! A 9<6 reser@ou esta interrupo para a se'unda interfae paralela!
9RO% 9nterfae de dri@es! 6esmo uso do 2T!
9RO) Paralela! 6esmo uso do 2T! .ormalmente esta interrupo Q usada pela primeira interfae paralela E3PT-F5
fiando a 9RO$ para a 3PT2! ;ntretanto5 nem sempre esta re'ra Q se'uida! ;0istem plaas em que a 3PT-
estG li'ada na 9RO$!
9RO* Alarm lo(! ;sta interrupo estG li'ada ao :ip C6"15 que pode ser pro'ramado para 'erar uma
interrupo apLs um perodo prQ-pro'ramado!
9RO+ ;=A 4 N=A! "ri'inalmente esta interrupo era utiliCada pela plaa de @deo ;=A5 que deu lu'ar Ts plaas
N=A! As plaas N=A podem opionalmente5 por questo de ompati#ilidade om a ;=A5 usar tam#Qm esta
interrupo!
9RO-, Reser@ado! A 9<6 nuna diC Pli@reP5 e sim5 Preser@adoP! .ormalmente esta interrupo estG li@re5 e pode ser
usada por no@as plaas5 omo por e0emplo5 plaas de rede e plaas de som!
9RO-- Reser@ado! 6esmo aso da 9RO-,!
9RO-2 Reser@ado! 6esmo aso da 9RO-,!
9RO-3 Coproessador matemGtio! ;sta interrupo Q reser@ada para uso e0lusi@o do oproessador matemGtio!
Atra@Qs dela o proessador pode ser informado so#re ondiAes anormais do Glulo5 omo por e0emplo5 a
di@iso por Cero e a raiC quadrada de um n/mero ne'ati@o!
9RO-4 &iso r'ido! .o 9<6 PC 2T5 a interfae do diso r'ido usa@a o 9RO$! .os ATs5 esta foi su#stituda pelo
9RO-45 fiando a 9RO$ destinada T se'unda interfae paralela!
9RO-$ Reser@ado! 6esmo aso da 9RO-,!
,o lan(ar o /7+ $# ,0, a /7+ passou a utili9ar n"o apenas um nGmero
maior de interrup(es, mas tamm um nGmero maior de its de dados e de
endere(os. Ie!a algumas diferen(as entre os modelos Q0 e ,06
2T AT
<its de dados * -%
<its de endereos 2, 24
./mero de 9ROs * -$
4-3* Hardware Total
Canais de &6A 4 )
Os its de dados, endere(os, linhas de /CR e canais de *+, <mais adiante
estudaremos o *+,= s"o ligados 8s placas de e'pans"o atravs dos slots.
#omo o ,0 possua mais its de endere(os, dados, sinais de /CR e *+,
que o Q0, a /7+ teve que aumentar os seus slots. O Q0 usava os slots ?/&,
de 1 its@, e o ,0 passou a usar os slots ?/&, de 43 its@.
Figura 4.16
1inais de um slot 91A de * #its!
, figura 43 mostra um slot /&, de 1 its. &eus sinais s"o numerados como
,4, ,B... ,FB <parte direita= e 74, 7B, ... 7F4 <parte esquerda=. #om e'ce("o
do /CR2 e /CR4, todos os outros sinais de interrup("o est"o presentes neste
slot. O /CR2, como saemos, est ligado ao 0imer, um circuito locali9ado na
placa de #$% e que n"o usado por placas de e'pans"o. O /CR4 est
ligado na interface de teclado, tamm locali9ada na placa de #$%. #omo
esses dois circuitos nunca ficam locali9ados em placas de e'pans"o, n"o h
necessidade da sua presen(a nos slots. ,s linhas de /CRs ficam locali9adas
nos pinos 7., 7B4, 7BB, 7BF, 7B. e 7BK.
Captulo 4 Arquitetura de um PC 4-3+
Figura 4.17
1inais de um slot 91A de -% #its! "#ser@e que as
no@as lin:as de interrupo E9RO-,-9RO-$F fiam
loaliCados no onetor menor! "#ser@e ainda que
no lu'ar da 9RO25 no pino <45 temos a 9RO+!
Oserve a figura 45, que mostra um slot de 43 its, tpico de micros B13 e
superiores, e a descri("o de todos os seus sinais. Note que mesmo placas de
#$% de farica("o recente, equipadas com processadores de Gltima gera("o,
mas que tenham slots /&, de 43 its, seguem este mesmo padr"o, herdado
do /7+ $# ,0. , figura mostra que no conector maior est"o presentes os
mesmos /CRs encontrados no Q0, e'ceto o /CRB. No Q0, o /CRB era
ligado no pino 7. do slot <ve!a a figura 45=. Nos $#s B13 e superiores, o
/CRB passou a ser usado internamente pela placa de #$%, reali9ando a
liga("o em cascata dos dois controladores de interrup(es <figura 4K=. $ara
que as antigas placas de e'pans"o que usavam o /CRB pudessem continuar
funcionando, a /7+ colocou e'atamente no seu lugar <pino 7.= o /CRL. -m
outras palavras, o /CRL fa9 nos $#s B13 e superiores o mesmo papel que
fa9ia o /CRB nos antigos micros Q0. $or isso, muitos manuais costumam
usar os termos Y/CRBY e Y/CRLY como sinnimos.
O uso da IR23
#ae aqui chamar a aten("o para um detalhe muito importante a respeito do
uso da /CRL. Originalmente esta interrup("o era utili9ada por placas de
vdeo -M,, sinali9ando um evento chamado retra(o vertical. -sta sinali9a("o
era necessria para evitar um efeito indese!vel na tela chamado ?snow@.
4-4, Hardware Total
,s placas de vdeo antigas eram muito lentas. 0"o lentas que sua memria
de vdeo n"o podia ser simultaneamente acessada pelo processador e pelos
circuitos que enviam os sinais para o monitor. &e este acesso fosse feito de
forma simultHnea, fa9ia com que surgissem momentaneamente pequenos
tra(os pretos hori9ontais na tela sempre que o processador precisava colocar
dados na memria de vdeo. -ste efeito indese!vel chamado de snow.
$ara evitar este prolema, os programas fa9iam acesso 8 memria de vdeo
apenas durante o retra(o vertical, que o perodo no qual o fei'e eletrnico
do monitor atinge a parte inferior da tela e reposicionado na sua parte
superior. #omo neste perodo o fei'e eletrnico do monitor apagado, n"o
ocorre o snow. , placa de vdeo -M, gerava interrup(es atravs do /CRL
para indicar o incio e o fim do retra(o vertical, e muitos programas
utili9avam este recurso. ,s modernas placas &IM, s"o em mais velo9es, e
podem ao mesmo tempo enviar sinais de vdeo para o monitor e serem
acessadas pelo processador, sem a ocorr:ncia de snow. $or isso os
programas atuais n"o precisam mais esperar pelo retra(o vertical para acess;
la.
$or questes de compatiilidade com as placas -M,, as placas IM, e
&IM, podem opcionalmente utili9ar o /CRL. -ntretanto, a esmagadora mai;
oria dos softwares modernos n"o necessita desta interrup("o. $odemos
tranqOilamente dei'ar o /CRL na placa IM, desailitado. ,ssim esta
interrup("o ficar livre para ser usada por novas placas que dese!emos
instalar. , Gnica desvantagem de desativar o /CRL na placa IM, que
programas grficos em antigos <criados entre 4L1K e 4LL2, em geral=,
escritos para a placa -M,, dei'ar"o de funcionar, e o micro YtravarY sempre
que forem e'ecutados. #omo pouco provvel que voc: utili9e algum pro;
grama desta poca, a melhor coisa a fa9er realmente desailitar o uso da
/CRL na sua placa IM,. Nas placas IM, antigas, esta desailita("o era
feita atravs de um !umper. Nos $#s modernos, podemos encontrar no
#+O& &etup, um comando para ativar ou desativar o uso da /CRL para a
placa de vdeo.
-so das IR2s "os PCs atuais
Nos $#s modernos, se!am eles equipados com slots /&, ou n"o, o uso das
interrup(es muito parecido com o que ocorria no /7+ $# ,0. $or
e'emplo, o teclado continua usando a /CR4, o timer continua usando a
/CR2, a /CR4F continua sendo usada para indicar a ocorr:ncia de clculos
invlidos pela unidade de ponto flutuante. Ie!amos quais s"o as diferen(as
presentes nos $#s atuais6
Captulo 4 Arquitetura de um PC 4-4-
9RO$ e 9RO) ;ssas duas interrupAes so reser@adas para interfaes paralelas! Como na onfi'urao #Gsia e0iste apenas
uma interfae paralela5 apenas uma dessas interrupAes5 normalmente a 9RO)5 estarG sendo usada! A outra5
normalmente a 9RO$5 estarG li@re! Tome uidado5 pois em ertos asos oorre e0atamente o ontrGrio5 ou seIa5
a 9RO$ estG em uso e a 9RO) estG li@re! "utro dado interessante Q que muitas impressoras podem funionar
sem o uso de interrupAes! Portanto em aso de neessidade5 podemos onfi'urar o Dindows para que no
use uma 9RO para a porta parlela5 dei0ando assim mais uma 9RO li@re para ser usada por no@as plaas de
e0panso!
9RO+ ;sta interrupo poderG estar sendo usada pela plaa de @deo! Podemos desa#ilitar seu uso atra@Qs de um
Iumper Enas plaas anti'asF5 de aordo om as instruAes e0istentes no manual da plaa de @deo! ;m PCs
modernos5 pode ser poss@el desa#ilitar o uso de interrupAes pela plaa de @deo5 atra@Qs de um omando do
C6"1 1etup!
9RO-,5 9RO--5
9RO-2
;ssas interrupAes estaro li@res5 IG que no so usadas pelos dispositi@os que faCem parte da onfi'urao
#Gsia de um PC! Podero ser usadas por plaas de e0panso5 omo modems5 plaas de som5 plaas de rede5
et! .os PCs atuais essas interrupAes so normalmente destinadas Ts plaas de e0panso que esto li'adas
ao #arramento PC9!
9RO-$ ;sta interrupo normalmente Q usada pela interfae 9&; seundGria5 enquanto a 9RO-4 Q usada pela interfae
9&; primGria!
$odemos facilmente visuali9ar o uso das interrup(es usando o Merenciador
de *ispositivos do Dindows. $ara chegar a ele asta clicar em +eu
#omputador com o ot"o direito do mouse e no menu apresentado escolher
a op("o $ropriedades. No quadro apresentado clicamos na guia Merenciador
de *ispositivos. #licamos em +eu #omputador e $ropriedades, e finalmente
marcamos a op("o $edido de interrup("o </CR=. O quadro assumir o
aspecto mostrado na figura 41.
Figura 4.18
RelatLrio de uso das 9ROs!
-ste relatrio informa como as /CRs est"o sendo utili9adas, e indica tamm
quais /CRs ainda est"o livres para serem usadas em novas placas a serem
instaladas.
Compartil&ame"to de i"terrup$1es
4-42 Hardware Total
, princpio n"o podemos ter dois dispositivos usando o mesmo recurso de
hardware. Ruando isto ocorrer, o Merenciador de *ispositivos colocar um
ponto de e'clama("o sore os dispositivos em conflito. > o caso da /CRK e
/CR42, indicadas na figura 4L. O ponto de e'clama("o indica que pode
e'istir um conflito de hardware, ou ent"o que o dispositivo n"o est
corretamente instalado. Note que este conflito de hardware pode ser devido
a /CR <amos usariam a mesma /CR=, ou de *+,, ou de endere(os de
memria, ou de endere(os de -A&.
Figura 4.19
&ispositi@os em onflito de :ardware!
Note entretanto que e'istem casos de dispositivos usarem a mesma /CR, e
mesmo assim n"o estar ocorrendo conflito. Oserve na figura B2 que e'istem
tr:s dispositivos usando a /CR44, e mesmo assim n"o e'iste indica("o de
conflito. O que isso significaX
Figura 4.20
9nterrupAes ompartil:adas!
Captulo 4 Arquitetura de um PC 4-43
*ois dispositivos podem usar a mesma /CR <pelo menos se considerarmos as
/CRs como sendo de /CR2 a /CR4K= desde que se!a usado um ?controlador
de interrup(es tercirio@. Os chipsets modernos possuem este terceiro
controlador, que em geral diferente dos dois primeiros. &eu uso mostrado
na figura B4. -ste controlador tercirio na verdade chamado de roteador
de interrup(es do arramento $#/.
Figura
4.21
9nterrupAes nos
PCs atuais5
equipados om
ontrolador teriGrio!
,ssim como o controlador de interrup(es secundrio usa a entrada /CRB
para gerar novas interrup(es <1 a 4K=, um controlador tercirio e'istente nos
chipsets modernos e permite a gera("o de . novas linhas de interrup("o,
chamadas /CR,, /CR7, /CR# e /CR*. -ssas linhas s"o ligadas nos slots do
arramento $#/. #ada uma dessas novas /CRs pode estar conectada
diretamente em outras /CRs convencionais, mas podemos ter mais de um
deles usando a mesma /CR. No e'emplo da figura B4 temos /CR,, /CR7 e
/CR# ligadas em /CR44. $ara o Dindows, todas essas tr:s entradas est"o
ligadas em /CR44, porm isto n"o considerado um conflito de hardware, !
que o Dindows sae que esses tr:s dispositivos est"o conectados neste
controlador tercirio. ,lm disso e'iste mais um fato importante6 as
interrup(es no arramento $#/ podem ser compartilhadas, coisa que n"o
era permitida no arramento /&,.
,pesar do Merenciador de dispositivos n"o indicar e'plicitamente os
recursos /CR,, /CR7, /CR# e /CR*, n"o indicar conflitos quando mais
de uma dessas /CRs estiver associada 8 mesma /CR dos controladores
primrio e secundrio. )ica ent"o caracteri9ado que n"o e'iste conflito de
hardware, mesmo que no Merenciador de *ispositivos estiver indicado que
mais de um dispositivo usa a mesma /CR.
Acesso direto 4 mem%ria
4-44 Hardware Total
Ie!amos agora outro ponto importante no funcionamento de um $#, que
o *+, <,cesso direto 8 memria, ou *irect +emorV ,ccess=. $ara
entender o funcionamento do *+,, oserve inicialmente a figura BB. -st"o
sendo representadas opera(es de -A& feitas atravs do processador, ou se!a,
sem usar *+,. -m uma opera("o de sada, o processador otm da
memria o dado a ser transmitido e logo a seguir o envia para a interface,
que por sua ve9 fa9 com que chegue ao dispositivo de sada. -ste o caso,
por e'emplo, do funcionamento da interface de impressora. Nas opera(es
de entrada, o dispositivo envia o dado para a sua interface. , seguir o
processador l: o dado da interface <a interface poder usar uma /CR para
avisar o processador que e'iste um dado pronto para ser lido= e o coloca na
memria para que se!a posteriormente processado. -ste o caso, por
e'emplo, do funcionamento da interface de teclado. ,s opera(es de
entrada e sada nas quais e'iste um envolvimento direto do processador s"o
chamadas de -ntrada e &ada $rogramada.
Figura 4.22
;41 pro'ramada! " proessador ontrola
o UtransporteV dos dados entre a
memLria e a interfae!
,s opera(es de entrada e sada programada s"o usadas pela maioria dos
dispositivos, mas sua efici:ncia n"o oa quando necessrio transmitir
uma grande quantidade de dados em alta velocidade. Nessas condi(es, o
processador precisa ficar e'clusivamente dedicado a esta transfer:ncia, o que
impede que possa reali9ar qualquer outro processamento e tamm de
reali9ar -A& em outros dispositivos. $or e'emplo, durante a leitura de um
setor de um disco rgido /*-, o processador n"o pode sofrer interrup(es e
nem transmitir ou receer dados de outros dispositivos que operem com -A&
programada. /sto n"o chega a ser um prolema na maioria das ve9es, pois
normalmente os programas n"o t:m o que processar enquanto n"o estiverem
disponveis os dados provenientes do disco. $or outro lado, imagine o caso
da reprodu("o de um arquivo sonoro atravs da placa de som. &e a placa de
Captulo 4 Arquitetura de um PC 4-4$
som operasse tamm com -A& programada, n"o poderia ser usada em
con!unto com o disco /*-. $ara ouvir um arquivo sonoro seria preciso
transferi;lo integralmente para a memria <o que nem sempre possvel no
caso de arquivos muito grandes= para depois transferi;lo para a placa de som.
-sta opera("o poderia ser inviaili9ada pela limita("o no tamanho da
memria. O arquivo tamm n"o poderia ser lido por partes, pois seu som
ficaria com diversas pausas.
*evido 8s limita(es da -A& programada, os $#s podem operar tamm com
um outro tipo de opera("o de -A&. 0rata;se da entrada e sada por *+,.
Nessas opera(es, um circuito especial chamado de controlador de *+, fa9
o controle dos arramentos do processador. $ara receer um dado por
*+,, este controlador fa9 o seguinte6
4. *esailita momentaneamente o processador, colocando;o em tristate
B. )a9 a leitura do dado da interface que requisitou a transfer:ncia
F. Mrava este dado na posi("o de memria pr;programada
.. Pailita o processador para funcionamento normal
Figura 4.23
;41 por &6A! " proessador fia em
tristate enquanto o ontrolador de &6A
assume o ontrole dos #arramentos e faC
as transferRnias!
Nas opera(es de sada, o controlador de *+, fa9 o seguinte6
4. *esailita momentaneamente o processador, colocando;o em tristate
B. )a9 a leitura do dado da memria
F. 0ransmite o dado para a interface apropriada
.. Pailita o processador para funcionamento normal
,s opera(es de *+, s"o sempre feitas em locos. $or e'emplo a leitura
de um setor vindo do disquete feita desta forma. O controlador de *+,
4-4% Hardware Total
antes programado com o nGmero de Vtes a serem receidos <que neste caso
K4B= e com o endere(o de memria a partir do qual os dados ser"o
arma9enados. O controlador de *+, automaticamente conta o nGmero de
Vtes receidos e gera os endere(os consecutivos onde os K4B Vtes ser"o
arma9enados. $odemos ver as opera(es de -A& por *+, ilustradas na
figura BF.
, grande vantagem do *+, que o processador n"o precisa se ocupar
diretamente da opera("o de recep("o e transmiss"o de cada Vte, ficando
livre para e'ecutar outros processamentos. Normalmente as interfaces que
utili9am *+,, utili9am tamm uma interrup("o para avisar o processador
sore o trmino da transfer:ncia do nGmero de Vtes pr;programado.
-ntre as interfaces que utili9am *+, podemos citar6
/nterface de drives de disquetes
$lacas controladoras &#&/
$lacas de som
$lacas de interface de scanner
$lacas digitali9adoras de vdeo
/nterface paralela operando no modo -#$
-ntre as interfaces que NZO usam *+,, podemos citar6
/nterfaces seriais
/nterfaces paralelas <e'ceto quando operam no modo -#$=
/nterfaces para !oVsticJ
/nterfaces de teclado
*urante as transfer:ncias de *+,, o processador n"o fica o tempo todo de;
sailitado. -ntre a chegada de dois dados consecutivos de uma transfer:ncia,
o processador opera normalmente. &uponha que uma determinada interface
transmita dados de 4222 em 4222 ns, e que a recep("o de cada um desses
dados leve 422 ns. ,ps receer um dado, o processador tem mais L22 ns
para processamento normal antes da chegada do pr'imo dado. $or isso o
processador pode reali9ar, por e'emplo, a leitura de um arquivo sonoro do
disco rgido e ao mesmo tempo envi;lo para a placa de som. ,o mesmo
tempo em que um trecho do som est sendo tocado, o trecho seguinte estar
sendo lido do disco. /sto s possvel porque as placas de som operam com
*+,.
Captulo 4 Arquitetura de um PC 4-4)
Os $#s derivados do /7+ $# ,0 <aseados no B13, F13, .13, $entium e
superiores= podem operar com at 5 dispositivos utili9ando *+,. *i9emos
ent"o que o circuito controlador de *+, implementa 5 canais de *+,. Na
verdade, este circuito formado por dois controladores de *+,, cada um
sendo capa9 de gerenciar . canais. -sses dois controladores est"o ligados em
cascata, e um dos canais utili9ado nesta liga("o, sorando apenas 5. Os
oito canais e seus usos s"o os seguintes6
*+,26 Eivre
*+,46 Eivre
*+,B6 /nterface de drives
*+,F6 Eivre
*+,.6 [#,&#,*-\
*+,K6 Eivre
*+,36 Eivre
*+,56 Eivre
%m $# que ainda est com a sua configura("o sica, possui os canais 2, 4,
F, K, 3 e 5 livres. ] medida que placas de e'pans"o v"o sendo instaladas,
preciso escolher canais de tal forma que n"o ocorram conflitos, ou se!a,
nunca devemos dei'ar que duas placas utili9em o mesmo canal de *+,.
$lacas $lug;and;$laV <$n$=, quando usam *+,, t:m seus canais escolhidos
de forma automtica pelo Dindows, durante o processo de instala("o. No
caso de placas que n"o s"o $n$ <modelos antigos=, cae ao usurio fa9er a
escolha dos canais.
No Dindows podemos visuali9ar os canais de *+, que est"o em uso,
atravs do Merenciador de *ispositivos, como mostra a figura B.. Neste
e'emplo, alm dos canais *+,B e *+,., que est"o sempre ocupados em
qualquer $#, temos ainda os canais *+,4 e *+,K sendo utili9ados pela
placa de som.
4-4* Hardware Total
Figura 4.24
NisualiCando o uso dos anais de &6A om a aIuda
do =ereniador de &ispositi@os!
5us Masteri"g
O arramento $#/ n"o opera com *+,. ,o invs disso, utili9a um outro
mtodo de transfer:ncia de dados com caractersticas parecidas com o
*+,, porm com velocidade muito mais elevada. -ste mtodo o 7us
+astering. Irias interfaces ligadas ao arramento $#/ utili9am este recurso,
por e'emplo6
$lacas de rede
$lacas de som
$lacas de vdeo ,M$
/nterfaces /*-
/nterfaces %&7
#ontroladoras &#&/
*igitali9adoras de vdeo
Na tcnica de 7us +astering, uma interface qualquer assume o controle do
arramento, passando a operar como +aster, e envia ou recee os dados
diretamente de uma outra interface ou dispositivo que opera como 0arget,
que pode ser por e'emplo, a memria. -nquanto uma transfer:ncia est
sendo reali9ada desta forma, o processador fica com o arramento que o liga
8 memria livre na maior parte do tempo, podendo assim continuar
traalhando ao mesmo tempo em que a transfer:ncia feita.
,presentaremos essas informa(es em detalhes quando estudarmos o
arramento $#/.
Captulo 4 Arquitetura de um PC 4-4+
$ara efeitos de detec("o e elimina("o de conflitos de hardware, aqui est
uma notcia oa6 o 7us +astering n"o gera conflitos de hardware, como
pode ocorrer com o *+,.
Circuitos de clock e reset
,proveitando nossos conhecimentos de eletrnica, mostraremos agora como
funcionam dois circuitos importantes de uma placa de #$%. &"o os circuitos
de clocJ e reset. O circuito gerador de clocJ fornece em sua sada uma onda
quadrada com uma freqO:ncia especfica. Nas placas de #$%, o processador
deve receer uma onda quadrada que representa o seu clocJ e'terno.
/nternamente esta freqO:ncia ser multiplicada, resultando no seu clocJ
e'terno. O circuito de C-&-0 gera um pulso que enviado para a entrada
C-&-0 do processador. -ste pulso deve ser ativado quando pressionamos a
tecla Ceset do gainete, e tamm quando ligamos o computador <$ower on
Ceset=.
Como .u"cio"a um gerador de clock
O cristal de quart9o o principal componente usado na gera("o de um
clocJ. -le tem a capacidade de entrar em ressonHncia em determinadas
freqO:ncias, quando ligado a amplificadores apropriados. , freqO:ncia de
ressonHncia pode ser determinada a partir das dimenses do cristal. Ruanto
mais fino, mais elevada a freqO:ncia. , figura BK mostra um circuito
gerador de clocJ simples, que utili9a um cristal, dois inversores, dois
capacitores e um resistor. O sinal de clocJ gerado por este circuito ter
freqO:ncia igual 8 freqO:ncia de ressonHncia do cristal. -st fora do escopo
deste livro analisar este circuito e provar que ele realmente oscila. /sto
e'igiria conhecimentos de eletrnica e matemtica ainda mais profundos que
os propostos neste livro.
*** 35% ***
Figura 4.25
Ciruito 'erador de lo(!
O circuito da figura BK capa9 de oscilar em uma Gnica freqO:ncia. -le n"o
pode ser usado em casos nos quais preciso ter um clocJ varivel. $or
e'emplo, as placas de #$% modernas, para processadores #eleron e
$entium ///, devem ser capa9es de operar com clocJs e'ternos de 33, 422 e
4FF +P9. %m oscilador para esta placa deveria ser capa9 de gerar essas tr:s
4-$, Hardware Total
freqO:ncias, de acordo com o processador utili9ado. %m mtodo para fa9er
isso seria utili9ar F osciladores independentes, um para 33, outro para 422 e
outro para 4FF +P9. %m mtodo ainda melhor, e que realmente aplicado
na prtica, utili9ar um gerador de clocJ programvel.
Figura 4.26
=erador de lo( e ristal de referRnia!
, figura B3 mostra um chip gerador de clocJ. -sses chips sempre traalham
ligados a um cristal que usado como refer:ncia para as freqO:ncias que
ser"o geradas. -les geram clocJs independentes para o processador e para os
diversos arramentos usados na placa de #$%.
Figura 4.27
=erador de lo( pro'ramG@el!
, figura B5 mostra o funcionamento de um gerador de clocJ. -le usa um
oscilador a cristal como refer:ncia. Normalmente o cristal de 4.,F4141
+P9, por ra9es histricas. -ste era o cristal usado na gera("o da freqO:ncia
de .,55 +P9 do /7+ $# original, e dos F,K1 +P9 usados na gera("o de
vdeo composto N0&#, pelas antigas placas de vdeo que eram ligadas a
0Is. O clocJ dese!ado gerado por um I#O <oscilador controlado por
Captulo 4 Arquitetura de um PC 4-$-
voltagem=. O clocJ gerado dividido digitalmente por um nGmero
programvel n, e o resultado comparado com a freqO:ncia gerada pelo
oscilador a cristal. O resultado da compara("o usado para controlar o
I#O. Ruando a freqO:ncia do cristal e a freqO:ncia gerada, dividida por n,
est"o em fase, o I#O ficar estvel e manter a freqO:ncia fi'a. $ortanto o
circuito ficar estvel quando6
)An N f
cristal
Ou se!a6
) N n ' f
cristal

$rogramando o valor de n podemos fa9er com que o circuito gere qualquer
freqO:ncia, mGltipla de 4.,F4141 +P9. $or e'emplo, com nN5 temos
)N422,BB5B3 +P9
O circuito mostrado tem um pequeno inconveniente. #omo o valor de n s
pode ser um nGmero inteiro, a freqO:ncia gerada ser sempre mGltipla de
4.,F4141 +P9. N"o seria possvel desta forma gerar freqO:ncias como 33
+P9, por e'emplo <na verdade os ?33 +P9@ s"o 33,333 +P9=. /sso pode ser
resolvido facilmente, adicionando um divisor na sada do oscilador a cristal.
O valor enviado para o comparador de fase n"o seria 4.,F4141 +P9, e sim
um valor em menor. $or e'emplo, se usamos na sada do oscilador a cristal
um divisor BK3, teremos6
)An N f
cristal
ABK3
) N n ' f
cristal
ABK3
&e fi9ermos nN4511 teremos )N422,22FK +P9, valor em mais pr'imo dos
422 +P9 ideais. &e fi9ermos nN44LB teremos )N33,33L +P9, valor em
pr'imo dos 33,333 +P9 ideais.
-m um chip gerador de clocJ e'istem vrios circuitos como o da figura B5,
sendo um para cada freqO:ncia gerada. ,penas o oscilador a cristal
comum a todos esses circuitos.
Como .u"cio"a o Reset
4-$2 Hardware Total
0odas as placas de #$% possuem um circuito de C-&-0. -ste circuito tem
como finalidade enviar um sinal C-&-0 para o processador em duas
situa(es6
4= Ruando o usurio pressiona o ot"o C-&-0 do gainete
B= No instante em que o computador ligado
> necessrio gerar um C-&-0 automtico quando o computador ligado
<$ower on Ceset= porque neste instante os its arma9enados no interior do
processador e dos demais circuitos t:m valores aleatrios. O Ceset fa9 com
que todos esses its se!am preenchidos com valores conhecidos, assim o
processador n"o fica ?perdido@.
Ruando o computador est em uso normal, o capacitor #4 estar carregado
com uma tens"o igual a Icc. &eu carregamento foi feito pela corrente que
passa pelo resistor C4. O ponto Q estar representando um it 4, e este
mesmo it 4 ser enviado ao ponto de sada do circuito. O componente em
forma de triHngulo um uffer. 0rata;se de um operador lgico que gera na
sada um it igual ao da entrada. $ortanto em uso normal o sinal C-&-0
estar com o valor 4. Normalmente o comando de C-&-0 ocorre quando o
processador recee na sua entrada C-&-0, um it 2.
Figura 4.28
Ciruito de R;1;T!
*igamos que o usurio pressiona o ot"o C-&-0 do gainete. /sto far com
que o capacitor #4 se!a imediatamente descarregado, e a tens"o no ponto Q
ser 9ero volts, o que corresponde a um it 2. -ste it 2 ser transmitido pela
sada do circuito, resetando o processador e os demais componentes do
computador. Ruando o usurio solta o ot"o Ceset, o capacitor #4 ser
carregado atravs do resistor C4. O tempo de carregamento do capacitor
depende dos valores de C4 e #4. Ruanto maiores forem seus valores, maior
ser o tempo de carga. *urante o carregamento do capacitor, sua tens"o
atinge um valor que passa a ser considerado como um it 4, o que ir
Captulo 4 Arquitetura de um PC 4-$3
colocar a sada C-&-0 tamm em 4. -ste o fim do perodo de Ceset, que
dura cerca de 4 segundo, mas pode variar um pouco de uma placa para
outra.
Ruando o computador desligado, a tens"o Icc passa a assumir um valor
de 2 volts. /sto far com que o capacitor #4 se!a rapidamente descarregado
atravs do diodo *4. -ste capacitor passar a ter uma voltagem de 2 volts.
*igamos que agora o computador ligado. Neste e'ato instante o capacitor
est descarregado, o que representa um it 2. O sinal C-&-0 na sada do
circuito ser um it 2, o que vai resetar o processador e demais circuitos do
computador. #omo o resitor C4 est ligado a Icc, passar por ele uma
corrente que ir aos poucos carregar o capacitor #4, elevando o valor da sua
tens"o. Ruando esta tens"o ultrapassa o valor mnimo para um it 4, o sinal
C-&-0 passar a fornecer tamm um it 4, e estar terminado o pulso de
C-&-0. , dura("o deste pulso depende dos valores de C4 e #4.
Ioc: ! deve ter visto computadores que n"o resetam corretamente quando
s"o ligados, origando o usurio a pressionar o ot"o Ceset logo assim que o
$# ligado. O motivo da falha que o pulso de Ceset n"o tem dura("o
suficiente para resetar o processador e os demais circuitos do computador.
%ma solu("o para este prolema descorir na placa de #$% onde est"o
locali9ados os componentes C4 e #4, e trocar um deles por outro de valor
maior. $or e'emplo, se usamos ao invs de C4 um resistor duas ve9es maior,
o pulso de Ceset ter uma dura("o tamm duas ve9es maior,
apro'imadamente, o que pode resolver o prolema. $ara encontrar os
componentes C4 e #4 preciso seguir o circuito a partir do conector de
Ceset da placa de #$%, com o au'lio de um multmetro.
AAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAA
)/+