Anlise de Circuitos Digitais Registradores

Prof. Luiz Marcelo Chiesse da Silva

REGISTRADORES
Os flip-flops podem ser agrupados para formar circuitos isolados com uma
aplicao especfica e limitada, chamados de subsistemas seqenciais. Juntos, os
subsistemas formam sistemas maiores, como o computador.
Trs subsistemas seqenciais fundamentais so: os registradores, os
contadores e as memrias. Registrador um subsistema seqencial constitudo
basicamente por flip-flops, e serve para a manipulao e armazenamento de dados.
Para nosso estudo, entende-se como dados a informao no formato binrio (na
forma de bits).
O registrador possui quatro configuraes diferentes, dadas pelo modo como
os dados (bits) entram e como so transmitidos do registrador para outro circuito.
Configuraes bsicas
Modo serial: os dados so recebidos e/ou transmitidos um bit por vez, em uma
nica linha;
Modo paralelo: mais de um bit que compem os dados so recebidos e/ou
transmitidos simultaneamente, em mais de uma linha.
De acordo com os modos de entrada e sada dos bits, os registradores podem
ser classificados como:
1. Registrador srie-srie:
registrador
entrada
10111010
1011101

101110

10111

1011

101

0
:
:

1
Cefet/PR Cornlio Procpio

0
1

Anlise de Circuitos Digitais Registradores

Prof. Luiz Marcelo Chiesse da Silva

sada
1
1

10

010

1010

:
:
10111010
2. Registrador srie-paralelo:
10111010
1

3. Registrador paralelo-paralelo:
1

4. Registrador paralelo-srie:
1

10111010
O nmero de bits que um registrador pode armazenar igual ao nmero de
flip-flops que o compe. Nas diferenas entre o modo serial e o modo paralelo
podemos notar que o modo paralelo fornece simultaneamente a entrada e/ou sada
dos bits, sendo mais rpido, porm exige mais linhas de entrada e/ou sada (mais
circuitos ligados ao registrador). No modo serial os bits deslocam-se em sincronia,
sendo mais lento porque no intervalo de tempo em que um bit deslocado no modo
Cefet/PR Cornlio Procpio

Anlise de Circuitos Digitais Registradores

Prof. Luiz Marcelo Chiesse da Silva

paralelo pode ser deslocado mais de um bit, mas o serial exige somente um circuito
ligado entrada e/ou sada do registrador.
Registrador de Deslocamento (Shift Register)

Pd

Pc

Pb

Pa

PL

S
PR

J
CP
CK
K

S
PR
Q
_
Q

J
CP
CK
K

R
CL

S
PR
Q
_
Q

J
CP
CK
K

R
CL

S
PR
Q
_
Q

J
CP
CK
K

R
CL

Q
_
Q
R
CL

CK
MR

Qd

Qc

Qb

Qa

So registradores que utilizam entrada e/ou sada seriais e os dados

movimentam-se internamente, sendo chamados tambm de registradores de
deslocamento (shift registers).
O funcionamento deste registrador depende da forma como so ativadas as
entradas CK, MR , PL e S:
Pa, Pb, Pc e Pd so as entradas paralelas;
Qa, Qb, Qc e Qd so as sadas paralelas, Qa tambm a sada serial;
CK entrada do pulso de clock: possibilita o deslocamento dos dados do
registrador;
MR entrada master reset: habilita as entradas clear ( CL ) de todos os flip-flops,
fazendo com que as sadas Qd, Qc, Qb e Qa fiquem resetadas (em nvel lgico
0);
PL - entrada paralela (parallel load): habilita as entradas paralelas transferindo-as
para as sadas paralelas;
S entrada serial: por onde os dados entram serialmente para serem
armazenados no registrador.
As entradas PR (PRESET) se habilitadas (no diagrama acima, se PR=1) levam
a sada do respectivo flip-flop para 1, se desabilitadas (PR=0) no mudam o valor
da sada no flip-flop. As entradas CL (CLEAR) se habilitadas (CL=1) levam a sada
0, se desabilitadas (CL=0) no mudam o valor da sada do flip-flop. Observar que
para habilitar as entradas CL de cada flip-flop existe uma nica entrada MR , que
est invertida: para habilitar CL de cada flip-flop deve-se aplicar o sinal 0, para

Cefet/PR Cornlio Procpio

Anlise de Circuitos Digitais Registradores

Prof. Luiz Marcelo Chiesse da Silva

evitar a confuso e a troca de sinais. Assim, o sinal de nvel lgico 0 limpa, ou zera
a sada de todos os flip-flops.
Este registrador denominado sncrono porque os pulsos de clock ativam todos
os flip-flops simultaneamente. Porm as entradas MR e PL so denominadas
assncronas pois independem do pulso de clock. Os modos de funcionamento do
registrador de deslocamento esto descritos a seguir:
1. Srie-srie:
Neste modo e nos seguintes, os quais exigem entrada serial, a entrada paralela
PL desabilitada (no diagrama acima PL=0) e os bits entram serialmente (um por
vez) pela entrada S. A cada pulso do clock os bits passam para a sada do flip-flop e
para a entrada do prximo flip-flop logo direita, ou seja, deslocam-se para a direita
e so transmitidos a outro circuito por Qa. O primeiro bit que se deseja obter em Qa
o primeiro bit que entra por J. Ento, por exemplo, os bits 1101 so armazenados no
registrador srie-srie na ordem 1101, para sair em Qa na ordem em que entraram
por S.
Caso se deseje, pode-se habilitar o reset do registrador (MR =0) e desabilit-lo
em seguida (MR =1), zerando todas as sadas dos flip-flops antes da entrada de
novos dados.
2. Srie-paralelo:
Procede-se de modo igual ao registrador srie-srie, com a diferena de que as
sadas paralelas so obtidas diretamente das sadas Qa a Qd. Para isto, deve-se
aguardar o ltimo pulso de clock para que a sada do ltimo flip-flop do registrador
seja atualizada com o ltimo bit do dado de entrada, para ento efetuar a
transmisso paralela.
3. Paralelo-paralelo:
O registrador resetado pela habilitao do master reset (MR =0) que logo aps
desbilitado (MR =1). Observar que as sadas do flip-flop devem ser resetadas
sempre que a entrada paralela for habilitada (PL=1), evitando erros nas sadas dos
flip-flops. Deste modo os bits em Pa, Pb, Pc e Pd so enviados s sadas dos flipflops caso os valores sejam 1. Caso alguns bits em Pa a Pd sejam 0, ento as
respectivas sadas Qa a Qd no so modificadas, e como foram resetadas,
permanecem em 0. A transmisso do dado se faz da mesma forma que no modo
anterior.
4. Paralelo-srie:
Neste modo a entrada se procede da mesma forma que no modo anterior, porm
a transmisso dos dados se faz de forma serial, dependente do sinal de clock, para
que os bits saiam por Qa. Assim, a entrada de dados paralelamente s pode ser
Cefet/PR Cornlio Procpio

Anlise de Circuitos Digitais Registradores

Prof. Luiz Marcelo Chiesse da Silva

feita aps o ltimo bit do dado ser transmitido (deslocado) por Qa. Logo aps, o
registrador deve ser resetado e os novos dados podem entrar paralelamente.

Cefet/PR Cornlio Procpio