2. Portas Lgicas .................................................................................................................................................................. 2-2 2.1 Porta Lgica electrnica ................................................................................................................................ 2-6 Dodo como dispositivo binrio........................................................................................................

2-6 Transstor .................................................................................................................................................. 2-8 Circuito Integrado Digital ..................................................................................................................2-10 Exerccios:................................................................................................................................................2-13 2.1.1 2.1.2 2.2 2.2.1 2.2.2 2.3 2.4 2.5

Implementao de um sistema digital utilizando Circuitos Integrados ..................................2-10

XOR (OR exclusivo)........................................................................................................................................2-13 Exerccios do Captulo 2 ..............................................................................................................................2-16 Solues: ............................................................................................................................................................2-17

2. PORTAS LGICAS
Com o aparecimento dos semicondutores, os sistemas digitais tornaram-se o grande veculo para o desenvolvimento que hoje assistimos em quase todas as reas tecnolgicas, tendo at a quase totalidade dos sistemas electrnicos analgicos sido convertidos em sistemas digitais. Dada a complexidade cada vez maior dos sistemas digitais, o desenvolvimento destes, exigiu a criao de nveis de abordagem que no fosse a dos elementos interruptores. O primeiro nvel de abordagem estruturante a introduzir o da porta lgica (gate), elemento com uma ou mais entradas que produz um sinal de sada, funo dos valores presentes na entrada como mostra a Figura 2-1. Como veremos adiante, esto disponveis no mercado componentes electrnicos denominados por chips, contendo vrias portas lgicas.
A B K

Figura 2-1 Uma caracterstica importante das portas lgicas que o sinal de sada e o sinal de entrada tem a mesma caracterstica elctrica, ou seja, permitem interligar entradas e sadas de vrias portas lgicas e assim constituir-se um circuito lgico digital capaz de implementar uma qualquer funo lgica. O smbolo esquemtico das portas lgicas pode ser desenhado utilizando diferentes nomenclaturas. Embora exista uma nomenclatura estabelecida pela IEEE, a que mais vulgar e que iremos adoptar, foi estabelecida pelos fabricantes de componentes digitais, no incio da era digital. Embora exista uma enorme variedade de portas lgicas disponveis no mercado, as mais comuns so o AND, OR, NAND, NOR, NOT e IDENT(buffer), e que tm o smbolo esquemtico mostrado na Figura 2-2.
IEEE Standard
A B A B A B & F F A B A B F A B F >1 A B A B A B & F F A B A B A B F >1 F F A A 1 F F A A 1 F F

AND
F=A.B

OR
F=A+B

NAND
F=A.B

NOR
F=A+B

NOT
F=A

IDENT/ BUFFER
F=A

Figura 2-2 A Figura 2-3 mostra o diagrama de um circuito lgico, vulgarmente referido como desenho esquemtico. Como se pode observar, embora no constituindo uma simplificao da expresso, a representao de uma funo na forma AND-OR ou na forma OR-AND, pode alterar o nmero de portas lgicas necessrias implementao da funo.

Arquitectura de Computadores
Jos Paraiso (Ver 1.1)

Pgina 2-2

X Z Y F=XY+XZ

X F Y Z F=X(Y+Z) F

Figura 2-3 Notas sobre desenho esquemtico: Em desenho esquemtico as portas lgicas devero preferencialmente ser orientadas da esquerda para a direita, quando no for conveniente podero ser orientadas para baixo. Quanto s entradas esto sempre esquerda ou na parte superior do componente e as sadas sempre do lado direito ou na parte inferior do componente. As linhas so sempre horizontais ou verticais e nunca estabelecem uma ligao quando se cruzam. As ligaes so sempre realizadas na intercepo de duas linhas como mostra a Figura 2-4 acompanhadas de ponto para evidenciar a ligao. Estas regras devero ser sempre observadas, pois aumentam a clareza da leitura, evitando-se assim confuso entre entrada e sada e entre ligao e cruzamento.

Incorrecto

Correcto

Figura 2-4 Exemplo: Considere-mos que se pretende realizar um circuito denominado descodificador (circuito de n entradas que produz k sadas com k>n) de 7 segmentos como mostra a Figura 2-5, utilizando portas lgicas:
a A B C D Descodificador 7 Seg f g e d b c

Figura 2-5 O circuito descodificador tem quatro variveis de entrada e produz sete variveis de sadas com o comportamento que a seguir se descreve. A cada uma das sadas do descodificador est associada um segmento de um mostrador no qual possvel desenhar todos algarismos entre 0 e 9. Admitamos que as variveis de entrada so geradas por um sistema electromecnico, que s gera 10 combinaes, ou seja, o descodificador no sujeito s 16 (24) possveis combinaes das quatro variveis. Esta especificao vai trazer um novo conceito na simplificao das funes de sada, pois leva a que o projectista no tenha que contemplar no projecto, qual a reaco do descodificador
Arquitectura de Computadores
Jos Paraiso (Ver 1.1)

Pgina 2-3

quando sujeito s restantes combinaes. Estas combinaes so designadas de dont care (no importa) e so representadas no mapa de Karnaugh com o smbolo () ou(x). Como o termo mnimo assim assinalado corresponde a um valor lgico por definir, ento ele poder ser associado aos 1s no sentido de criar um termo mais simples, caso contrrio ser tomado como lgico 0. Consideremos a correspondncia entre as combinaes de entrada e de sada apresentadas na Tabela 2-1. Como foi anteriormente referido, admite-se que as combinaes de entrada so geradas por um sistema electromecnico que se pressupe transitar entre algarismos na sequncia decimal. Para evitar que o sistema gerador de configuraes, ao passar de um dgito para outro, na zona de transio possa gerar uma configurao errnea, a codificao proposta assegura que entre combinaes adjacentes se altere um nico bit. Esta codificao denominada por codificao Gray.

0 1 2 3 4 5 6 7 8 9

D 0 0 0 0 0 0 0 0 1 1

C 0 0 0 0 1 1 1 1 1 0

B A a b c d e f g 0 0 1 1 1 1 1 1 0 0 1 0 1 1 0 0 0 0 1 1 1 1 0 1 1 0 1 1 0 1 1 1 1 0 0 1 1 0 0 1 1 0 0 1 1 1 1 1 0 1 1 0 1 1 0 1 1 0 1 1 1 1 1 0 0 1 1 1 0 0 0 0 0 0 1 1 1 1 1 1 1 0 0 1 1 1 1 0 1 1 Tabela 2-1

A 1 1 1 0 D 1 C 1 1 1 1 0 1 0 B b=A+C A 1 0 0 0 D 1 C 1 1 0 0 1 0 1 0 1 D 1 C 1 0 0 0 1 1 1 D 1 C 1 1 1 1 1 -

A 0 1 B c=A+B+C A 1 1 1 1 D 1 1 D

0 7
C

1 6
-

2 5
B

3 4
D C

1 1 1 1

0 1 -

8 9

B a=AB+AC+BC A 1 1 1 0 D 0 C 1 1 0 0 1 -

A 1 0 C 1 1 0 1 -

B d=D+AC+BC+AC

B e=ABCD+CD+ABC+ABC

B f=D+AC+BC+ABC

B g=B+D+AC

Figura 2-6 Num sistema com vrias sadas dependentes das mesmas variveis de entrada, poderemos utilizar como forma de minimizar o nmero de portas, um mtodo denominado por implementao em multi-nvel ou bridging, que consiste em determinar um qualquer padro comum a vrias funes e
Arquitectura de Computadores
Jos Paraiso (Ver 1.1)

Pgina 2-4

utiliza-lo na implementao de cada uma das funes de sada do sistema. No presente exerccio, podemos ver nos mapas de Karnaugh da Figura 2-6, que o termo comum a quase todos os segmentos, pelo que podemos gerar uma nica vez este termo, designa-lo por X que entrar em unio em todos aqueles segmentos que tornem a expresso mais simples. A aplicao deste mtodo levaria obteno das seguintes expresses:

A implementao do sistema descodificador de7 segmentos utilizando portas lgicas traduzir-se-ia na implementao da Figura 2-7.
A B C D

Figura 2-7 Como exerccio podemos determinar, a partir da simplificao feita nos mapas de Karnaugh quais as configuraes que seriam exibidas no mostrador de 7 segmentos se o sistema fosse sujeito s restantes 6 configuraes. Complete a Tabela 2-2. D C 0 0 0 1 1 1 B A 0 1 1 0 1 1 1 0 1 1 0 1 a b c d e f g

1 1 1 1 1 1

0 1 1 1 0 1 1

Tabela 2-2

Arquitectura de Computadores
Jos Paraiso (Ver 1.1)

Pgina 2-5

2.1 Porta Lgica electrnica

Vejamos ento como so constitudas as portas lgicas digitais electrnicas disponveis no mercado. Dado que existem vrias tecnologias de fabrico de dispositivos electrnicos de comutao, e que com cada uma delas, podemos conceber diferentes arquitecturas, natural que existam disponveis no mercado vrias famlias de componentes lgicas, organizados e empacotados de diferentes formas, sendo a mais popular a famlia 7400. A arquitectura interna desta famlia foi sofrendo algumas alteraes ao longo do tempo com o desenvolvimento tecnolgico dos semicondutores. Comeou por utilizar tecnologia bipolar standard, depois passou a utilizar tecnologia bipolar shottky e por ltimo tecnologia CMOS. Quanto tenso de funcionamento, a famlia 7400 necessita de 5V ou 3,3V, funo da tecnologia de implementao. Como veremos mais adiante, tambm poderemos dispor destes elementos de forma organizada em estruturas complexas programveis. Os vrios circuitos que iremos estudar nesta primeira fase pertencem famlia 7400. Esta famlia faz corresponder o valor lgico 1 ao valor de tenso +5V e o valor lgico 0 ao valor de tenso 0V. 2.1.1 Dodo como dispositivo binrio. O elemento mais simples de comutao electrnica o dodo. O dodo composto por elementos semicondutores polarizados um positivamente e outro negativamente, de tal forma que quando juntos ficam separados por um pequeno espao inter-molecular que no permite a total anulao de um dos plos a favor do outro. Esta composio, confere-lhe como caracterstica comportamental, s se deixarem percorrer por corrente elctrica num nico sentido. Esta composio produz um efeito semelhante ao de um monte de pedras que foi produzido por termos despejado sobre uma superfcie plana uma caixa contendo pedras. No momento em que despejamos a caixa, estas rolam uma sobre as outras at que a energia potencial de cada pedra no seja suficiente para ultrapassar o atrito de rolamento entre elas (o que no aconteceria se fosse gua). Para que pedras continuem a rolar, basta ir colocando pedras no topo do monte at que o potencial de atrito ao rolamento seja ultrapassado. Simultaneamente necessrio retirar pedras na base do monte para que o processo tenha continuidade. bvio, que se colocarmos pedras na base do monte estas no rolam para o topo. Tambm no dodo, para que tenhamos corrente atravs deste, necessrio ultrapassar a tenso de conteno do espao inter-molecular colocando uma tenso aos terminais do dodo, tal que, as cargas negativas (corrente electres) continuem a atravessar o espao inter-molecular no sentido do plo negativo para o plo positivo. O dodo tem o smbolo esquemtico apresentado na Figura 2-8 a) correspondendo o nodo ao plo positivo e ctodo ao plo negativo. O sentido da corrente elctrica (convencional) do nodo para o ctodo. Embora o dodo tenha uma caracterstica tenso corrente no linear, pode ser linearizada quando utilizado em circuitos lgicos obtendo-se o grfico da Figura 2-8 b) e que traduz o seguinte comportamento: quando a tenso entre o nodo e o ctodo atinge a tenso limiar de conduo (VLC) o dodo apresenta resistncia nula passagem de corrente (circuito fechado), caso contrrio apresenta resistncia infinita (circuito aberto).

Arquitectura de Computadores
Jos Paraiso (Ver 1.1)

Pgina 2-6

Iak nodo Iak katodo

Iak

Vak VLC a) b) Vak c) Vak

Figura 2-8 Para efeitos de anlise de uma malha de comutao, o comportamento dos dodos podem definir-se da seguinte maneira: Um dodo s permite ser atravessado por corrente, diz-se que est em conduo (interruptor fechado), se a tenso entre o nodo e ctodo atingir o limiar de conduo VLC, que varivel funo do material semicondutor do qual construdo e da prpria construo (silcio 0,7v, germnio 0,3v, shottky 0,2v etc..). Quando polarizado com tenso nodo ctodo inferior tenso de limiar ou polarizado em sentido inverso (tenso no ctodo maior que a tenso no nodo) o dodo no conduz corrente, comportando-se como um interruptor aberto. Quando em conduo a tenso entre o nodo e ctodo sempre a tenso de limiar de conduo. As malhas constitudas por dodos que em seguida vamos estudar, sero s analisadas do ponto de vista do seu comportamento lgico. Para tal admitiremos que VLC aproximadamente zero (dodo ideal) como mostra a Figura 2-9 c). Estabeleamos a seguinte relao entre valores lgicos e valores de tenso: 0V 0 lgico e 5V 1 lgico. Observemos o comportamento da malha da Figura 2-9 constitua por dodos.
+5V R A B

Figura 2-9

Arquitectura de Computadores
Jos Paraiso (Ver 1.1)

Pgina 2-7

Se qualquer das entradas (A..X) estiver ao valor lgico zero, o que implica colocar o ctodo ao valor de tenso 0v, o dodo correspondente por ficar com o nodo mais positivo que o ctodo conduz (fecha/curto-circuita) obrigando a sada S a ficar ao valor de tenso zero (VLC 0), e como consequncia, leva a que todos os dodos cujo ctodo esteja ao valor de tenso 5v estaro sem conduzir (abertos) pois tm o nodo a 0v imposto pelo(s) que conduz(em). A sada s toma o valor lgico 1 quando todas as entradas estiverem a 5v, implicando que todos os dodos estejam sem conduzir (tenso no nodo igual do ctodo). Esta situao leva a que no exista corrente em R o que implica que a queda de tenso na resistncia R seja igual a zero, e assim sendo S fica com o valor de tenso +5v. Pelo comportamento descrito, diremos que a malha implementa a funo AND de n entradas, pois basta que uma das entradas esteja a zero para que a sada seja zero, s sendo 1 quando todas as entradas estiverem a 1. Observemos o comportamento da malha da Figura 2-10 constituda por dodos.
A B S

K R

Figura 2-10 Se qualquer das entradas estiver ao valor lgico 1, ou seja, tenso de +5v, o dodo que lhe corresponde por ficar com o nodo mais positivo que o ctodo conduz (fecha/curto-circuita), obrigando a sada S a ficar ao valor de tenso 5v. Isto implica que todos os dodos cujo nodo (entrada) esteja ao valor de tenso 0v estaro sem conduzir (abertos) pois tm o ctodo mais positivo que o nodo, imposto pelo(s) que conduz(em). A sada s toma o valor lgico 0 quando todas as entradas estiverem a 0v, implicando que todos os dodos estejam sem conduzir (tenso no nodo igual do ctodo). Esta condio leva a que no haja corrente em R e por conseguinte a tenso aos seus terminais ser igual a zero. Pelo comportamento descrito, diremos que a malha implementa a funo OR de n entradas, pois basta que uma das entradas esteja ao valor lgico 1 para que a sada tenha o valor lgico 1, s sendo 0 quando todas estiverem ao valor lgico 0. 2.1.2 Transstor Nos actuais sistemas digitais, o elemento de comutao utilizado o transstor, pois mais verstil que o dodo e a sua integrao idntica do dodo. Embora existam duas tecnologias de transstores (bipolares e MOS), actualmente o mais utilizado o transstor CMOS (Complementar Metal Oxide Semicondutor) por apresentar um consumo inferior ao bipolar, e a ultima gerao, j ser to rpida quanto a tecnologia bipolar.

Arquitectura de Computadores
Jos Paraiso (Ver 1.1)

Pgina 2-8

Por ser o mais utilizado e por ser o de mais fcil compreenso, s iremos utilizar o transstor CMOS, na anlise das vrias malhas que constituem as portas lgicas com transstores. O transstor tem o smbolo esquemtico apresentado na Figura 2-11.
Colector Base Base Colector Base Colector Gate Dreno Gate Dreno

Emissor Bipolar NPN

Emissor Bipolar PNP

Emissor Bipolar NPN Schottky

Source CMOS N

Source CMOS P

Figura 2-11 Este tipo de transstor embora tenha uma caracterstica no linear, a sua utilizao em circuitos lgicos pode ser linearizada, sendo o seu comportamento anlogo ao de um interruptor, em que aco de abertura e fecho controlada atravs da entrada Gate. Para efeitos de anlise de uma malha de comutao, o comportamento do transstor pode definir-se da seguinte maneira: Um transstor s estar em conduo (interruptor fechado) se existir uma tenso +V na Gate caso seja do tipo N, ou tenso zero caso seja do tipo P. Quando em conduo estabelece uma resistncia prxima de zero entre os terminais Drain e Source, comportando-se desta forma como um interruptor fechado. Quando a tenso na gate for zero (transstor N) o transstor no conduz estabelecendo uma resistncia de centenas de mega Ohm entre o Drain e a source comportando-se como um circuito aberto. Verifica-se o mesmo efeito para o transstor tipo P quando a tenso na Gate zero. Observemos o comportamento da malha da Figura 2-12 constituda por transstor, admitindo que a resistncia entre o Drain e Source para a conduo e corte so respectivamente zero e infinito (transstor ideal).
+5V R S A

Figura 2-12 Quando a tenso em A zero, o transstor no conduz (corte) pelo que a corrente em R zero e por conseguinte no promove queda de tenso em R, ficando a sada S a +5V. Quando a tenso em A +5V, o transstor conduz estabelecendo 0v entre Drain e Source, colocando assim a sada S a 0V.
Arquitectura de Computadores
Jos Paraiso (Ver 1.1)

Pgina 2-9

Pelo comportamento anteriormente descrito se conclui que o circuito desempenha a funo NOT ( ). Um dos defeitos da arquitectura mostrada na Figura 2-12, no apresentar na sada a mesma impedncia quando exibe o valor lgico 0 e 1, o que se traduz em tempos de comutao diferentes, ou seja, quando transita de 1 para 0 mais rpido de que quando transita de 0 para 1. Esta arquitectura apresenta outros inconveniente como sejam o maior consumo e incapacidade de atacar muitas entradas em simultneo. Na Figura 2-13 so apresentadas as arquitecturas que constituem as actuais portas lgicas da famlia 7400 HCT(High speed Complementary MOS Transstor logic compatible). O termo famlia, denota um conjunto de circuitos integrados que guardam entre si compatibilidade de interligao e semelhanas nas caractersticas e na arquitectura.
+5V +5V +5V

A
+5V

B S=A+B

S=A

A B

S=A.B

A B

S=A.B

A B

A B

A B

Figura 2-13

2.2 Implementao de um sistema digital utilizando Circuitos Integrados

2.2.1 Circuito Integrado Digital A tecnologia associada ao fabrico dos circuitos integrados (IC) digitais tem vindo a desenvolver-se desde o princpio da dcada de 60, possibilitando a implantao de um nmero cada vez maior de componentes activos (transstor) numa nica pastilha de silcio. Os fabricantes de componentes digitais pem disponvel no mercado, e sobe diversas formas de empacotamento, uma enorme variedade de ICs desempenhado as mais variadas funes. Dai o facto, de que o projecto e implementao de um sistema digital, tenha que obedecer a parmetros muito complexos e de vria ordem no diz respeito escolha da tecnologia a adoptar. Definem-se actualmente quatro escalas de integrao: SSI: (Small Scale Integration) Integrao em pequena escala envolvendo dezenas de transstores podendo envolver uma dezena de portas lgicas. MSI: (Medium Scale Integration) Integrao em mdia escala podendo integrar uma a duas centenas de portas lgicas. LSI: (Large Scale Integration) Integrao em larga escala podendo integrar milhares de transstores permitindo construir um sistema digital complexo por exemplo um microprocessador.
Arquitectura de Computadores
Jos Paraiso (Ver 1.1)

Pgina 2-10

VLSI: (Very Large Scale Integration) podendo integrar milhes de transstores. A minimizao do nmero de ICs que compem o sistema poder ser um critrio a seguir. Admitindo que o projecto que pretendemos realizar est desenhado com recurso a portas lgicas, vejamos ento como poderemos diminuir o nmero circuitos integrados para a sua implementao. No mercado esto disponveis circuitos integrados contendo uma grande variedade de portas lgicas e diversos empacotamentos. Na Figura 2-14 esto alguns exemplos de empacotamento. Embora estejam disponveis ICs contendo portas com mais de duas entradas, iremos utilizar na implementao dos vrios circuitos apenas portas lgicas de duas entradas por serem as mais vulgares.

Figura 2-14 Exemplo:

7400
1 2 3 4 5 6 7 GND VCC 14 13 12 11 10 9 8 1 2 3 4 5 6 7 GND

7402
VCC 14 13 12 11 10 9 8 1 2 3 4 5 6 7 GND

7404
VCC 14 13 12 11 10 9 8 1 2 3 4 5 6 7 GND

7408
VCC 14 13 12 11 10 9 8 1 2 3 4 5 6 7 GND

7432
VCC 14 13 12 11 10 9 8

Figura 2-15 A ttulo de exemplo, implementar a funo Figura 2-15.

A B C
1 1

usando os circuitos integrados referidos na

U2
3 1 2

U3
7404

U1
3

2 2 7408 3

U3
7404

7432 4

Figura 2-16 A implementao da Figura 2-16 mostra que seriam necessrios trs circuitos integrados, um de ANDs outro de ORs e ainda um de NOTs.

Arquitectura de Computadores
Jos Paraiso (Ver 1.1)

Pgina 2-11

A operao NAND tal como o NOR so funcionalmente completas, ou seja, com elas podemos implementar qualquer operao lgica. Veja-mos ento: como com um NAND ou um NOR podemos implementar um NOT como mostra a Figura 2-17.
+5V A A A A A A A A

Figura 2-17 Utilizando o teorema de DeMorgan podemos concluir o seguinte:

(NAND) (NOR) O que nos permite traduzir o circuito da Figura 2-17 no da Figura 2-18 e assim implementarmos a funo F apenas com um circuito integrado. Esta transformao realizada segundo o princpio de que: , ou seja, se negarmos um sinal duas vezes consecutivas, no alteramos o seu valor e desta forma tentamos gerar ORs com entradas negadas por serem equivalentes a NANDs e gerar ANDs de entradas negadas por serem equivalentes a NORs. Quando isto no possvel na totalidade, realizamos o NOT utilizando o NOR ou a NAND.
A B C F A B C
1 2 7400 4

U1
6 9 10

U1
3

U1
11

5 7400 7400

Figura 2-18

Arquitectura de Computadores
Jos Paraiso (Ver 1.1)

Pgina 2-12

2.2.2 Exerccios: Pretende-se construir o sistema para controlo de uma lmpada de iluminao de uma sala. A sala tem trs portas, estando associado a cada uma das portas um interruptor biestvel (que permanece activado ou desactivado). O sistema de controlo deve ter o seguinte comportamento: se todos os interruptores (A, B e C) estiverem desactivados (valor lgico zero) a lmpada deve estar apagada; Independentemente do estado em que se encontre cada um dos interruptores, se for alterado o estado de um qualquer interruptor, a lmpada deve acender caso esteja apagada, ou apagar caso esteja acesa. Este comportamento permite entrar ou sair por qualquer porta, e ter sempre possibilidade de no interruptor que lhe est associada, apagar ou acender a lmpada. Analisemos o comportamento do sistema numa tabela de verdade (Tabela 2-3), partindo da situao de A,B e C a zero que corresponde a lmpada apagada.
C BA 000 001 010 100 F 0 1 1 1 C BA 001 011 101 F 1 0 0 C BA 010 011 110 F 1 0 0 C BA 100 110 101 F 1 0 0 C BA 101 110 011 111 F 0 0 0 1 C BA 000 001 010 011 100 101 110 111 F 0 1 1 0 1 0 0 1

Tabela 2-3
A 0 C 1 1 0 0 1 B 1 0

Figura 2-19 Se utilizarmos o mapa de Karnaugh para obter uma expresso simplificada da funo como mostra a Figura 2-19, conclumos que esta no simplificvel, e que implicaria a unio de quatro termos mnimos. A esta funo denominaremos por ou exclusivo (XOR).

2.3 XOR (OR exclusivo)

O XOR tambm denominado por ou exclusivo e cujo smbolo e tabela de verdade est presente na Figura 2-20, apresenta propriedades muito interessantes, razo pela qual os fabricantes de semicondutores, puseram disponvel ICs contendo portas lgicas XOR. A funo definida da seguinte forma: verdadeira quando existe um nmero impar de entradas com o valor lgico 1. Para a configurao 000, a quantidade de entradas com o valor lgico 1 zero. Porque zero, por definio um nmero par, dai que a funo valha 0 quando todas as entradas tm o valor lgico zero.

Arquitectura de Computadores
Jos Paraiso (Ver 1.1)

Pgina 2-13

A B

F=A B=AB+AB

AB 00 01 10 11

F 0 1 1 0

Figura 2-20

Se

ento

As primeiras duas propriedades permitem concluir que a porta XOR pode ser encarada como programvel atravs de uma das entradas como mostra a Figura 2-21
A 0 F=A A 1 F=A

Figura 2-21 Outra propriedade importante do XOR e que nica, o facto de uma negao poder transitar de entrada ou para a sada como mostra a Figura 2-22.
A B F A B F A B F

Figura 2-22 As propriedades e tm na simplificao de funes atravs de mapas de Karnaugh algumas consequncias que podero ser exploradas no sentido de diminuir o nmero de ICs utilizados numa implementao. Tomemos como exemplo a seguinte funo:

A 0 C 0 1 1 1 1 1 0 B 0 1

Arquitectura de Computadores
Jos Paraiso (Ver 1.1)

Pgina 2-14

Esta funo expressa na forma AND-OR seria e na forma OR-AND seria . Qualquer uma das formas implicava para a implementao da funo, um nmero mais elevado de portas lgicas. Razo pela qual este mtodo utilizado com grande vantagem em certas circunstncias. Na

Figura 2-23 esto alguns exemplos da aplicao da funo XOR na simplificao de funes. Esta funo tambm utilizada em comunicaes digitais no sentido de determinar se a informao recebida foi afectada por rudo durante a transmisso. O mtodo consiste em acrescentar um bit informao a transmitir. Este bit denominado de bit de paridade horizontal o resultado do XOR entre todos os bits a transmitir permitindo detectar na recepo se durante a transmisso um qualquer bit sofreu, devido a rudo, alterao do seu valor. Exemplos:
A 0 C 0 1 1 1 0 B 0 1 C 0 1 1 0 A 0 0 B 1 1 C 0 1 1 1 A 1 1 B 1 0

A 0 0 C 1 0 1 1 0 1 0 0 1 0 B 1 1 0 D 1 1 0 C 1 0 0 0 1 1

A 0 1 0 1 B 1 0 1 D 0

Figura 2-23

Arquitectura de Computadores
Jos Paraiso (Ver 1.1)

Pgina 2-15

2.4 Exerccios do Captulo 2

[1] Dado o esquema da figura, obtenha uma expresso simplificada de F1 na forma OR-AND e implemente a funo, podendo utilizar exclusivamente portas NAND e NOR de duas entradas, no dispondo do complemento das variveis. [2] Dado o esquema da figura, obtenha uma expresso A simplificada de F2 na forma AND-OR e implemente a B funo F2, utilizando exclusivamente portas NOR de duas C entradas, no dispondo do complemento das variveis. [3] Dado o esquema da figura, obtenha uma expresso simplificada B de F3 na forma OR-AND e implemente a funo F3, utilizando C A exclusivamente portas NOR, XOR e NAND de duas entradas.
D A B C D A F1

F2

F3

[4] O projectista, ao testar o circuito da figura em laboratrio, constatou que ao estabelecer a configurao A . B . C . D = 0 a sada F4 ficava verdadeira quando, afinal, ele pretendia que fosse falsa. Caso se trate de um erro de projecto, corrija e implemente, utilizando exclusivamente portas NAND ou NOR de duas entradas, no dispondo do complemento das variveis.

D B C D C A

F4

[5] Dada a funo obtenha uma expresso simplificada de F5 na forma OR-AND e implemente F5 exclusivamente com portas NAND ou NOR de duas entradas sem dispor do complemento das variveis. [6] Dado a funo , obtenha uma expresso simplificada de F6 na forma AND-OR e implemente a funo F6, exclusivamente com portas NAND e XOR de duas entradas. [7] Dada a funo , obtenha uma expresso simplificada de F7 na forma OR-AND e implemente F7 exclusivamente com portas NAND e NOR de duas entradas sem dispor do complemento das variveis. Considere que F7(D,C,B,A) tem indiferenas (dont care) nos termos (3, 4, 6, 15). [8] Dada a funo , obtenha uma expresso

simplificada de F8 e implemente exclusivamente com portas NOR e NAND de duas entradas sem dispor do complemento das variveis.

Arquitectura de Computadores
Jos Paraiso (Ver 1.1)

Pgina 2-16

2.5 Solues:
[1] Comea-se por estabelecer as expresses em cada um dos A troos da esquerda para a direita obtendo-se:
B C D A A.B A.B.C+D F1 A+C+D

C+D

B C D A

F1

B C D A

F1

B C D A

F1

[2]
A B F2

[3]
A D B C F3

[4] Trata-se de um erro de projecto e a soluo :

C A B D B F4

[5]
D A B C F5

[6]
A B C D F6

[7]
C D C A B F7

Arquitectura de Computadores
Jos Paraiso (Ver 1.1)

Pgina 2-17

[8]
A C B A C F8

Arquitectura de Computadores
Jos Paraiso (Ver 1.1)

Pgina 2-18