271861

Diego Santos Greff
Tese Reticador Buck Trifsico Unidirecional PWM Isolado em Alta-Freqncia por nico Estgio
FLORIANPOLIS 2009
UNIVERSIDADE FEDERAL DE SANTA CATARINA CURSO DE PS-GRADUAO EM ENGENHARIA ELTRICA INSTITUTO DE ELETRNICA DE POTNCIA
Tese de Doutoramento
Reticador Buck Trifsico Unidirecional PWM Isolado em Alta-Freqncia por nico Estgio
Diego Santos Greff, M. Eng.

Proponente
Prof. Arnaldo Jos Perin, Dr. Ing.

Orientador
Florianpolis, Maro de 2009.
Reticador Buck Trifsico Unidirecional PWM Isolado em Alta-Freqncia por nico Estgio
Diego Santos Greff
Esta Dissertao foi julgada adequada para a obteno do ttulo de Doutor em Engenharia Eltrica, rea de Concentrao em Eletrnica de Potncia, e aprovada em sua forma nal pelo Programa de Ps-Graduao em Engenharia Eltrica da Universidade Federal de Santa Catarina.
Prof. Arnaldo Jos Perin, Dr. Ing. Orientador
Prof. Ktia Campos de Almeida, Ph.D. Coordenadora do Programa de Ps-Graduao em Engenharia Eltrica
Banca Examinadora:
Prof. Arnaldo Jos Perin, Dr. Ing. Presidente
Prof. Hlio Lees Hey, Dr.
Prof. Jos Luiz de Freitas Vieira, Dr.
Prof. Samir Ahmad Mussa, Dr.
Prof. Marcelo Lobo Heldwein, Dr. Sc.

ii
A minha esposa Patrcia aos nossos lhos Lyam e a recm chegada Yasmin Victoria . . .
iii
Aos meus pais Nelson e Maria Clara . . .
iv
AGRADECIMENTOS
A Deus e aos nossos mentores espirituais que mostram-nos desaos para que convertamos em oportunidades. A minha esposa Patrcia pelo amor e incentivo moral no desenvolvimento e concluso deste trabalho. Ao meu lho Lyam por ter aceitado os diversos momentos da minha ausncia. Aos meu pais Nelson e Maria Clara sempre incentivadores das minhas caminhadas nas cincias. Ao professor Arnaldo Jos Perin, por aceitar as conseqncias da orientao desta tese, meu mais sincero agradecimento por seu apoio e tolerncia. Ao professor Samir Ahmad Mussa pelas orientaes na implementao do prottipo e pelo chimarro. Ao professor Ivo Barbi por ter sido mentor intelectual at parte da caminhada deste trabalho e pela oportunidade de ter trabalhado com uma das personalidades responsveis pelo crescimento da eletrnica de potncia brasileira. Ao professor Ricardo Nederson do Prado pela amizade, pela inspirao e incentivo desde os tempos da iniciao cientca. Ao professor Hlio Lees Hey pelo exemplo prossional e moral. Aos camaradas: o gacho Mauro Peraa pelas discusses scio-polticas; ao mineiro e libriano Aniel Morais pelas discusses tcnicas; ao peruano Hugo Estofanero pela intercmbio cultural e ao Rodrigo Silva pela dedicao. A estes poucos minha gratido e memorvel amizade. As colegas de breves mas marcantes conversas de corredor: Carlos Illa Font, o Gacho; Srgio Vidal; Kefas Damsio; Kleber Souza; Edward Fuentealba; As colegas de Whirlpool Luciano Nothen e Itamar Loss pelo incentivo e conselho: "termina logo esta tese ...". Ao CNPq que sempre que fomentou minhas oportunidades na cincia e na academia, e que nenhum desgoverno venha a censurar instituio to nobre.
Resumo da Tese apresentada UFSC como parte dos requisitos necessrios para obteno do grau de Doutor em Engenharia Eltrica.
Reticador Buck Trifsico Unidirecional PWM Isolado em Alta-Freqncia por nico Estgio Diego Santos Greff
Maro/2009
Orientador: Prof. Arnaldo Jos Perin, Dr. Ing. rea de Concentrao: Eletrnica de Potncia Palavras-chave: Reticadores Trifsicos, PWM, Correo do Fator de Potncia, Isolao em Alta-Frequncia Nmero de Pginas: xxx + 190 Descreve-se uma nova topologia de conversor CA-CC trifsico isolado em alta-frequncia por nico estgio de potncia. O novo conversor constitudo de um reticador Buck unidirecional trifsico associado a um transformador forward/yback com desmagnetizao na carga. Para a explorao da nova topologia foram realizados estudos sobre reticadores Buck, algumas tcnicas populares de modulao SPWM escalar, uma tcnica clssica de ltragem das harmnicas das correntes de entrada e uma tcnica de modelagem por espao-de-estados e controle contnuo do reticador Buck em sistema de coordenadas dq obtidas por transformao de Clarke/Park. Para a obteno da isolao em alta-frequncia sem conversores adicionais foram estudados os princpios de operao do conversor forward/yback em modo de conduo descontnuo para posterior integrao do transformador ao reticador trifsico. Os conhecimentos obtidos foram concentrados no reticador Buck trifsico isolado em altafrequncia onde foram exploradas a modulao da ponte reticadora, os estados de operao associados ao transformador e a desmagnetizao na carga. Ainda, foram obtidos os modelos em espao-de-estados em coordenadas dq para o reticador Buck com transformador e projetados compensadores PI contnuos para o controle pela tenso na carga. Para a comprovao do conceito da topologia proposta foi projetado e implementado um prottipo de 2, 5 kW para conexo em rede trifsica sem neutro de 220 V e tenso de 48 V para a carga regulada por circuito controlador digital baseado na arquitetura de baixo custo dsPIC.
vi
Abstract of Thesis presented to UFSC as a partial fulllment of the requirements for the degree of Doctor in Electrical Engineering.
A Three-Phase PWM Buck Rectier with Single-Stage High-Frequency Isolation Diego Santos Greff
March/2009
Advisor: Prof. Arnaldo Jos Perin, Dr. Ing. Area of Concentration: Power Electronics Key words: Three-Phase Rectiers, Power-Factor Correction, High-frequency Isolation Number of Pages: xxx + 190
This work presents a new topology for an AC-DC three-phase converter with single-stage high-frequency isolation. The new converter is composed of an unidirectional three-phase Buck rectier and a forward/yback transformer with demagnetization through the load. The study of Buck rectiers principles has been performed as a basis to develop the new topology. The scalar SPWM modulation techniques, the classic design of lters to input currents and a state-space modeling technique at dq components to design the feedback control for a Buck rectier have been studied. The forward/yback converter operating at discontinuous conduction mode has been studied to allow a high-frequency isolation to the Buck rectier without the cascade of extra switched converters. The three-phase Buck rectier with high-frequency isolation has been analyzed regarding pulse width modulation, operational states and requirements for demagnetization through the load. Moreover, the state-space models at dq components have been derived and standard PI regulators have been designed to control the proposed rectier. The validation of the proposed topology has been performed on an experimental prototype with the following specication 220 V three-wires mains source and 2.5 kW at 48 V output regulated by a digital control based on dsPIC low cost architecture.
vii
Simbologia
1. Smbolos adotados nos equacionamentos.

Smbolo C D G i(t ) I L M m(t ) n P Q R s t v(t ) V K e Descrio capacitncia diodo funo de transferncia corrente instantnea valor mdio de corrente indutncia ndice de modulao funo modulante instantnea nmero de espiras potncia ativa potncia reativa resistncia varivel Laplaciana tempo tenso instantnea valor mdio de tenso ganho frequncia angular estado ondulao Unidade F
A A H
esp W VA j rad s s V V
rad s
viii
2. ndices e sub-ndices.
Smbolo a, b, c ou abc a c ci cio cl d , q, o ou dqo d dmag ef f i m M mag o p pk q re f s s sb se T v z Descrio fases da rede trifsica e braos da ponte reticadora amostragem corte referente ao compensador da corrente de entrada referente ao compensador da corrente de carga referente ao grampeador (clamp) coordenadas estacionrias coordenada direta desmagnetizante valor ecaz ltro corrente mnimo mximo magnetizante referente a carga ou ao lado da carga ou coordenada zero primrio valor de pico coordenada de quadratura referncia srie ou comutao ou entrada da ponte reticadora ou secundrio freqncia no domnio contnuo referente ao Snubber srie equivalente triangular ou perodo tenso freqncia no domnio discreto
3. Acrnimos e abreviaturas.
Abreviatura A/D CA CC FAA FTLA PWM RTBB RTUB RTUBI THD UPS Y ZOH Descrio Analgico-Digital Corrente Alternada Corrente Contnua Filtro Anti-Aliasing Funo de Transferncia de Lao Aberto Modulao por Largura de Pulso (Pulse Width Modulation) Reticador Trifsico Bidirecional tipo Buck Reticador Trifsico Unidirecional tipo Buck Reticador Trifsico Unidirecional tipo Buck Isolado Distoro Harmnica Total (Total Harmonic Distortion) Fonte Ininterrupta de Energia (Uninterruptible Power Supply) Conexo em Estrela Conexo em Tringulo Retentor de Ordem Zero
ix
4. Convenes.
Forma x x X x(t )
dt 4 dx
xdt [X ]
Descrio pequena perturbao alternada na varivel x varivel x desacoplada maisculas: valor de pico ou mdio valor instantneo derivada integral matriz
Sumrio
1 Introduo Geral 1.1 Introduo . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1.1.1 1.1.2 1.1.3 1.1.4 1.1.5 1.2 Reticador Trifsico No-Controlado . . . . . . . . . . . . . . . . . . . . . Reticadores Trifsicos PWM . . . . . . . . . . . . . . . . . . . . . . . . . Princpios Fundamentais do Reticador PWM Tipo Buck . . . . . . . . . . . Topologias de Reticadores PWM Tipo Buck . . . . . . . . . . . . . . . . . Reticadores PWM Tipo Buck Isolados . . . . . . . . . . . . . . . . . . . .
1 1 2 4 4 6 7 9 11 11 11 11 16 20 25 25 27 29 33 34
Objetivo e Composio do Trabalho . . . . . . . . . . . . . . . . . . . . . . . . . .
2 Modulao Escalar e Filtro de Entrada 2.1 2.2 Introduo . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Estratgias de Modulao Escalar . . . . . . . . . . . . . . . . . . . . . . . . . . . 2.2.1 2.2.2 2.2.3 2.3 Estratgia de Modulao SPWM Simplicada . . . . . . . . . . . . . . . . . Estratgia SPWM Contnua . . . . . . . . . . . . . . . . . . . . . . . . . . Estratgia SPWM por Estados Contguos . . . . . . . . . . . . . . . . . . .
Estratgia de Modulao Escalar para Reticador Unidirecional Tipo Buck . . . . . 2.3.1 2.3.2 Estratgia SPWM Contnua . . . . . . . . . . . . . . . . . . . . . . . . . . Estratgia SPWM de Trs Nveis . . . . . . . . . . . . . . . . . . . . . . . .
2.4 2.5
Filtro de Entrada . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Resultados de Simulao . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2.5.1 Modulao SPWM . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . xi
2.5.2 2.5.3 2.6
Modulao SPWM Contnua . . . . . . . . . . . . . . . . . . . . . . . . . . Modulao SPWM por Estados Contguos . . . . . . . . . . . . . . . . . .
35 35 38 39 39 39 41 45 47 49 49 52 53 53
Concluses . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3 Modelagem e Controle 3.1 3.2 3.3 Introduo . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Ganho Esttico . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Modelo do Conversor a Partir da Entrada (CA) . . . . . . . . . . . . . . . . . . . . 3.3.1 3.3.2 3.4 Modelo do Conversor a Partir da Entrada em Regime Permanente . . . . . . Obteno da Funo de Transferncia do Conversor a Partir da Entrada . . .
Modelo do Conversor a Partir da Sada (CC) . . . . . . . . . . . . . . . . . . . . . . 3.4.1 3.4.2 Modelo do Conversor a Partir da Sada para um Filtro L . . . . . . . . . . . Modelo do Conversor a Partir da Sada para um Filtro LC . . . . . . . . . .
3.5
Controle do Reticador Trifsico PWM Bidirecional tipo Buck . . . . . . . . . . . . 3.5.1 3.5.2 Controle das Correntes de Entrada a partir do Modelo CA . . . . . . . . . . Resultados da Simulao do Controle das Correntes de Entrada a partir do Modelo CA . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3.5.3 3.5.4 Controle da Corrente na Carga a partir do Modelo CC . . . . . . . . . . . . Resultados da Simulao do Controle da Corrente na Carga a partir do Modelo CC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
58 68
70 72 75 75 75 78 80 80 83
3.6
Concluses . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4 Reticador Trifsico tipo Buck Isolado por nico Estgio 4.1 4.2 4.3 4.4 Introduo . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Princpios Operacionais e Modulao . . . . . . . . . . . . . . . . . . . . . . . . . Etapas de Operao . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Modelagem por Espao de estados . . . . . . . . . . . . . . . . . . . . . . . . . . . 4.4.1 4.4.2 Modelo da Entrada CA . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Modelo da Sada CC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . xii
4.5 4.6
Proposta de Projeto de Potncia . . . . . . . . . . . . . . . . . . . . . . . . . . . . Controle . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4.6.1 Controle Continuo . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
84 85 86 93 96 99 99 99
4.7 4.8
Resultados de Simulao . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Concluses . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5 Projeto e Implementao de um Reticador Buck Trifsico Isolado 5.1 5.2 Introduo . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Dimensionamento do Estgio de Potncia . . . . . . . . . . . . . . . . . . . . . . . 5.2.1 5.2.2 5.2.3 5.2.4 5.2.5 5.3
Clculos Preliminares de Operao . . . . . . . . . . . . . . . . . . . . . . 100 Clculos das Principais Correntes . . . . . . . . . . . . . . . . . . . . . . . 101 Dimensionamento dos Interruptores . . . . . . . . . . . . . . . . . . . . . . 101 Dimensionamento dos Diodos da Ponte Reticadora Trifsica . . . . . . . . 102 Dimensionamento dos Diodos do Secundrio . . . . . . . . . . . . . . . . . 103
Condicionamento de Sinais e Circuitos Auxiliares . . . . . . . . . . . . . . . . . . . 105 5.3.1 5.3.2 5.3.3 5.3.4 5.3.5 5.3.6 5.3.7 Filtros Anti-Aliasing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 105 Amostragem das Correntes de Entrada . . . . . . . . . . . . . . . . . . . . . 105 Amostragem da Tenso de Sada . . . . . . . . . . . . . . . . . . . . . . . . 106 Amostragem da Tenso de Sincronismo . . . . . . . . . . . . . . . . . . . . 106 Processamento Microcontrolado . . . . . . . . . . . . . . . . . . . . . . . . 107 Circuitos de Comando e Protees . . . . . . . . . . . . . . . . . . . . . . . 107 Circuitos de Proteo . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 108
5.4
Controle Discreto: Projeto e Implementao . . . . . . . . . . . . . . . . . . . . . . 109 5.4.1 5.4.2 5.4.3 5.4.4 5.4.5 Consideraes sobre o Controle Discreto . . . . . . . . . . . . . . . . . . . 109 Discretizao dos Modelos . . . . . . . . . . . . . . . . . . . . . . . . . . . 112 Malha de Controle Discreto da Corrente . . . . . . . . . . . . . . . . . . . . 113 Malha de Controle Discreto da Tenso . . . . . . . . . . . . . . . . . . . . . 114 Simulao Discreta e Resultados . . . . . . . . . . . . . . . . . . . . . . . . 115
5.5 5.6
Resultados Experimentais . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 123 Concluses . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 127 xiii
6 Concluses A Diagramas Esquemticos das Simulaes B Rotinas de Clculo dos Compensadores
129 133 141
B.1 Compensador de Corrente de Entrada do Captulo 3 . . . . . . . . . . . . . . . . . . 142 B.2 Compensador de Corrente de Carga do Captulo 3 . . . . . . . . . . . . . . . . . . . 143 B.3 Compensador Contnuo da Corrente de Entrada do Captulo 5 . . . . . . . . . . . . 144 B.4 Compensador Contnuo da Tenso de Carga do Captulo 5 . . . . . . . . . . . . . . 146 B.5 Compensador Discreto da Corrente de Entrada do Captulo 6 . . . . . . . . . . . . . 148 B.6 Compensador Discreto da Tenso de Carga do Captulo 6 . . . . . . . . . . . . . . . 151 C Projeto do Estgio de Potncia e Clculo dos Esforos D Conversor Forward/Flyback 157 173
D.1 Introduo . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 173 D.2 Anlise Qualitativa . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 173 D.2.1 Primeira Etapa de Operao: . . . . . . . . . . . . . . . . . . . . . . . . . . 173 D.2.2 Segunda Etapa de Operao: . . . . . . . . . . . . . . . . . . . . . . . . . . 174 D.2.3 Terceira Etapa de Operao: . . . . . . . . . . . . . . . . . . . . . . . . . . 174 D.3 Anlise Quantitativa . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 174 D.3.1 Anlise Quantitativa por Etapas de Operao: . . . . . . . . . . . . . . . . . 175 D.4 Equaes Relevantes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 177 D.4.1 Anlise da Ondulao da Corrente no Indutor Lo : . . . . . . . . . . . . . . . 177 D.4.2 Anlise da Corrente Desmagnetizante: . . . . . . . . . . . . . . . . . . . . . 179 D.4.3 Anlise da Ondulao da Tenso no Capacitor Co : . . . . . . . . . . . . . . 180 D.4.4 Valores de Pico de Tenso e de Corrente nos Semicondutores . . . . . . . . . 181 D.5 Modelagem por Espao de Estados . . . . . . . . . . . . . . . . . . . . . . . . . . . 181 D.6 Modelo Equivalente do Circuito CA . . . . . . . . . . . . . . . . . . . . . . . . . . 182 D.7 Concluses . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 185 xiv
Lista de Figuras
1.1 1.2 1.3 1.4 1.5 1.6 1.7 1.8 1.9 Unidade reticadora trifsica. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Unidade reticadora de estgio nico. . . . . . . . . . . . . . . . . . . . . . . . . . Reticador trifsico no-controlado. . . . . . . . . . . . . . . . . . . . . . . . . . . Formas de onda para a Ponte de Graetz. . . . . . . . . . . . . . . . . . . . . . . . . Ciclo de operao angular. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Reticador trifsico tipo Buck. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Reticador trifsico tipo Boost. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Interruptores: (a) bidirecional em corrente; (b) unidirecional em corrente. . . . . . . Reticador trifsico tipo Buck. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2 2 3 3 3 4 5 5 6 7 7 7 8
1.10 Reticador trifsico tipo Buck com diodo de roda-livre. . . . . . . . . . . . . . . . . 1.11 Reticador trifsico unidirecional tipo Buck. . . . . . . . . . . . . . . . . . . . . . . 1.12 Reticador trifsico unidirecional tipo Buck com neutro. . . . . . . . . . . . . . . . 1.13 Reticador trifsico PWM ZVS. . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2.1 2.2 2.3 2.4 2.5 2.6
Seqncia fundamental de modulao. . . . . . . . . . . . . . . . . . . . . . . . . . Reticador trifsico tipo Buck simplicado. . . . . . . . . . . . . . . . . . . . . . . Estados de operao entre 0 e 60 . . . . . . . . . . . . . . . . . . . . . . . . . . . . Estados de operao para um perodo de rede. . . . . . . . . . . . . . . . . . . . . . Modulador SPWM de dois nveis. . . . . . . . . . . . . . . . . . . . . . . . . . . . Lgica de comando por interruptores ideais. . . . . . . . . . . . . . . . . . . . . . . xv
12 13 14 15 16 16
2.7
Formas de onda em ordem descendente: (a) mdulo da moduladora e triangular; (b) sinal modulado; (c) mdulo da moduladora e triangular; (d) sinal modulado complementar; (e) sinal de comando S1; (f) sinal de comando S4; (g) funo de chaveamento do brao a, Sa; (h) tenso reticada. . . . . . . . . . . . . . . . . . . . . . . . . . . 17 18 18 19
2.8 2.9
Modulador SPWM de dois nveis. . . . . . . . . . . . . . . . . . . . . . . . . . . . Lgica de comando por interruptores ideais. . . . . . . . . . . . . . . . . . . . . . .
2.10 Lgica de comando em portas lgicas. . . . . . . . . . . . . . . . . . . . . . . . . . 2.11 Formas de onda em ordem descendente: (a) sinais das moduladoras e sinal da portadora triangular; (b) sinal modulado do brao a; (c) complemento do sinal modulado do brao b; (d) complemento do sinal modulado do brao c; (e) sinal de comando S1; (f) sinal de comando S4; (g) funo de chaveamento do brao a, Sa; (h) tenso reticada. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2.12 Transio dos estados envolvidos ente 0 e 120 . . . . . . . . . . . . . . . . . . . . 2.13 Diagrama angular de transio de estados, onde 1 6 so os estados e D, E , F so os estados contguos ou nulos. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2.14 Diagrama de blocos: transformaes, modulao e lgica. . . . . . . . . . . . . . . 2.15 Transformao de desacoplamento. . . . . . . . . . . . . . . . . . . . . . . . . . . . 2.16 Modulador SPWM. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2.17 Transformao de dois para trs nveis. . . . . . . . . . . . . . . . . . . . . . . . . . 2.18 Lgica de identicao de estados. . . . . . . . . . . . . . . . . . . . . . . . . . . . 2.19 Lgica de comando para S1 e S4. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2.20 Formas de onda da transformao de nveis. . . . . . . . . . . . . . . . . . . . . . . 2.21 Formas de onda tericas. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2.22 Etapas de Operao entre 30o e 90o . . . . . . . . . . . . . . . . . . . . . . . . . .
19 21
22 22 23 23 23 24 24 25 25 27 28 29 30 31 32 33
2.23 Formas de onda da modulao. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2.24 Conjunto de estados entre 0 e 120 para RTUB com DRL . . . . . . . . . . . . . . . 2.25 Diagrama para a componente fundamental. . . . . . . . . . . . . . . . . . . . . . . 2.26 Diagrama para as componentes harmnicas. . . . . . . . . . . . . . . . . . . . . . . 2.27 Diagrama fasorial para o ltro de entrada. . . . . . . . . . . . . . . . . . . . . . . . 2.28 Fluxograma de desenvolvimento do ltro de entrada . . . . . . . . . . . . . . . . . . xvi
2.29 Diagrama de Bode para o ltro de entrada. . . . . . . . . . . . . . . . . . . . . . . . 2.30 Plano de defasagem. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2.31 Tenso de fase e corrente de linha na entrada. . . . . . . . . . . . . . . . . . . . . . 2.32 Tenso sobre C f e tenso de fase de entrada. . . . . . . . . . . . . . . . . . . . . . . 2.33 Corrente de linha no-ltrada isa . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2.34 Tenso reticada Vo aplicada na carga. . . . . . . . . . . . . . . . . . . . . . . . . . 2.35 Tenso de fase e corrente de linha na entrada. . . . . . . . . . . . . . . . . . . . . . 2.36 Tenso sobre o C f e tenso de fase de entrada. . . . . . . . . . . . . . . . . . . . . . 2.37 Corrente de linha no-ltrada isa . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2.38 Tenso reticada Vo aplicada carga. . . . . . . . . . . . . . . . . . . . . . . . . . . 2.39 Tenso de fase e corrente de linha na entrada. . . . . . . . . . . . . . . . . . . . . . 2.40 Tenso sobre C f e tenso de fase de entrada. . . . . . . . . . . . . . . . . . . . . . . 2.41 Corrente de linha no-ltrada isa . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2.42 Tenso reticada Vo aplicada carga. . . . . . . . . . . . . . . . . . . . . . . . . . . 3.1 3.2 3.3 3.4 3.5 3.6 3.7 3.8 3.9 Circuito ideal do reticador Buck. . . . . . . . . . . . . . . . . . . . . . . . . . . . Circuito equivalente da entrada. . . . . . . . . . . . . . . . . . . . . . . . . . . . . Circuito equivalente para sequncia dq0. . . . . . . . . . . . . . . . . . . . . . . . . Diagrama de blocos do reticador Buck em coordenadas dqo. . . . . . . . . . . . . Circuito equivalente da sada CC com ltro L. . . . . . . . . . . . . . . . . . . . . . Circuito equivalente da sada CC com ltro LC. . . . . . . . . . . . . . . . . . . . . Diagrama de blocos da corrente de carga obtida em coordenadas dq0. . . . . . . . . Diagrama simplicado do RTBB em malha fechada pela corrente. . . . . . . . . . . Diagrama de blocos completo das malhas de controle. . . . . . . . . . . . . . . . . .
34 34 35 35 36 36 36 36 37 37 37 37 37 37 40 42 45 46 49 52 53 54 54 55
3.10 Diagrama de Bode de magnitude e de fase para um RTBB em malha aberta. . . . . . 3.11 Diagrama de Bode de magnitude e de fase para um RTBB em malha aberta com os ganhos Ki e KPW M . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3.12 Compensador PID. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . xvii
56 56
3.13 Representao por diagrama de blocos da malha de controle da corrente direta e de quadratura. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3.14 Mapa do lugar das razes e Diagramas de Bode da FTLA do conversor. . . . . . . . . 3.15 Resposta do sistema ao degrau unitrio. . . . . . . . . . . . . . . . . . . . . . . . . 3.16 Diagrama de blocos do Simulink para malha de corrente. . . . . . . . . . . . . . . . 3.17 Diagrama de blocos do bloco malha de corrente. . . . . . . . . . . . . . . . . . . . . 3.18 Diagrama usado no programa PSIM para a simulao da malha fechada em corrente. 3.19 Corrente de linha em regime permanente. . . . . . . . . . . . . . . . . . . . . . . . 3.20 Tenso de fase e corrente de linha. . . . . . . . . . . . . . . . . . . . . . . . . . . . 3.21 Correntes id (t ) e iq (t ). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3.22 Diagrama de blocos usado no programa Simulink para o degrau em Idre f . . . . . . . 3.23 Diagrama usado no programa PSIM para o degrau em Idre f . . . . . . . . . . . . . . . 3.24 Corrente de linha para um degrau em Idre f . . . . . . . . . . . . . . . . . . . . . . . . 3.25 Tenso de fase e corrente de linha para um degrau em Idre f . . . . . . . . . . . . . . . 3.26 Corrente id (t ) e iq (t ) para um degrau em Idre f . . . . . . . . . . . . . . . . . . . . . . 3.27 Diagrama de blocos usado no programa Simulink para o degrau em Iqre f . . . . . . . 3.28 Esquemtico usado no programa PSIM para o degrau em Iqre f . . . . . . . . . . . . . 3.29 Corrente de entrada. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3.30 Corrente id (t ) e iq (t ) para um degrau em Iqre f . . . . . . . . . . . . . . . . . . . . . . 3.31 Tenso de fase e corrente de linha na entrada. . . . . . . . . . . . . . . . . . . . . . 3.32 Tenso e corrente no capacitor do ltro de entrada. . . . . . . . . . . . . . . . . . . 3.33 Corrente direta e de quadratura. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3.34 Tenso na carga. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3.35 Mapa do lugar geomtrico das razes e diagrama de Bode de magnitude e de fase para o lado da carga em malha aberta. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3.36 Compensador de dois plos e um zero. . . . . . . . . . . . . . . . . . . . . . . . . . 3.37 Mapa do lugar geomtrico das razes e diagramas de Bode de magnitude e de fase para a FTLA. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . xviii 69 68 69 57 58 58 59 60 60 61 61 62 62 63 63 64 64 65 65 65 66 66 66 66 67
3.38 Resposta ao degrau unitrio para FTLA da corrente na carga. . . . . . . . . . . . . . 3.39 Diagrama de blocos do RTBB em malha fechada por corrente. . . . . . . . . . . . . 3.40 Diagrama de blocos das equaes da corrente de carga. . . . . . . . . . . . . . . . . 3.41 Resposta ao degrau na carga para o conversor utilizando o programa Simulink. . . . 3.42 Tenso de fase e corrente de linha em programa PSIM . . . . . . . . . . . . . . . . . 3.43 Corrente de linha em programa PSIM . . . . . . . . . . . . . . . . . . . . . . . . . . 3.44 Tenso de fase e Corrente no capacitor do ltro de entrada. . . . . . . . . . . . . . . 3.45 Corrente direta e de quadratura com a variao da carga. . . . . . . . . . . . . . . . 3.46 Corrente na carga para um degrau de +40% em Ro. . . . . . . . . . . . . . . . . . . 3.47 Tenso na carga para um degrau de +40% em Ro. . . . . . . . . . . . . . . . . . . . 4.1 4.2 4.3 4.4 4.5 4.6 4.7 4.8 Reticador trifsico unidirecional Buck isolado. . . . . . . . . . . . . . . . . . . . . Formas de onda da modulao. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Diagrama de espao de estado vetorial . . . . . . . . . . . . . . . . . . . . . . . . . Primeira etapa de operao, estado 1. . . . . . . . . . . . . . . . . . . . . . . . . . . Segunda etapa de operao, estado nulo em desmagnetizao. . . . . . . . . . . . . Terceira etapa de operao, estado nulo em roda-livre. . . . . . . . . . . . . . . . . . Quarta etapa de operao, estado 2. . . . . . . . . . . . . . . . . . . . . . . . . . . . Formas de onda tericas: (a) corrente magnetizante; (b) corrente nos interruptores; (c) corrente no diodo DRL ; (d) corrente no diodo Dd ; (e) corrente no indutor Lo ; (f) tenso no primrio do transformador; (g) tenso nos interruptores; (h) tenso no diodo Ds ; (i) tenso no diodo DRL ; (j) tenso no diodo Dd . . . . . . . . . . . . . . . . . . . 4.9 Circuito equivalente por fase. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
70 70 71 71 72 72 72 72 73 73 76 77 78 79 79 80 80
81 81 83 86 86 87
4.10 Circuito equivalente da carga. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4.11 Diagrama do controle pela malha de tenso. . . . . . . . . . . . . . . . . . . . . . . 4.12 Diagrama de bloco das malhas de controle. . . . . . . . . . . . . . . . . . . . . . . 4.13 Lugar da razes e diagramas de bode do reticador em malha aberta. . . . . . . . . . 4.14 Lugar da razes e diagramas de bode da FTLA do reticador para malha fechada pelas correntes. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . xix
89
4.15 Resposta ao degrau para malha fechada pelas correntes. . . . . . . . . . . . . . . . . 4.16 Compensador de corrente analogico. . . . . . . . . . . . . . . . . . . . . . . . . . . 4.17 Mapa do lugar geomtrico das razes e diagramas de Bode de magnitude e de fase da FT MA da tenso de sada. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4.18 Mapa do lugar geomtrico das razes e diagramas de Bode de magnitude e de fase da FT LA da tenso de sada. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4.19 Resposta ao degrau unitrio da FT LA da tenso de sada. . . . . . . . . . . . . . . . 4.20 Tenso de fase e corrente de linha na entrada. . . . . . . . . . . . . . . . . . . . . . 4.21 Correntes de linha na entrada. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4.22 Tenso e corrente sobre C f . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4.23 Corrente direta e de quadratura. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4.24 Moduladora direta md e de quadratura mq . . . . . . . . . . . . . . . . . . . . . . . . 4.25 Moduladoras trifsicas ma , mb e mc . . . . . . . . . . . . . . . . . . . . . . . . . . . 4.26 Tenso sobre os diodos. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4.27 Corrente nos diodos do secundrio. . . . . . . . . . . . . . . . . . . . . . . . . . . . 4.28 Tenso na carga. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4.29 Corrente na carga . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4.30 Tenso no interruptor. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4.31 Tenso no interruptor em alta-freqncia. . . . . . . . . . . . . . . . . . . . . . . . 4.32 Tenso no enrolamento primrio. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4.33 THD de corrente. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5.1 5.2 5.3 5.4 5.5 5.6
89 90
92
92 93 94 94 94 94 95 95 95 95 96 96 96 96 97 97
Circuito de amostragem e condicionamento das correntes de entrada. . . . . . . . . . 106 Circuito de amostragem e condicionamento da tenso de sada. . . . . . . . . . . . . 106 Circuito de amostragem e condicionamento da tenso de sincronismo. . . . . . . . . 107 Circuito do microcontrolador e dos buffers. . . . . . . . . . . . . . . . . . . . . . . 107 Circuitos de proteo. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 108 Tenso e corrente no interruptor em comutao. . . . . . . . . . . . . . . . . . . . . 109 xx
5.7 5.8 5.9
Tenso e corrente no interruptor com snubber. . . . . . . . . . . . . . . . . . . . . . 109 Tenso nos diodos do secundrio em comutao. . . . . . . . . . . . . . . . . . . . 109 Tenso nos diodos do secundrio com grampo. . . . . . . . . . . . . . . . . . . . . 109
5.10 Diagrama de blocos da implementao para o controle digital. . . . . . . . . . . . . 110 5.11 Representao do S/H . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 111 5.12 Representao do PWM no dsPIC. . . . . . . . . . . . . . . . . . . . . . . . . . . . 112 5.13 Diagrama de blocos das malhas de controle. . . . . . . . . . . . . . . . . . . . . . . 113 5.14 Mapa do lugar geomtrico das razes e diagramas de Bode de magnitude e de fase da FT LA discreta da corrente de entrada. . . . . . . . . . . . . . . . . . . . . . . . . . 114 5.15 Detalhe do crculo unitrio do mapa do lugar das razes. . . . . . . . . . . . . . . . . 114 5.16 Resposta ao degrau da FT LA discreta da corrente de entrada. . . . . . . . . . . . . . 115 5.17 Diagrama de blocos das malhas de controle. . . . . . . . . . . . . . . . . . . . . . . 115 5.18 Mapa do lugar geomtrico das razes e diagramas de Bode de magnitude e fase da FT LA discreta da tenso de sada. . . . . . . . . . . . . . . . . . . . . . . . . . . . 116 5.19 Resposta ao degrau da FT LA discreta da tenso de sada. . . . . . . . . . . . . . . . 116 5.20 Blocos de condicionamento do sinal de corrente. . . . . . . . . . . . . . . . . . . . 117 5.21 Blocos dos compensadores de corrente e das transformadas. . . . . . . . . . . . . . 117 5.22 Blocos da Transformada dq. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 118 5.23 Blocos do compensador de corrente. . . . . . . . . . . . . . . . . . . . . . . . . . . 118 5.24 Blocos do modulador PWM. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 119 5.25 Blocos do condicionamento da tenso na carga e compensador de tenso. . . . . . . 120 5.26 Tenso e corrente na entrada. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 120 5.27 Correntes de entrada. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 120 5.28 Corrente na fase a em base numrica de 16bits. . . . . . . . . . . . . . . . . . . . . 121 5.29 Corrente direta e em quadratura na base Q15. . . . . . . . . . . . . . . . . . . . . . 121 5.30 Moduladora direta e em quadratura na base Q15. . . . . . . . . . . . . . . . . . . . 121 5.31 Moduladora da fase a em base Q15. . . . . . . . . . . . . . . . . . . . . . . . . . . 121 5.32 Tenso de sada com transitrio de partida. . . . . . . . . . . . . . . . . . . . . . . . 122 xxi
5.33 Tenso de sada com degrau na carga. . . . . . . . . . . . . . . . . . . . . . . . . . 122 5.34 Tenso e corrente de sada com degrau na carga. . . . . . . . . . . . . . . . . . . . . 122 5.35 Tenso de referncia e corrente de linha para o reticador a plena carga. . . . . . . . 123 5.36 Correntes de linha para o reticador a plena carga. . . . . . . . . . . . . . . . . . . . 123 5.37 Tenso e corrente em um dos capacitores C f . . . . . . . . . . . . . . . . . . . . . . 124 5.38 Entrada e sada para 63% de carga. . . . . . . . . . . . . . . . . . . . . . . . . . . . 124 5.39 Tenso e corrente no interruptor. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 124 5.40 Tenso e correntes no interruptor em alta-freqncia. . . . . . . . . . . . . . . . . . 124 5.41 Detalhe da comutao em um interruptor. . . . . . . . . . . . . . . . . . . . . . . . 125 5.42 Tenso e corrente no secundrio e corrente desmagnetizante em baixa freqncia. . . 125 5.43 Tenso e corrente no secundrio e corrente desmagnetizante em alta freqncia. . . . 125 5.44 Tenso e corrente no secundrio e corrente desmagnetizante para 48% da carga. . . . 126 5.45 Tenso e corrente na carga. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 126 5.46 Tenso e corrente na carga para a partida do reticador. . . . . . . . . . . . . . . . . 126 5.47 Anlise da qualidade da potncia. . . . . . . . . . . . . . . . . . . . . . . . . . . . 127 5.48 Ecincia do prottipo em funo da potncia na carga. . . . . . . . . . . . . . . . . 127 5.49 Vista da entrada CA do prottipo. . . . . . . . . . . . . . . . . . . . . . . . . . . . 127 5.50 Vista da sada CC do prottipo. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 127 5.51 Detalhe de placa de processamento e controle do prottipo. . . . . . . . . . . . . . . 128 A.1 Esquemtico da simulao SPWM. . . . . . . . . . . . . . . . . . . . . . . . . . . . 134 A.2 Esquemtico da simulao SPWM Tenti. . . . . . . . . . . . . . . . . . . . . . . . . 135 A.3 Esquemtico da simulao SPWM Trs Nveis. . . . . . . . . . . . . . . . . . . . . 136 A.4 Esquemtico da simulao RTUBI com controle contnuo. . . . . . . . . . . . . . . 137 A.5 Esquemtico da simulao do RTUBI com controle discreto. . . . . . . . . . . . . . 138 A.6 Esquemtico da simulao do RTUBI em Orcad. . . . . . . . . . . . . . . . . . . . 139 D.1 Conversor forward/yback. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 174 xxii
D.2 Etapas de operao do conversor forward/yback. . . . . . . . . . . . . . . . . . . . 175 D.3 Em ordem descendente as formas-de-onda para a operao do conversor forward/yback: (a) corrente magnetizante; (b) corrente no diodo D p ; (c) corrente no diodo roda-livre; (d) corrente no diodo Ds ; (e) corrente no indutor Lo ; (f) tenso no interruptor. . . . . 177 D.4 Corrente no indutor Lo . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 178 D.5 Corrente desmagnetizante. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 179 D.6 Corrente no capacitor Co . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 180 D.7 Circuito equivalente em pequenos sinais para o conversor forward/yback. . . . . . . 184 D.8 Modelo parcial de pequenos sinais do conversor forward/yback. . . . . . . . . . . . 184 D.9 Diagrama de Bode de Magnitude para a conrmao do modelo. . . . . . . . . . . . 185
xxiii
xxiv
Lista de Tabelas
2.1 2.2 2.3 2.4 2.5 2.6 2.7 2.8 2.9 Modulaes envolvidas a cada subperodo. . . . . . . . . . . . . . . . . . . . . . . . Estados e respectivos interruptores. . . . . . . . . . . . . . . . . . . . . . . . . . . . Transio de Estados por subperodo. . . . . . . . . . . . . . . . . . . . . . . . . . Modulaes envolvidas a cada subperodo. . . . . . . . . . . . . . . . . . . . . . . . Transio de Estados por subperodo. . . . . . . . . . . . . . . . . . . . . . . . . . Estados de modulao em dois e trs nveis. . . . . . . . . . . . . . . . . . . . . . . Seqncia de transio de estados. . . . . . . . . . . . . . . . . . . . . . . . . . . . Estados de modulao para reticador unidirecional Buck. . . . . . . . . . . . . . . Estados de modulao. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12 13 14 17 18 20 22 26 26 27 28 35 55 59 77 84 85
2.10 Estados de modulao. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2.11 Estados de modulao simplicado. . . . . . . . . . . . . . . . . . . . . . . . . . . 2.12 Parmetros para as simulaes. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3.1 3.2 4.1 4.2 4.3 5.1 5.2 5.3 Especicaes de Projeto. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Parmetros para as simulaes. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Estados Operacionais. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Especicaes de Projeto. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Dispositivos Projetados. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Especicaes de Projeto. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 100 Dispositivos Projetados. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 100 Anlise da qualidade de energia. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 123
D.1 Parmetros para as simulaes do modelo de um conversor forward/yback . . . . . 184 xxv
xxvi
Simbologia
1. Smbolos adotados nos equacionamentos.

Smbolo C D G i(t ) I L M m(t ) n P Q R s t v(t ) V K e Descrio capacitncia diodo funo de transferncia corrente instantnea valor mdio de corrente indutncia ndice de modulao funo modulante instantnea nmero de espiras potncia ativa potncia reativa resistncia varivel Laplaciana tempo tenso instantnea valor mdio de tenso ganho frequncia angular estado ondulao Unidade F
A A H
esp W VA j rad s s V V
rad s
xxvii
2. ndices e sub-ndices.
Smbolo a, b, c ou abc a c ci cio cl d , q, o ou dqo d dmag ef f i m M mag o p pk q re f s s sb se T v z Descrio fases da rede trifsica e braos da ponte reticadora amostragem corte referente ao compensador da corrente de entrada referente ao compensador da corrente de carga referente ao grampeador (clamp) coordenadas estacionrias coordenada direta desmagnetizante valor ecaz ltro corrente mnimo mximo magnetizante referente a carga ou ao lado da carga ou coordenada zero primrio valor de pico coordenada de quadratura referncia srie ou comutao ou entrada da ponte reticadora ou secundrio freqncia no domnio contnuo referente ao Snubber srie equivalente triangular ou perodo tenso freqncia no domnio discreto
3. Acrnimos e abreviaturas.
Abreviatura A/D CA CC FAA FTLA PWM RTBB RTUB RTUBI THD UPS Y ZOH Descrio Analgico-Digital Corrente Alternada Corrente Contnua Filtro Anti-Aliasing Funo de Transferncia de Lao Aberto Modulao por Largura de Pulso (Pulse Width Modulation) Reticador Trifsico Bidirecional tipo Buck Reticador Trifsico Unidirecional tipo Buck Reticador Trifsico Unidirecional tipo Buck Isolado Distoro Harmnica Total (Total Harmonic Distortion) Fonte Ininterrupta de Energia (Uninterruptible Power Supply) Conexo em Estrela Conexo em Tringulo Retentor de Ordem Zero
xxviii
4. Convenes.
Forma x x X x(t )
dt 4 dx
xdt [X ]
Descrio pequena perturbao alternada na varivel x varivel x desacoplada maisculas: valor de pico ou mdio valor instantneo derivada integral matriz
xxix
xxx
Captulo 1
Introduo Geral
1.1 Introduo
No incio dos anos noventa, quando da reduo das tarifas alfandegrias, o Brasil abriu o mercado aos produtos importados, dando seu passo para a integrao tecnolgica com o mundo. No poucas empresas nacionais de tecnologia sucumbiram investida das recm chegadas concorrentes multinacionais. No entanto, algumas empresas nacionais que estavam atualizadas, mesmo com a reserva de mercado, conseguiram manter-se competitivas e foram beneciadas poucos anos aps a abertura do mercado com o retorno dos impostos elevados sobre produtos importados. Esta janela de importaes mostrou ao consumidor brasileiro quo atualizado ou defasado estava em relao ao mundo. Dos automveis aos eletrodomsticos, o brasileiro renou seus conceitos de produto. Em pouco tempo, no apenas no Brasil mas no mundo, iniciou-se a massicao dos microcomputadores. Na poca profetizava-se que um computador pessoal custaria mil dlares e atualmente custa a metade disto. A internet saiu do universo acadmico norte-americano e invadiu de forma avassaladora todos os nichos de mercados e sociedades. Com o crescimento da tecnologia da informao e seus computadores, frames e clusters, cresceram as solues para que no faltasse energia a estes sistemas, conhecidas como fontes ininterruptas de energia (UPS). Tambm na dcada de noventa, os aparelhos telefnicos celulares comearam a ganhar o pas e atualmente faz parte do cotidiano de milhes de brasileiros. Estes milhes de aparelhos celulares necessitam de milhares de antenas associadas a estaes de rdio-base (ERBs), que possuem entre seus equipamentos fontes de telecomunicaes. Destes dois exemplos, evidencia-se que o uso de UPS e de fontes de telecomunicaes cresceram com o mercado nesta ltima dcada, mas conjuntamente cresceu a necessidade de que elas entreguem mais potncia sem grande aumento de volume.
1. Introduo Geral
Considerando apenas os estgios de converso de energia, estes dois equipamentos apresentam normalmente no estgio de entrada para a converso CA-CC um reticador trifsico PWM do tipo Boost, comercialmente conhecido como unidade reticadora (UR). Devido sua caracterstica Boost, a tenso reticada por eles no mnimo igual ao valor de pico da tenso de linha trifsica, ou seja, a tenso na sada deste reticador ser sempre superior tenso de fase da entrada. Nas aplicaes onde a tenso elevada para o barramento CC no desejada faz-se necessrio o uso de conversores CC-CC para reduzir esta tenso. Em potncias maiores, o conversor CC-CC ainda realiza a isolao galvnica entre a rede e a carga, como pode ser visto na Fig.1.1.
Va Lo
Vb
Retificador Trifsico PWM Boost
Vc
Conversor CC-CC PWM Isolado
Co
Carga
Figura 1.1: Unidade reticadora trifsica. Contrapondo-se ao reticador Boost existe o reticador trifsico PWM do tipo Buck, em cujo barramento CC obtm-se tenso inferior ao valor de pico da tenso de linha trifsica. Os reticadores Buck normalmente so direcionados s aplicaes onde se deseja uma ampla variao de tenso e a manuteno da corrente de carga. A principal motivao deste trabalho a obteno de um reticador trifsico PWM tipo Buck que proporcione isolao entre a rede e a carga sem conversores intermedirios, ou seja, por estgio nico, como idealizado na Fig.1.2.
Va Lo
Retificador
Vb
Trifsico PWM BUCK Isolado
Co
Carga
Vc
Figura 1.2: Unidade reticadora de estgio nico.
1.1.1 Reticador Trifsico No-Controlado

A Fig.1.3 apresenta um reticador trifsico no-controlado ou Ponte de Graetz [3]. Nesta estrutura conduzir o par de diodos correspondente maior tenso instantnea de fase-a-fase (ou de linha). Deste modo, a seqncia de conduo das correntes de entrada dar-se- pelos pares de diodos da ponte reticadora onde cada um conduz por 120o , sendo: um diodo do grupo positivo, Fig. 1.4.a; e um diodo do grupo negativo, Fig.1.4.b. Ainda, a comutao d-se a cada 60o , o que origina uma componente em 360Hz sobre a corrente de carga (Fig.1.4.c).
1. Introduo Geral
D1
D2
D3
Va R Vb
Vc
D4
D5
D6
Figura 1.3: Reticador trifsico no-controlado.
I D1 I D5 D6 (b) Io D3 D5 0
o
D2 (a)
D3
D4
D1 D5 30
o
D1 D6 90
o
D2 D6 150
o
D2 D4 210 (c)
o
D3 D4 270
o
D3 D5 330
o
360
Figura 1.4: Formas de onda para a Ponte de Graetz.
Seguindo a seqncia de comutao e de conduo apresentadas, pode-se obter um grco que representa o ciclo de operao angular para o reticador, ilustrado na Fig.1.5.Tal ciclo de operao utilizado como princpio para a elaborao das seqncias de conduo de reticadores trifsicos PWM tipo Buck.
90 D6 150
o
D5 30 D1 D1 D3 D3 D4 270
o
D6
D2 D2
D5
210
D4
330
Figura 1.5: Ciclo de operao angular.
1. Introduo Geral
1.1.2 Reticadores Trifsicos PWM

Os reticadores trifsicos apresentam-se na linha de frente dos sistemas de processamento de mdia e de alta potncia. Tais reticadores tm resumidamente como principal objetivo a obteno de uma reticao trifsica controlada, com as devidas interfaces, conciliada a uma tenso regulada carga. O controle da sada pode ser mais tolerante, caso seja adicionado um conversor CC-CC ao reticador. No entanto, alguns requisitos de qualidade do reticador devem ser necessariamente atendidos: baixa distoro harmnica das correntes de entrada e fator de potncia aproximadamente unitrio. Duas topologias PWM convencionais so amplamente utilizadas em converso CA-CC trifsica: o reticador trifsico tipo Buck, apresentado na Fig. 1.6, e o reticador trifsico tipo Boost, mostrado na Fig. 1.7. Com uma modulao apropriada, ambos podem proporcionar correntes de entrada com reduzido contedo harmnico. Na topologia Boost o modo de conduo contnua das correntes de entrada minimiza ou elimina a utilizao de ltros de entrada, enquanto no conversor Buck os ltros de entrada so essenciais para sorver as harmnicas de elevada e baixa ordem originadas pela freqncia de comutao. No entanto, dependendo do projeto os ltros podem originar uma defasagem entre as correntes e as tenses de entrada, a qual varia com a carga. Na maioria dos casos esta defasagem pode ser corrigida pelas malhas de controle em tempo real. Uma vantagem do reticador Buck est relacionada proteo contra curto-circuito da ponte reticadora. Nos reticadores tipo Boost a possibilidade de ocorrncia do curto-circuito de brao destrutiva. Na topologia tipo Buck o curto-circuito de brao no destrutivo e deve ser utilizado durante o processo de comutao dos interruptores (sobreposio de comando), o que a torna mais segura em aplicaes onde esta caracterstica desejada.
Lo D1 D2 D3
S1 Va Lf
S2
S3
Vb
Lf Ro
Vc
Lf
D4 Cf Cf Cf S4
D5
D6
S5
S6
Figura 1.6: Reticador trifsico tipo Buck.
1.1.3 Princpios Fundamentais do Reticador PWM Tipo Buck

Da abordagem introdutria sobre a Ponte de Graetz pode-se extrair dois conceitos primordiais para o reticador trifsico PWM tipo Buck (doravante tambm citado apenas como reticador Buck): i. apenas um diodo de cada fase apresenta-se em conduo; ii. dois diodos sempre esto em conduo. Tais regras, aliadas s demais caractersticas, so essenciais ao reticador Buck e proporcionam
1. Introduo Geral
S1 Va Lf
D1
S2
D2
S3
D3
Vb
Lf Co Ro
Vc
Lf
S4
D4
S5
D5
S6
D6
Figura 1.7: Reticador trifsico tipo Boost.
a conduo ininterrupta da corrente na carga, que normalmente caracteriza-se como uma fonte de corrente contnua. O reticador Buck a representao dual do reticador Boost. No lado CC do reticador Buck apresenta-se uma carga do tipo fonte de corrente contnua (RL), observada na Fig. 1.6, enquanto que no Boost a carga uma fonte de tenso contnua (RC), visto na Fig. 1.7. Valendo-se ainda desta dualidade, o reticador Boost apresenta interruptores unidirecionais em tenso e bidirecionais em corrente (Fig. 1.8.a). Para o reticador Buck os interruptores devem ser bidirecionais em tenso e unidirecionais em corrente (Fig. 1.8.b).
(ia)
(b)
Figura 1.8: Interruptores: (a) bidirecional em corrente; (b) unidirecional em corrente.
Explorando mais esta dualidade, para o reticador Boost vale a regra em que apenas um interruptor de cada brao deve conduzir simultaneamente. Para o reticador Buck, agora melhor denido pelos interruptores do grupo positivo (S1, S2, S3) e do grupo negativo (S4, S5, S6), apenas um interruptor de cada grupo deve apresentar-se em conduo a cada instante. A estratgia primordial de comutao pode ser melhor denida pelas regras de grupo apresentadas em (1.1). Se for considerado que os estados e1 , e2 , , e6 apresentam valor 1 quando o respectivo interruptor est conduzindo e valor 0 quando este estiver bloqueado, as seguintes regras de grupo podem ser denidas: e1 + e2 + e3 = 1 e4 + e5 + e6 = 1
(1.1)
Uma denio extremamente importante para reticadores Buck versa sobre a denio das funes de comutao de brao, denominando-se brao a (S1 e S4), b (S2 e S5) e c (S3 e S6), sendo estas
1. Introduo Geral
6 S = e1 e4 a Sb = e2 e5 Sc = e3 e6
denidas pelas seguintes equaes:
(1.2)
As funes de comutao so integrantes e signicativas para a composio das correntes de linha bem como na formao da tenso reticada do reticador Buck. Como ltimas consideraes, uma adequada estratgia de modulao deve preservar a circulao da corrente na carga e reduzir ao mximo os efeitos da comutao em corrente a qual se manifesta pelos impulsos de tenso no bloqueio dos interruptores.
1.1.4 Topologias de Reticadores PWM Tipo Buck

Assim como os reticadores trifsicos PWM Boost, os reticadores trifsicos PWM Buck podem ser bidirecionais ou unidirecionais. Na Fig.1.9 apresenta-se um reticador trifsico PWM Buck bidirecional, sendo esta uma estrutura clssica e amplamente empregada quando se faz necessrio o uso da bidirecionalidade. Nesta estrutura nota-se a presena dos ltros de linha para a obteno das correntes de entrada praticamente senoidais, assim como para a supresso dos impulsos de tenso gerados pelas comutaes dos interruptores. No intuito de proporcionar um caminho incondicional para circulao da corrente de carga relegando as preocupaes quanto estratgia elaborada de modulao empregada, apresenta-se uma variao da topologia apresentada na Fig.1.9. Com a presena de um diodo de roda-livre, em caso de ausncia de interruptores habilitados e conseqentemente caminhos para a corrente de carga, esta circular pelo diodo de roda-livre (Fig.1.10). A simples adio do diodo torna a estrutura unidirecional em tenso e corrente.
Lo D1 D2 D3
S1 Va Lf
S2
S3
Vb
Lf Co Ro
Vc
Lf
D4 Cf Cf Cf S4
D5
D6
S5
S6
Figura 1.9: Reticador trifsico tipo Buck. Nas aplicaes onde no se faz necessria a inverso do barramento de tenso na carga, caracterizando assim a operao em um quadrante, tem-se como exemplo a topologia inicialmente proposta em [43] e adicionada de um diodo de roda-livre em [14, 16] como uma alternativa (Fig.1.11). Nestas, economizam-se interruptores de potncia, os quais so uns dos dispositivos que oneram os reticadores PWM. Outra variao de tal topologia ilustra-se na Fig. 1.12, onde o reticador apresenta o
1. Introduo Geral
Lo D1 D2 D3
S1 Va Lf
S2
S3
Vb
Lf
DRL
Vc Lf
Ro
D4 Cf Cf Cf S4
D5
D6
S5
S6
Figura 1.10: Reticador trifsico tipo Buck com diodo de roda-livre. neutro resultante da conexo de ponto mdio dos capacitores em paralelo carga. Estas estruturas com neutro no so objeto deste trabalho e por isso vale apenas o registro de sua existncia.
Lo D1 Da4 Va Lf Sa Cf Vb Lf Sb Cf Vc Lf Sb Da3 D4 D5 D6 Cf Da2 Da6 Da1 Da5 Ro D2 D3
Figura 1.11: Reticador trifsico unidirecional tipo Buck.

Lo D1 Da4 Va Lf Sa Da1 Da5 Vb Lf Sb Da2 Da6 Vc Lf Sb Da3 Cf Cf Cf D4 D5 D6 Lo Ro D2 D3
DRL
+
Co
DRL
+
Co
Figura 1.12: Reticador trifsico unidirecional tipo Buck com neutro.
1.1.5 Reticadores PWM Tipo Buck Isolados

Em algumas aplicaes de mdia e alta potncia faz-se necessria a utilizao da isolao galvnica entre a rede e a carga. Na maioria dos casos, dois estgios para processamento da potncia so utilizados: um reticador trifsico buck ou boost em cascata a um ou mais conversores CC-CC isolados [21, 44].
1. Introduo Geral
Em fontes ininterruptas de energia trifsicas (UPS) comerciais a isolao obtida pela utilizao de um transformador, ou na entrada ou na sada do reticador. A necessidade emergente de reticadores trifsicos isolados para mdia e alta potncia associada reduo de volume de tais equipamentos proporcionou o surgimento de algumas solues para a isolao em alta freqncia. A primeira topologia de reticador trifsico controlado com isolao em alta-freqncia foi proposta pelo artigo pioneiro [47], que apresentava seis tiristores com comutao forada e bidirecionalidade de corrente. A melhoria de tal estrutura veio a ser exposta no artigo [35], onde apresentou-se a transformao de coordenadas para o controle e a modulao PWM. No entanto, neste mtodo os efeitos da disperso e perdas no transformador tornaram-se visveis devido alta-freqncia. Uma soluo para reduzir os efeitos da disperso no transformador sobre a comutao dos interruptores do reticador seria o emprego de tcnicas de comutao suave. Com esta inteno, props-se um reticador trifsico PWM topologiamente equivalente aos propostos mas com comutao sob tenso nula (ZVS), obtida pela ressonncia entre as capacitncias parasitas dos interruptores e a indutncia de disperso do transformador [24, 26, 27]. Embora tal topologia tenha ganho evidncia e sido alvo de mais estudos [9, 40], faz-se necessrio o emprego de doze interruptores (MOSFET ou IGBT) e de uma complicada estratgia PWM para obteno da ZVS. Na Fig. 1.13 apresenta-se este reticador.
LLK
S1 Va Vb Vc
S2
S3
Lo
Ls Cf
Lp Ls Co Ro
S4
S5
S6
Figura 1.13: Reticador trifsico PWM ZVS.
1.1.5.1 Comparativo entre Reticadores Buck Bidirecionais e Unidirecionais Apresentadas brevemente as principais topologias de reticadores Buck pode-se resumir as virtudes das estruturas com trs interruptores, unidirecionais, ou seis a doze interruptores, no caso das bidirecionais. Os reticadores Buck unidirecionais apresentam como vantagens: o nmero reduzido de interruptores de potncia o que reduz o nmero e o custo para os circuitos de comando; menor nmero de circuitos de proteo no caso de snubbers ou grampos para os interruptores e possibilidade de uma
1. Introduo Geral
maior densidade de potncia quando considerado o menor volume em relao a estruturas de seis ou mais interruptores. Quando comparadas as topologias Buck com seis interruptores as desvantagens so: aumento das perdas em conduo devido ao maior nmero de diodos em srie com os interruptores o que pode inviabilizar a aplicao em potncia na ordem das dezenas de kilo Watts; as possibilidades restritas para obteno de comutao suave ou regenerativa, a exemplo da topologias de 12 interruptores [9, 24, 26, 27, 40], devido ao menor nmero de interruptores e a unidirecionalidade. Com suas especicidades as topologias Buck unidirecionais tem-se mostrado com potencial para aplicaes de baixa potncia, at 6kW , no entanto a escassez de trabalhos sobre tais estruturas leva o mercado e mesmo o meio acadmico a estudos sobre reticadores Boost unidirecionais onde dominam os trabalhos sobre o reticador Vienna II, considerado o estado da arte em estruturas Boost.
1.2 Objetivo e Composio do Trabalho

Este trabalho tem como objetivo maior contribuir com o conhecimento existente em topologias Buck unidirecionais por meio da concepo da isolao em alta-freqncia sem estgios adicionais de potncia que so usualmente obtidos pela associao de conversores CC aos reticadores trifsicos, obtendo-se um reticador trifsico unidirecional PWM isolado em alta-freqncia com elevado fator de potncia, reduzido contedo harmnico das correntes de entrada e tenso regulada para a carga. O Captulo 2 apresenta a aplicao dos conceitos bsicos para os reticadores Buck, exemplicados por trs tcnicas de modulao escalar PWM para o reticador bidirecional Buck e duas para o reticador unidirecional Buck. Alm disto, ser apresentada uma metodologia para obteno do ltro de entrada CA do tipo LC. A modelagem e o controle de um reticador trifsico bidirecional PWM Buck so abordados no Captulo 3. O modelo em pequenos sinais CA obtido com o auxlio da Transformada de Clarke/Park. A obteno do controle do reticador em malha fechada d-se por tcnicas clssicas exemplicadas pelo emprego de compensadores lineares e validadas por simulao. O reticador trifsico unidirecional PWM tipo Buck isolado em alta- frequncia apresentado no Captulo 4. So objetos de estudo e aplicao: os princpios operacionais; uma tcnica de modulao escalar; os modelos CA e CC; o controle contnuo; um exemplo de projeto do estgio de potncia e a simulao em malha fechada para este novo reticador. No Captulo 5 apresentam-se: o desenvolvimento de um prottipo da topologia proposta nesta tese; o projeto dos compensadores discretos para o controle em malha fechada da tenso na carga por meio um microcontrolador dsPIC e os resultados experimentais do prottipo implementado. Nos apndices sero documentados: os diagramas utilizados para as simulaes em PSim e Orcad; as rotinas em Matlab para o projeto dos compensadores; a planilha do clculo do estgio de potncia e dos esforos nos semicondutores utilizados para o desenvolvimento do prottipo e os princpios do conversor do conversor forward-falyback.
1. Introduo Geral
10
Captulo 2
Modulao Escalar e Filtro de Entrada

2.1 Introduo
O desenvolvimento de tcnicas de modulaes otimizadas, escalares ou vetoriais, destinadas aos reticadores trifsicos PWM, Buck ou Boost, tm sido objeto de estudos no decorrer das ltimas dcadas [19, 39]. Da modulao apropriada dependero: as perdas de comutao nos interruptores, a qualidade de tenso na carga, o contedo das harmnicas de corrente geradas, o tamanho dos ltros na entrada do reticador e a qualidade da corrente ltrada. Especicamente para reticadores Buck a utilizao de capacitores no ltro de entrada inevitvel, sendo que estes usualmente so associados a indutores para a obteno de um ltro passa-baixa. Neste captulo sero apresentadas trs das variadas tcnicas de modulao PWM escalar e um mtodo para o projeto do ltro de entrada destinado aos reticadores Buck trifsicos. As modulaes apresentadas sero apresentadas para um mesmo reticador e ltro de entrada onde os critrios de seleo sero: a que apresentar harmnicas de baixa ordem da corrente de entrada com menor amplitude e tenso reticada com ganho esttico prximo ao ideal obtido teoricamente e uma tenso reticada modulada continuamente em alta-frequncia. Com estes critrios eleger-se- uma tcnica de modulao facilmente aplicada ao reticador Buck unidirecional e que apresente a melhor modulao para associao deste reticador a um transformador de alta-frequncia.
2.2 Estratgias de Modulao Escalar

2.2.1 Estratgia de Modulao SPWM Simplicada
Para o reticador Buck a tcnica de modulao pode apresentar-se mais elaborada que a empregada no reticador Boost. Entretanto, pode ser entendida de forma simples se inicialmente for observado o ciclo de operao angular, j exposto para a Ponte de Graetz, associado s tenses de fase de entrada.
2. Modulao Escalar e Filtro de Entrada
12
Nesta anlise inicial, para que se tenha uma modulao SPWM pode-se utilizar primeiramente a estratgia ilustrada na Fig. 2.1, onde um ciclo de rede est decomposto em subperodos de 60 . Inspirando-se inicialmente na Ponte de Graetz, o interruptor que deve conduzir a cada intervalo o correspondente ao grupo que apresenta o maior valor absoluto da tenso de fase instantnea. Ou seja, para o intervalo entre 0 e 60 o maior valor absoluto de tenso instantnea o da fase b. Conseqentemente, esta apresenta os valores instantneos de corrente (estando esta em fase) superiores s demais, o que determina o estado de conduo para o interruptor S5. Agora, valendo-se das regras de grupo dadas por 1.1 no referido intervalo, modulam-se os interruptores S1 e S3, enquanto que os interruptores S2, S4 e S6 permanecem desabilitados. As funes que denem a modulao senoidal para o reticador so: ma (t ) = M sen( t ) mb (t ) = M sen( t 120 ) mc (t ) = M sen( t + 120 ) (2.1)
Das denies anteriores obtm-se a tabela 2.1, onde se resume as modulaes envolvidas por subperodo de 60 para um perodo da tenso da rede. O valor 1 indica que o interruptor est permanentemente conduzindo, sendo ma , mb e mc os sinais modulados de fase e 1 ma , 1 mb e 1 mc os sinais modulados complementares de fase. O valor 0 indica que o interruptor est desabilitado.
Va(wt) Vb(wt) Vc(wt)
Conduz Modulam
0
o
S5 S1, S3
60
o
S1 S5, S6
120
S6 S1, S2
o
S2 S4, S6
180
o
S4 S2, S3
240
o
S3 S4,S5
300
o
360
Figura 2.1: Seqncia fundamental de modulao. Tabela 2.1: Modulaes envolvidas a cada subperodo. Subperodo S1 S2 S3 S4 S5 0 60 ma 0 1 ma 0 1 60 120 1 0 0 0 1 mc 120 180 1 mb mb 0 0 0 180 240 0 1 0 ma 0 240 300 0 1 mc mc 1 0 300 360 0 0 1 1 mb mb
S6 0 mc 1 1 ma 0 0
13
Da tabela 2.1 obtm-se a tabela 2.2 onde so denidos os estados segundo os interruptores que modulam ou encontram-se continuamente habilitados a conduo a cada subperodo de rede. Assim como apresentam-se seis subperodos para um perodo de rede aqui tm-se seis estados e estes sero referenciados nas demais tcnicas de modulao posteriormente apresentadas. Tabela 2.2: Estados e respectivos interruptores. Estado S1 S2 S3 S4 S5 S6 1 1 1 2 1 1 3 1 1 4 1 1 5 1 1 6 1 1 Para um melhor entendimento em circuitos eltricos das etapas de operao do reticador Buck, simplica-se a Fig. 1.6 suprimindo o ltro de entrada e equivalendo a carga RL uma fonte de corrente ideal, conforme a Fig. 2.2.
D1
D2
D3
S1 Va
S2
S3
Vb
Io
Vc
D4
D5
D6
S4
S5
S6
Figura 2.2: Reticador trifsico tipo Buck simplicado. Considerando seis subperodos em um perodo da freqncia de rede, ter-se-iam as seguintes condies entre 0 e 60 : a tenso de fase va (t ) apresenta-se positiva crescente; a tenso de fase vb (t ) apresenta-se negativa e mxima e a tenso de fase vc (t ) apresenta-se positiva e decrescente. Seguindo a evoluo das tenses no tempo, o diodo D5 pode conduzir a corrente da fase b conforme a modulao do interruptor S5, remetendo-se assim ao ciclo de operao angular da Fig. 1.5. Semelhante ao descrito anteriormente, os interruptores S1 e S3 modulam as fases a e c. Na Fig. 2.3(a) representa-se a ocorrncia do interruptor S1 em conduo e o interruptor S3 desabilitado, seguindo o denido pela regra de grupo. Na Fig. 2.3(b) representa-se o interruptor S3 em conduo e o interruptor S1 desabilitado - novamente demonstra-se a regra de grupo. Aos demais subperodos de 60 em um ciclo de rede prevalecem tambm dois estados de operao, conforme exposto, e apenas trs interruptores modulando, valendo-se dos interruptores envolvidos na modulao a cada subperodo apresentados na tabela 2.1. Na Fig. 2.4 tm-se todos os estados de operao para um perodo da tenso da rede em circuitos mais simplicados, que apresentam
14
D1
D2
D3
D1
D2
D3
S1 Va Vb Vc
S2
S3
S1 Va
S2
S3
Io
Vb Vc
Io
D4
D5
D6
D4
D5
D6
S4
S5
S6
S4
S5
S6
(a) primeiro estado de operao (estado 1)
(b) segundo estado de operao (estado 2)
Figura 2.3: Estados de operao entre 0 e 60 .
apenas os diodos, os interruptores e seus estados. Vale salientar que para a comutao entre subperodos de 60 o estado inicial de um deve ser igual ao estado nal do anterior. Isto pode ser analisado ainda na Fig. 2.4 onde o estado inicial de 60 a 120 o estado nal de 0 a 60 . Novamente, tal fato resulta na existncia de apenas 6 estados diferenciados quanto a interruptores conduzindo ou no para a modulao proposta. Valendo-se da tabela 2.2, a Fig. 2.4 pode ser resumida em uma tabela de transio de estados por subperodos apresentada na tabela 2.3. Fica evidente a transio entre os subperodos de 60o , onde do comentado anteriormente o estado nal ou estado 2 do subperodo de 0 a 60 o estado inicial do prximo subperodo de 60 a 120 .
Tabela 2.3: Transio de Estados por subperodo. Subperodo Seqncia 0 60 62 62 62 62 62 62 60 120 23 23 23 23 23 23 120 180 31 31 31 31 31 31 180 240 15 15 15 15 15 15 240 300 54 54 54 54 54 54 300 360 46 46 46 46 46 46
Para uma possvel implementao desta modulao SPWM, os sinais das moduladoras senoidais vsa (t ), vsb (t ), vsc (t ) em 2.2 so submetidos a um bloco para a obteno do seu valor absoluto. Os valores absolutos das moduladoras so respectivamente comparados a uma tenso triangular com nvel mdio de
1 2
VT , onde VT o valor de pico da tenso triangular, com uma freqncia de comutao,
fc . Obtm-se assim tenses SPWM em dois nveis nomeadas como mabc (t ), ou funes modulantes. Ainda, so obtidas as tenses SPWM complementares, mabc (t ). O modulador proposto encontra-se ilustrado pela Fig. 2.5.

Io D1 D2 D3 D1 D2 Io D3
15
S1 Va Vb Vc
S2
S3 Va Vb Vc
S1
S2
S3
S1 Va Vb Vc
S2
S3 Va Vb Vc
S1
S2
S3
D4
D5
D6
D4
D5
D6
D4
D5
D6
D4
D5
D6
S4
S5
S6
S4
S5
S6
S4
S5
S6
S4
S5
S6
0 e 60
60 e 120
S1 Va Vb Vc
S2
S3 Va Vb Vc
S1
S2
S3
S1 Va Vb Vc
S2
S3 Va Vb Vc
S1
S2
S3
D4
D5
D6
D4
D5
D6
D4
D5
D6
D4
D5
D6
S4
S5
S6
S4
S5
S6
S4
S5
S6
S4
S5
S6
120 e 180
180 e 240
S1 Va Vb Vc
S2
S3 Va Vb Vc
S1
S2
S3
S1 Va Vb Vc
S2
S3 Va Vb Vc
S1
S2
S3
D4
D5
D6
D4
D5
D6
D4
D5
D6
D4
D5
D6
S4
S5
S6
S4
S5
S6
S4
S5
S6
S4
S5
S6
240 e 300
300 e 360
Figura 2.4: Estados de operao para um perodo de rede.
o vsa = Vs pk sen( t + 0 ) vsb = Vs pk sen( t 120o ) vsc = Vs pk sen( t + 120o )
(2.2)
Para que se obtenha a lgica proposta na tabela 2.3, os sinais de comando dos interruptores se apresentam compostos pelos circuitos apresentados na Fig. 2.6. A denominao Setor 1 ao 6 dene os 6 subperodos de 60o respectivamente. Podem-se utilizar interruptores ideais ou portas lgicas como atuadores lgicos e para os demais interruptores aplicam-se os mesmos princpios, desde que se obedea a tabela 2.3. Conforme a lgica e a modulao apresentadas obtm-se as seguintes formas de onda presentes na Fig. 2.7, que compem a funo de comutao do brao a da ponte reticadora. Nota-se nos sinais de comando para S1 e S4 o intervalo no qual os interruptores esto continuamente habilitados, como desejado para esta modulao. O efeito desta tcnica de modulao sobre a tenso reticada pode ser o da contnua disponibilidade de tenso para a carga, ou seja, esta tenso no se anula.

V6
16
ABS
+
-
Ivsa,b,c VvT
Mma,b,c
Mma,b,c
Figura 2.5: Modulador SPWM de dois nveis.

Estado 1
+ +
ma
UM
Estado 4
+ -
ma
Estado 2
+ -
S1
Estado 5
+ -
UM
S4
Estado 3
+ -
Mmb
Estado 6
+ -
Mmb
Figura 2.6: Lgica de comando por interruptores ideais.
2.2.2 Estratgia SPWM Contnua

Esta estratgia de modulao foi inicialmente proposta em [43], onde um dos interruptores no permanece conduzindo ininterruptamente por 60 como na modulao anteriormente descrita. Conseqentemente, sendo as correntes de linha moduladas continuamente, consegue-se uma reduo das componentes harmnicas e uma otimizao das especicaes dos ltros de entrada. Nesta modulao, um perodo de rede est dividido em seis subperodos que seguem exatamente o apresentado no ciclo de operao angular (Fig. 1.5), iniciando-se a anlise no primeiro subperodo, entre 30 e 90 . Adotando-se xi para representar a condio lgica dos interruptores, onde i = 1 a 6 coincide com a numerao dos interruptores, sendo que apresenta-se da seguinte forma: 0 para desabilitado e 1 para habilitado. Assim, para o primeiro subperodo, ou Setor 1, as seguintes condies lgicas para cada interruptor devem ser satisfeitas: x4 = 0 x2 = 0 x3 = x1 x6 = x5
(2.3)
Das funes modulantes em 2.1 e das denies de estados por interruptor em 2.3 obtm-se os sinais modulados por interruptor: m1 (t ) = ma (t ) = M sen( t ) m3 (t ) = 1 ma (t ) = 1 M sen( t ) m5 (t ) =| M sen( t 120 ) |= M sen( t 120 ) m6 (t ) = 1 m5 (t ) = 1 M sen( t 120 ) (2.4)

Vvsa VvT Vma Vvsb
17
Vmb
Vs1
S1
S4
Sa
Vvret it
Figura 2.7: Formas de onda em ordem descendente: (a) mdulo da moduladora e triangular; (b) sinal modulado; (c) mdulo da moduladora e triangular; (d) sinal modulado complementar; (e) sinal de comando S1; (f) sinal de comando S4; (g) funo de chaveamento do brao a, Sa; (h) tenso reticada. Repetindo apropriadamente para a referida modulao o exposto nas equaes 2.3 e 2.4, conforme o intervalo em questo, os seis subperodos ou setores de operao podem ser resumidos na tabela 2.4. Na tabela 2.5 pode-se observar a seqncia de transio de estados, sendo que a numerao segue o denido pela tabela 2.2. Assim, para o subperodo de 30 a 90 os estados 2, 3 e 6 so utilizados seguindo a estratgia apresentada na tabela 2.4. Alm disso, tais estados se alternam na seguinte ordem: de 2 para 3, de 3 para 2, de 2 para 6 e de 6 para 2, iniciando-se novamente o ciclo. Tabela 2.4: Modulaes envolvidas a cada subperodo. Subperodo S1 S2 S3 S4 S5 30 90 ma 0 1 ma 0 mb 90 150 ma 1 ma 0 0 1 + mc 150 210 1 mb mb 0 1 + mc 0 210 270 0 mb 1 mb ma 0 270 330 0 1 mc mc ma 1 + ma 330 30 1 mc 0 mc 1 + mb mb
S6 1 mb mc mc 1 + ma 0 0
Nota-se que esta modulao tem um estado a mais por subperodo em relao primeira estratgia apresentada, ou seja, para o subperodo de 0 a 60 da tabela 2.3 apresentam-se dois estados, 2 e 6, e na tabela 2.5, para o subperodo de 30 a 90 apresentam-se trs estados diferentes, 2, 3 e 6. Assim, a estratgia em questo pode ser aprimorada de maneira a otimizar as transies entre estados e reduzir
18
Tabela 2.5: Transio de Estados por subperodo. Subperodo Seqncia 30 90 6232 6232 6232 6232 6232 90 150 2313 2313 2313 2313 2313 150 210 3151 3151 3151 3151 3151 210 270 1545 1545 1545 1545 1545 270 330 5464 5464 5464 5464 5464 330 30 4626 4626 4626 4626 4626 as comutaes realizadas pelos interruptores a cada subperodo de operao. Os conceitos anteriormente apresentados para esta modulao poderiam ser implementados sem a utilizao do valor absoluto do sinal das moduladoras senoidais. Conseqentemente, nesta tcnica a tenso da portadora triangular no apresenta nvel mdio e a sada do comparador apresenta-se em 0 ou 1. Ilustra-se o circuito modulador na Fig. 2.8, evidenciando a diferena da Fig. 2.5.
V6
Ivsa,b,c
+
-
Mma,b,c
VvT
Mma,b,c
Figura 2.8: Modulador SPWM de dois nveis.
Para a implementao lgica, realizada de forma semelhante ao apresentado na Fig. 2.6, acrescentase um estado segundo a tabela 2.5, conforme j comentado. Na Fig. 2.9 apresentam-se os dois circuitos que compem os sinais de comando para os interruptores S1 e S4. Estes ainda compem a funo de comutao Sa do brao a da expresso 1.2.
Setor1
+ +
ma ma
Setor4
+ -
ma ma
Setor2
+ -
Setor5
+ -
S1
Setor3
+ +
S4
Setor3
+ +
mb mc
mc mb
Setor6
+ -
Setor6
+ -
Figura 2.9: Lgica de comando por interruptores ideais. Na Fig. 2.10 apresentam-se os dois circuitos que compem os sinais de comando para os interruptores S1 e S4 implementados com portas lgicas. Na Fig. 2.11 apresentam-se as principais formas de onda para a tcnica de modulao descrita. Na Fig. 2.11(a) apresentam-se os sinais das moduladoras em 60Hz e o sinal da portadora triangular em alta frequncia. Os sinais modulados resultantes para os braos do reticador so observados nas Fig. 2.11(b), (c) e (d). O resultado desta estratgia de modulao para o acionamento dos interruptores melhor observado nos sinais de comando para S1 e S4 nas Fig. 2.11(e) e (f). Da composio dos sinais de S1 e S4 nota-se o que seria a funo de comutao do brao a, Fig. 2.11(g), que dene a

Vma
Setor 1
19
Vma
Setor 1
Vma
Setor 2 S1
Vma
Setor 2 S4
Vmb
Setor 3
Vmc
Setor 3
Vmc
Setor 6
Vmb
Setor 6
Figura 2.10: Lgica de comando em portas lgicas.
forma de onda da corrente de linha anterior do ltro de entrada isa (t ). Na Fig. 2.11(h) esboa-se a forma da tenso reticada com componentes de baixa e alta freqncia.
Vvsa,b,c VvT
Vma
Vmb
Vmc
Vs1 S1
S4
Sa
Vvret it
Figura 2.11: Formas de onda em ordem descendente: (a) sinais das moduladoras e sinal da portadora triangular; (b) sinal modulado do brao a; (c) complemento do sinal modulado do brao b; (d) complemento do sinal modulado do brao c; (e) sinal de comando S1; (f) sinal de comando S4; (g) funo de chaveamento do brao a, Sa; (h) tenso reticada.
20
2.2.3 Estratgia SPWM por Estados Contguos

Em reticadores trifsicos PWM tipo Buck a presena dos ltros de entrada imprescindvel, e as tenses que so aplicadas ponte reticadora so as tenses sobre os capacitores do ltro de entrada. Devido a tal caracterstica, para a ltragem das componentes de alta frequncia contidas nas correntes de linha, originadas pela ponte reticadora PWM, torna-se mais adequada a utilizao de uma modulao SPWM de trs nveis. Uma tcnica de modulao escalar em trs-nveis aplicada aos reticadores Buck que cou consagrada foi inicialmente proposta em [36], onde faz-se uso de uma transformao aritmtica dos sinais modulados SPWM de dois nveis (+1 e 1) em sinais modulados de trs nveis (+1, 0 e 1). Para tal transformao escalar, os sinais modulados SPWM de dois nveis ma (t ), mb (t ) e mc (t ) so convertidos em sinais modulados SPWM de trs nveis ya (t ), yb (t ) e yc (t ), pela seguinte matriz transformao: (2.5)
1 yb (t ) = 0 2 1 yc (t )
ya (t )
1 1 0
1 mb (t ) 1 mc (t )
ma (t )
A combinao das trs variveis SPWM a dois nveis origina 23 = 8 estados diferenciados, sendo estes representados na tabela 2.6. Nesta tabela apresentam-se todas as possibilidades de estados para a modulao em questo, encontrando-se as variveis de dois nveis e suas correspondentes transformaes a variveis de trs nveis. Nas colunas correspondentes aos interruptores, estes conduzem segundo a modulao a trs nveis, o que origina a composio das correntes de entrada. Os estados nulos D, E e F disponibilizam uma circulao da corrente de carga em roda-livre quando apropriado, onde todos estes podem ser simultaneamente +1 ou 1, ou seja, quando tais estados forem requisitados a corrente de linha da entrada ser nula. Tabela 2.6: Estados de modulao em dois e trs nveis. Dois-Nveis Trs-Nveis Superior Inferior ma mb mc ya yb yc S1 S2 S3 S4 S5 S6 +1 +1 1 0 +1 1 1 1 +1 1 +1 +1 1 0 1 1 +1 1 1 +1 0 1 1 1 1 +1 +1 1 0 +1 1 1 1 +1 1 1 +1 0 1 1 1 1 +1 0 1 +1 1 1 1 0 1 1 1 0 1 1 1 0 1 1
Estado 1 2 3 4 5 6 D, 0 E, 0 F, 0
Para a determinao da lgica de comando dos interruptores seguem-se novamente alguns princpios das estratgias apresentadas nas sees 2.2.1 e 2.2.2, obviamente com a imposio das funes de comutao.
21
Relembrando a estratgia proposta por [43] e a tabela 2.5, notvel o nmero adicional de comutaes dos interruptores a cada subperodo. Na estratgia proposta por [36] utilizam-se estados, por assim dizer, nulos ou contguos, reduzindo as comutaes necessrias a cada subperodo. A lgica em questo vale-se ainda dos estados contguos na transio entre estados, ou seja, apenas um interruptor tem sua condio de estar ou no habilitado alterada. Para que se entenda de forma clara, na Fig. 2.12 tm-se os estados para os subperodos de 0 a 60 e de 60 a 120 , onde em cada subperodo so necessrios apenas trs estados, um interruptor est continuamente habilitado e h utilizao do estado nulo.
0o a 60o
Io D1 D2 D3
S1 Va Vb Vc
S2
S3
D4
D5
D6
S4
S5
S6
E
Io D1 D2 D3 D1 D2 Io D3 D1
60o a 120o
Io D2 D3
S1 Va Vb Vc
S2
S3 Va Vb Vc
S1
S2
S3 Va Vb Vc
S1
S2
S3
D4
D5
D6
D4
D5
D6
D4
D5
D6
S4
S5
S6
S4
S5
S6
S4
S5
S6
2
Io D1 D2 D3
S1 Va Vb Vc
S2
S3
D4
D5
D6
S4
S5
S6
Figura 2.12: Transio dos estados envolvidos ente 0 e 120 . Da Fig. 2.12 pode-se extrair que o ltimo estado de um subperodo estar necessariamente presente no prximo subperodo e a comutao se d sempre nos interruptores do grupo superior ou do grupo inferior da ponte reticadora. Com base nestas observaes pode-se compor a tabela 2.7 para exemplicar a transio entre estados e subperodos. Ainda pode-se ilustrar um ciclo de operao em um diagrama angular, como o apresentado na Fig. 2.13. Pode-se imaginar que a transio entre estados dar-se- como uma triangulao dentro dos subperodos de 60 , passando necessariamente pelo estado contguo. O diagrama apresentado na Fig.
22
Tabela 2.7: Seqncia de transio de estados. Subperodo Seqncia Contguo 0 60 202 606 202 606 202 E 60 120 303 202 303 202 303 D 120 180 101 303 101 303 101 F 180 240 505 101 505 101 505 E 240 300 404 505 404 505 404 D 300 360 606 404 606 404 606 F
120o 3 D F 180
o
60o 2
E
o 6 0
1 E D 5 240o 4 300o F
Figura 2.13: Diagrama angular de transio de estados, onde 1 6 so os estados e D, E , F so os estados contguos ou nulos.
2.14 discrimina os blocos para a obteno da modulao em trs nveis, para identicao do estado e para a lgica de comando. Para tais blocos faz-se uma anlise detalhada acompanhada das respectivas guras. O bloco de desacoplamento para a rede de entrada sem neutro encontra-se detalhado na Fig. 2.15, onde na verdade os sinais das moduladoras passam por uma transformao de fase-neutro para fase-fase para adequao do referencial da modulao [36].
Ivsa Ivsb Ivsc

Desac.D
Ivs1 Ivs2 Ivs3 Vvt Setor1,2,3,4,5,6

SPWM
Ix1,2,3
2 para 3 Iya,b,c Nveis
Lgica 1,2,3,4,5,6 Lgica Estados Gatilho
S1 S2 S3 S4 S5 S6
Figura 2.14: Diagrama de blocos: transformaes, modulao e lgica.
23
1/3
Vvsa Vvsb Vvsc Vvs1 Vvs2 Vvs3
Figura 2.15: Transformao de desacoplamento. Para o modulador SPWM utiliza-se um circuito semelhante ao da Fig. 2.10, ou seja, um modulador SPWM clssico sem as tenses moduladas complementares, visto na Fig. 2.16. Os sinais modulados em dois-nveis mabc (t ) so submetidos transformao de onde se obtm as tenses moduladas em trs nveis yabc (t ), observado na Fig. 2.17.
V6
Ivs1,2,3 Vvt
+
-
Ix1,2,3
Figura 2.16: Modulador SPWM.

Ix1 Iy1
Ix2
Iy2
Ix3
Iy3
Figura 2.17: Transformao de dois para trs nveis. Para ilustrar a lgica de identicao de estados denida pela tabela 2.7, na Fig. 2.18 tem-se a identicao dos estados 2, 3, 4 e 5. Tais estados foram selecionados pois so os integrantes lgicos para o sinal de comando dos interruptores S1 e S4. Para a implementao da estratgia proposta pelas tabelas 2.6 e 2.7 agregam-se os circuitos lgicos da Fig. 2.19, onde esto representadas as lgicas de comando para os interruptores S1 e S4. Para os demais interruptores vale uma lgica semelhante, com os respectivos estados e setores associados. As Fig. 2.20 e Fig. 2.21 representam os sinais obtidos e as formas de onda para uma modulao por estados nulos. Na Fig. 2.20(a) tm-se as formas de onda para as trs senides moduladoras em 60Hz e a triangular portadora em alta freqncia. Os sinais modulados em dois nveis apresentam-se nas Figs. 2.20(b), (c) e (d), sendo estes transformados nos sinais em trs nveis nas Figs. 2.20(e), (f) e (g). A manifestao no tempo para os estados 2, 3, 4 e 5 encontra-se ilustrada nas Figs. 2.21(a),(b) e (c), sendo estes sinais integrates da composio da lgica de comando dos interruptores que compem o brao a da ponte reticadora conforme os sinais presentes nas Figs. 2.21(d) e (e). Observa-se na Fig. 2.21(f) a composio da funo de comutao Sa do brao a pelos sinais S1 e S4.
24
Iy1
Iy1 Iy2 Iy3 Iy1 Iy2 Iy3 Estado 2 -1
Iy2 Iy3 -1 -1
Estado 3
-1 Estado 4
Iy1 Iy2 Iy3
Estado 5
Figura 2.18: Lgica de identicao de estados.
Estado 2 UM Estado 3 UM Estado 0 Setor 6 Setor 2 UM
Estado 4 UM Estado 5 UM Estado 0 Setor 2 Setor 6 UM
S1
S4
Figura 2.19: Lgica de comando para S1 e S4.
Para que as guras citadas nesta modulao fossem legveis, foi utilizada uma frequncia de portadora baixa (1.020Hz), o que reetiu na tenso reticada de baixa qualidade, o que no realstico, sendo que a real qualidade da tcnica aqui apresentada ser conrmada nos resultados de simulao com frequncia de comutao acima de 10kHz. Salienta-se ainda a ocorrncia das circulaes da corrente de carga em roda-livre, devida aos estados contguos quando a tenso reticada nula.

Vvsa,b,c Vvt
25
Estado2
X1
Estado3
X2
Estado4
X3 Vs1
Estado5
Vs1
Ya
S1
S4
Yb
Sa
Yc
Vvret
Figura 2.20: Formas de onda da transformao de nveis.
Figura 2.21: Formas de onda tericas.
2.3 Estratgia de Modulao Escalar para Reticador Unidirecional Tipo Buck

Contempladas algumas tcnicas de modulao escalar SPWM para reticadores trifsicos bidirecionais tipo Buck, apresentam-se nesta seo duas tcnicas para a modulao escalar de reticadores trifsicos unidirecionais tipo Buck apresentados na seo 1.1.4, mais especicamente na Fig.1.11, que representa um reticador trifsico unidirecional tipo Buck (RTUB) com diodo de roda-livre. Apresenta-se a seguir uma estratgia de modulao para RTUB sem diodo de roda-livre, topologia e modulao originalmente propostas em [43], e uma estratgia por estados contguos inovadoramente aplicada ao RTUB com diodo de roda-livre.
2.3.1 Estratgia SPWM Contnua

A estratgia proposta em [43] apresenta-se como uma simplicao da estratgia apresentada na seo 2.2.2, notoriamente devido presena de apenas trs interruptores para o RTUB. Assim, os princpios relacionados aos subperodos e setores so mantidos. Inicialmente, analisando-se o primeiro setor de operao, ou seja, de 30 a 90 , a tenso de fase va (t ) apresenta-se como a mais positiva entre as tenses de rede. Tal condio assegura que a corrente de carga io (t ) circule pelos diodos Da1 e D1 quando o interruptor S1 estiver habilitado. Conseqentemente, ao interruptor S1 pode ser aplicada a funo modulante:
26
Tabela 2.8: Estados de modulao para reticador unidirecional Buck. Subperodo S1 S2 S3 30 90 ma mb 1 90 150 ma 1 mc 150 210 1 mb mc 210 270 ma mb 1 270 330 ma 1 mc 330 30 1 mb mc
Tabela 2.9: Estados de modulao. Estado Interruptores S1 S2 S3 1 1 1 2 1 1 3 1 1
ma = m1 = M sen( t )
(2.6)
Similarmente, para a tenso vb (t ), que a mais negativa, o interruptor S2 segue a seguinte funo modulante: mb = m2 =| M sen( t 120 ) | (2.7)
Durante tal subperodo o interruptor S3 deve apresentar-se habilitado sempre que S1 ou S2 estiverem desabilitados, assegurando assim o caminho da corrente de carga e a forma senoidal desejada para ic (t ). Devido a presena dos diodos e da polaridade relativa das tenses de entrada, S3 deve manter-se continuamente habilitado durante o subperodo em questo. Do exposto anteriormente pode-se resumir a modulao para o RTUB sem diodo de roda-livre da seguinte forma: para a tenso de fase mais positiva ou negativa, o interruptor correspondente fase segue a lei de modulao da respectiva fase, mantendo-se continuamente habilitado o interruptor restante, devido a sua tenso de fase transitria. Na tabela 2.8 apresentam-se as modulaes por subperodo para o RTUB. Observa-se sua simplicidade comparada tabela 2.4 para o reticador bidirecional Buck. A seqncia e as etapas de operao entre 30 e 90 podem ser observada na Fig. 2.22, onde o interruptor S3 encontra-se sempre habilitado, assegurando o caminho da corrente de carga. Das etapas de operao apresentadas pode-se denir que o reticador unidirecional apresenta apenas trs estados de modulao, apresentados na tabela 2.10, que so obtidos seguindo os sinais modulantes.

Io D1p D2p D3p D1p D2p D3p Io
27
D1n S1 Va D1p D1n Vb
D2n S2 Vc D2p D2n
D3n S3 Va D3p D3n
D1n S1 Vb D1p D1n
D2n S2 Vc D2p D2n
D3n S3
D3p D3n
(a) de 30o a 60o

Io D1p D2p D3p D1p D2p D3p Io
D1n S1 Va D1p D1n Vb
D2n S2 Vc D2p D2n
D3n S3 Va D3p D3n
D1n S1 Vb D1p D1n
D2n S2 Vc D2p D2n
D3n S3
D3p D3n
(b) de 60o a 90o Figura 2.22: Etapas de Operao entre 30o e 90o
2.3.2 Estratgia SPWM de Trs Nveis

Da estratgia de estados contguos, seo 2.2.3, pode-se obter uma estratgia extremamente simples para o RTUB com diodo de roda-livre (DRL ), visto que a presena deste disponibiliza um caminho incondicional para a corrente de carga, eliminando todos os estados lgicos que executariam tal tarefa, caso este diodo no estivesse presente. Observando-se a transformao de dois para trs nveis proposta na equao 2.5 e a respectiva forma de onda dos sinais modulantes resultantes para yabc (t ) (vide Fig. 2.20), ca evidente que estes so sucientes para operar adequadamente um RTUB com DRL , proporcionando correntes senoidais na entrada do reticador. Um resultado relevante de tal transformao que a freqncia resultante para yabc (t ) o dobro da frequncia da portadora vT (t ). A tabela 2.6 apresenta-se simplicada para o reticador unidirecional devido presena de apenas trs interruptores, conforme a tabela 2.10. Tabela 2.10: Estados de modulao. Dois-Nveis Trs-Nveis Interruptores X1 X2 X3 Y1 Y2 Y3 S1 S2 S3 +1 +1 1 0 +1 1 1 1 +1 1 +1 +1 1 0 1 1 +1 1 1 +1 0 1 1 1 1 +1 +1 1 0 +1 1 1 1 +1 1 1 +1 0 1 1 1 1 +1 0 1 +1 1 1 1 0 Roda Livre
Estado 1 2 3 4 5 6 0
28
Em relao proposta de modulao anteriormente apresentada, acrescenta-se um quarto estado de modulao, propriamente denominado "estado nulo, ou contguo"que dar-se- pelo diodo de rodalivre, segundo a tabela 2.11. Tabela 2.11: Estados de modulao simplicado. Estado Interruptores S1 S2 S3 1 1 1 2 1 1 3 1 1 0 Roda Livre
Devido ao nmero reduzido de operaes lgicas, citando a seo 2.2.3, as formas de onda dos sinais modulados obtidos para esta estratgia de modulao apresentam-se na Fig. 2.23.
Vvsa,b,c Vvt
Ima
Imb
Imc Vs1
Iya
Iyb
Iyc
Figura 2.23: Formas de onda da modulao.
29
A seqncia e as etapas de operao entre 0 e 120 podem ser observadas na Fig. 2.24. De modo semelhante ao que foi exemplicado na Fig. 2.22, os trs estados disponveis e a circulao em roda-livre compem as etapas de operao para o reticador unidirecional.
60 a 120
o
DRL D3p Io
D3n
S3
D3p
D3n
D2n
D1p
Vb
D2p
D1n
S1
0 a 60
DRL
Va
D1p
D1n
Estado3
D2p
Vc
S2
D2n
DRL
D3p
D3p
Io
D3n
D3n
D3p
DRL
Io
Io
Io
S3
S3
D3n
D3n
D3p
D3p
D3n
S3
Estado0
D3p
D3n
Estado1
D2n
D2n
D2p
D2p
D2n
Vb
Vb
D1p
D1p
D1n
D1n
D1p
Vb
D2p
S1
S1
D1n
D1n
D1p
D1p
D1n
S1
Va
Va
Io
D3p
DRL
D3n
S3
D3p
D3n
D2n
D1p
Vb
D2p
D1n
S1
Figura 2.24: Conjunto de estados entre 0 e 120 para RTUB com DRL .
2.4 Filtro de Entrada

Os reticadores PWM apresentam ampla empregabilidade, e uma das suas virtudes est na possibilidade de eliminao de harmnicas de baixa ordem e, conseqentemente, na reduo de peso e volume dos componentes do ltro de entrada em sistemas de reticao [11]. No entanto, mesmo com a evoluo tecnolgica dos semicondutores de potncia, a demanda por maior processamento
Va
D1p
D1n
Estado2
D2p
Vc
S2
D2n
Va
D1p
D1n
Estado3
Vc
Vc
D2p
D2p
D2n
D2n
D2p
Vc
S2
S2
S2
D2n
30
de potncia pelos reticadores trifsicos PWM sempre ser contraposta pelo aumento do volume dos ltros de entrada. Direcionando-se o estudo aos reticadores trifsicos PWM tipo Buck, os requisitos para eliminao das harmnicas de corrente so atendidos somente com o emprego de ltros passa-baixa na entrada de tais reticadores. Uma metodologia de projeto de ltros de entrada, proposta em [11, 46], associou caractersticas de freqncia, defasagem, taxa de distoro harmnica total (THD), bem como o custo por kVA demandado, como parmetros de projeto para o desenvolvimento de ltros de entrada. Em outras, a exemplo de [25], props-se o uso de malhas de ltragem de maior ordem para um maior amortecimento (damping) ou at mesmo o amortecimento ativo, mas tais recursos seriam impedidos pelo custo de implementao, pelo volume e pela limitao da potncia processada. Nesta seo abordado o desenvolvimento de parmetros essenciais ao projeto de ltros de entrada do tipo passa-baixa destinados a reticadores trifsicos PWM tipo Buck. Considerando-se a Fig. 2.25, que ilustra o ltro de entrada LC, dene-se que: Rs a soma da resistncia de linha mais a do ltro; Ls , a soma da indutncia de linha mais a do ltro; RSE , a resistncia srie do capacitor de ltragem, e C f , a capacitncia de ltragem. Ainda, seja a fonte de corrente com harmnicas Ih e a fonte de tenso de fase V f .
Rs Ls
Iif1
Rse
Ivf(t)
Cf
Iih(t)
Figura 2.25: Diagrama para a componente fundamental.
Objetiva-se para tal ltro que as componentes harmnicas de alta frequncia da corrente de carga, modulada pela ponte reticadora, sejam drenadas pelo capacitor de ltragem e, que a tenso sobre tal capacitor seja a mais prxima possvel da tenso de fase da rede. Tal cuidado justica-se para que o ganho de tenso ocasionado pelo ltro de entrada seja praticamente nulo, participando apenas como rede de reteno de harmnicas de corrente. Um outro ponto a ser considerado relaciona-se com a queda de tenso sobre os componentes em srie com a linha, ou seja, a queda de tenso sobre o indutor do ltro e sua respectiva resistncia, na freqncia fundamental de 60Hz, deve ser mnima. Aplicando-se a tcnica da superposio, pode-se representar o circuito da Fig. 2.25 pelo circuito da Fig. 2.26. De tal circuito, obtm-se a funo de transferncia para o ltro de entrada no domnio da freqncia: G f ca (s) = RSE C f + 1 i1,h (s) = ih (s) Ls C f s2 + (Rs + RSE ) s + 1 (2.8)

Rs Ls
31
IiFh(t)
Rse
Iih(t)
Cf
Figura 2.26: Diagrama para as componentes harmnicas. Para facilitar as demais anlises, pode-se adotar um capacitor ideal sem resistncia srie equivalente: G f ca (s) = 1 Ls C f s2 + Rs s + 1 (2.9)
Neste estudo, como parmetro inicial escolhe-se a freqncia de corte do ltro dividindo-se a freqncia de comutao por uma constante : fc = fs (2.10)
O valor de obtido conforme o desempenho vericado por simulao, de maneira que este resulte em uma freqncia de corte baixa onde se tenha um ganho prximo a 0dB na freqncia fundamental da rede trifsica. O segundo parmetro escolhido o da indutncia Ls , que no deve apresentar um valor muito reduzido, para que no dena um capacitncia exagerada, e muito menos uma reatncia elevada na freqncia fundamental. Estimados tais valores, obtm-se a capacitncia de ltragem da equao: Cf = 1 Ls (2 fc )2 (2.11)
O valor da resistncia srie determina-se no intuito de que a queda de tenso nela seja reduzida, e o fator de qualidade Q seja alocado entre 10 e 20. Apresentando-se a equao em funo da freqncia angular de corte c e do fator de qualidade Q, tem-se: G f ca (s) = onde: c = Q= 1 Ls C f Ls C f Rs C f (2.13) (2.14) 1
s2 2 c
+ Qsc + 1
(2.12)
No diagrama fasorial da Fig. 2.27, encontram-se representadas: a tenso de fase e a corrente de linha de entrada, V f e I f ; a tenso e a corrente no capacitor, Vc f e Ic f ; a tenso sobre o indutor, I f XLs ,
32
e o ngulo de defasagem .
f
Icf If
Vf
If.XLs
Isf
Vcf
Figura 2.27: Diagrama fasorial para o ltro de entrada. Do diagrama fasorial obtm-se a equao para o ngulo de defasagem : = tan1 Vc f XLs I f tan1 XLs I f XC f Vc f 1 X Cf (2.15)
Dependendo da modulao utilizada, pode-se optar por reduzido valor de Ls , pois este atuaria sobre as oscilaes instantneas da corrente complementarmente ltragem obtida pelo capacitor. Assim, pode-se considerar que Ls determina a taxa de distoro harmnica total de corrente T HDi . Ainda, pode-se adotar que o ngulo de defasagem seja determinado predominantemente pelo capacitor C f , onde para uma reduzida reatncia XLs bem como um ganho de tenso nulo Vc f V f , e deste resultaria uma equao simplicada para : = tan1 C f Vf If (2.16)
Conforme a tcnica de modulao empregada, o conversor apresenta um contedo harmnico caracterstico. Da anlise de tal espectro dene-se uma freqncia de corte para o ltro c abaixo da terceira harmnica. Do ngulo de defasagem , adequado ao projeto de valores de tenso e corrente caracterstica do conversor, dene-se um valor para a capacitncia C f . O valor de Ls obtido inicialmente da equao de c , podendo ser adequado de tal maneira que o ganho na freqncia de corte G f ca ( jc ) no amplique excessivamente as componentes de baixa freqncia distorcendo assim a corrente de entrada. O desenvolvimento do ltro de entrada pode ser resumido em um uxograma, conforme a Fig. 2.28. A ilustrao da caracterstica em frequncia para o ltro de entrada d-se no diagrama de Bode da Fig. 2.29. Apresenta-se o ganho do ltro G f ca ( fc ) na freqncia de corte fc e o fator de qualidade Q para trs valores. Conforme j comentado, o ganho do ltro de entrada torna-se indesejvel, principalmente para as componentes harmnicas de baixa ordem, como a 5a e a 7a , o que ocasionaria oscilaes intolerveis para a rede trifsica. Para uma visualizao da inuncia dos valores de C f e Ls no ngulo de defasagem , a Fig. 2.30 ilustra um plano de defasagem para diversos valores de projeto de ltros de entrada. Fica evidente que o ngulo de defasagem pode encontrar-se em avano ou em atraso, dependendo dos valores adotados, ou seja, o ltro ser mais capacitivo ou mais indutivo.

Incio
33
Simulao
FFT sem Filtro
Define iwc <180Hz
Vin, Iin ,if
Calcula Cf e Ls
Simulao
icosf ~ ~1
Diminui Cf
Aumenta Ls
THDi<5%
Fim
Figura 2.28: Fluxograma de desenvolvimento do ltro de entrada
2.5 Resultados de Simulao
Para um melhor entendimento sobre as tcnicas de modulao at aqui apresentadas e mesmo para observaes sobre o ltro de entrada CA, realizou-se uma srie de simulaes utilizando o so f tware PSIM.
Os parmetros comuns a todas as simulaes apresentam-se na tabela 2.12 e os diagramas dos circuitos utilizados para as simulaes encontram-se ilustrados no Apndice A. O ltro de entrada foi obtido com base no exposto na seo 2.4, com os seguintes valores: Rs = 0, 1; Ls = 7mH e C f = 95F . Para a modulao SPWM Contnua o valor do capacitncia de ltragem foi elevado para C f = 150F com o objetivo de atenuar os efeitos das harmnicas de corrente de baixa ordem que apresentavam-se mais acentuados para esta tcnica de modulao.

IdB Gfca(f)
34
30 24 18 12 6 0 6 12 18 24 30 10 100 f
Gfca(fc)
ifc
1 .10 Hz
Figura 2.29: Diagrama de Bode para o ltro de entrada.
70
if[graus]
60 50 40 30 20 10 0 -10 -20 6 4 0.004 0 0.002 2 0.008 0 0.01 0.006
Cf[10-4 F]
Ls[H]
Figura 2.30: Plano de defasagem.
2.5.1 Modulao SPWM
Para esta primeira tcnica de modulao a defasagem entre a corrente de linha e a tenso de fase da rede pode ser observada na Fig. 2.31, com cos = 0, 93 em avano. Conrmando o inicialmente proposto na seo 2.4, a tenso sobre o capacitor C f segue a tenso da rede, estando praticamente em fase e com um ganho em amplitude que no chega a comprometer a qualidade da tenso reticada na carga, como ilustrado na Fig. 2.32.
Na Fig. 2.33 nota-se o efeito da funo de comutao do brao a sobre a corrente de linha noltrada. A tenso reticada obtida com esta modulao apresenta-se na Fig. 2.34, onde se observa a inexistncia de instantes com tenso nula para a carga, o que resulta em uma tenso mdia de 452V , um pouco superior esperada.
35
Tabela 2.12: Parmetros para as simulaes. V f ase = 220Ve f tenso de fase ecaz; Po = 8kW potncia na carga; Vo = 400V tenso mdia na carga; Io = 20A corrente na carga; fc = 15kHz freqncia de comutao; D = 0, 8 razo cclica de operao;
2.5.2 Modulao SPWM Contnua

Para esta modulao o aumento da capacitncia do ltro aumentou a defasagem entre a tenso e a corrente de entrada, resultando em um cos = 0, 83 em avano, mas com os efeitos das componentes harmnicas de baixa ordem, onde se incluem a 5a e a 7a , praticamente eliminadas (Fig. 2.35). Obviamente, devido ao maior valor de capacitncia C f , a tenso sobre este apresenta um ganho mais expressivo em amplitude e uma leve defasagem em relao tenso de fase da rede, como mostra a Fig. 2.36. Na Fig. 2.37 nota-se que a modulao sobre a corrente de linha originada pela ponte reticadora d-se continuamente. A forma da tenso reticada na carga, vista na Fig. 2.38, apresenta valores nulos em alguns instantes devido defasagem entre a tenso de fase da rede e a tenso sobre o capacitor C f . Quando o ganho de tenso sobre os capacitores de ltragem e a defasagem da tenso nestes em relao rede trifsica signicativa faz-se necessria a incluso da tenso sobre capacitores C f nas variveis de controle do reticador de maneira a compensar estas diferenas em relao rede.
2.5.3 Modulao SPWM por Estados Contguos

A modulao por estados contguos a que apresenta a melhor qualidade das trs tcnicas escalares apresentadas, armao que ser justicada nas guras seguintes.
350 300 250 200 150 50 0 50 100 150 200 250 300 350 0.7 0.71 0.72 0.73 tempo[s] 0.74 0.75 van[V], vcf[V] va[V], ia*5[A] 100 350 300 250 200 150 100 50 0 50 100 150 200 250 300 350 0.7 0.71 0.72 0.73 tempo[s] 0.74 0.75
Figura 2.31: Tenso de fase e corrente de linha na entrada.
Figura 2.32: Tenso sobre C f e tenso de fase de entrada.

25 20 15 10 5 isa[A] 0 5 10 15 20 25 0.7 0.71 0.72 0.73 tempo[s] 0.74 0.75
36
650 600 550 500 450 400 icf[A] 350 300 250 200 150 100 50 0 0.7 0.71 0.72 0.73 tempo[s] 0.74 0.75
Figura 2.33: Corrente de linha no-ltrada isa .
Figura 2.34: Tenso reticada Vo aplicada na carga.
Na Fig. 2.39 inicialmente ca evidente a qualidade da corrente de linha na entrada, sendo praticamente uma senide com dominncia da frequncia fundamental de 60Hz. Tal qualidade de modulao e ltragem reete-se na tenso sobre os capacitores C f (Fig. 2.40), que segue a tenso de rede com distoro inferior apresentada pela primeira modulao SPWM. A modulao apresentada pela corrente de linha originada pelo brao a da ponte reticadora, como apresenta a Fig. 2.41, facilita a ltragem e inuencia diretamente na boa qualidade das correntes de entrada. A tenso reticada, vista na Fig. 2.42, praticamente a tenso reticada originada por uma ponte trifsica no-controlada adicionada dos estados contguos que determinam os instantes de tenso nula para a carga. A tenso mdia obtida para esta modulao a mais prxima da ideal, com um valor de Vo = 407V .
350 300 250 200 150 50 0 50 100 150 200 250 300 350 0.7 0.71 0.72 0.73 tempo[s] 0.74 0.75 van[V], vcf[V] va[V], ia*5[A] 100
400 350 300 250 200 150 100 50 0 50 100 150 200 250 300 350 400 0.7
0.71
0.72 0.73 tempo[s]
0.74
0.75
Figura 2.36: Tenso sobre o C f e tenso de fase de entrada.
37
25 20 15 10 5 isa[A] 0 5 10 15 20 25 0.7 0.71 0.72 0.73 tempo[s] 0.74 0.75
650 600 550 500 450 400 icf[A] 350 300 250 200 150 100 50 0 0.7 0.71 0.72 0.73 tempo[s] 0.74 0.75
Figura 2.38: Tenso reticada Vo aplicada carga.
350 300 250 200 150 50 0 50 100 150 200 250 300 350 0.7 0.71 0.72 0.73 tempo[s] 0.74 0.75 van[V], vcf[V] va[V], ia*5[A] 100
400 350 300 250 200 150 100 50 0 50 100 150 200 250 300 350 400 0.7
0.71
0.72 0.73 tempo[s]
0.74
0.75
Figura 2.40: Tenso sobre C f e tenso de fase de entrada.
25 20 15 10 5 isa[A] 0 5 10 15 20 25 0.7 0.71 0.72 0.73 tempo[s] 0.74 0.75
650 600 550 500 450 400 icf[A] 350 300 250 200 150 100 50 0 0.7 0.71 0.72 0.73 tempo[s] 0.74 0.75
Figura 2.42: Tenso reticada Vo aplicada carga.
38
2.6 Concluses
No presente captulo foram apresentadas as peculiaridades operacionais e topolgicas e essencialmente trs tcnicas para a modulao escalar de reticadores Buck trifsicos PWM. Ao nal deste contato com as propriedades da modulao evidenciaram-se as possibilidades de proposio de outras tcnicas de modulao escalar e, mesmo que no abordado neste trabalho, a utilizao de tcnicas de modulao vetorial. Uma modulao PWM pode ainda proporcionar facilidades ou diculdades quanto eliminao das componentes harmnicas das correntes de entrada, onde os fatores de qualidade do ltro, como a defasagem e a potncia reativa drenada por ele, so diretamente inuenciados, proporcionando ou no uma carga de qualidade rede trifsica. A modulao adequada aos objetivos deste trabalho a de estados contguos por apresentar uma modulao ininterrupta, no que refere-se a interruptores habilitados e conduzindo continuamente durante um subperodo da frequncia de rede, o que possibilitar a associao do reticador a um transformador e a transferncia de energia em alta-frequncia.
Captulo 3
Modelagem e Controle
3.1 Introduo
No meio cientco, a partir de anlises adequadas pode-se obter modelos matemticos para representar os complexos sistemas em estudo com o objetivo de que tal representao demonstre o comportamento do sistema em anlise para diversas condies de operao. Entre as tcnicas de modelagem de conversores estticos, a representao por equaes diferenciais e pela linearizao em torno do ponto de operao do conversor uma das mais utilizadas. A modelagem de reticadores trifsicos normalmente envolveria um elevado nmero de equaes, de maneira a contemplar as trs fases de tais estruturas. Para reduo das manipulaes algbricas e conseqentemente das equaes representativas, utilizam-se amplamente tcnicas de transformao de sistemas trifsicos em sistemas bifsicos, sendo entre as mais empregadas a Transformao de Clarke/Park [5, 10]. No entanto, em conversores estticos complexos como os reticadores trifsicos, neste caso os bidirecionais PWM tipo Buck, a obteno de equaes no-lineares esperada, o que demandaria o uso de tcnicas de controle no-linear ou tcnicas de linearizao de tais equaes, obtendo-se assim modelos simplicados [20, 22, 23, 31]. Este captulo ser desenvolvido com o entuito de capitalizar o conhecimento disponvel na literatura sobre a modelagem e controle de reticadores Buck trifsicos servindo de base para a topologia am deste trabalho.
3.2 Ganho Esttico

Para as estratgias de modulao abordadas no captulo 2, pode-se realizar uma mesma anlise para representao e obteno do ganho esttico do reticador trifsico PWM tipo Buck. Tal anlise d-se inicialmente pelas equaes 1.1 e 1.2 que denem as propriedades bsicas do reticador Buck, onde as tenses de entrada jamais so curto-circuitadas e o caminho para a corrente de carga sempre disponibilizado.
3. Modelagem e Controle
40
Considera-se a Fig. 3.1, onde faz-se uma representao da ligao imaginria entre um ponto mdio da carga e o neutro, tambm imaginrio, das fontes (visto que as anlises deste trabalho so para conexes sem o neutro) para facilitar a obteno do ganho esttico de tenso. As equaes 3.1 e 3.2 representam as correntes na entrada da ponte reticadora e a tenso reticada. Portanto, sejam as correntes de entrada da ponte reticadora originadas pela corrente de carga modulada pelas funes de comutao:
Pa
Vca(t)
Sa
Za Na Pb Zb Sb Nb Pc Sc Zc
Io
In
Vcb(t)
In
Vcc(t)
Io
Nc
Figura 3.1: Circuito ideal do reticador Buck. (3.1)
isb (t ) = Io Sb (t ) isc (t ) Sc (t ) Seja a tenso da ponte reticadora: ma (t ) T va (t )
isa (t )
Sa (t )
vret (t ) = mb (t ) vb (t ) mc (t ) vc (t )
(3.2)
Tendo-se tenses de fase equilibradas e correntes de linha, pode-se decompor a equao 3.2 em: 2 Ve f sen( t ) M sen( t ) (3.3)
vret (t ) = + 2 Ve f sen( t 120o ) M sen( t 120o ) + 2 Ve f sen( t + 120o ) M sen( t + 120o ) 2 Ve f M sen2 ( t )
vret (t ) = + 2 Ve f M sen2 ( t 120o ) + 2 Ve f M sen2 ( t + 120o )
(3.4)
Na equao 3.4, isolando-se os termos comuns e sabendo-se que o somatrio das senides elevadas ao quadrado igual a um, obtm-se a equao do ganho esttico de tenso em valores mdios para o
41
reticador trifsico PWM tipo Buck: 3 Vo = M Ve f 2 (3.5)
Neste estudo, utilizou-se a metodologia de equacionamento e a tcnica de linearizao utilizada em [8], alm das tcnicas de controle linear [4] para o reticador trifsico bidirecional PWM tipo Buck.
3.3 Modelo do Conversor a Partir da Entrada (CA)

Admitindo-se que a rede de alimentao se apresenta como um barramento innito, as tenses trifsicas so denidas pelas equaes 3.7: o va (t ) = Vpk sen( t + 0 ) vb (t ) = Vpk sen( t 120o ) vc (t ) = Vpk sen( t + 120o )
(3.6)
Para representao do reticador Buck bidirecional adota-se a Fig. 3.1, utilizando-se a ligao de um neutro imaginrio para melhor visualizao da circulao da corrente de carga e composio das correntes de entrada. Sendo positiva a corrente da fase a, o interruptor Sa apresenta-se conectado ao barramento superior da ponte reticadora, sendo feita uma analogia para os demais interruptores e estados para um ciclo de operao. Da gura 3.1 podem-se denir as seguintes regras para correntes de entrada em trs nveis: ma,b,c (t ) = 1 Sa,b,c = Pa,b,c isa,sb,sc (t ) = Io ; ma,b,c (t ) = 0 Sa,b,c = Za,b,c isa,sb,sc (t ) = 0; ma,b,c (t ) = 1 Sa,b,c = Na,b,c isa,sb,sc (t ) = Io ; (3.7)
Como esperado, as correntes de entrada da ponte reticadora [is (t )]abc apresentam-se segundo a modulao dos braos. Tem-se, ento, a corrente de entrada denida pela expresso:
[is (t )]abc = Io [m(t )]abc
(3.8)
Pode-se analisar o circuito equivalente da entrada apresentado na Fig. 3.2, por variveis de fase, ou seja, como circuitos monofsicos denidos pela equao 3.9 e a equao 3.11.
[i(t )]abc = [ic (t )]abc + [is (t )]abc
(3.9)
[i(t )]abc = C f
d [vc (t )]abc + [is (t )]abc dt
(3.10)
Rs I[i(t)]abc I[v(t)]abc Ls I[ic(t)]abc Cf I[is(t)]abc=Io[m(t)]abc
42
Figura 3.2: Circuito equivalente da entrada.
[vc (t )]abc = [v(t )]abc Ls Substituindo 3.8 em 3.10,
d [is (t )]abc Rs [i(t )]abc dt
(3.11)
[i(t )]abc = C f
d [vc (t )]abc + Io [m(t )]abc dt
(3.12)
Da insero da equao 3.11 em 3.12, obtm-se a equao das correntes de linha de entrada: [i(t )]abc = C f d2 d d [v(t )]abc Ls C f 2 [i(t )]abc Rs C f [i(t )]abc + Io [m(t )]abc dt dt dt (3.13)
Nas anlises subseqentes utiliza-se a Transformada de Clarke/Park [5] para transformao do sistema trifsico em questo em um sistema de coordenadas estacionrias, sendo uma componente direta (eixo d), uma componente em quadratura (eixo q) e uma componente zero (0). Para tal realizao utiliza-se a matriz transformao a seguir: B= 2 3
1 2 1 2 1 2
cos(t 120 ) sen(t 120 ) cos(t + 120 ) sen(t + 120 )
cos(t )
sen(t )
(3.14)
A matriz transformao B uma matriz diagonal, o que implica na igualdade entre sua transposio e sua inverso, ou seja: B1 = BT =
1 2 1 2 1 2
(3.15)
2 cos(t ) cos(t 120 ) cos(t + 120 ) 3 sen(t ) sen(t 120 ) sen(t + 120 )
Para que se obtenha a representao das variveis trifsicas da equao 3.13 em variveis estacionrias dq0 adotam-se as expresses a seguir: [v(t )]abc = B [v(t )]dqo [i(t )]abc = B [i(t )]dqo [m(t )]abc = B [m(t )]dqo
(3.16)
43
B [i(t )]dqo = C f
d d2 B [v(t )]dqo Ls C f 2 B [i(t )]dqo dt dt d Rs C f B [i(t )]dqo + Io B [m(t )]dqo dt
(3.17)
[i(t )]dqo = C f B1
d2 d B [v(t )]dqo Ls C f B1 2 B [i(t )]dqo dt dt d Rs C f B1 B [i(t )]dqo + Io [m(t )]dqo dt
(3.18)
Realizando-se apropriadamente as derivaes:
dB d + B [v(t )]dqo dt dt d2 d2B dB d Ls C f B1 B 2 [i(t )]dqo + 2 [i(t )]dqo + [i(t )]dqo 2 dt dt dt dt d dB [i(t )]dqo + [i(t )]dqo + Io [m(t )]dqo Rs C f B1 dt dt [i(t )]dqo = C f B1 [v(t )]dqo O resultado das derivaes da matriz transformao B dado pelas matrizes: B1 dB = 0 0 1 dt 0 1 0 0 0 0 2 d B B1 2 = 2 0 1 0 dt 0 1 1 Substituindo apropriadamente 3.20 em 3.19, obtm-se: 0 0 0
(3.19)
(3.20)
d id (t ) = C f vq (t ) + C f vd (t ) dt iq (t ) vd (t ) vq (t ) i ( t ) 0 0 o d d2 Ls C f 2 id (t ) 2 Ls C f iq (t ) 2 Ls C f id (t ) dt dt iq (t ) id (t ) iq (t ) 0 io (t ) mo (t ) Rs C f iq (t ) Rs C f id (t ) + Io md (t ) id (t ) iq (t ) mq (t )
io (t )
vo (t )
(3.21)
44
Construtivamente, o reticador Buck em anlise no apresenta neutro. Desta forma, anulam-se as componentes de seqncia zero, vo (t ) e io (t ), obtendo-se as equaes em componentes direta e de quadratura:
id (t ) = C f vq (t ) + C f
diq (t ) dvd (t ) d 2 id (t ) + 2 Ls C f Ls C f dt dt 2 dt did (t ) +2 Ls C f id (t ) + Rs C f iq (t ) Rs C f + Io md (t ) dt
(3.22)
iq (t ) = C f vd (t ) + C f
dvq (t ) d 2 iq (t ) did (t ) Ls C f 2 Ls C f 2 dt dt dt diq (t ) + Io mq (t ) +2 Ls C f iq (t ) Rs C f id (t ) Rs C f dt
(3.23)
Isolando os termos em id (t ) na equao 3.22: Ls C f d 2 id (t ) did (t ) 2 Ls C f id (t ) + id (t ) = C f vq (t ) + Rs C f 2 dt dt diq (t ) dvd (t ) +C f + 2 Ls C f + Rs C f iq (t ) + Io md (t ) dt dt
(3.24)
Isolando os termos em iq (t ) na equao 3.23: Ls C f d 2 iq (t ) diq (t ) + Rs C f 2 Ls C f iq (t ) + iq (t ) = C f vd (t ) 2 dt dt dvq (t ) did (t ) +C f 2 Ls C f + Rs C f id (t ) + Io mq (t ) dt dt
(3.25)
No intuito de facilitar as anlises procedentes, faz-se uma adequao de referencial avanando em 90 as tenses de entrada. Assim, a transformao das tenses de entrada em coordenadas estacionrias dq0 apresenta-se da seguinte forma: (3.26)
1 vd (t ) = B Vpk sin( t 30o ) = vq (t ) Vpk sin( t + 210o )
vo (t )
Vpk sin( t + 90o )
3 Vpk 2 0
Tal adequao de referencial permite que o vetor transformado resultante, apresentado em 3.26, encontre-se alinhado com o eixo direto das coordenadas dq0. Assim, tem-se apenas a componente de tenso direta vd (t ) denida por um valor mdio. Da substituio da transformao das tenses de
45
entrada 3.26 nas equaes em 3.21 origina-se o sistema transformado com o novo referencial. id (t ) = C f iq (t ) Ls C f id (t ) dt 2 3 iq (t ) 2 Vpk 0 0 0 d 2 Ls C f iq (t ) 2 Ls C f id (t ) Rs C f iq (t ) dt id (t ) iq (t ) id (t ) mo (t ) io (t ) Rs C f id (t ) + Io md (t ) 0 d2 iq (t ) mq (t ) io (t ) 0 io (t )
(3.27)
As equaes em 3.27 podem ser representadas em circuitos equivalentes, que descrevem a seqncia zero, a coordenada direta e a de quadratura, presentes na Fig. 3.3.
di0 (t)2 dt 2
i0 (t)
Ls C f
R s Cf
di0 (t) dt
Io m0 (t)
id (t)
Ls C f
did (t)2 dt 2
2wLs Cf
diq (t) dt
w2 Ls Cf id (t)
wR s Cf iq (t)
R s Cf
did (t) dt
I0 md (t)
iq (t)
Ls C f
diq (t)2 dt 2
2wLs Cf
did (t) dt
w2 Ls Cf iq (t)
wR s Cf id (t)
R s Cf
diq (t) dt
I0 mq (t)
Figura 3.3: Circuito equivalente para sequncia dq0.
Na equao 3.24 nota-se a presena da varivel da corrente de quadratura iq (t ) e semelhantemente a varivel de corrente direta id (t ) na equao 3.25. Admite-se ento que tais equaes esto acopladas. Pode-se ainda representar o reticador denindo as variveis de entrada md (t ) e mq (t ) pelas variveis de sada id (t ) e iq (t ), estando estas no ponto de operao. Na Fig. 3.4 representam-se as equaes com variveis acopladas em coordenadas dq para um reticador Buck, para os ndices de modulao Md e Mq no ponto de operao.
3.3.1 Modelo do Conversor a Partir da Entrada em Regime Permanente

Representando-se as equaes 3.24 e 3.25 em valores mdios, tm-se as equaes dos ndices de modulao Md e Mq no ponto de operao do conversor.
1-w2LsCf
46
Rs
_
Md Io
Ls
1 L sC f
_ +
Id
iwRsCf
2w
iwRsCf _ + +_ 1 L sC f ++
2w
+ _
Iq
Mq
Io
3 wCfVp 2 1-w2LsCf
Rs
Ls
Figura 3.4: Diagrama de blocos do reticador Buck em coordenadas dqo.
Id 2 Ls C f Id = Rs C f Iq + Io Md Iq 2 Ls C f Iq = C f Vd Rs C f Id + Io Mq Adotando-se a notao em freqncia angular de corte do ltro de entrada: 2 c = 1 Ls C f
(3.28)
(3.29)
As expresses em 3.28 podem ser representadas na seguinte forma: Md = Id 2 1 2 Io c Rs C f Iq Io (3.30)
Mq =
Iq 2 1 2 Io c
+ Rs C f
Vd Id Cf Io Io
(3.31)
Sabendo-se que as potncias ativa e reativa da entrada podem ser representadas em componentes estacionrias, onde Po a potncia demanda pela carga e o ngulo de defasagem entre a tenso e a corrente de entrada, pode-se obter: Pin = Po = Vd Id Q = P tan = V I in in d q
(3.32)
Substituindo as correntes da equao 3.32 nas equaes 3.30 e 3.31, denem-se as equaes dos
47
ndices de modulao no ponto de operao do reticador Buck:
Md =
Po 2 2 1 2 3 Vp Io c
2 Rs C f Po tan 3 Vp Io
(3.33)
Mq =
2 Po tan 2 1 2 3 Vp Io c
2 Rs C f Po 3 Vp Io
3 C f Vp 2 Io
(3.34)
3.3.2 Obteno da Funo de Transferncia do Conversor a Partir da Entrada

Para a obteno da funo de transferncia com as variveis adequadas devem-se suprimir as variveis de acoplamento nas equaes 3.24 e 3.25.O desacoplamento das variveis direta e de quadratura d-se eliminado as variveis cruzadas, isto possvel inserindo as novas variveis md (t ) e mq (t ) nas equaes 3.24 e 3.25: diq (t ) dt did (t ) dt
md (t ) = md (t ) Io + Rs C f iq (t ) + 2 Ls C f
(3.35)
mq (t ) = mq (t ) Io + Rs C f id (t ) 2 Ls C f
(3.36)
Efetuando-se as devidas simplicaes nas equaes 3.24 e 3.25, obtm-se:
Ls C f
d 2 id (t ) did (t ) + id (t ) 1 2 Ls C f = Io md (t ) + Rs C f 2 dt dt
(3.37)
Ls C f
d 2 iq (t ) diq (t ) + Rs C f + iq (t ) 1 2 Ls C f = dt 2 dt 3 C f Vp + Io mq (t ) 2
(3.38)
Sejam as pequenas perturbaes (md (t ), id (t ), mq (t ), iq (t )) representadas em 3.39: md (t ) = Md + md (t ) mq (t ) = Mq + mq (t ) id (t ) = Id + id (t ) iq (t ) = Iq + iq (t )
(3.39)
48
Inserindo tais perturbaes aos valores mdios do ponto de operao do conversor (Md , Id , Mq , Iq ), resulta nas equaes 3.37 e 3.38 representadas na seguinte forma:
Ls C f
d d2 Id + id (t ) + Rs C f Id + id (t ) + 2 dt dt
2
(3.40)
Id + id (t ) 1 Ls C f = Io Md + md (t )
d2 d Iq + iq (t ) + Rs C f Iq + iq (t ) + 2 dt dt 3 Iq + iq (t ) 1 2 Ls C f = C f Vp + Io Mq + mq (t ) 2 Ls C f
(3.41)
Sabendo-se que a derivada dos termos em valor mdio, Id e Iq , nula, tambm anulam-se os termos em valor mdio esquerda da igualdade, resultando nas expresses 3.42 e 3.43:
Ls C f
d 2 Id dId = Io Md Id 1 2 Ls C f + Rs C f 2 dt dt
(3.42)
Ls C f
d 2 Iq dIq + Rs C f = 2 dt dt
3 C f Vp + Io Mq Iq 1 2 Ls C f 2
(3.43)
Substituindo as equaes 3.42 e 3.43 respectivamente em 3.40 e 3.41, estas podem ser simplicadas para uma representao apropriada.
Ls C f
d 2 id (t ) d id (t ) + Rs C f + id (t ) 1 2 Ls C f = Io md (t ) 2 dt dt
(3.44)
Ls C f
d 2 iq (t ) d iq (t ) + Rs C f + iq (t ) 1 2 Ls C f = Io mq (t ) 2 dt dt
(3.45)
Valendo-se da Transformada de Laplace, obtm-se a referidas equaes no domnio da freqncia:
Ls C f s2 id (s) + Rs C f s id (s) + id (s) 1 2 Ls C f = Io md (s)
(3.46)
49
Ls C f s2 iq (s) + Rs C f s iq (t ) + iq (s) 1 2 Ls C f = Io mq (s)
(3.47)
Novamente utilizando a notao em freqncia angular de corte do ltro de entrada, 2 c , obtm-se:
Ls C f s2 id (s) + Rs C f s id (s) + id (s) 1
2 2 c
= Io md (s)
(3.48)
Ls C f s2 iq (s) + Rs C f s iq (t ) + iq (s) 1
2 2 c
= Io mq (s)
(3.49)
As equaes 3.48 e 3.49 apresentam mesma ordem e mesmos ndices, podendo-se denir uma representao nal nica da funo de transferncia desacoplada e linearizada do reticador Buck:
iq (s) id (s) = = md (s) mq (s)
Io
s2 2 c s + R 2 L s + 1 2 s
c c 2
(3.50)
3.4 Modelo do Conversor a Partir da Sada (CC)

3.4.1 Modelo do Conversor a Partir da Sada para um Filtro L
Considerando o circuito equivalente da tenso reticada e carga com ltro L apresentado na Fig. 3.5:
Lo
[vc(t)]abcT.[m(t)]abc
Iio(t)
IiRo(t)
+
Ro Ivo(t)
Figura 3.5: Circuito equivalente da sada CC com ltro L. As equaes que caracterizam o circuito da Fig. 3.5 no domnio do tempo so: [vc (t )]T abc [m(t )]abc = Lo dio (t ) + vo (t ) dt (3.51)
vo (t ) = Ro io (t )
(3.52)
50
Conforme denido na seo 2.4, considera-se que a tenso sobre os capacitores de ltragem C f aproximam-se, em amplitude e fase, das tenses de fase da rede trifsica. Assumindo um projeto adequado do ltro de entrada, assume-se que a equao 3.51 pode ser representada pela seguinte aproximao: [v(t )]T abc [m(t )]abc = Lo dio (t ) + vo (t ) dt (3.53)
Realizando-se a transformao de Clarke/Park dos termos que compem a tenso reticada [v(t )]T abc [m(t )]abc , ou seja, valendo-se da equao 3.26, obtm-se a seguinte igualdade para a tenso reticada: [v(t )]T abc [m(t )]abc = 3 Vp md (t ) 2 0 mq (t ) 0 T mo (t ) (3.54)
Assim, dene-se a equao 3.53 na seguinte forma: 3 dio (t ) Vp md (t ) = Lo + Vo (t ) 2 dt (3.55)
Substituindo a equao 3.52 em 3.55: 3 dio (t ) Vp md (t ) = Lo + Ro io (t ) 2 dt (3.56)
Readequando a equao 3.24, onde a componente de tenso vq (t ) = 0 : Io md (t ) = Ls C f d 2 id (t ) did (t ) 2 Ls C f id (t ) + id (t ) + Rs C f 2 dt dt diq (t ) +2 Ls C f Rs C f iq (t ) dt
(3.57)
Gerando pequenas perturbaes em torno do ponto de operao do conversor: md (t ) = Md + md (t ) id (t ) = Id + id (t ) vo (t ) = Vo + vo (t ) iq (t ) = Iq + iq (t )
(3.58)
Inserindo-se as pequenas perturbaes na equao 3.56, chega-se em 3.59: 3 d Vp [Md + md (t )] = Lo Io + io (t ) + Ro Io + io (t ) 2 dt (3.59)
51
Substituindo 3.59 em 3.57: Io [Md + md (t )] = Ls C f d2 d Id + id (t ) + Rs C f Id + id (t ) dt 2 dt 2 Ls C f Id + id (t ) + Id + id (t ) 2 Ls C f d Iq + iq (t ) Rs C f Iq + iq (t ) dt (3.60)
Isolando [Md + md (t )] na equao 3.60 e inserindo na equao 3.59, obtm-se a expresso:
d2 d Ls C f dt 2 Id + id (t ) + Rs C f dt Id + id (t ) V 3 p 2 Ls C f Id + id (t ) + Id + id (t ) = 2 Io d 2 Ls C f Iq + iq (t ) Rs C f Iq + iq (t ) dt d Lo Io + io (t ) + Ro Io + io (t ) dt
(3.61)
Novamente valendo-se de que a derivada das componentes mdias so nulas, a equao 3.61 pode ser apresentada na seguinte forma:
3 Vp d 2 id (t ) d id (t ) Ls C f + id (t ) 1 2 Ls C f + Rs C f 2 2 Io dt dt d iq (t ) 3 Vp 2 Ls C f + Rs C f iq (t ) = 2 Io dt Lo d io (t ) + Ro io (t ) dt (3.62)
Representando a equao 3.62 no domnio da freqncia pela Transformada de Laplace:
id (s)
3 Vp Ls C f s2 + Rs C f s + 1 2 Ls C f 2 Io iq (s) 3 Vp [2 Ls C f s + Rs C f ] 2 Io = (3.63)
Lo s io (s) + Ro io (s)
Na equao 3.63 isolam-se os termos que denem a corrente na carga io (s) pela corrente direta id (s), bem como os termos que denem a corrente na carga pela corrente de quadratura iq (s):
52
s2 2 c s + R 2 L s + 1 2 s
2 c c
io (s) id (s)
3 Vp 2 Io
(Lo s + Ro )
(3.64)
io (s) iq (s)
3 Vp (2 Ls s + Rs ) Cf 2 Io (Lo s + Ro )
(3.65)
3.4.2 Modelo do Conversor a Partir da Sada para um Filtro LC

Considerando o circuito equivalente da tenso reticada e carga com ltro LC apresentado na Fig. 4.10:
Lo
Iio(t)
IiCo(t) Co
IiRo(t)
+
Ro Ivo(t)
Figura 3.6: Circuito equivalente da sada CC com ltro LC. As equaes que caracterizam o circuito da Fig. 4.10 no domnio do tempo so: dio (t ) + vo (t ) dt
[vc (t )]T abc [m(t )]abc = Lo
(3.66)
io (t ) = Co
dvo (t ) vo (t ) + dt Ro
(3.67)
Valendo-se das mesmas consideraes para um ltro simplesmente indutivo, analisado anteriormente, e realizando a mesma seqncia algbrica e os mesmos mtodos de linearizao, obtm-se as funes de transferncia a seguir da tenso na carga vo (s) pela corrente id (s):
vo (s) id (s)
3 Vp 2 Io
s2 2 c
s + R 2 L s + 1 2 s
c c
Lo Lo Co s2 + R o
s+1
(3.68)
Complementarmente, a funo de transferncia da tenso na carga pela corrente de quadratura iq (s):
vo (s) iq (s)
(2 Ls s + Rs ) 3 Vp Cf Lo 2 Io s+1 Lo Co s2 + R o
(3.69)
53
A corrente de carga obtida das componentes de corrente direta, apresentada na equao 3.64, e de quadratura, na equao 3.65, pode ser ilustrada pelo seguinte diagrama de blocos:
Iid(t) Ki
Iw2LsCf
_ +
IRsCf
Idu Idt
ILsCf
+ _
3 Vp 2 IoLo
+_ Ro Lo
Iio(t)
Iiq(t)
Ki
IwRsCf
I2wLsCf
Figura 3.7: Diagrama de blocos da corrente de carga obtida em coordenadas dq0.
3.5 Controle do Reticador Trifsico PWM Bidirecional tipo Buck

Obtidas as funes de transferncia para as correntes de entrada e a corrente de carga, tem-se a expectativa de um controle eciente destas utilizando um compensador para a corrente de carga sendo que este disponibilizar a referncia, Idre f , para o compensador da corrente direta da entrada. O reticador Buck proposto neste trabalho apresenta fator de potncia praticamente unitrio o que determinar uma componente de quadratura das correntes de linha de entrada praticamente nula. Assim, optou-se por utilizar uma referncia contnua, Iqre f para o compensador da corrente iq (t ). O diagrama de blocos do reticador trifsico bidirecional PWM tipo Buck (RTBB) e as malhas de controle so mostrados na Fig. 3.8. Na Fig. 3.9 apresenta-se em detalhe o diagrama de blocos dos compensadores e sensores de corrente.
3.5.1 Controle das Correntes de Entrada a partir do Modelo CA

Admitindo-se que as funes de transferncia para as correntes de entrada id (s) e iq (s) pelos respectivos ndices de modulao md (s) e md (s) sejam denidas pela equao 3.50, reapresentada abaixo, ter-se- assim um sistema com um par de plos complexos e elevado fator de qualidade na freqncia de corte do ltro de entrada. iq (s) id (s) = = md (s) mq (s) Io
s2 2 c
Rs 2 c Ls
s+ 1 2
c
Iv ia (t) Iv (t)
Ib IiIa(t) IiIb(t) IiIc(t)
54
Ls
Iiia(t)
Retificador Trifsico
Ls Ls Ii (t)
Ib
Lo Ro
PWM Bidirecional Tipo BUCK

Cf Cf
Iv (t)
Ic
Ii (t)
Ic
Cf
Modulao PWM
M ia (t) M (t)
Ib
&
Lgica I qref
IiIa(t) IiIb(t) IiIc(t)
M (t)
Ic
I (t)
q
Ii q(t) M ' (t)

q
Ii (t)
d
M (t)
q
Transformada de Park I (t)

d
Controlador de Corrente Md ' (t) I dref
Desacoplamento M (t)
d
Transformada Inversa de Park
Controlador de Corrente I Oref
Figura 3.8: Diagrama simplicado do RTBB em malha fechada pela corrente.

Iiqref
Ci(s)
Im'q(s)
Vt
-1
Iiq(s) Iiq(s) Im'q(s)
Iio(s) Iiq(s)
Ki
Iidref
Ci(s)
Im'd(s)
Vt
-1
Iid(s) Iid(s) Im'd(s)
Iio(s) Iid(s)
Ki
Cio(s)
Iioref
Kio
Figura 3.9: Diagrama de blocos completo das malhas de controle. Para ilustrar tais caractersticas deniram-se os parmetros de projeto para um RTBB presentes na tabela 3.1. Para tal reticador, realizaram-se todas as anlises subseqentes de maneira a ilustrar o comportamento em frequncia do reticador, bem como uma proposta de controle linear para este. Assim, para o exemplo do reticador em questo ilustra-se o diagrama de Bode de magnitude e de fase do sistema em malha aberta, Fig. 3.10. Nesta, observa-se o fator de qualidade elevado na frequncia de corte, 2.500Hz, do ltro entrada sendo esta uma limitao intrnseca ao tipo de ltro adotado. Para o projeto dos compensadores de corrente, primeiramente se obtm a funo de transferncia do RTBB considerando o ganho do sensor de corrente, Ki e do ganho do modulador PWM, KPW M , reescrevendo-a na forma:
iq (s) id (s) = = Ki KPW M md (s) mq (s)
Io
s2 2 c
Rs 2 c Ls
s+ 1 2
2 c
(3.70)
55 Tabela 3.1: Especicaes de Projeto. tenso de pico de fase; corrente de carga; frequncia de rede; frequncia de comutao; capacitncia do ltro de entrada; indutncia srie; resistncia srie; indutncia do ltro de sada; resistncia de carga; ganho do sensor de corrente; tenso de pico da triangular; resistncia srie equivalente do capacitor;
Bode Diagram 60 50 40 30
Vp = 311V Io = 33.33A f = 60Hz fs = 15kHz C f = 23F ; Ls = 175H ; Rs = 0.1; Lo = 75mH ; Ro = 9; Kio = 0.02; VT = 5V ; RSE = 0.05;
Magnitude (dB) Phase (deg)
20 10 0 10 20 30 40 0
45
90
135
180 10
3
10
10
Frequency (rad/sec)
Figura 3.10: Diagrama de Bode de magnitude e de fase para um RTBB em malha aberta. Considerando-se que o ganho do sensor de corrente e do modulador PWM sejam: Ki = KPW M = 1 50 1 1 = VT 5
Onde VT o valor de amplitude da triangular do modulador PWM, neste exemplo de projeto 5V . Aplicando-se os referidos ganhos funo de transferncia em malha aberta do reticador, um novo diagrama de Bode de magnitude e de fase pode ser determinado na Fig. 3.11. Devido s caractersticas em freqncia apresentadas, faz-se necessrio o uso de dois compensadores PID, um para a componente de corrente direta e outro para a componente de quadratura, de maneira a compensar o par de plos complexos conjugados do reticador seguindo o proposto em [4]. O compensador PID o ilustrado na Fig. 3.12 onde apresenta um par de zeros e um par de plos
Bode Diagram 20 10 0 Magnitude (dB) 10 20 30 40 50 60 0
56
45 Phase (deg)
90
135
180 10
3
10
10
Frequency (rad/sec)
Figura 3.11: Diagrama de Bode de magnitude e de fase para um RTBB em malha aberta com os ganhos Ki e KPW M .
Ci Rfz Cf
Rip
Riz Rref +
Figura 3.12: Compensador PID. reais. Para a alocao destes zeros e plos utilizaram-se os seguinte critrios: Aloca-se o par de zeros na freqncia do par de plos do conversor em malha aberta; Um plo alocado na origem para reduzir o erro esttico do conversor em regime permanente; O segundo plo alocado prximo freqncia caracterstica do capacitor do ltro de entrada com a resistncia srie equivalente (RSE) do mesmo, ou seja, ser uma freqncia bem superior a de chaveamento; O ganho do controlador que ser adequado freqncia de corte desejada para o controlador, onde esta deve apresentar-se abaixo de freqncia residuais que por ventura aparecem nas correntes do conversor em malha aberta; Ao ajuste do ganho do controlador atenta-se ainda o valor da Margem de Fase e a estabilidade do sistema, onde neste adotou-se com critrio o tempo para obteno do regime permanente da resposta ao degrau unitrio. Considerando apenas a malha de controle das correntes de entrada da Fig. 3.9, agregada a esta o ganho dos sensores das correntes de linha e do modulador PWM, pode-se representar as malhas controle de corrente direta e quadratura pela Fig. 3.13.
Iidref
57
Ci(s)
Im'd(s) Ii (s) Iid(s) Iiqref d Im'd(s)
Ci(s)
Im'q(s) Ii (s) Iiq(s) q Im'q(s)
Ki
Ki
Figura 3.13: Representao por diagrama de blocos da malha de controle da corrente direta e de quadratura.
A funo de transferncia do referido controlador considerando-se o ganho do sensor de corrente e do modulador PWM apresenta-se como:
Ci (s) =
Kci
Ki VT
(1 + Riz Ci s) (1 + R f z C f s) (Rip + Riz ) C f s 1 +

Rip Riz Rip +Riz
Ci s
(3.71)
Seguindo-se a metodologia apresentada obtiveram-se os seguintes valores da freqncia para os plos e zeros para o projeto do controlador. O detalhamento dos clculos realizados encontram-se apresentados no Apndice B. fiz fre f fz1 = = 0Hz fz2 = 2, 5kHz
= 138kHz
Os componentes passivos para implementao do controlador PID foram calculados segundo [4] obtendo-se os seguintes valores de projeto: Rip Riz Rre f Ci Cf = = = = Rfz 542k 9, 8k 117 pF = 10k
= 6, 35nF
O valor obtido para o ganho do compensador foi de Kci = 285 e uma freqncia de corte de 3, 82kHz. Tais valores so resultantes de uma rotina de clculo realizada em Matlab utilizando-se os recursos da ferramenta de controle rltool , detalhado no Apndice B. Na Fig. 3.14 apresenta-se o lugar geomtrico das razes e diagrama de bode de mdulo e fase para a funo de transferncia em lao aberto (FTLA) e na Fig. 3.15 a resposta ao degrau para o sistema.
Os resultados obtidos em simulao de um reticador trifsico bidirecional tipo Buck com controle das correntes de entrada so apresentados na seo seguinte.
x 10 4 0.998 0.996 0.993 0.986 0.965 0.86 20 3 0.999 Magnitude (dB) 0 20 40 60 80 Imag Axis G.M.: Inf 100 Freq: Inf Stable loop 120 0 1 1 Phase (deg) 45
4
58
Root Locus Editor (C) 40 OpenLoop Bode Editor (C)
1 1
1.2e+005 0 1
1e+005
8e+004
6e+004
4e+004
2e+004
90
3 0.999
135 P.M.: 24.2 deg Freq: 3.85e+003 Hz 180 0 x 10

5
0.998 4 8 7 6 5
0.996
0.993 0.986 0.965 0.86 2 1
4 3 Real Axis
10
10 Frequency (Hz)
10
Figura 3.14: Mapa do lugar das razes e Diagramas de Bode da FTLA do conversor.
Step Response From: r To: y 1.4
1.2
0.8 Amplitude 0.6 0.4 0.2 0 0
0.2
0.4
0.6
0.8 Time (sec)
1.2
1.4
1.6 x 10
1.8
3
Figura 3.15: Resposta do sistema ao degrau unitrio.
3.5.2 Resultados da Simulao do Controle das Correntes de Entrada a partir do Modelo CA

Para validar-se criteriosamente o modelo da entrada CA, assim como o controle das correntes de entrada, foram realizadas simulaes do modelo por equaes de estados em Matlab Simulink e simulaes do circuito de potncia e controladores analgicos no simulador PSIM . Os resultados que apresentam-se nesta seo esto diferenciados em quatro tipos: resultados para carga tipo fonte de corrente ideal; resultados para carga tipo fonte de corrente ideal com resposta ao degrau em Idre f ; resultados para carga tipo fonte de corrente ideal com resposta ao degrau em Iqre f ; resultados para carga resistiva com ltro L e LC;
59
Tabela 3.2: Parmetros para as simulaes. V f ase = 220Ve f tenso de fase ecaz; Po = 10kW potncia na carga; Vo = 300V tenso na carga; Io = 33, 33A corrente na carga; fs = 20kHz freqncia de comutao; Rs = 100m resistncia srie da entrada; Ls = 175H indutncia do ltro de entrada; C f = 23H capacitncia do ltro de entrada; Tal critrio de diferenciao das simulaes foi adotado para que se tivesse um claro comparativo sobre a validade do modelo e do controle para estas cargas distintas. Ainda, para conrmao do modelo por equaes de estados em Matlab faz-se necessria a simulao dos circuitos realizada no programa PSIM , podendo-se assim comparar e avaliar diretamente os resultados. Para tal avaliao utilizaram-se os parmetros de projeto da tabela 3.2, onde os detalhes para a obteno de tais valores encontram-se no Apndice B. Doravante, apresentam-se os resultados referentes simulao em Simulink e PSIM para uma carga ideal tipo fonte de corrente, nas quais a referncias so valores xos: Idre f Iqre f = 0, 54V ; = 0, 05V ;
O reticador em questo foi implementado em Simulink segundo a Fig. 3.16. Nesta, tem-se uma viso macro dos blocos utilizados para representar o comportamento do reticador no domnio do tempo. O bloco malha de controle de corrente apresenta-se discriminado na Fig. 3.17, na qual d-se especial ateno aos blocos da funo de transferncia dos compensadores e s operaes de desacoplamento.
1/Ki Idref 0.54 Iqref 0.05 Id Idref Iqref Iq 50 Md id
md
id iq
id ia ib iq ic Inv Park
1/Ki 50 1/Ki 50
ia(t)
mq
Mq
ib(t)
Malha Corrente
RTB dqo
iq
ic(t)
Figura 3.16: Diagrama de blocos do Simulink para malha de corrente.
Para implementao da simulao em PSIM utilizaram-se os blocos apresentados na Fig. 3.18 (Inv. Park, SPWM, 2/3 Nveis, Setor e Lgica Gate) adicionados os blocos para Transformada de Clarke/Park das correntes de entrada em coordenadas dqo e do compensador PID analgico que , novamente, idntico tanto para a componente de corrente direta quanto a de quadratura.
60
1 Id
1e-006s2 + 0.03172s + 250 4.025e-9s2 + 0.0035s Compensador Id du/dt
1 md
2 Idref w2LC
2wLC
2wLC
w2LC 3 Iqref 1e-006s2 + 0.03172s + 250 4.025e-9s2 + 0.0035s Compensador Iq du/dt
4 Iq
2 mq
Desacoplamento
Figura 3.17: Diagrama de blocos do bloco malha de corrente.
Figura 3.18: Diagrama usado no programa PSIM para a simulao da malha fechada em corrente.
61
Resultados para carga tipo fonte de corrente ideal

Estes primeiros resultados referem-se ao RTBB apresentando como carga uma fonte de corrente ideal Io . Na Fig. 3.19(a) e (b) conrma-se que a corrente obtida por ambas simulaes so praticamente idnticas, ressalta-se que, para a forma de onda resultante em Simulink no est presente o efeito da alta frequncia originado pela funo de comutao.
25 20 15 10 5 ia[A] 0 5 10 15 20 25 0.45 0.46 0.47 0.48 tempo[s] 0.49 0.5
25 20 15 10 5
ia[A]
0 5 10 15 20 25 0.4 0.41 0.42 0.43 0.44 0.45
tempo[s]
(a)Simulink
(b)PSIM
Figura 3.19: Corrente de linha em regime permanente. O fator de deslocamento em relao a tenso de fase da rede semelhante nos dois tipos de simulao, apresentadas na Fig. 3.20(a) e (b). Observa-se o fator de deslocamento praticamente unitrio e a efetiva atuao do ltro de entrada quanto s harmnicas de corrente.
350 300 250 200 150 50 0 50 100 150 200 250 300 350 0.45 0.46 0.47 0.48 tempo[s] 0.49 0.5 100
350 300 250 200 150
va[V], ia*5[A]
va[V], ia*5[A]
100 50 0 50 100 150 200 250 300 350 0.4 0.41 0.42 0.43 0.44 0.45
tempo[s]
(a)Simulink
(b)PSIM
Figura 3.20: Tenso de fase e corrente de linha. Na Fig. 3.21(a) e (b) nota-se a semelhana entre os valores das correntes direta e de quadratura para os dois modelos simulados. Na Fig. 3.21(b) evidencia-se novamente a presena das componentes de alta-frequncia originada pela modulao do conversor, efeito este no implementado nos resultados em Simulink.
Resultados para carga tipo fonte de corrente ideal com resposta ao degrau em Idre f
30
35
62
25
30
25
20 id e iq [A] 0.46 0.47 0.48 tempo[s] 0.49 0.5 id , iq [A]

20
15
15
10
10
0 0.45
0 0.4
0.41
0.42
0.43
0.44
0.45
tempo[s]
(a)Simulink Figura 3.21: Correntes id (t ) e iq (t ).
(b)PSIM
Os resultados a seguir referem-se resposta ao degrau de +50%, em 450ms, submetido referncia da corrente direta Idre f . Na Fig. 3.22 apresenta-se a implementao do degrau para a simulao em Simulink e na Fig. 3.23 a obteno do degrau na simulao em PSIM .
1/Ki Idref+50% Id Idref Iqref 0.05 Iqref Iq 50 Md id
md
id iq
1/Ki 50 1/Ki 50
ia(t)
mq
Mq
ib(t)
Malha Corrente
RTB dqo
iq
ic(t)
Figura 3.22: Diagrama de blocos usado no programa Simulink para o degrau em Idre f . Na Fig. 3.24 nota-se o efeito sobre a corrente de entrada quando na referncia de id (t ) aplica-se um degrau controlado. Na Fig. 3.25, conrma-se que o degrau na referncia no deve acrescentar defasamento entre a tenso e a corrente de entrada. O efeito do degrau em id (t ) no implica em grande distrbio sobre iq (t ) o que evidenciado na Fig. 3.26.
Resultados para carga tipo fonte de corrente ideal com resposta ao degrau em Iqre f
Os resultados a seguir referem-se resposta ao degrau de +50%, em 450ms, submetido referncia da corrente de quadratura Iqre f . Na Fig. 3.27 apresenta-se a implementao do degrau para a simulao em Simulink e na Fig. 3.28 a obteno do degrau na simulao em PSIM . Correspondendo ao esperado, a alterao na referncia de iq (t ) no tm efeito sobre as correntes de entrada, em ambas simulaes, conforme o ilustrado em Fig. 3.29. Conseqentemente, tal degrau na referncia em questo no repercute na corrente direta id (t ) do conversor.
Resultados para carga resistiva com ltro L e LC
63
Figura 3.23: Diagrama usado no programa PSIM para o degrau em Idre f .

40
40 35 30 25 20 15 10
30
20
10
ia[A]
ia[A]
5 0 5 10 15 20 25 30 35 40 0.4
10
20
30
40 0.4
0.42
0.44
0.46
0.48
0.5
0.52
0.54
0.56
0.58
0.6
0.45
0.5
0.55
0.6
tempo[s]
tempo[s]
(a)Simulink
(b)PSIM
Figura 3.24: Corrente de linha para um degrau em Idre f . Os resultados a seguir, foram originados atravs de simulao usando o programa PSIM para o ltro passa-baixa da tenso reticada do tipo indutivo (Lo ) e um ltro passa-baixa tipo (LoCo ) no intuito de vericar-se a inuncia signicativa ou no do elemento capacitivo na dinmica do reticador Buck e as implicaes do ltro de carga em relao as correntes de entrada do conversor. Na sequncia, apresentam-se os resultados para as referncias Idre f e Idre f nominais para uma carga resistiva. Na Fig. 3.31 observa-se o reduzido contedo harmnico da corrente de entrada e o fator de potncia 0,99 em avano. Evidencia-se em ambas as guras que a presena do capacitor em paralelo com a carga pouco inuenciou as formas de onda de entrada. Na Fig. 3.32 a tenso de fase do capacitor do ltro de entrada segue a tenso de fase da rede acrescido de componentes harmnicas de baixa e alta freqncia oriundas da corrente de carga modulada.
Ilustra-se na Fig. 3.33 as correntes direta e de quadratura, j com o ganho do sensor de corrente. Em todas as formas-de-onda citadas novamente no apresenta-se alterao signicante devido a presena do capacitor paralelo com a carga.
350 300 250 200 150 350 300 250 200 150
64
va[V], ia*5[A]
50 0 50 100 150 200 250 300 350 0.4 0.45 0.5 0.55
va[V], ia*5[A]
100
100 50 0 50 100 150 200 250 300 350 0.4 0.45 0.5 0.55
tempo[s]
tempo[s]
(a)Simulink
(b)PSIM
Figura 3.25: Tenso de fase e corrente de linha para um degrau em Idre f .

45 40 35 30 45 40 35 30
id e iq [A]
25 20 15 10 5 0 0.4
id e iq [A]
0.45 0.5 0.55 0.6
25 20 15 10 5 0 0.4
0.45
0.5
0.55
0.6
tempo[s]
tempo[s]
(a)Simulink
(b)PSIM
Figura 3.26: Corrente id (t ) e iq (t ) para um degrau em Idre f . Na Fig. 3.34 nota-se a maior ltragem das componentes de alta-freqncia na tenso na carga devido a presena do capacitor paralelo, apresentando esta um valor mdio de 302V .
65
Idref 0.54 Iqref+50% Id Idref Iqref Iq
1/Ki 50
md
Md
id iq
id
1/Ki 50 1/Ki 50
ia(t)
mq
Mq
ib(t)
Malha Corrente
RTB dqo
iq
ic(t)
Figura 3.27: Diagrama de blocos usado no programa Simulink para o degrau em Iqre f .
Figura 3.28: Esquemtico usado no programa PSIM para o degrau em Iqre f .
25 20 15 10 5
25 20 15 10 5
ia[A]
0 5 10 15 20 25 0.4 0.45 0.5 0.55 0.6
ia[A]
0 5 10 15 20 25 0.4 0.45 0.5 0.55 0.6
tempo[s]
tempo[s]
(a)Simulink Figura 3.29: Corrente de entrada.
(b)PSIM
66
35
35
30
30
25
25
id e iq [A]
20
id e iq [A]
0.45 0.5 0.55 0.6
20
15
15
10
10
0 0.4
0 0.4
0.45
0.5
0.55
0.6
tempo[s]
tempo[s]
(a)Simulink
(b)PSIM
Figura 3.30: Corrente id (t ) e iq (t ) para um degrau em Iqre f .
350 300 250 200 150 50 0 50 100 150 200 250 300 350 0.65 0.66 0.67 0.68 tempo[s] 0.69 0.7 vcf[V] e icf*5[A] va[V], ia*5[A] 100
350 300 250 200 150 100 50 0 50 100 150 200 250 300 350 0.65 0.66 0.67 0.68 tempo[s] 0.69 0.7
Figura 3.32: Tenso e corrente no capacitor do ltro de entrada.
30
25
20 id , iq [A]
15
10
0 0.65
0.66
0.67 0.68 tempo[s]
0.69
0.7
Figura 3.33: Corrente direta e de quadratura.
67
305
305
304
304
303 vo[V] vo[V] 302
303
302
301
301
300 0.65
0.66
0.67 0.68 tempo[s]
0.69
0.7
300 0.65
0.66
0.67 0.68 tempo[s]
0.69
0.7
(a)ltro Lo ; Figura 3.34: Tenso na carga.
(a)ltro LoCo ;
68
3.5.3 Controle da Corrente na Carga a partir do Modelo CC

Para a funo de transferncia da corrente na carga pelas correntes de entrada em coordenadas estacionrias dq obtidas na seo 3.3.2, apresenta-se o projeto do compensador para o controle do reticador pela corrente na carga. Novamente, o compensador da corrente na carga origina a corrente direta de referncia Idre f , conforme Figs. 3.8 e 3.9, sendo que a referncia da corrente de quadratura Idre f ser uma constante. Partindo-se das consideraes anteriores, utiliza-se a equao 3.64 como sendo representativa para relao entre o conversor e a carga agregada do ganho do sensor de corrente na carga Kio : io (s) id (s) 3 Vp 2 Io
s2 2 c s + R 2 L s + 1 2 s
2 c c
= Kio
(Lo s + Ro )
(3.72)
Da equao anterior obtm-se o mapa do lugar geomtrico das razes e os diagramas de Bode de magnitude e de fase, Fig. 3.35, para o sistema em malha aberta.
x 10 2 1 1 1 1 1 1 30 1.5 1 Magnitude (dB) 40 50 60 70 80 90 100 Imag Axis 1.4e+0071.2e+007 1e+007 8e+006 6e+006 4e+006 2e+006 0 G.M.: Inf 110 Freq: NaN Stable loop 120 135 0.5 1 Phase (deg) 90 P.M.: 90 deg Freq: 1.3e+007 Hz
4
Root Locus Editor (C) 20
OpenLoop Bode Editor (C)
1 0.5
45
1.5 1 45 1 2 9 8 7 6 1 5 4 Real Axis 1 3 1 2 1 1 x 10 1 90 0

7
10
10
10 10 Frequency (Hz)
10
10
Figura 3.35: Mapa do lugar geomtrico das razes e diagrama de Bode de magnitude e de fase para o lado da carga em malha aberta. Optou-se por um compensador de um zero e dois plos para a corrente de carga, na Fig. 3.36, com funo de transferncia 3.73. O zero deste compensador anula os efeitos do plo do conjunto carga Ro e ltro Lo . Um dos plos alocado na origem para reduzir o erro esttico e outro compensa o par de zeros complexos conjugados situados na freqncia de corte do ltro de entrada do conversor. s + R21 C2
C1 +C2 R1C1 s s + R 2C1C2
Cio (s) =
(3.73)
Assim, obtiveram-se os seguintes valores para alocao das freqncias do compensador para uma freqncia de corte, fcio , da FT LA em 20Hz:
C1
69
R2 R1 -
C2
Figura 3.36: Compensador de dois plos e um zero. Kcio f iz fre f f

z1
= = =
10000 0Hz fz2 = 2, 5kHz
= 138kHz
O projeto fsico do compensador apresenta-se no Apndice B de onde deniram-se os seguintes valores dos componentes: R1 R 2 C 1 C
2
= = =
1k2 962 83nF
= 7, 9uF
Na Fig. 3.37, encontra-se o mapa do lugar geomtrico das razes, o diagrama de Bode de magnitude e o de fase para o FTLA da carga.
x 10 2 0.52 0.38 0.28 0.2
4
Root Locus Editor (C) 3e+003 0.12 0.06 2.5e+003 40
20
1.5 0.68 2e+003 1 0.88 0.5 500 Imag Axis 60 G.M.: Inf Freq: NaN Stable loop 80 45 500 0.5 0.88 1 1e+003 Phase (deg) 0 P.M.: 86.7 deg Freq: 20.2 Hz Magnitude (dB) 0
1.5e+003
20
1e+003
40
1.5e+003
45
2e+003 1.5 0.68
90
2.5e+003 0.52 2 14000 12000 10000 0.38 0.28 0.2 4000 0.12 0.06 3e+003 2000 0
135
180 10
0
8000 6000 Real Axis
10
10 10 Frequency (Hz)
10
10
Figura 3.37: Mapa do lugar geomtrico das razes e diagramas de Bode de magnitude e de fase para a FTLA.
70
A resposta do sistema da carga ao degrau unitrio, Fig. 3.38, ilustra a resposta lenta do compensador da corrente de carga, conforme denido no projeto.
Step Response From: r To: y
0.8
Amplitude
0.6
0.4
0.2
0.005
0.01
0.015
0.02
0.025 Time (sec)
0.03
0.035
0.04
0.045
0.05
Figura 3.38: Resposta ao degrau unitrio para FTLA da corrente na carga.
3.5.4 Resultados da Simulao do Controle da Corrente na Carga a partir do Modelo CC

Complementando os resultados apresentados para os compensadores das corrente de entrada para o RTBB em malha aberta e em malha de corrente, o modelo completo com as malhas de controle de corrente de carga e de entrada foi simulado com o programa Simulink de maneira que se obtivesse uma expectativa do comportamento do conversor quando submetido situao extrema do degrau na carga Ro . Para representar o reticador e os compensadores utilizaram-se os diagramas de blocos complementares, aos anteriormente apresentados, ilustrados na Fig. 3.39.
Id Idref 0.05
Iqref md
id Md id id io
mq
Iqref Iq Mq iq
iq Equaes da Corrente de Carga Kio
io
Malha Corrente
RTB dqo
iq Io Idref Ioref MC carga 0.6666 Ioref
Figura 3.39: Diagrama de blocos do RTBB em malha fechada por corrente.
O bloco que representa as equaes de carga est ilustrado na Fig. 3.40 Nesta representao notase que o modelo do conversor submetido ao degrau de +40% na resistncia de carga, ou seja, uma reduo de 40% da potncia demandada pela carga.
Ioref 50 id 1/Ki
71
152.37 wRC io Vd/LoIo
1/
1/
RC du/dt LC
s
1/Lo
Degrau de Ro
50 iq 1/Ki
1/
s
WRC
152.37 Vd/LoIo LC
Figura 3.40: Diagrama de blocos das equaes da corrente de carga. A Fig. 3.41 apresenta os resultados da simulao para resistncia de carga inicialmente igual a 9 , com degrau para 12, 6 e novamente retornando ao valor nominal. Nota-se o satisfatrio desempenho dos compensadores com valores razoveis de sobre corrente na carga e tempo de estabilizao do reticador sem distoro signicativa nas correntes de entrada.
40 35 30 25 20 15 10 5 0 5 10 15 20 25 30 35 40 0.3
45
40
ia[A]
io[A]
35
30
0.35
0.4
0.45
0.5
0.55 0.6 tempo[s]
0.65
0.7
0.75
0.8
25 0.3
0.35
0.4
0.45
0.5
0.55 0.6 tempo[s]
0.65
0.7
0.75
0.8
(a)corrente de linha
(b)corrente na carga
Figura 3.41: Resposta ao degrau na carga para o conversor utilizando o programa Simulink.
Apresentam-se a seguir os resultados da simulao em PSIM para o degrau na resistncia de carga Ro para o ltro de carga Lo e LoCo . Na Fig. 3.42 conrma-se a permanncia do ngulo de defasagem em praticamente +8 eltricos, mesmo aps o degrau de carga, e aparentemente o contedo harmnico da corrente de entrada inalterado. Na Fig. 3.43 nota-se a corrente de linha em evidncia com o transitrio originado pelo degrau na carga. A tenso nos capacitores de entrada se apresenta seguindo a tenso de fase da rede. Conrma-se apenas a alterao dos valores de corrente neste aps a variao da carga, Fig. 3.44. Para ambos os ltros Lo e LoCo verica-se a pouca inuncia sobre os valores instantneos das correntes dq, mesmo com o degrau na carga, o que pode ser melhor observado na Fig. 3.45.
350 300 250 200 150 va[V], ia*5[A] 100 50 0 50 100 150 200 250 300 350 0.4 0.42 0.44 0.46 tempo[s] 0.48 0.5
72
40 35 30 25 20 15 10 5 0 5 10 15 20 25 30 35 40 0.3
ia[A]
0.4
0.5
0.6
0.7 0.8 tempo[s]
0.9
1.1
1.2
Figura 3.42: Tenso de fase e corrente de linha em programa PSIM .

350 300 250 200 150 vcf[V] e icf*5[A] 100 50 0 50 100 150 200 250 300 350 0.4 0.42 0.44 0.46 tempo[s] 0.48 0.5
Figura 3.43: Corrente de linha em programa PSIM .

50 45 40 35 30 id , iq [A] 25 20 15 10 5 0 5 10 0.3 0.4 0.5 0.6 0.7 0.8 tempo[s] 0.9 1 1.1 1.2
Figura 3.44: Tenso de fase e Corrente no capacitor do ltro de entrada.
Figura 3.45: Corrente direta e de quadratura com a variao da carga.
A ao de controle da corrente de carga pode ser observada na Fig. 3.46 onde a presena do capacitor no ltro LoCo adiciona uma leve oscilao em relao ao ltro Lo . A inuncia do capacitor no ltro LoCo melhor notada sobre a tenso de carga, Fig. 3.47, onde no instante da derivada de corrente em Lo o pico de tenso absorvido pelo capacitor Co .
3.6 Concluses
A utilizao da tcnica de modelagem do reticador trifsico buck bidirecional por Transformada de Clarke/Park proporcionou manipulaes algbricas evidentes e ainda a utilizao de tcnicas de linearizao pouco complicadas que resultam em equaes de estado representativas para o conversor. Valendo-se de consideraes estanques, como rede trifsica equilibrada e corrente de carga contnua, para a obteno do modelo da entrada CA, bem como admitindo-se uma tenso nos capacitores de entrada de mesma amplitude e fase das tenses da rede trifsica para a obteno do modelo da sada CC, os modelos apresentaram-se realsticos para uma representao dinmica do reticador e vlidos para a obteno dos compensadores de corrente por meio das tcnicas de controle linear.
45 45
73
40
40
io[A]
35
io[A] 0.4 0.5 0.6 0.7 0.8 tempo[s] 0.9 1 1.1 1.2
35
30
30
25 0.3
25 0.3
0.4
0.5
0.6
0.7 0.8 tempo[s]
0.9
1.1
1.2
(a)ltro Lo
(b)ltro LoCo
Figura 3.46: Corrente na carga para um degrau de +40% em Ro.

450 450
400
400
vo[V]
350
vo[V] 0.4 0.5 0.6 0.7 0.8 tempo[s] 0.9 1 1.1 1.2
350
300
300
250 0.3
250 0.3
0.4
0.5
0.6
0.7 0.8 tempo[s]
0.9
1.1
1.2
(a)ltro Lo
(b)ltro LoCo
Figura 3.47: Tenso na carga para um degrau de +40% em Ro. Nos resultados das simulaes, ilustrou-se a caracterstica de um sistema de segunda ordem para o reticador e a importncia de um projeto renado para o ltro de entrada compromissado com o fator de potncia elevado e reduzida taxa de distoro harmnica das correntes de entrada. Ainda, um projeto criterioso deve ser realizado para a obteno de compensadores adequados s constantes de tempo do conversor denidas normalmente pelas freqncias de corte e de operao dos ltros, tanto de entrada quanto de carga. Ainda, registra-se que o projeto dos compensadores de corrente exclusivo, dependente das caractersticas desejadas para o conversor, onde a metodologia aqui utilizada pode ser tomada como referncia mas no como regra. As anlises desenvolvidas neste captulo agregaram ao conhecimento disponvel sobre a modelagem em coordenadas dqo de reticadores Buck trifsicos visto que este no tinha sido objeto de estudo localmente. Uma lacuna a ser preenchida em estudos futuros seria a modelagem dqo e demais anlises para cargas no-lineares que no foram abrangidas neste trabalho devido aos objetivos deste que consiste na proposio e validao de uma nova topologia de reticador Buck isolado em alta-frequncia.
74
Captulo 4
Reticador Trifsico tipo Buck Isolado por nico Estgio

4.1 Introduo
Os reticadores trifsicos unidirecionais do tipo buck so objeto de estudo em relao modulao [7, 33], otimizao do projeto [41, 42], qualidade das correntes de entrada [34] e associao de conversores [21, 29]. As contribuies de tais estudos so obviamente focadas na melhoria da qualidade de energia tanto para a rede trifsica quanto para carga a qual se destinam quando empregado o reticador buck unidirecional ou com trs interruptores. Resgatando as topologias apresentadas no captulo 1, em especco a apresentada na Fig. 1.13, at o presente trabalho apenas reticadores buck de quatro quadrantes, ou reticadores buck matriciais, haviam sido isolados em alta-freqncia sem o uso de interruptores adicionais aos da ponte reticadora. Assim, nos captulos desenvolvidos anteriormente objetivou-se a formao de conhecimento para o desenvolvimento da nova topologia de reticador buck apresentada na Fig. 4.1 [1, 2, 13, 17]. A obteno da isolao em alta-freqncia proporcionada pela associao de um conversor forward/yback entre o reticador e a carga, conseguindo-se um reticador isolado por nico estgio. Neste captulo, apresentam-se as adaptaes realizadas aos conhecimentos de modulao e controle para a obteno do reticador trifsico tipo Buck isolado. Ainda, para comprovao das adaptaes tericas realizadas, apresenta-se um exemplo de projeto do estgio de potncia validado por simulaes em malha fechada com controle da tenso na carga.
4.2 Princpios Operacionais e Modulao

Esta topologia apresenta-se inovadora pois, at o presente trabalho, reticadores trifsicos unidirecionais tipo Buck no haviam sido isolados em alta-freqncia por estgio nico, ou seja, sem
4. Reticador Trifsico tipo Buck Isolado por nico Estgio

D1 Da4 D2 D3
76
Va
Ls
Ds
Sa Da1
Lo
Vb
Ls
Da5
Ns Np
Sb
Co Drl
Ro
Nd
Da6
Da2 Vc Ls Sc Cf Cf Cf D4 D5 Da3 D6
Dd
Figura 4.1: Reticador trifsico unidirecional Buck isolado. interruptores adicionais para realizar tal caracterstica. Embora toda a tcnica aqui apresentada seja vlida para reticadores trifsicos tipo Buck com seis interruptores, optou-se por uma estrutura unidirecional de trs interruptores devido a sua simplicidade, o que pode ser uma grande contribuio para aplicaes onde no faz-se necessria a bidirecionalidade na transferncia de energia e para as quais apenas encontrava-se tecnologicamente disponveis as estruturas com 6 e 12 interruptores em reticador matricial. As tenses e os sinais modulados apresentam um avano de 90o eltricos conforme a teoria apresentada no captulo 3. Assim, sejam as tenses de fase da rede trifsica: vb (t ) = Vpk sen( t 30o ) vc (t ) Vpk sen( t + 210o ) va (t ) Vpk sen( t + 90o ) (4.1)
Para a modulao da topologia proposta, utiliza-se a tcnica da transformao de dois para trs nveis apresentada no captulo 2. Uma modulao escalar com tais caractersticas apresenta-se adequada pois as etapas de operao em roda-livre seriam disponibilizadas pelo diodo de roda-livre presente no conversor forward/yback. Nesta topologia o sub-conversor forward opera em modo de conduo contnua e o sub-conversor yback em modo de conduo descontnua realizando a desmagnetizao do transformador. No entanto, no descarta-se a possibilidade de funcionamento em outros modos de operao. A obteno dos sinais de comando dos interruptores d-se de forma simples, conforme apresentado na seo 2.3.2. Os sinais modulados em dois-nveis,ma (t ), mb (t ), mc (t ), so transformados para trs-nveis,ya (t ), yb (t ), yc (t ), [36] sendo o mdulo destes utilizados diretamente para o comando dos interruptores. ma (t ) M sen( t + 90o ) (4.2)
mb (t ) = M sen( t 30o ) mc (t ) M sen( t + 210o )
77 ma (t ) (4.3)
1 yb (t ) = 0 2 1 yc (t )
ya (t )
1 1 0
1 mb (t ) 1 mc (t )
A Fig. 4.2, ilustra a transformao dos sinais modulados e a obteno dos sinais de comando dos interruptores sem o uso de transformaes e lgicas intermedirias.
Vvsa,b,c Vvt
Ima
Imb
Imc Vs1
Iya
Iyb
Iyc
Figura 4.2: Formas de onda da modulao. Uma outra abordagem da modulao que pode ser empregada a esta topologia consiste na modulao por estados ou por vetores [18]. Nesta, muito semelhante ao descrito anteriormente, tem-se quatro estados que quando alternados, contemplam um ciclo de operao na freqncia da rede, como representado na tabela 4.1, onde o valor 1 representa que o interruptor est habilitado para conduzir. Tabela 4.1: Estados Operacionais. Estado Interruptor Sa 1 2 3 nulo 1 1 Sb 1 1 1 Sc 1
roda livre
O estado nulo onde se propicia a circulao em roda-livre para a corrente na carga pelo diodo
78
DRL no circuito do secundrio da estrutura. Os estados 1, 2 e 3 so estados ativos que representam dois interruptores habilitados simultaneamente. Uma forma clara de representao de tais estados d-se gracamente pelo diagrama de espao de estado vetorial apresentado na Fig. 4.3. No diagrama os estados so representados por vetores espaados de 120o eltricos e a progresso da freqncia angular da rede trifsica e representada pelo ngulo onde para cada sub-perodo de 120o apenas participam os dois vetores adjacentes e o estado nulo resultando em uma triangulao de estados para cada intervalo.
Iq
Estado 2 150o
Sa
,Sb
c b,S
Estado 1 30o
Nulo
Estado 3 270o
Figura 4.3: Diagrama de espao de estado vetorial .
4.3 Etapas de Operao

Complementando os estados apresentados anteriormente e ilustrados pelo diagrama de espao de estado vetorial, apresenta-se detalhadamente a operao do reticador por circuitos eltricos para o sub-perodo de 30o a 150o , onde sero ilustradas etapas de operao que envolvem a ponte reticadora nos estados 1 e 2 e o circuito secundrio do reticador em roda-livre. Na primeira etapa, Fig. 4.4, d-se inicialmente a transferncia de potncia da rede trifsica carga. A ponte reticadora encontra-se no estado 1, com os interruptores Sb e Sc habilitados. As Fig. 4.5, ilustra o estado nulo no qual a carga isolada da rede trifsica. A corrente de carga circula pelo diodo de roda-livre. A energia armazenada no campo magntico exaurida atravs do enrolamento yback na forma de corrente desmagnetizante para a carga. Aps desmagnetizado o transformador, tem-se a circulao da corrente de carga apenas pelo diodo de roda-livre, Fig. 4.6. Aps o intervalo em que os interruptores encontram-se desabilitados, estado nulo, a ponte reticadora deve passar para o estado 2 no qual os interruptores Sa e Sb esto habilitados, conforme
Sa,Sc

Ip D1 D2 D3
Ds Lo
79
Da4 Sa
Da5 Sb
Da6 Sc
Ns Np Nd Dd Drl
Co
Ro
ivca
Da1 D4
Ivcb
Da2 D5
Ivcc
Da3 D6
Figura 4.4: Primeira etapa de operao, estado 1.

D1 D2 D3
Ds
Lo
Da4 Sa
Da5 Sb
Da6 Sc
Ns Np Drl
Co
Ro
ivca
Da1 D4
Ivcb
Da2 D5
Ivcc
Da3 D6
Nd Dd
Figura 4.5: Segunda etapa de operao, estado nulo em desmagnetizao. ilustrado na Fig. 4.7. A progresso dos demais sub-perodos segue o que foi apresentado na seo anterior e na Fig. 4.3. Complementando as etapas de operao, estas podem ser analisadas por meio das principais formas de onda de tenso e de corrente para o seu melhor entendimento. Na Fig. 4.8, algumas formas de onda so semelhantes as obtidas para o conversor forward/yback onde a fonte de tenso continua E substituda pela tenso reticada vret (t ). Ainda, ao lado direito de cada forma de onda tm-se os valores limites de tenso ou corrente, que so de valia para os clculos dos valores de pico, ecaz e mdio nos semicondutores. Primeiramente para a Fig. 4.8(a) (e), tm-se as correntes estimadas para a devida operao do reticador, sendo que estas dispensam comentrios adicionais aos feitos para o conversor forward/yback no Apndice D. Na Fig. 4.8(f) tem-se a tenso no primrio do transformador, onde esta apresenta um valor de pico positivo dado pela tenso reticada vret (t ) e um valor de pico negativo que a tenso na carga reetida ao primrio durante o intervalo de desmagnetizao (td tc ). A tenso sobre os interruptores na Fig. 4.8(g) tem como maior valor a tenso na carga reetida ao primrio durante o intervalo de desmagnetizao (td tc ) e um segundo patamar dado pelo mdulo da tenso de fase v f (t ). A Fig. 4.8(h) representa a tenso no diodo Ds e a Fig. 4.8(i) a tenso no diodo DRL , com valores de pico citados ao lado das mesmas. Para o diodo Dd , o maior valor de tenso d-se quando o diodo encontra-se bloqueado sendo este dado pela tenso reticada reetida ao enrolamento desmagnetizante adicionada pela tenso na carga. Um segundo patamar apresenta como valor a tenso na carga, vistos na
80
D1
D2
D3
Ds
Lo
Da4 Sa
Da5 Sb
Da6 Sc
Ns Np Drl
Co
Ro
ivca
Da1 D4
Ivcb
Da2 D5
Ivcc
Da3 D6
Nd Dd
Figura 4.6: Terceira etapa de operao, estado nulo em roda-livre.
Ip D1 D2 D3
Ds Lo
Da4 Sa
Da5 Sb
Da6 Sc
Np Ns Drl
Co
Ro
ivca
Da1 D4
Ivcb
Da2 D5
Ivcc
Da3 D6
Nd Dd
Figura 4.7: Quarta etapa de operao, estado 2.
Fig. 4.8(j).
4.4 Modelagem por Espao de estados
Para o controle das correntes de entrada do reticador trifsico unidirecional tipo buck isolado vale o modelo da entrada CA apresentado no captulo 3. A reduo do nmero de interruptores no altera o comportamento da ponte reticadora e da carga quando vistos pela rede trifsica e conseqentemente valem os modelos j obtidos.
4.4.1 Modelo da Entrada CA
Nesta proposta de reticador, tem-se um transformador entre a carga e a ponte reticadora, sendo que opta-se por referir as grandezas do secundrio para o primrio:

(a)
Iimag
81
Ivnp
Iimag
pk
(If)
Ivret(t) Inp Vo Ind
(Ib) IiSw= inp
Ins IiLoM + imag Inp Ins IiLom Inp IiLoM IiLom
( g) IvSw
(Ic)
IiD
RL
Inp Vo Ind Ivf(t) Ins Vo Ind InsIv (t) ret Inp IndIv (t) +V ret o Inp Vo
Ito itc Itd Ita = T
(Ih) IvDs
(Id) (Ie)
IiDd
InpIimag pk Ind IiLoM IiLom

Ito itc Itd Ita = T
(Ii)
IvDRL
IiLo
(Ij)
IvDd
Figura 4.8: Formas de onda tericas: (a) corrente magnetizante; (b) corrente nos interruptores; (c) corrente no diodo DRL ; (d) corrente no diodo Dd ; (e) corrente no indutor Lo ; (f) tenso no primrio do transformador; (g) tenso nos interruptores; (h) tenso no diodo Ds ; (i) tenso no diodo DRL ; (j) tenso no diodo Dd .
ns 2 ) Ro ; np ns Lo = ( )2 Lo ; np np 2 Co = ( ) Co ; ns ns Io = ( ) Io ; np Ro = (
(4.4)
Para a obteno deste modelo, assim como no captulo 3, considera-se o circuito equivalente por fase apresentado na Fig. 4.9.
Rs I[i(t)]abc I[v(t)]abc Ls I[ic(t)]abc Cf I[is(t)]abc=Io[m(t)]abc
Figura 4.9: Circuito equivalente por fase. Do circuito da Fig. 4.9 admite-se [is (t )]abc como sendo a corrente por fase na entrada do reticador: [is (t )]abc = Io [m(t )]abc As equaes que representam o circuito em coordenadas trifsicas so: [i(t )]abc = [ic (t )]abc + [is (t )]abc (4.6) (4.5)
82
[i(t )]abc = C f
d [vc (t )]abc + [is (t )]abc dt
(4.7)
[vc (t )]abc = [v(t )]abc Ls Substituindo (4.5) em (4.7):
d [is (t )]abc Rs [i(t )]abc dt
(4.8)
[i(t )]abc = C f
d [vc (t )]abc + Io [m(t )]abc dt
(4.9)
Inserindo (4.8) em (4.9) resulta na corrente de entrada para o reticador Buck isolado: [i(t )]abc = C f d2 d [v(t )]abc Ls C f 2 [i(t )]abc dt dt d Rs C f [i(t )]abc + Io [m(t )]abc dt
(4.10)
Seguindo a metodologia descrita no captulo 3, que consiste no uso da transformada de Clarke/Park, obtm-se a representao de (4.10) em coordenadas dq, sem a seqncia zero, resultando nas seguintes correntes: id (t ) + Rs C f did (t ) d 2 id (t ) Rs C f iq (t ) + Ls C f dt dt 2 diq (t ) 2 Ls C f 2 Ls C f id (t ) dt dvd (t ) = Cf C f vq (t ) + md (t ) Io dt
(4.11)
iq (t ) + Rs C f
diq (t ) d 2 iq (t ) + Rs C f iq (t ) + Ls C f dt dt 2 did (t ) 2 Ls C f iq (t ) +2 Ls C f dt dvq (t ) = Cf + C f vd (t ) + mq (t ) Io dt
(4.12)
Novamente utilizando os conceitos de modelagem por pequenos-sinais, linearizao e desacoplamento de variveis, resulta a funo de transferncia em pequenos sinais das correntes de entrada dq, d (t ), i q (t )), em relao aos sinais modulados dq, (m (i d (t ), m q (t )), para o modelo da entrada CA:
Gi (s) =
q (s) d (s) i i = = m d (s) m q (s)
Io
s2 2 c
s s + LR 2 + s c 2 2 c 2 c
(4.13)
83
4.4.2 Modelo da Sada CC

Quanto ao modelo da sada CC nota-se que a funo de transferncia obtida no Captulo 3 semelhante funo de transferncia do conversor forward/yback apresentada no Apndice D. Este critrio adotado tendo-se em vista que a modulao da ponte reticadora, proposta na seo 4.3, emula o comportamento do interruptor posto ao primrio do transformador do conversor forward/yback. O ltro de sada e a carga referidos ao primrio do transformador so representados pelo circuito equivalente da Fig.4.10.
Lo
Iio(t)
IiCo(t) Co
IiRo(t)
+
Ro Ivo(t)
Figura 4.10: Circuito equivalente da carga. As equaes que representam o circuito da Fig.4.10 so denidas a seguir: dio (t ) + vo (t ) dt
[vc (t )]T abc [m(t )]abc = Lo
(4.14)
io (t ) = Co
dvo (t ) vo (t ) + dt Ro
(4.15)
Assim como fora adotado para a modelagem do reticador trifsico bidirecional tipo buck, considerase a tenso no capacitor de ltragem [vc (t )]abc como estando em fase e apresentando a mesma amplitude da tenso de rede [vc (t )]abc . Ento a equao (4.14) pode ser reescrita como: dio (t ) + vo (t ) dt
[v(t )]T abc [m(t )]abc = Lo Inserindo (4.15) em (4.16) obtm-se:
(4.16)
[v(t )]T abc [m(t )]abc = Lo Co
dvo2 (t ) Lo dvo (t ) + + vo (t ) dt 2 Ro dt
(4.17)
Para a obteno do modelo da carga em coordenadas dq aplica-se novamente a transformada de Clarke/Park equao (4.17), resultando na expresso: 3 dv 2 (t ) L dv (t ) Vpk md (t ) = Lo Co o 2 + o o + vo (t ) 2 dt Ro dt
(4.18)
A representao de (4.19) em pequenos-sinais no domnio da frequncia d-se na seguinte forma:
84
3 L Vpk md (s) = Lo Co vo (s) s2 + o vo (s) s + vo (s) 2 Ro
(4.19)
Substituindo o termo m d (s), da funo de transferncia (4.22), em (4.19) resulta na funo de transferncia da tenso de carga vo (s) em relao a corrente de entrada direta id (s) denida por:
c s s s + LR 2 + 3 Vpk 2 2 s c c c 2 Io Lo Co s2 + Lo s + 1 R
2 2 2 o
Gv (s) =
vo (s) id (s)
(4.20)
onde: 2 c =
1 Ls C f
(4.21)
4.5 Proposta de Projeto de Potncia

As primeiras discusses sobre as potenciais aplicaes desta nova topologia remeteram-na ao uso em fontes de telecomunicao e fontes ininterruptas de energia. Devido ao interesse despertado por uma empresa optou-se pelo projeto de um reticador com tenso para a carga em um dos valores usuais aos utilizados para fontes de telecomunicaes. Devido as limitaes de tempo e ao encontro dos recursos disponveis optou-se por um reticador com as seguintes especicaes para validao da topologia e da pretensa tcnica de controle, conforme a tabela 4.2. Tabela 4.2: Especicaes de Projeto. tenso de fase ecaz; potncia na carga; tenso na carga; freqncia de comutao; razo cclica mxima; razo cclica de operao; ondulao relativa da corrente em Lo ; ondulao relativa da tenso em Co ; percentual da corrente do primrio para magnetizao;
V f ase = 127Ve f Po = 2, 5kW Vo = 48V fs = 30kHz DM = 0, 4 D = 0, 3 iLoR = 20% vCoR = 20% imag % = 10%
Observa-se que os fatores de qualidade normalmente empregados em projetos de fontes de telecomunicao no foram empregados visto que o principal interesse deste projeto encontra-se na validao desta nova topologia e no no desenvolvimento de uma pretensa fonte comercial. As equaes utilizadas para o projeto de potncia apresentam-se na Planilha de Clculos do Estgio de Potncia no Apndice C, onde nesta planilha as equaes relativas ao projeto dos transformador, indutor e capacitor so as denidas no Apndice D. Na tabela 4.3, apresentam-se especicaes
85
Ls = 190H C f = 22F n p = 14esp. ns = 9esp. nd = 2esp. LM = 1, 56mH Lo = 100H Co = 4400F Ro = 0, 92
Tabela 4.3: Dispositivos Projetados. indutncia do ltro de entrada; capacitncia do ltro de entrada; espiras do enrolamento primrio; espiras do enrolamento secundrio; espiras do enrolamento desmagnetizante; indutncia magnetizante; indutncia do ltro da carga; capacitncia do ltro da carga; resistncia da carga;
construtivas para os dispositivos magnticos e capacitores do ltro de entrada e do ltro de carga para o prottipo proposto. Os valores do ltro de entrada seguem os princpios apresentados no captulo 1 onde foram consideradas algumas caractersticas de qualidade do ltro como: a freqncia de corte e a defasagem entre a tenso e a corrente de entrada. Assim, optou-se para o ltro de entrada por um capacitor com capacitncia de valor comercial de 22F , sendo este uma doao da EPCOS S.A.. O referido capacitor pertence a uma serie especial do tipo polipropileno metalizado para aplicaes em eletrnica de potncia com capacidade de corrente acima dos capacitores convencionais o que agregou segurana ao prottipo visto que tais capacitores apresentam-se submetidos a um regime de corrente atpico. Assim, tendo-se denido a capacitncia do capacitor de entrada em valor comercial calcularam-se a indutncia dos indutores Ls para que tenha-se a frequncia de corte desejada para o ltro, onde estes foram desenvolvidos pelos mtodos clssicos de projeto de indutores com ncleo de ferro-silcio devido ao contedo harmnico de baixa frequncia a que este estar submetido.
4.6 Controle
Diferente do apresentado no Captulo 3, neste item apresenta-se o projeto de compensadores contnuos do tipo proporcional-integral (PI) onde verica-se a validade deste para o controle da considerada topologia. Nesta aplicao, o controle ser realizado em malha fechada pela tenso na carga demonstrando a estabilidade desta topologia para ambas as formas de fechamento da malha, tanto por tenso quanto por corrente. O projeto de potncia proposto anteriormente para validao desta nova topologia ter para o seu controle e modulao a implementao de um sistema discreto que ser apresentado na sequncia. No entanto, apresenta-se a seguir o projeto de controladores contnuos para eventuais comparaes com os compensadores projetados nos captulos anteriores. As rotinas em Matlab utilizadas para os projetos dos compensadores contnuos apresentados nesta seo encontram-se no Apndice B.
86
4.6.1 Controle Continuo

Neste projeto, diferente do apresentado no Captulo 3, o fechamento da malha de controle aqui se d pela tenso na carga. Tal diferena adotada para mostrar a validade das duas tcnicas conforme a caracterstica da carga e necessidade de aplicao do reticador. O diagrama na Fig. 4.11 ilustra as malhas de controle continuo empregadas topologia.
Iva (t) Ivb (t) Ivc (t) Iia (t) Iib (t) Iic (t)
Ls
Iia (t)
Ds
Lo
Rectifier Trifsico
Ls Ls Iib (t) Iic (t)
Ns
Unidirecional PWM Buck

Cf Cf
Np
Nd
Drl
Co
Ro
Cf
Dd
Kv
Iya (t) Iyb (t)

Ki
Ima (t) Transformao 2 / 3 Nveis Imb (t) Imc (t)
Iyc (t) I qref
Iia (t) Iib (t) Iic (t) I (t)

q
Ii q(t) M ' (t)

q
Ii (t)
d
M (t)
q
Transformada
Clarke/Park
Controladores Currente I (t)

d
Desacoplamento Md ' (t) M (t)

d
Transformada
Inv. Clarke/Park
I dref
Controlador Tenso VOref
Figura 4.11: Diagrama do controle pela malha de tenso. A viso conjunta dos ganhos dos sensores de tenso e de corrente, dos compensadores e da planta (neste caso o reticador) podem ser vistos em detalhe na Fig. 4.12, onde Ci (s) o compensador de corrente, Cv (s) o compensador de tenso, Ki o ganho da amostragem da corrente de entrada, Kv
1 o ganho da amostragem da tenso de carga e VT o ganho que representa o modulador PWM.
Iiqref Im'q(s)
-1
Ci(s)
Vt
Gi(s)
Iiq(s)
Gvq(s)
Ki
Iidref
Ci(s)
Im'd(s)
Vt
-1
Gi(s)
Iid(s)
Gvd(s)
Ki
Cv(s)
Ivoref
Kv
Figura 4.12: Diagrama de bloco das malhas de controle.
Compensador de Corrente
87
A funo de transferncia das correntes de entrada em coordenadas dq a da equao 4.22 e as constantes de tal funo so as apresentadas na tabela 4.3. Ki VT Io
s2 2 c
Gi (s) =
Rs s Ls 2 c
2 2 c 2 c
(4.22)
onde: Ki = 0, 120, ganho do sensor de corrente; VT = 5, ganho do modulador PWM; A funo de transferncia de corrente para o reticador projetado com os supracitados ganhos apresenta-se da seguinte forma. 0, 8036 4, 18 109 s2 + 2, 2 106 s + 0, 9994
Gi (s) =
(4.23)
Na Fig. 4.13 apresentam-se o diagrama do lugar geomtrico das razes e diagramas de Bode de magnitude e de fase para a funo de transferncia de corrente do reticador em malha aberta.
4 x 10
4
Lugar das Raizes do Retificador 6e+003 0.0044 0.0032 0.0021 0.0013 0.0006 5e+003 40 20 Magnitude (dB) 0
Diagramas de Bode do Retificador
0.0065 3 0.01
4e+003 2 0.02 1 1e+003 Eixo Imag 3e+003 2e+003
20 40 60
G.M.: Inf Freq: Inf Stable loop
0 80 0 1e+003 1 0.02 2 2e+003 45 3e+003 4e+003 3 0.01 5e+003 0.0065 4 300 250 Fase (deg)
90
135
P.M.: 3.26 deg
Freq: 3.3e+003 Hz 0.0044 0.0032 0.0021 0.0013 0.0006 6e+003180 3 4 200 150 100 50 0 102 10 10 Eixo Real Frequencia (Hz)
10
Figura 4.13: Lugar da razes e diagramas de bode do reticador em malha aberta. O compensador de corrente empregado do tipo proporcional-integral (PI) [32] representado pela funo de transferncia que segue: s + z s
Ci (s) = Kci
(4.24)
88
onde: z o zero do compensador PI; Kci o ganho do compensador PI; Para a adequada alocao de plos e zeros do compensador utilizaram-se as seguintes premissas de projeto [32]: a frequncia de cruzamento abaixo da metade da frequncia de comutao; o zero alocado a pelo menos uma dcada abaixo da frequncia de comutao; De posse de tais condies iniciais para o projeto do compensador de corrente dene-se a frequncia de cruzamento do compensador, fcr , e a frequncia do zero, z , conforme as seguintes equaes: fs 30 103 Hz = = 10kHz 3 3 2 fs rad = 9425 20 s
fcr =
(4.25)
z =
(4.26)
Denidas as freqncias de projeto do compensador, calculam-se os ganhos da funo de transferncia em lao aberto (FT LA) do reticador na freqncia de cruzamento desejada. O ganho da FT LA a soma dos seguintes ganhos: O ganho da funo de transferncia da corrente do reticador, KGidB = 20 log | Gi (cr ) | O ganho do modulador PWM, KPW MdB = 20 log | KPW M | O ganho do amostrador de corrente, (4.28) (4.27)
KidB = 20 log | Ki |
(4.29)
O ganho do compensador de corrente na frequncia de cruzamento desejada a soma dos supracitados ganhos que compem o ganho da FT LA subtraido do ganho do numerador e denominador da funo de transferncia do compensador de corrente, como segue: 1 | cr
KCidB = KGidB + KPW MdB + KidB 20 log | cr + z | 20 log |
(4.30)
89
O valor absoluto do ganho do compensador de corrente o representado pela equao: KCi = 10

KCi dB 20
(4.31)
A funo de transferncia do compensador de corrente Ci (s) = 0, 0396 s + 9425 s (4.32)
x 10 6
Mapa do Lugar das Raizes

50
Diagramas de Bode
4 Magnitude (dB)
50
Imag Axis
0 100 0
G.M.: 5.38 dB Freq: 2.53e+003 Hz Stable loop
2 Fase (deg) 90
180
6 10000
5000 Real Axis
P.M.: 35.9 deg Freq: 2.48e+003 Hz 270 1 2 5000 10 10
10 Frequency (Hz)
10
10
Figura 4.14: Lugar da razes e diagramas de bode da FTLA do reticador para malha fechada pelas correntes. A funo de transferncia em lao aberto quando submetida a resposta ao degrau unitrio apresentase moderada no expondo o compensador ao limite de saturao conforme o apresentado na Fig.4.15.
Step Response From: r To: y 1
0.8
0.6 Amplitude 0.4 0.2 0 0
0.002
0.004
0.006
0.008
0.01 Time (sec)
0.012
0.014
0.016
0.018
0.02
Figura 4.15: Resposta ao degrau para malha fechada pelas correntes.
90
Desejando-se implementar um compensador de corrente analgico, este poderia se realizado pelo circuito ilustrado na Fig. 4.16, onde obtiveram-se os seguintes valores para os componentes passivos: R1 = 5k R2 = 198 C1 = 536nF
R2 Mid Me R1
-
C1
Midref
Figura 4.16: Compensador de corrente analogico.
91
Compensador de Tenso
A malha de controle da tenso de sada caracteriza-se por ser muito mais lenta do que a malha de controle da corrente de entrada. Desta maneira a frequncia de cruzamento da FT LA para a malha de tenso denida em no mnimo uma dcada abaixo da frequncia de rede para este projeto. Nesta frequncia de cruzamento, cv , a malha de controle de corrente simplica-se a um ganho denido pela expresso da funo de transferncia em malha fechada na frequncia de cruzamento da malha de tenso representada abaixo: 1 Ki
FT MFi (cv ) = Id
(4.33)
A funo de transferncia em lao aberto para a tenso de sada denida abaixo:
FT LAv (s) = FT MFi (cv ) Kv Cv (s) Gv (s) O ganho da funo de transferncia da tenso de sada do reticador, KGvdB = 20 log | Gv (cv ) |
(4.34)
(4.35)
O ganho do amostrador de tenso,
KidB = 20 log | Kv | O ganho da FT MF de corrente, 1 | Ki
(4.36)
FT MFi (cv )dB = 20 log | Id | +20 log |
(4.37)
Assim como para o compensador de corrente, o ganho do compensador de tenso na frequncia de cruzamento desejada obtido da seguinte soma: 1 | cv
KCvdB = FT MFi (cv )dB + KGvdB + KvdB 20 log | cv + z | 20 log |
(4.38)
O valor absoluto do ganho do compensador de tenso o representado pela equao: KCv = 10

KCi dB 20
(4.39)
A funo de transferncia do compensador de tenso dada por: Cv (s) = 0, 0269 s + 209 s (4.40)
92
Os componentes passivos para o compensador de tenso seriam dados pelos valores abaixo: R1 = 1.774 R2 = 47, 75 C1 = 100F Analisando-se a funo de transferncia da tenso de sada no domnio da freqncia, os diagramas de Bode para a FT MA da tenso de sada encontram-se ilustrados na Fig. 4.17. Nesta, evidencia-se a aguda contribuio do par de plos e zeros complexos que, no entanto, no tornam a planta instvel muito embora complexa.
x 10 2 0.013 0.009
4
Root Locus Editor (C)

3e+003 0.0012 0.0062 0.00420.0026 2.5e+003 30 20
1.5 0.02 2e+003 1 0.04 0.5 500
10
10 1.5e+003 20 30 40 50 G.M.: Inf 60 Freq: NaN Stable loop 70 0 500 0.5 0.04 1
1e+003
Imag Axis
1.5e+003 90 2e+003
1.5 0.02 2.5e+003 0.013 2 300 250 200 0.009 150 0.0062 0.00420.0026 0.0012 3e+003 100 50
135 P.M.: 7.18 deg Freq: 456 Hz 180 1 2 0 10 10
Real Axis
10
10
10
Frequency (Hz)
Figura 4.17: Mapa do lugar geomtrico das razes e diagramas de Bode de magnitude e de fase da FT MA da tenso de sada.
A funo de transferncia em lao aberto para a malha de controle da tenso de sada encontra-se representada na Fig. 4.18. Nesta nota-se a reduzida freqncia de cruzamento da FT LA, 3Hz, bem como do zero do compensador PI abaixo das freqncias dos plos complexos da planta, o que torna a FT LA robusta em freqncias na ordem da freqncia de comutao.
x 10 2 0.013 0.009
4
Root Locus Editor (C)

3e+003 0.0062 0.00420.0026 0.0012 2.5e+003 50
1.5 0.02 2e+003 1 0.04 0.5 500 0
1.5e+003
1e+003 50
Imag Axis
0 100 0 500 0.5
G.M.: Inf Freq: NaN Stable loop
1.5e+003 90 2e+003
1.5 0.02 2.5e+003 0.013 2 300 250 200 0.009 150 0.0062 0.00420.0026 0.0012 3e+003 100 50
135 P.M.: 94.1 deg Freq: 2.45 Hz 180 0 1 0 10 10
Real Axis
10
10
10
10
Frequencia (Hz)
Figura 4.18: Mapa do lugar geomtrico das razes e diagramas de Bode de magnitude e de fase da FT LA da tenso de sada.
Phase (deg)
5
0.04
1e+003
45
Magnitude (dB)
Phase (deg)
5
1e+003
45
Magnitude (dB)
93
Como fora apresentado anteriormente, a malha de controle da tenso muito lenta para que atenue as oscilaes de alta-frequncia e esta caracterstica pode ser melhor observada na resposta ao degrau unitrio presente na Fig. 4.19.
0.9
0.8
0.7
0.6 Amplitude
0.5
0.4
0.3
0.2
0.1
0.05
0.1
0.15
0.2 Time (sec)
0.25
0.3
0.35
0.4
Figura 4.19: Resposta ao degrau unitrio da FT LA da tenso de sada.
4.7 Resultados de Simulao

Apresenta-se neste item os resultados de simulao do reticador trifsico PWM tipo Buck isolado em alta-freqncia, bem como a tcnica adotada para os projetos de controle e potncia. O reticador foi simulado com o programa PSIM com malha fechada pela tenso na carga. O detalhes do diagrama implementado no PSIM encontram-se ilustrados no Apndice A, Fig. A.4. Partindo-se da entrada do reticador, observa-se na Fig. 4.20 a satisfatria qualidade da corrente de entrada e seu pequeno defasamento em relao a tenso de fase da rede. Comprovou-se, com este resultado, um elevado fator de potncia, na ordem de +0, 98. Na Fig. 4.21 apresentam-se as correntes de linha com a adequada defasagem entre estas e que seguem as respectivas fases. Visto que as correntes so resultado da ltragem das correntes da ponte trifsica pelo ltro de entrada, estas no apresentam-se perfeitamente senoidais o que pode ser melhorado pelo usos de ltros de entrada mais elaborados. Na Fig. 4.22, apresentam-se a corrente no capacitor com seu elevado contedo de harmnicas e a desejada tenso sobre o capacitor praticamente coincidente com a tenso de fase da rede apresentando mesma amplitude e fase. As correntes de entrada so amostradas continuamente e transformadas em componentes de Clarke/Park para adequao ao sistema de controle proposto. Os sinais de corrente direta e de quadratura obtidos para esta simulao encontram-se ilustrados na Fig. 4.23 com o reexo nestas de um degrau na corrente de carga. O sinal de controle originado pelos compensadores, aqui reconhecido pelas moduladoras direta md e de quadratura mq , ilustra-se com a resposta ao degrau de carga na Fig. 4.24. Demonstra-se nesta a resposta adequada com sobre e sub-sinais limitados, sem a saturao dos compensadores de corrente e, conseqentemente, de tenso projetados para a tcnica de controle proposta. A Fig. 4.25 apresenta as trs moduladoras obtidas e sua caracterstica plenamente senoidal.

200
94
15
150 100 va[V], ia*5[A] 50 0 50 100 150 200 1.8
10
5 ia,ib,ic[A]
1.81 1.82 1.83 tempo[s] 1.84 1.85
10
15 1.8
1.81
1.82 1.83 tempo[s]
1.84
1.85

200 150 100 vcf[V] e icf*2[A]
Figura 4.21: Correntes de linha na entrada.

2.5
1.5
50
id, iq [A]
1.81 1.82 1.83 tempo[s] 1.84 1.85
0 50 100 150 200 1.8
0.5
0.5 1.8
2.2
2.4
2.6
2.8 3 tempo[s]
3.2
3.4
3.6
3.8
Figura 4.22: Tenso e corrente sobre C f .
Figura 4.23: Corrente direta e de quadratura.
A Fig. 4.26 apresenta as tenses em alta-freqncia para os diodos do secundrio com valores de pico ditados pelas equaes da seo D.4.4 e prximos aos calculados no Apndice C, com os valores obtidos para vDs pk = 216V , vDrl pk = 200V e vDd pk = 92V . A mesma constatao d-se para a corrente no diodo Ds e no diodo Dd na Fig. 4.27. Conforme o denido para este projeto, a tenso na carga em regime permanente mantm-se em 48V e a corrente em 53A. O desempenho dos compensadores de tenso e corrente vericado para um degrau na carga de +20% no tempo de 2s, de 0, 92 para 1, 1, remontando aos valores nominais da carga aps 3s (Fig. 4.28). Observa-se, uma resposta satisfatria do compensador de tenso em que a tenso apresenta uma variao mxima de 10% e estabilizao em 450ms o que condiz com a resposta ao degrau da FT LA da malha de tenso na Fig. 4.19. Sendo o controle executado sobre a tenso de carga, a corrente de carga apresenta uma variao natural ao degrau aplicado com uma sobre-corrente de +1% na Fig. 4.29. A tenso no interruptor Sa apresenta-se nas Figs. 4.30 e 4.31, onde perceptvel o efeito da modulao, das tenses reetidas ao primrio e mesmo onde delineia-se o que seria a tenso de fase reticada, visto que o sistema no apresenta neutro. O valor de pico da tenso no interruptor para esta tenso de 48V apresenta um primeiro patamar de tenso no valor da tenso de fase reticada e um segundo patamar que confere o valor de pico do interruptor, dado pela tenso na carga reetida

3
2.15 2.1
95
2
2.05 2 1.95 1.9 2.5 1.85 mq 2.6 1.8 2.7 2.8 2.9 3 3.1 3.2 1.8 md
1 ma, mb, mc
2.2
2.4
2.6
2.8 tempo[s]
3.2
3.4
3.6
3.8
3 1.8
1.81
1.82 1.83 tempo[s]
1.84
1.85
Figura 4.24: Moduladora direta md e de quadratura mq .
Figura 4.25: Moduladoras trifsicas ma , mb e mc .

60
250
vdd
ids
idrl
200 vds, vdrl, vdd [V]
vdrl
150
ids, idrl, idd [A]

vds
40
100
20
idd
50
0 1.8002
0 1.8001 1.8001 1.8001 1.8002 tempo[s] 1.8002 1.8002
1.8002
1.8002 1.8002 tempo[s]
1.8003
1.8003
Figura 4.26: Tenso sobre os diodos.
Figura 4.27: Corrente nos diodos do secundrio.

14 2
ao primrio pelo enrolamento desmagnetizante com valor de
48V = 336V (Fig. 4.31). Salienta-
se que o simulador PSIM no apresenta modelos de semicondutores to renados quanto o PSpice, logo os efeitos da comutao forada, a exemplo da sobre-tenso nos interruptores, ser tratado em especco no Captulo 6 sobre a implementao do prottipo. A tenso no primrio do transformador apresenta valor de pico positivo de 311V e valor de pico negativo de 336V originado da tenso na carga reetida ao primrio pelo enrolamento desmagnetizante. Estas observaes encontram-se ilustradas na Fig. 4.32. Conrmando a satisfatria qualidade da corrente de entrada obtida, na Fig. 4.33 se tem o espectro harmnico com a dominncia da amplitude da componente fundamental e uma reduzida taxa de distoro harmnica de corrente THDi de 4, 7% calculada at a 72a frequncia harmnica.

56 54 52 50 vo[V] 48 46
io[A] 56 54 52 50 48 46 44 42 40 38 36 1.8 vo[A] 56 54 52 50 48 46 44 42 40 38 36 1.8
96
2.2
2.4
2.6
2.8 3 tempo[s]
3.2
3.4
3.6
3.8
44 42 40 1.8
2.2
2.4
2.6
2.8 3 tempo[s]
3.2
3.4
3.6
3.8
2.2
2.4
2.6
2.8 3 tempo[s]
3.2
3.4
3.6
3.8
Figura 4.28: Tenso na carga.

350
Figura 4.29: Corrente na carga
400 350
300
250
300
200
250 vsw[V] 200 150 100 50 0 1.808
vsw[V]
150
100
50
0 1.8091 1.8091 1.8092 1.8093 1.8093 1.8093 1.8094 1.8095 1.8095 1.8095 1.8096
tempo[s]
1.81 1.812 1.814 tempo[s] 1.816 1.818
Figura 4.30: Tenso no interruptor.
Figura 4.31: Tenso no interruptor em altafreqncia.
4.8 Concluses
Apresentou-se neste captulo um novo reticador trifsico unidirecional tipo Buck isolado em alta-freqncia, sem o uso de interruptores de potncia adicionais. Os princpios da modulao de trs nveis por estados contguos aplicada ao reticador Buck unidirecional introduzida no captulo 2, foram adaptados para a nova topologia para gerar comando para os interruptores, resultando em uma modulao escalar de simples implementao que possibilita a operao em todos estgios necessrios para a magnetizao e desmagnetizao do transformador. Comprova-se pelos resultados de simulao em malha fechada a validade do modelo CA do reticador bidirecional e do modelo CC para o conversor forward/yback para os modelos de pequenos sinais desta nova topologia. Tal similaridade, facilita o projeto da malha de controle das correntes de entrada e da tenso na carga mesmo quando utilizados compensadores lineares. No que refere-se opo dos compensadores contnuos para a topologia proposta, optou-se por compensadores PI em substituio aos compensadores PID utilizados no terceiro captulo. Tal modicao foi assumida para demonstrar a possibilidade da utilizao de compensadores PI e antevendo a simplicao proporcionada por estes quando na implementao do prottipo experimental. Ainda, o fechamento da

350 300 250 200 150 100 vnp[V] 50 0 50 100 150 200 250 300 350 1.816 1.816 1.816 1.8161 tempo[s] 1.8161 1.8161
0 0 500 1000 1500 2000 2500 3000 3500 2 8 10 12
97
THDi = 4,7%
Amplitude [A]
4000
frequencia [Hz]
Figura 4.32: Tenso no enrolamento primrio.
Figura 4.33: THD de corrente.
malha de controle foi realizada pela tenso na carga e no pela corrente, conforme demonstrado no captulo 3, o que demonstra que ambas as possibilidades so vlidas e dependem da aplicao para o qual a nova topologia se destina. Ainda dos resultados de simulao, demonstra-se que esta nova proposta se apresenta com qualidade tanto para a rede trifsica, com baixo T HDi e elevado fator de potncia, quanto para a carga linear a qual se destina.
98
Captulo 5
Projeto e Implementao de um Reticador Buck Trifsico Isolado

5.1 Introduo
No captulo anterior apresentou-se uma nova topologia de reticador trifsico isolado em altafrequncia, sua contextualizao terica quanto ao seu projeto de potncia e tcnica de controle. Neste captulo ser apresentado o projeto para a implementao de um reticador trifsico Buck isolado para uma rede trifsica de 220Vca sem neutro, uma frequncia de comutao de 30kHz e alimentao de uma carga de 2, 5kW em 48Vcc , onde apresentam-se os dimensionamentos para os dispositivos semicondutores do estgio de potncia para tal prottipo. Para a implementao do estgio de controle ser utilizada a base tecnolgica de microcontroladores da famlia dsPIC da Microchip onde sero apresentados os circuitos dedicados ao condicionamento de sinais e demais circuitos auxiliares a este estgio de controle microprocessado. Na segunda parte deste captulo ser apresentada a tcnica de discretizao das funes de transferncia do reticador para o projeto dos compensadores PI discretos e resultados de simulao para avaliao e comprovao do projeto digital. Finalizando o captulo, sero apresentados os resultados do prottipo experimental e uma anlise da sua qualidade de energia.
5.2 Dimensionamento do Estgio de Potncia

Nos captulos 4 e 5 formou-se a base terica para a concepo da topologia desta tese, onde as equaes relevantes foram utilizadas, em conjunto com tcnicas consagradas de projeto [4], para o dimensionamento dos componentes passivos e dispositivos semicondutores. Conforme apresentado no captulo anterior, a tabela 5.1 dene as especicaes para a concepo do prottipo:
5. Projeto e Implementao de um Reticador Buck Trifsico Isolado
100
V f ase = 127V Po = 2, 5kW = 75% Vo = 48V fs = 30kHz DM = 0, 4 D = 0, 3 iLoR = 20% vCoR = 20% imag % = 10%
Tabela 5.1: Especicaes de Projeto. tenso de fase ecaz; potncia na carga; rendimento do conversor; tenso na carga; freqncia de comutao; razo cclica mxima; razo cclica de operao; ondulao relativa da corrente em Lo ; ondulao relativa da tenso em Co ; percentual da corrente do primrio para magnetizao;
O rendimento esperado para o conversor inferior ao usual em estruturas trifsicas. No entanto, para a estimativa de tal valor ponderaram-se os seguintes fatores: rendimento 75% para operao segura do prottipo devido a qualidade dos ncleos de ferrite disponveis; as perdas nos dispositivos semicondutores de potncia devido a comutao forada; parmetros seguros para que o transformador forward-yback opere fora da regio de saturao;
Ls = 190H C f = 22F n p = 14esp. ns = 9esp. nd = 2esp. LM = 1, 56mH Lo = 100H Co = 4400F Ro = 0, 92
Tabela 5.2: Dispositivos Projetados. indutncia do ltro de entrada; capacitncia do ltro de entrada; espiras do enrolamento primrio; espiras do enrolamento secundrio; espiras do enrolamento desmagnetizante; indutncia magnetizante; indutncia do ltro da carga; capacitncia do ltro da carga; resistncia da carga;
O detalhes algbricos para a obteno dos valores doravante apresentados encontram-se no Apndice C.
5.2.1 Clculos Preliminares de Operao

Tenso de pico, VP = Corrente ecaz de entrada, i f ase = 3 2 V f ase = 311V Po = 8, 8A 3 V f ase
(5.1)
(5.2)
101
Corrente mdia de sada, Io =
Po = 52A Vo
(5.3)
5.2.2 Clculos das Principais Correntes

Corrente desmagnetizante de pico, idmag pk = Corrente mdia desmagnetizante, np Idmag = idmag pk dmag nd Corrente mxima no indutor de sada, iLoM = Io Idmag + Corrente mnima no indutor de sada, iLom = Io Idmag ns D VP Vo = 47A np 2 fs Lo (5.7) ns D VP Vo = 53A np 2 f s Lo (5.6)
2
n p VP D = 15, 45A nd fs LM
(5.4)
Vo (dmag )2 = 2, 14A 2 fs Lmag
(5.5)
Corrente de pico mxima no interruptor de potncia, iswM = ns iLoM = 34A np (5.8)
Corrente de pico mnima no interruptor de potncia, iswm = ns iLom = 30A np (5.9)
5.2.3 Dimensionamento dos Interruptores

Corrente ecaz no interruptor de potncia, iswe f = ns np
2 D [i2 Lom + iLom (iLoM iLom ) + 3 (iLoM iLom ) ] = 18A
(5.10)
Corrente mdia no interruptor de potncia, Isw = ns iLoM iLom iLom + D = 9, 6A np 2 (5.11)
O interruptor de potncia adotado por disponibilidade o IGBT APT 30GT 60BRD da Advanced Power Technology que apresenta as seguintes caractersticas:
102
VCE = 600V IC = 55A PD = 198W VCEON = 2V Ets = 1, 7mJ RJC = 0, 6C/W RJA = 40C/W
tenso coletor-emissor; corrente no coletor a 25 C; dissipao total de potncia; tenso coletor-emissor em conduo; perdas totais na comutao; resistncia trmica juno-encapsulamento; resistncia trmica juno-ambiente;
Perdas por conduo, PswON = VCEON Isw = 20W Perdas por comutao, PswOFF = Ets fs = 36W Perdas totais por interruptor, Psw = PswON + PswOFF = 56W (5.14) (5.13) (5.12)
5.2.4 Dimensionamento dos Diodos da Ponte Reticadora Trifsica

Corrente mdia por diodo de potncia, IDp = Isw = 4, 8A 2 (5.15)
A corrente mdia nos diodos a metade corrente mdia do interruptor, isto justica-se pois a conduo de corrente por estes d-se apenas quando diretamente polarizados pela tenso da rede. O diodo de potncia disponvel o mdulo HFA120FA60 da International Rectier que apresenta as seguintes caractersticas: VBR = 600V IF = 75A PD = 178W VFM = 1, 5V QRRDp = 490nC RJC = 0, 7C/W RCS = 0, 05C/W tenso reversa; corrente direta por diodo a 25 C; dissipao total de potncia; tenso direta; carga de recuperao reversa; resistncia trmica juno-encapsulamento; resistncia trmica encapsulamento-dissipador;
Perdas por conduo, PDpON = VFM IDp = 7, 2W Perdas por comutao no bloqueio a conduo, PDpOFF = QRRDp VP fs = 2, 2W 2 (5.17) (5.16)
103
Perdas totais por diodo da ponte reticadora, PDp = PDpON + PDpOFF = 9, 4W (5.18)
5.2.5 Dimensionamento dos Diodos do Secundrio

Corrente ecaz no diodo DS , iDse f =
2 D [i2 Lom + iLom (iLoM iLom ) + 3 (iLoM iLom ) ] = 28A
(5.19)
Corrente mdia no diodo DS , IDs = iLom + iLoM iLom D = 15A 2 (5.20)
O diodo de potncia escolhido o mdulo UFB200FA40 da International Rectier, sendo que um dos diodos utilizado para DS e o outro para DRL e apresenta as seguintes caractersticas: VBR = 400V IF = 115A PD = 240W VFM = 1, 04V QRRDs = 490nC RJC = 0, 7C/W RCS = 0, 05C/W tenso reversa; corrente direta por diodo a 90 C; dissipao total de potncia; tenso direta; carga de recuperao reversa; resistncia trmica juno-encapsulamento; resistncia trmica encapsulamento-dissipador;
Perdas por conduo no diodo DS , PDSON = VFM IDs = 15W Perdas por comutao no bloqueio a conduo no diodo DS , PDSOFF = Perdas totais no diodo DS , PDS = PDSON + PDSOFF = 16, 5W Corrente ecaz no diodo DRL , iDRLe f =
2 Dc [i2 Lom + iLom (iLoM iLom ) + 3 (iLoM iLom ) ] = 42, 6A ns VP fs QRRDs n p
(5.21)
= 5, 2W
(5.22)
(5.23)
(5.24)
Corrente mdia no no diodo DRL , IDRL = iLom + iLoM iLom Dc = 35A 2 (5.25)
104
Perdas por conduo no diodo DRL , PDRLON = VFM IDs = 35W Perdas por comutao no bloqueio a conduo no diodo DRL , PDRLOFF = Perdas totais no diodo DRL , PDRL = PDRLON + PDRLOFF = 36, 5W Tenso de pico no diodo Dd , vDd pk = Corrente mdia no diodo Dd , IDd = Idmag = 2, 14A (5.30) (5.28)
ns VP fc QRRDs n p
(5.26)
= 1, 5W
(5.27)
nd VP = 70V ns
(5.29)
Tendo-se em vista os valores de tenso e corrente aos quais o diodo desmagnetizante est submetido utilizado um diodo doado pela a Fairchild, que apresenta as seguintes caractersticas: VBR = 400V IF = 16A PD = 148W VFM = 0, 3V QRRDs = 490nC RJC = 0, 7C/W RCS = 0, 05C/W tenso reversa; corrente direta por diodo a 25 C; dissipao total de potncia; tenso direta; carga de recuperao reversa; resistncia trmica juno-encapsulamento; resistncia trmica encapsulamento-dissipador;
Perdas por conduo no diodo Dd , PDRLON = VFM IDd = 35W Perdas por comutao no bloqueio a conduo no diodo Dd , PDdOFF = Perdas totais no diodo Dd , PDd = PDdON + PDdOFF = 1, 16W Perdas totais nos diodos do secundrio, PDSEC = PDS + PDRL + PDd = 54W (5.34) (5.33) QRRDd vDd pk fs 2 = 0, 5W (5.32) (5.31)
105
5.3 Condicionamento de Sinais e Circuitos Auxiliares

Para a implementao do estgio de controle optou-se pelo conhecimento existente no INEP [6] adaptado base tecnolgica de microcontroladores da famlia dsPIC30F da Microchip devido as seguintes vantagens para este prottipo: baixo custo; o desenvolvimento de uma placa de controle autnoma com componentes discretos de mercado; conhecimento existente sobre a programao de PIC e fcil migrao para dsPIC. No decorrer desta seo sero apresentados os circuitos dedicados ao condicionamento de sinais e demais circuitos auxiliares ao estgio de controle microcontrolado.
5.3.1 Filtros Anti-Aliasing

Nas implementaes microprocessadas utilizam-se ltros passa-baixa antecipados para as entradas A/D do microcontrolador. O emprego destes visa a reduo do recobrimento por freqncias superiores metade da freqncia de amostragem, efeito conhecido por aliasing. A funo de transferncia do ltro anti aliasing representada pela equao: K s+K
GFAA (s) =
(5.35)
A freqncia de corte est alocada na metade da freqncia de amostragem: K = fa (5.36)
Para uma freqncia de amostragem de 15kHz e uma Ra = Rb = 10k obtm-se o valor de Ca e Cb: 1 = 2, 2nF RK
Ca = Cb =
(5.37)
A freqncia de amostragem adequada a este projeto deveria ser ao mnimo igual a freqncia de comutao, no entanto com o microcontrolador adotado foi possvel a implementao com apenas a metade da freqncia de comutao devidos as demais operaes de microprocessamento necessrias.
5.3.2 Amostragem das Correntes de Entrada

Para a amostragem das correntes de entrada do reticador utilizaram-se sensores de efeito hall LA55-P da LEM, com uma corrente nominal de 50A e um ganho de amostragem de 1:1.000. Um resistor de 120 foi utilizado para proporcionar o adequado ganho para as correntes amostradas. O sinal amostrado limitado em amplitude por um diodo zener de 5V de maneira a preservar as entradas A/D do dsPIC.
106
Embora, tenha-se implementado a amostragem das trs correntes de entrada a implementao da amostragem de apenas duas correntes com a obteno aritmtica da terceira corrente seria praticvel e at mais vivel.
C2AI 3.3n R4AI
Isa Isb Isc
JUMPER JI 1 2 Rshunt 1
R1AI 3 10k R2AI 2
AI +
10k RS1I 1 OUT 10k 5 + 7 10k 10k C1AI 3.3n GND 10k RS31 6 OPA2227 RS4I 10k OUT SI
10k GND
OPA2227 R3AI
R1 +2V5
AN2 AN3 AN4
Figura 5.1: Circuito de amostragem e condicionamento das correntes de entrada.
5.3.3 Amostragem da Tenso de Sada

O sensor de tenso utilizado para a amostragem da tenso de sada do reticador foi o LV25P/SP8 da LEM, com uma corrente nominal no primrio de 4,8mA, sendo utilizado um resistor de amostragem de 10k. O ganho de amostragem de 2.500 : 1.000 e no secundrio foi utilizado um resistor de 120.
C2AVcc 3.3n R4AVcc 10k APVcc + 7 10k GND 10k C1AVcc 3.3n RAP1 10k 10k OPA2227 R3AVcc OUT 6 OPA2227 RAP2 AN0 GND
Vo
JUMPER JVcc 1 2 Rshunt2 1
R1AVcc 3 10k R2AVcc 2
AVcc +
1 OUT
GND
Figura 5.2: Circuito de amostragem e condicionamento da tenso de sada.
5.3.4 Amostragem da Tenso de Sincronismo

O prottipo foi conectado a um sistema de 220V sem neutro. O sistema de controle discreto aqui proposto necessita de um sinal de sincronismo referenciado a uma tenso de fase e no com as tenses de linha disponveis. Para que o prottipo no fosse onerado pelo uso de transformadores abaixadores conectados em Y utilizou-se o artifcio de atrasar a tenso de linha atravs do uso de um ltro RC entre uma das sadas do transformador, dedicado a fonte auxiliar, e o circuito de condicionamento de sinal, dedicado ao tenso de sincronismo. Assim, o ltro RC atrasa a tenso de linha em 30 eltricos emulando a tenso de fase desejada.

C2AVac 3.3n R4AVac
107
Van
JUMPER JVac 1 2
R1AVac 3 10k R2AVac
AVac +
10k RS1Vac 1 OUT 10k SVac 5 + 7 +2V5 10k 10k C1AVac GND 3.3n 10k 10k RS3Vac 6 OPA2227 RS4Vac OUT
GND 10k
2 OPA2227 R3AVac R2
AN5
Figura 5.3: Circuito de amostragem e condicionamento da tenso de sincronismo.
5.3.5 Processamento Microcontrolado

Os sinais devidamente condicionados so processados por um circuito microcontrolado autnomo onde o dsPIC30F 4011 seu principal elemento. Nesta encontram-se a converso A/D com o sinal amostrado da tenso de sada pela porta AN 0, os sinais amostrados das correntes de entradas pelas portas AN 2, AN 3, AN 4 e sinal amostrado da tenso de sincronismo pela porta AN 5. Para que se tivesse liberdade de capacidade de processamento no dsPIC, optou-se pela transformao de nveis por um circuito integrado XOR 7486. O sinais PW M so condicionados em tenso pelo bu f f er 7407 para os drivers. Os circuito mencionados encontram-se ilustrados na Fig. 5.4.
+5V
RMCLR 10k
SWP Reset GND +5V 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 MCLR AN0/RB0 AN1/RB1 AN2/RB2 AN3/RB3 AN4/RB4 AN5/RB5 AN6/RB6 AN7/RB7 AN8/RB8 VDD VSS OSC1 OSC2 SOSC1/RC13 SOSCO/RC14 INT0/RE8 INT2/RD1 RD3 VSS 40 AVDD 39 AVSS 38 PWM1L/RE0 37 PWM1H/RE1 36 PWM2L/RE2 35 PWM2H/RE3 34 PWM3L/RE4 33 PWM3H/RE5 32 VDD 31 VSS 30 RF0 29 RF1 28 RF4 27 RF5 26 PGC/RF2 25 PGD/RF3 24 RF6 23 INT1/RD0 22 RD2 21 VDD
Transformao de nvel
PIN 1 3 2 GND PIN 1 7486A
Buffer
+15V Rb1 1k5 2 2 JDriver1 JUMPER 1
dsPIC30F4011
AN0 GND AN2 AN3 AN4 AN5 +5V
7407
10
7486B +5V GND 4 6 5 7407 13 12 +15V
V-PWM1
GND XTAL CRYSTAL Rs 10k C1 33n GND GND C2 33n
Rb2 1k5
9 8 GND 1A 2A 3A 4A 5A 6A RJ12A 2 Conector RJ12 10 7407 +15V 3 4 1
2 JDriver2 JUMPER
PIN
7486C
+5V
V-PWM2
Rb3 1k5
JDriver3 JUMPER 1
V-PWM3
Figura 5.4: Circuito do microcontrolador e dos buffers.
5.3.6 Circuitos de Comando e Protees

Para o comando dos IGBTs APT30GT60BRD foram utilizados os circuitos de comando dedicados drivers comerciais SKHI10/12 da Semikron. O nvel dos sinais de sada dos moduladores PWM do DSP 0V ou 3,3V. Para adaptar estes sinais ao nvel de tenso dos circuitos lgicos e a entrada dos circuitos de comando so utilizados bu f f ers do circuito integrado 7407 com a sada em coletor aberto conectada aos 15V da fonte da placa de controle. Alm da proteo existente nos drivers comerciais e da proteo por so f tware foram utilizados fusveis ultra-rpidos Silized/Siemens de 15A na entrada do reticador.
108
5.3.7 Circuitos de Proteo

O reticador possui comutao forada, conforme introduzido no capitulo anterior. Como a estrutura basicamente um reticador Buck a comutao dos interruptores de potncia d-se sob a imposio da corrente da carga, reetida ao primrio, agravada pela presena da indutncia de disperso do transformador, o que submete os dispositivos semicondutores a esforos de tenso no instante do bloqueio da conduo nos interruptores. Esclarea-se que possveis tcnicas de comutao suave [30], bem como circuitos regenerativos de auxilio a comutao [15, 37], no so objetos desta tese e demandariam estudos especcos para o reticador em questo. Assim, focou-se na breve anlise da comutao forada objetivando-se a implementao segura do prottipo onde vale-se das tcnicas clssicas de projeto de circuitos dissipativos do tipo snubber RCD para a preservao dos interruptores de potncia e do tipo grampeador de tenso para os diodos de potncia do secundrio, como o ilustrado na Fig. 5.5. Utilizou-se para a obteno dos resultados de simulao o PSpice, com o diagrama ilustrado no Apndice A (Fig. A.6), por apresentar modelos mais completos para anlise dos efeitos da comutao em dispositivos semicondutores.
D1 Da4 Sa Da1 Vb Ls Da5 Sb Da2 Da6 Vc Ls Sc Cf Cf Cf D4 D5 Da3 D6
Csb
Dsb Rsb
D2
D3
Ds
Va Ls
Csb
Dcl Dsb Rsb Ccl
Lo
Ns
Csb
Dsb Rsb
Co
Rcl
Ro
Np Nd
Dcl
Drl
Dd
Figura 5.5: Circuitos de proteo. O circuito de grampeamento ilustrado composto por dois diodos Dcl e apenas um circuito dissipativo Rcl e Ccl os quais limitam a tenso sobre os diodos do secundrio, DS e DRL . Os resultados esperados pelo emprego dos snubbers nos interruptores melhor observado nas guras que ilustram os instantes da comutao. Na Fig. 5.6 apresenta-se a sobre-tenso originada pela interrupo da conduo da corrente, a qual atinge valores destrutivos para os IGBT s disponveis e uma potncia mdia de 156W dissipada no interruptor. Quando empregado o snubber com resistncia Rsb = 150 e capacitncia Csb = 33nF e diodo ultra-rpido Fairchild Stealth, a tenso durante o bloqueio do interruptor seria limitada a valores aceitveis de 500V . A potncia dissipada no interruptor nos instantes da comutao em valor mdio seria de 56W e a dissipada no resistor do snubber Rsb seria de 92W (Fig. 5.7). Nos circuitos do secundrio do reticador espera-se uma sobre-tenso nos diodos DS e DRL devida a recuperao reversa nestes, conforme ilustrado na Fig. 5.8. Conforme mencionado anteriormente

800
109
500
Tenso [V] e Corrente [AX10]
Tenso [V] e Corrente [AX10]

29.175ms 29.180ms 29.185ms 29.190ms 29.195ms 29.200ms 29.205ms 29.210ms
600
400
300
400
200
200
100
0 29.160ms 29.165ms 29.170ms IC(Z_Z1)*10 V(Z1:C)- V(Z1:E)
0 29.160ms 29.165ms 29.170ms V(R47:1,G1) IC(Z1)*10 29.175ms 29.180ms 29.185ms 29.190ms 29.195ms 29.200ms 29.205ms 29.210ms
Tempo
Tempo
Figura 5.6: Tenso e corrente no interruptor em comutao.
Figura 5.7: Tenso e corrente no interruptor com snubber.
o circuito de grampeamento com resistncia Rcl = 4k7 e capacitncia Ccl = 150nF limita a tenso nestes em 220V , o que pode ser notado na Fig. 5.9.
400V
250V
Ds
200V
300V
Tenso [V]
Tenso [V]
Drl
150V
Ds
200V
Drl
100V
100V
Dd
50V
Dd
0V 25.04ms 25.05ms 25.06ms 25.07ms V(Ds:2)- V(Ds:1) V(Drl:2)- V(Drl:1) V(Dd:2)- V(Dd:1)
0V
Tempo
25.08ms
25.09ms
25.10ms
25.11ms
25.04ms V(Ds:2,Ds:1)
25.05ms V(Drl:2,Drl:1)
25.06ms -V(Dc1:1,Rclamp:2)
25.07ms V(Dd:2,Dd:1)
Tempo
25.08ms
25.09ms
25.10ms
25.11ms
Figura 5.8: Tenso nos diodos do secundrio em comutao.
Figura 5.9: Tenso nos diodos do secundrio com grampo.
5.4 Controle Discreto: Projeto e Implementao

No captulo 5 apresentou-se a nova topologia de reticador trifsico isolado objetivo desta tese e o potencial controle analgico deste por meio de controladores PI . Nas sees anteriores descreveramse o dimensionamento dos dispositivos de potncia e o projeto do hardware para condicionamento e processamento dos sinais de controle. Neste captulo apresentam-se a discretizao dos modelos e controladores contnuos ora obtidos para o reticador [28, 32], a vericao da validade dos modelos discretos por simulao em PSIM e as consideraes para a implementao do cdigo do controle discreto em plataforma dsPIC.
5.4.1 Consideraes sobre o Controle Discreto

Nos captulos anteriores para o controle dos reticadores apresentados empregaram-se algumas das tcnicas correntemente utilizadas para o controle contnuo aplicado na eletrnica de potncia. No captulo 3 utilizaram-se compensadores analgicos PID para exemplicar o controle e validar os modelos de pequenos sinais obtidos para o reticador Buck trifsico.
110
No captulo 5 para o controle da nova topologia de reticador, propsito desta tese, optou-se pelo controle contnuo por meio de compensadores analgicos PI . Tal mudana de compensador justicase para demonstrar a robustez da nova topologia quanto a sua estabilidade, que independe do tipo de compensador quando adequadamente projetado e propriamente a utilizao do prvio projeto dos compensadores PI , como base para o projeto dos compensadores discretos, assunto deste captulo. A estratgia de controle discreto foi a mesma empregada para o controle contnuo. Onde temse a malha de controle das correntes de entrada d-se pelas componentes de Clarke-Park em que a componente de quadratura iq tem referncia xa que impe o fator de potncia praticamente unitrio. A componente direta id tm sua referncia resultante da malha de controle da tenso de sada vo e esta tem por referncia o valor de tenso desejado para a carga. O diagrama do reticador Buck trifsico isolado e os blocos de controle discreto encontram-se ilustrados na Fig. 5.10. Inerente ao controle discreto est a considerao dos ganhos resultantes da converso analgicodigital (A/D), do atraso de transporte e do ganho do modulador PW M na base numrica escolhida em adio aos ganhos j considerados no controle contnuo, no caso, os amostradores de corrente e tenso e os ltros anti-aliasing.
Iv ia (t) Iv (t)
Ib IiIa(t) IiIb(t) IiIc(t)
Ki
Ls
Iiia(t) Ii (t)
Ib
Ds
Lo
Retificador Buck Trifsico PWM Unidirecional

Cf Cf
Ls Ls
Ns Np
Nd
Drl
Co
Ro
Iv (t)
Ic
Ii (t)
Ic
Cf
Dd
M ia (t) MIb(t) M (t)

Ic
Kv
Iia (t) Iib (t) Iic (t)
Driver
XOR/ PWM I Qref
PWM Filtro Anti-aliasing
Filtro Anti-aliasing Ii q(k) Somador No-inversor

2.5V
Transformada Inv. Clarke/Park M (k)

d
M (k)
q
Conversor A/D 10 bits
Transformada Clarke/Park Ii (k)

d
Compensador Corrente
Conversor A/D 10 bits
Ii Dref (k)
Compensador
Tenso VOref
Figura 5.10: Diagrama de blocos da implementao para o controle digital.
Frequncia de Amostragem
O microcontrolador escolhido para o prottipo do reticador o dsPIC30F 4011 e, devido a limitao de nmero de instrues por s, deniu-se a freqncia de amostragem de 15kHz que coincide com a freqncia de modulao PW M gerada pelo dsPIC.
Retentor de Ordem Zero (ZOH )

As grandezas eltricas utilizadas para o controle do prottipo, no caso correntes de entrada e tenso na carga, na converso de analgico para digital so amostradas e convertidas para a base
111
numrica disponvel nos conversores A/D. As amostras devem ser obtidas a cada instante de amostragem e retidas para a converso A/D at a amostragem conseguinte. Tais aes so realizadas por dispositivos disponveis em microcontroladores conhecidos como sample-and-hold ou S/H . O reteno do sinal amostrado (hold ) realizada por interpoladores de ordem zero tecnicamente conhecidos por zero-order-hold ZOH . A equao 5.38 representa o ZOH no domnio contnuo e a Fig. 5.11 a representao do amostrador e retentor que est presente nos diagramas que seguem. 1 eTa s
ZOH (s) =
(5.38)
Ta
ZOH
Figura 5.11: Representao do S/H . Na tcnica utilizada, a funo de transferncia do retentor de ordem zero considerada na discretizao da funo de transferncia da planta atravs dos recursos utilizados do Matlab
Ganho do Conversor A/D

O conversor A/D a razo entre o valor da base numrica Q15 = 216 e o o valor de pico da portadora do PWM, VPW M = 5V . Tal razo melhor compreendida pela equao abaixo:
216 2
KA/D =
1
5 2
32.767 = 13.107 2, 5
(5.39)
Ganho do Modulador PWM Discreto

Para a implementao do PWM no dsPIC necessita-se das seguintes informaes obtidas do manual e do projeto: fosc = 10MHz PT RM = 23 fs2n = 15kHz TCY = 0, 4s freqncia do oscilador; derivada portadora do PWM; frequncia desejada do PWM em dois nveis; derivada do PWM;
O manual do dsPIC dene a seguinte equao para obteno do valor de pico da triangular, PT PER: PPMR 1 = 1.332 fs2n n TCY
PT PER =
(5.40)
Do valor de pico da triangular obtm-se o ganho do modulador PWM discreto: 2 = 0, 0015 1.332
KPW Mk =
(5.41)

Periodo/2 PTPER D PTMR
112
Periodo
Figura 5.12: Representao do PWM no dsPIC. Vale salientar que a freqncia de comutao em trs nveis fs praticamente o dobro da frequncia do PWM em dois nveis fs2n .
5.4.2 Discretizao dos Modelos

As funes de transferncia das correntes de entrada e da tenso de sada no domnio contnuo, foram obtidas no captulo 5. So funes de segunda ordem com plos e zeros complexos, o que torna impraticvel a discretizao de tais funes de transferncia sem o auxlio de um programa numrico. Considerando tais limitaes, optou-se por discretizar os modelos com o recurso de converso continuous to discrete C2D presente no Matlab, o qual converte um sistema contnuo em sistema discreto [28, 32]. Para ambas as funes de transferncia, aqui tambm referenciadas como modelos, deve-se considerar o retentor de ordem zero (ZOH ):
Gi (z) ZOH (s) Gi (s)
(5.42)
Gi (z) = 7, 38
(z + 2, 39) (z + 0, 156) (z 0, 12) (z2 1, 01z + 0, 96)
(5.43)
Gv (z) ZOH (s) Gv (s)
(5.44)
Gv (z) = 0, 03
(z2 1, 01z + 0, 84) (z 0, 12) (z2 1, 97z + 0, 98)
(5.45)
Para a discretizao dos compensadores PI, a tcnica de discretizao adotada a de aproximao Bilinear ou Tustin, de igual sintaxe para o comando C2D no Matlab. Na aproximao Bilinear a transformao da funo de transferncia contnua do compensador PI , s + z s
C(s) = K
(5.46)
113
resulta na funo de transferncia discreta, 1 + b z1 1 z1
C(z) = a onde as constantes so obtidas das equaes:
(5.47)
a=K
(2 + Ta z ) 2
(5.48)
b=
(Ta z 2) (Ta z + 2)
(5.49)
Os detalhes da sintaxe adotada para discretizao, podem ser vistos no Apndice B.
5.4.3 Malha de Controle Discreto da Corrente

O compensador de corrente obtido para o controle do proposto reticador no domnio contnuo s, foi discretizado pelo referido mtodo da aproximao Bilinear no qual da funo de transferncia contnua foi obtida a funo de transferncia discreta para o compensador de corrente. z 0, 178 z1
Ci (z) = 0, 000436
(5.50)
Para a obteno da FT LA no domnio discreto, os ganhos inerentes ao sistema discreto devem ser considerados e impactam a FT LA na seguinte forma:
FT LAi (z) = Ki KPW Mk KA/D Ci (z) GFAA (z) Gi (z)
(5.51)
A malha de controle da corrente no domnio discreto pode ser representada pelo diagrama de blocos da Fig. 5.13 a seguir:
i dref (k)
+_
e (k) i Ta
im (k) d
Ci(z)
KPWM
Ta
ZOH
Gi(s)
ii (s) d
i (k) d
KA/D
GFAA(s)
Ki
Figura 5.13: Diagrama de blocos das malhas de controle. Na Fig. 5.14 o mapa do lugar das razes ilustra a alocao do zero do compensador e o respectivo ganho dentro do crculo unitrio, como pode ser melhor observado no detalhe da Fig. 5.15. O diagrama de Bode de magnitude demonstram o resultado do compensador discreto quando a FT LA observada no domnio contnuo.

Mapa do Lugar das Razes 4 0 Diagramas de Bode
114
10 3 Magnitude (dB) 20
30
40
Imag Axis
50 G.M.: 2.09 dB Freq: 2.45e+003 Hz Stable loop 60 90
1 180 2
Fase (deg)
270
360 P.M.: 89.5 deg Freq: 67.7 Hz 450 2 1 10
4 7
3 2 Real Axis
10 Frequency (Hz)
10
Figura 5.14: Mapa do lugar geomtrico das razes e diagramas de Bode de magnitude e de fase da FT LA discreta da corrente de entrada.
Mapa do Lugar das Razes 1
0.8
0.6
0.4
0.2 Imag Axis
0.2
0.4
0.6
0.8
1 1
0.8
0.6
0.4
0.2
0 Real Axis
0.2
0.4
0.6
0.8
Figura 5.15: Detalhe do crculo unitrio do mapa do lugar das razes. Uma avaliao adicional do desempenho do compensador projetado pode ser observada pela resposta ao degrau da FT LA discreta apresentada na Fig. 5.16. Nesta observa-se que o sistema entra em regime em menos de um ciclo da rede trifsica. A resposta, embora seja moderada, est adequada aos propsitos desta tese.
5.4.4 Malha de Controle Discreto da Tenso

O compensador de tenso contnuo tambm foi discretizado pelo mtodo da aproximao Bilinear obtendo-se a seguinte funo de transferncia: z 0, 983 z1
Cv (z) = 0, 0276
(5.52)
A FT LA discreta da malha de tenso de sada apresenta-se semelhante a apresentada para malha de corrente. No entanto o ganho do conversor A/D da malha de tenso anulado pelo ganho do

Step Response From: r To: y 0.45
115
0.4
0.35
0.3
Amplitude
0.25
0.2
0.15
0.1
0.05
0.005 Time (sec)
0.01
0.015
Figura 5.16: Resposta ao degrau da FT LA discreta da corrente de entrada. conversor A/D da malha de corrente, resultando na seguinte funo: FT LAv (z) = Kv Cv (z) GFAA (z) Gv (z) Ki (5.53)
A malha de controle da tenso no domnio discreto pode ser representada pelo diagrama de blocos da Fig. 5.17 e na Fig. 5.18 tem-se a alocao do zero do compensador para a malha de tenso.
ivoref(k)
+_
ie (k) v Ta
Ii
dref
(k)
Cv(z)
Ki-1
Ta
ZOH
Gv(s)
Iv (s) o
iv (k) o
KA/D
GFAA(s)
Kv
Figura 5.17: Diagrama de blocos das malhas de controle. A resposta ao degrau para malha de tenso apresenta-se muito mais lenta, se comparada com a resposta da malha de corrente, ou seja, esta atinge o regime permanente em 22 ciclos da rede trifsica, o que se apresenta adequado ao controle proposto (Fig. 5.19).
5.4.5 Simulao Discreta e Resultados

5.4.5.1 Representao em PSIM Os compensadores para o controle discreto do reticador foram denidos nas sees anteriores e nesta apresentam-se o modelo em PSIM para a simulao reticador em malha fechada e os resultados para validao do controle discreto proposto. Na Fig. 5.20 ilustram-se o ltro anti aliasing o circuito de o f f set que adiciona o nvel de 2, 5V aos sinais amostrados, os retentores de ordem zero e o ajuste dos ganhos para a representao numrica na base escolhida.

Mapa do Lugar das Razes 1 20 10 0.8 0 10 0.6 20 30 0.4 40 50 0.2 60 G.M.: 21.8 dB 70 Freq: 329 Hz Stable loop 80 0 Diagramas de Bode
116
0.2
0.4
90
0.6 180 0.8 P.M.: 94.1 deg Freq: 2.99 Hz 1 1 270 0.5 0 Real Axis 0.5 1 10
0
10
10 Frequency (Hz)
10
10
Figura 5.18: Mapa do lugar geomtrico das razes e diagramas de Bode de magnitude e fase da FT LA discreta da tenso de sada.
0.9
0.8
0.7
0.6 Amplitude
0.5
0.4
0.3
0.2
0.1
0.05
0.1
0.15 Time (sec)
0.2
0.25
0.3
0.35
Figura 5.19: Resposta ao degrau da FT LA discreta da tenso de sada. O bloco o f f set um amplicador operacional congurado em um circuito somador no-inversor que adiciona 2, 5V ao sinal amostrado da corrente de entrada. O conversor A/D do dsPIC de 10 bits e o sinal amostrado da corrente deve se apresentar com amplitude mnima de 0V e mxima de 5V . Destas relaes numricas obtm-se a representao do ganho do conversor A/D igual a 1.023/5. O sinal resultante do conversor A/D apresenta-se em 10bits e todo o processamento do dsPIC apresenta-se em 16 bits. Logo apresenta-se o ganho de 26 para a converso de 10 bits para 16 bits. O bloco de subtrao do valor de 32.767 elimina digitalmente o nvel de 2, 5V adicionado analogicamente para que o sinal digital ora processado apresente os seus valores positivos representados pelos 8 bits mais signicativos (msb) e os valores negativos pelos 8 bits menos signicativos (lsb) dos 16 bits da base Q15 utilizada. Tendo-se o condicionamento dos sinais amostrados de corrente apropriadamente representados, faz-se necessria a transformao das corrente trifsicas em coordenadas dq para que tais sinais se-
117
Figura 5.20: Blocos de condicionamento do sinal de corrente. jam submetidos a ao de controle dos compensadores de corrente seguindo a tcnica de controle empregada nesta tese. Os blocos na Fig. 5.21 representam de maneira macro as transformadas de Clarke/Park e os compensadores de corrente para o modelo de simulao utilizado.
Figura 5.21: Blocos dos compensadores de corrente e das transformadas. As componentes de corrente direta e de quadratura so obtidas dos blocos que compem a transformada dq ilustrado pela Fig. 5.22 com senides de amplitude 32.767. As componentes no so multiplicadas pelo ganho de 0, 8165 denido na transformada de Clarke/Park para reduzir a complexidade e o tamanho do cdigo do dsPIC, operao esta que seria simplicada caso o processador fosse de ponto-utuante. Esta diferena de ganho compensada na referncia de tenso de sada para adequao com os valores esperados.
118
Figura 5.22: Blocos da Transformada dq.
Os compensadores so implementados por equaes de diferenas conforme a Fig. 5.23 onde a o ganho e b o plo do compensador PI discreto de corrente. A constante Q = 214 multiplicada pelos 28 bits do msb do erro das componentes de corrente dq resulta em nmeros na base 224 . O retorno a base realizado dividindo o nmero 224 por 216 , sendo o resultado multiplicado por 22 criando-se assim os sinais de controle ud e uq na base 16 bits.
Figura 5.23: Blocos do compensador de corrente. Os sinais de controle ud e uq so limitados a base de 16bits por saturadores resultando nas moduladoras md e mq , sendo que estas so submetidas a transformada inversa de Clarke/Park originando o sinal das moduladoras trifsicas mabc . Os respectivos blocos so apresentados na Fig. 5.21.
119
A Fig. 5.24 apresenta detalhes dos blocos utilizados para emular o modulador PW M implementado no dsPIC. Nesta as moduladoras mabc tem sua amplitude adequada a base numrica do PW M entre 0 e 1.332.
Figura 5.24: Blocos do modulador PWM. A tenso na carga amostrada pelos blocos de ganho que representam o sensor de tenso. A tenso amostrada na carga a corrente resultante em um resistor 10k submetida a um ganho de A sada do sensor do tipo fonte de corrente que circulando por um resistor de 120 proporciona a tenso amostrada dentro dos limites permissveis ao dsPIC. As demais etapas do condicionamento do sinal de tenso so idnticas as apresentadas para as correntes de entrada. O compensador de tenso apresenta-se de maneira idntica as equaes de diferenas do compensador de corrente na Fig. 5.23, onde as constantes so as calculadas para o compensador discreto de tenso apresentado na seo 5.4.4. Todos o blocos e ganhos comentados anteriormente apresentam-se ilustrados na Fig. 5.25.
2.500 1.000 .
120
Figura 5.25: Blocos do condicionamento da tenso na carga e compensador de tenso. 5.4.5.2 Resultados de Simulao Os circuitos apresentados anteriormente para representar o reticador trifsico e as principais operaes do microcontrolador dsPIC para o controle e gerao dos sinais de modulao, originaram os seguintes resultados no simulador PSIM onde o diagrama utilizado encontra-se no Apndice A Fig. A.5. Com os compensadores e a tcnica de controle discreta apresentada obteve-se um fator de potncia praticamente unitrio onde a corrente praticamente acompanha em fase a tenso de fase na entrada, como observado na Fig. 5.26. O equilbrio entre as fases notado na Fig. 5.27 onde as correntes trifsicas equilibradas reetem a validade da tcnica de amostragem e o controle discreto ora proposto.
200 150 100
15
10
5
va[V], ia*5[A]
ia,ib,ic[A]
50 0 50 100
10
150 200 1.8
1.81
1.82 1.83 tempo[s]
1.84
1.85
15 1.8
1.81
1.82 1.83 tempo[s]
1.84
1.85
Figura 5.26: Tenso e corrente na entrada.
Figura 5.27: Correntes de entrada.
A Fig. 5.28 ilustra uma das correntes de fase com o todos os ganhos pertinentes com a amostragem
121
da corrente, estando esta representada na base numrica de 16 bits ou Q15. A correntes em base Q15 so submetidas aos blocos da transformada Clarke/Park (Fig. 5.21), originando as correntes direta e em quadratura na base Q15, como apresentado na Fig. 5.29.
2.1 1.8 1.5 1.2 0.9 0.6 iak[A] 0.3 0 0.3 0.6 0.9 1.2 1.5 1.8 2.1 1.8 1.81 1.82 1.83 tempo[s] 1.84 1.85
2000 1.8 1.81 1.82 1.83 tempo[s] 1.84 1.85 2000 0 id , iq [A]
4
x 10
16000 14000 12000 10000 8000 6000 4000
Figura 5.28: Corrente na fase a em base numrica de 16bits.
Figura 5.29: Corrente direta e em quadratura na base Q15.
Os compensadores de corrente tem como sinal de sada a moduladora direta md e de quadratura mq que encontram-se representadas na Fig. 5.30 onde nota-se a resposta dos compensadores para o degrau na carga, sendo esta lenta mas sem sobre-sinal. As moduladoras aps serem submetidas a transformada inversa, na Fig. 5.21, originam as moduladoras em base Q15, a exemplo da moduladora da fase a da Fig. 5.31.
2.5 2
1
x 10
1.5
x 10
1.5 1 md mq 0.5
ma 0 0.5
0 0.5 1
1 0.5
1.5 2 1.8 2 2.2 2.4 2.6 2.8 3 tempo[s] 3.2 3.4 3.6 3.8
1.5 1.8 1.81 1.82 1.83 tempo[s] 1.84 1.85
Figura 5.30: Moduladora direta e em quadratura na base Q15.
Figura 5.31: Moduladora da fase a em base Q15.
O transitrio de partida do reticador amenizado por uma partida suave representada no circuito de simulao por um crescimento exponencial (um circuito RC) na referncia de tenso de sada, onde o comportamento esperado encontra-se representado pela Fig. 5.32, o que preserva os compensadores de uma possvel saturao no caso de uma imposio abrupta na tenso de referncia. Quando praticamente em regime permanente, inseriu-se uma perturbao ao reticador por meio da variao do resistncia na carga de 0, 92 para 1, 1 no tempo de 2s e o retorno ao valor nominal de carga aps 1s. Nas Figs. 5.33 e 5.34 as respostas do reticador e dos compensadores encontram-se
122
dentro dos limites aceitveis de sobre-tenso, 8, 5%, e sobre-corrente 2%.

60
60
50
50
40 vo[V]
vo[V]
40
30
30
20
20
10
10
0 0
0.5
1 tempo[s]
1.5
0 1.8
2.2
2.4
2.6
2.8 3 tempo[s]
3.2
3.4
3.6
3.8
Figura 5.32: Tenso de sada com transitrio de partida.

56 54 52 50 48 46 44 42 40 38 36 1.8 56 54 52 50 48 46 44 42 40 38 36 1.8
Figura 5.33: Tenso de sada com degrau na carga.
vo[A]
2.2
2.4
2.6
2.8 3 tempo[s]
3.2
3.4
3.6
3.8
io[A]
2.2
2.4
2.6
2.8 3 tempo[s]
3.2
3.4
3.6
3.8
Figura 5.34: Tenso e corrente de sada com degrau na carga.
123
Tabela 5.3: Anlise da qualidade de energia. Fase a V f ase T HDv T HDi F.P. 126V 3, 3% 6, 4% 0, 998 b 119V 3, 3% 7, 0% 0, 994 c 113V 4, 1% 7, 6% 0, 993
5.5 Resultados Experimentais

O prottipo experimental proposto e desenvolvido neste captulo teve sua funcionalidade comprovada nesta seo onde os resultados experimentais obtidos para cargas abaixo e prximas da nominal, de 2, 5kW e 48V , so apresentados. Os resultados em potncia nominal na verdade so levemente superiores a esta devido ao fato do grupo de resistncias utilizado apresentar disponvel uma resistncia equivalente de 0, 89 e no de 0, 92, conforme especicado para o projeto. Na Fig. 5.35 tem-se a tenso de fase de referncia e a corrente de linha para a entrada do reticador em plena carga. A corrente apresenta-se em fase com a tenso de referncia, o que comprova o fator de potncia unitrio e a validade da tcnica de controle empregada. Na Fig. 5.36 encontram-se as correntes de linha na entrada do reticador apresentando estas suas correspondentes fases. A diferena de amplitude entre correntes justica-se pelo fato destas seguirem as tenses desbalanceadas da fonte utilizada para alimentao do prottipo, no caso um autotransformador que apresenta as diferenas de tenso entre suas fases registradas na tabela 5.3. A tabela ainda apresenta as informaes da distoro harmnica de tenso e de corrente e do fator de potncia por fase. Dos resultados obtidos em simulao, a exemplo da Fig. 5.27, espera-se que as correntes sejam equilibradas caso a fonte de tenso apresente um desbalano menor entre as fases.
Va
Ia
Ia
Ib
Ic
Figura 5.35: Tenso de referncia e corrente de linha para o reticador a plena carga.
Figura 5.36: Correntes de linha para o reticador a plena carga.
Na Fig. 5.37 apresentam-se a tenso e a corrente no capacitor do ltro de entrada C f . Na tenso notam-se algumas componentes harmnicas de alta-freqncia com amplitude reduzida, se compara-
124
das com a componente fundamental. As componentes harmnicas de alta-freqncia ocasionam uma distoro considervel na forma da corrente, sendo que tais harmnicas so geradas pela modulao PWM da ponte reticadora. Na Fig. 5.38 observam-se a tenso de referncia, a corrente de entrada, a tenso e a corrente na sada para a carga a 63% de sua potncia nominal. Comparando-se com as formas-de-onda apresentadas na Fig. 5.35 para a potncia nominal na carga, no percebe-se uma alterao signicativa na qualidade das formas-de-onda de entrada, exemplicado principalmente pela corrente de linha com a similar aparncia senoidal.
Vcf Vin Icf Iin
Vo Io
Figura 5.37: Tenso e corrente em um dos capacitores C f .
Figura 5.38: Entrada e sada para 63% de carga.
Na parte superior da Fig. 5.39 tem-se a tenso e a corrente em baixa-freqncia para um interruptor da ponte reticadora e na Fig. 5.40 o detalhe da tenso e da corrente em alta-freqncia. No que se refere comutao comprova-se o atraso na entrada em conduo da corrente proporcionado pelo circuito snubber e valores de pico de tenso dentro dos limites esperados para este projeto, conforme comprovado na Fig. 5.41.
Vsw
Vsw
Isw
Isw
Figura 5.39: Tenso e corrente no interruptor.
Figura 5.40: Tenso e correntes no interruptor em alta-freqncia.
Na Fig. 5.42 tem-se a tenso e a corrente em baixa freqncia no enrolamento secundrio Ns . A corrente no enrolamento desmagnetizante apresenta uma ondulao em baixa freqncia justi-
125
Isw
Vsw
Figura 5.41: Detalhe da comutao em um interruptor. cada por uma baixa exigncia quanto a desmagnetizao deste transformador. Na Fig. 5.43 esto as referidas grandezas e a corrente desmagnetizante em alta freqncia com evidncia para a corrente desmagnetizante em seu valor de pico e seu decrscimo at a extino.
VNs
VNs
INs
INd
INd
INs
Figura 5.42: Tenso e corrente no secundrio e corrente desmagnetizante em baixa freqncia.
Figura 5.43: Tenso e corrente no secundrio e corrente desmagnetizante em alta freqncia.
A ondulao da corrente desmagnetizante em baixa freqncia na Fig. 5.42 deve-se a subutilizao do transformador projetado, onde para exemplicar tal armao apresenta-se a corrente desmagnetizante para a potncia da carga em 48% da nominal na Fig. 5.44. A corrente desmagnetizante praticamente nula na maior parte dos ciclos, o que conrma a pouca exigncia do enrolamento desmagnetizante deste transformador para tal faixa de potncia. A melhoria do projeto e da confeco do transformador, em especco do enrolamento desmagnetizante, proporcionaria uma corrente desmagnetizante mais prxima da forma ideal triangular. Na Fig. 5.45 a tenso e a corrente na carga em regime permanente e potncia nominal so apresentadas. Nota-se uma ondulao em baixa-freqncia, originada das tenses de entrada desbalanceadas conforme tabela 5.3, que poderia ser atenuada consideravelmente se utilizada uma rede de ltragem mais complexa na sada e no somente um ltro LC. A inicializao do prottipo encontra-se ilustrada na Fig. 5.46, onde percebe-se a partida suave do reticador at o valor nominal de operao. Salienta-se que a partida suave foi obtida somente atravs do software dispensando o uso de circuitos auxiliares a este propsito.
126
Figura 5.44: Tenso e corrente no secundrio e corrente desmagnetizante para 48% da carga.
Vo
Io
Io
Vo
Figura 5.45: Tenso e corrente na carga.
Figura 5.46: Tenso e corrente na carga para a partida do reticador.
A qualidade de energia do prottipo implementado foi vericada por meio dos recursos existentes no osciloscpio utilizado dentro dos limites da norma IEC61000 3 2 para equipamentos de Classe A e apresenta-se na Fig. 5.47, onde para a fase a o reticador apresentou uma taxa de distoro harmnica de corrente de 6, 4% e um fator de potncia de 0, 998. O prottipo tambm foi vericado quanto ao rendimento (Fig. 5.48) sendo que obteve-se um rendimento de 87% em 100% da potncia na carga. O maior rendimento, de 92%, obtido para este prottipo deu-se em 63% da potncia na carga. O rendimento deste reticador pode ser incrementado em um primeiro momento se melhorado o projeto e construo do transformador e regenerada a energia dos snubbers e grampeadores.
O prottipo que originou os resultados apresentados apresenta-se ilustrado nas guras a seguir. Na Fig. 5.49 tem-se a vista da entrada CA do prottipo com os ltros de entrada, os sensores da corrente e as protees. No centro das Figs. 5.49 e 5.50 encontra-se a ponte reticadora com os mdulos de diodos e interruptores IGBTs na parte inferior da placa, os snubbers e dos comandos dos IGBTs acima desta. Na Fig. 5.50 tem-se a sada CC onde apresentam-se o transformador, os indutores e capacitores de sada e os diodos que compem o circuito secundrio. Ainda nota-se verticalmente ao dissipador do prottipo a placa de processamento de sinais e controle com o microprocessador dsPIC em detalhe na Fig. 5.51.

95% 94% 93% 92%
127
Efficiency%
91% 90% 89% 88% 87% 86% 85% 40%
50%
60%
70%
80%
90%
100%
110%
Po%
Figura 5.47: Anlise da qualidade da potncia.
Figura 5.48: Ecincia do prottipo em funo da potncia na carga.
Figura 5.49: Vista da entrada CA do prottipo.
Figura 5.50: Vista da sada CC do prottipo.
5.6 Concluses
Neste captulo foram apresentados os conhecimentos relevantes para o projeto e implementao de um reticador trifsico tipo Buck isolado por nico estgio com a tenso na carga controlada digitalmente por um circuito autnomo e microcontrolado por dsPIC no intuito de comprovar experimentalmente os princpios da nova topologia apresentada no captulo anterior. Na primeira parte deste captulo apresentou-se o projeto do circuito de potncia para uma carga de 2,5kW e 48V, onde registraram-se as informaes pertinentes aos esforos nos semicondutores, os circuitos auxiliares e os circuitos de proteo a comutao. Na segunda etapa foi descrito o projeto e implementao do processamento e controle digital em coordenadas dq para a malha fechada pela tenso na carga. Os resultados de simulao discreta foram apresentados sendo que a ao de controle dos compensadores foi coincidente ao denido em projeto neste captulo e similar as aes de controle dos compensadores contnuos projetados anteriormente, o que comprova a validade de ambas as tcnicas de controle empregadas. A validao da topologia e do projeto proposto para esta deram-se na ltima parte deste captulo em que os resultados experimentais foram apresentados e comprovados as principais propostas do prottipo: o adequado controle da tenso na carga pelo circuito digital baseado em coordenadas dq; os esforos nos interruptores dentro dos limites esperados no projeto; o fator de potncia praticamente unitrio e a taxa de distoro harmnica da corrente de entrada prxima das expectativas
128
Figura 5.51: Detalhe de placa de processamento e controle do prottipo. tericas e dentro dos limites da norma IEC61000 3 2, mesmo no sendo o foco desta tese o enquadramento da nova topologia a quaisquer normas. Salienta-se ainda a robustez da nova topologia ao dispensar o uso de circuitos auxiliares para a partida suave, sendo que esta foi implementada apenas via so f tware diferente do normalmente utilizado em topologias Boost. O rendimento de 87% obtido para prottipo a plena carga 5% inferior ao estimado teoricamente pelas perdas nos semicondutores e certamente pode ser melhorado otimizando-se o projeto do circuito de potncia e principalmente o projeto do transformador e dos circuitos de proteo comutao.
Captulo 6
Concluses
Nesta tese apresentou-se um novo conversor trifsico isolado CA-CC resultante da associao de um reticador Buck trifsico unidirecional PWM e um conversor forward/yback. No primeiro captulo, foram apresentados os conceitos fundamentais dos reticadores trifsicos Buck, suas peculiaridades em relao aos reticadores trifsicos Boost e algumas topologias Buck bidirecionais e unidirecionais com o intuito de ampliar o conhecimento bsico sobre o reticador Buck, visto que esta estrutura apresenta-se menos difundida do que as estruturas Boost. No segundo captulo foram apresentadas as peculiaridades operacionais e topolgicas e essencialmente trs tcnicas para a modulao escalar de reticadores Buck trifsicos PWM. Ao nal deste contato com as propriedades da modulao evidenciaram-se as possibilidades de proposio de outras tcnicas de modulao escalar e, mesmo que no abordado neste trabalho, a utilizao de tcnicas de modulao vetorial. Uma modulao PWM pode ainda proporcionar facilidades ou diculdades quanto eliminao das componentes harmnicas das correntes de entrada, onde os fatores de qualidade do ltro, como a defasagem e a potncia reativa drenada por ele, so diretamente inuenciados, proporcionando ou no uma carga de qualidade rede trifsica. A modulao que adequou-se aos objetivos deste trabalho foi a de estados contguos por apresentar uma modulao ininterrupta, quando referindo-se a interruptores habilitados e conduzindo continuamente durante um subperodo da frequncia de rede, o que possibilitar a associao do reticador a um transformador e a transferncia de energia em alta-frequncia. No terceiro captulo valeram-se de premissas, como rede trifsica equilibrada e corrente de carga contnua, para a obteno do modelo da entrada CA, bem como admitiu-se uma tenso nos capacitores de entrada de mesma amplitude e fase das tenses da rede trifsica para a obteno do modelo da sada CC, os modelos apresentaram-se realsticos para uma representao dinmica do reticador e vlidos para a obteno dos compensadores de corrente por meio das tcnicas de controle linear. Nos resultados das simulaes, ilustrou-se a caracterstica de um sistema de segunda ordem para o reticador e a importncia de um projeto renado para o ltro de entrada compromissado com o fator de potncia elevado e reduzida taxa de distoro harmnica das correntes de entrada. Ainda, um projeto criterioso deve ser realizado para a obteno de compensadores adequados s constantes de
6. Concluses
130
tempo do conversor denidas normalmente pelas freqncias de corte e de operao dos ltros, tanto de entrada quanto de carga. Ainda, registrou-se que o projeto dos compensadores de corrente, dependente das caractersticas desejadas para o conversor, onde a metodologia utilizada pode ser tomada como referncia mas no como regra. As anlises desenvolvidas no captulo agregaram ao conhecimento disponvel sobre a modelagem em coordenadas dqo de reticadores Buck trifsicos visto que este no tinha sido objeto de estudo localmente. Uma lacuna a ser preenchida em estudos futuros seria a modelagem dqo e demais anlises para cargas no-lineares que no foram abrangidas neste trabalho devido aos objetivos deste que consistiu na proposio e validao de uma nova topologia de reticador Buck isolado em alta-frequncia. Apresentou-se no quarto captulo um novo reticador trifsico unidirecional tipo Buck isolado em alta-freqncia, sem o uso de interruptores de potncia adicionais. Os princpios da modulao de trs nveis por estados contguos aplicada ao reticador Buck unidirecional introduzida no segundo captulo, foram adaptados para a nova topologia para gerar comando para os interruptores, resultando em uma modulao escalar de simples implementao que possibilita a operao em todos estgios necessrios para a magnetizao e desmagnetizao do transformador. Comprovou-se pelos resultados de simulao em malha fechada a validade do modelo CA do reticador bidirecional e do modelo CC para o conversor forward/yback para os modelos de pequenos sinais desta nova topologia. Tal similaridade, facilitou o projeto da malha de controle das correntes de entrada e da tenso na carga mesmo quando utilizados compensadores lineares. No que refere-se opo dos compensadores contnuos para a topologia proposta, optou-se por compensadores PI em substituio aos compensadores PID utilizados no terceiro captulo. Tal modicao foi assumida para demonstrar a possibilidade da utilizao de compensadores PI e antevendo a simplicao proporcionada por estes quando na implementao do prottipo experimental. Ainda, o fechamento da malha de controle foi realizada pela tenso na carga e no pela corrente, conforme demonstrado no terceiro captulo, o que demonstrou que ambas as possibilidades so vlidas e dependem da aplicao para o qual a nova topologia se destina. Ainda dos resultados de simulao, demonstrou-se que esta nova proposta se apresenta com qualidade tanto para a rede trifsica, com baixo T HDi e elevado fator de potncia, quanto para a carga linear a qual se destinou. No quinto captulo foram apresentados os conhecimentos relevantes para o projeto e implementao de um reticador trifsico tipo Buck isolado por nico estgio com a tenso na carga controlada digitalmente por um circuito autnomo e microcontrolado por dsPIC no intuito de comprovar experimentalmente os princpios da nova topologia apresentada no captulo anterior. Na primeira parte do captulo apresentou-se o projeto do circuito de potncia para uma carga de 2,5kW e 48V, onde registraram-se as informaes pertinentes aos esforos nos semicondutores, os circuitos auxiliares e os circuitos de auxlio a comutao. Na segunda etapa foi descrito o projeto e implementao do processamento e controle digital em coordenadas dq para a malha fechada pela tenso na carga. Os resultados de simulao discreta foram apresentados sendo que a ao de controle dos compensadores foi coincidente ao denido em projeto neste captulo e similar as aes de controle dos compensadores contnuos projetados anteriormente, o que comprovou a validade de ambas as tcnicas de controle empregadas. A validao da topologia e do projeto proposto para esta deram-se na ltima parte deste captulo em que os resultados experimentais foram apresentados e comprovadas as prin-
6. Concluses
131
cipais propostas do prottipo: o adequado controle da tenso na carga pelo circuito digital baseado em coordenadas dq; os esforos nos interruptores dentro dos limites esperados no projeto; o fator de potncia praticamente unitrio e a taxa de distoro harmnica da corrente de entrada prxima das expectativas tericas e dentro dos limites da norma IEC61000 3 2, mesmo no tendo sido o foco desta tese o enquadramento da nova topologia a quaisquer normas. Salientou-se ainda a robustez da nova topologia ao dispensar o uso de circuitos auxiliares para a partida suave, sendo que esta foi implementada apenas via so f tware diferente do normalmente utilizado em topologias Boost. O rendimento de 87% obtido para prottipo a plena carga 5% inferior ao estimado teoricamente pelas perdas nos semicondutores e certamente pode ser melhorado otimizando-se o projeto do circuito de potncia e principalmente o projeto do transformador e dos circuitos de auxilio a comutao. No entanto, o rendimento desta nova topologia encontra-se prximo ao rendimento de outras topologias Buck estudadas na bibliograa onde estas apresentavam rendimentos na ordem de 90% mesmo com comutao suave. O reticador Buck trifsico PWM isolado em alta-freqncia por nico estgio uma topologia promissora comercialmente e academicamente. No que se refere a sua aplicao comercial, se o conversor for melhorado em seu projeto para tais ns, este poder ser competitivo nas aplicaes relacionadas mdia potncia e tenso de sada inferior a de entrada tais como fontes de telecomunicaes e fontes ininterruptas de energia. A Emerson Network Power estimou para uma fonte de telecomunicao uma reduo de custo entre 15% e 20% quando contraposta a uma fonte isolada com topologia Boost de uso comercial desta. No que se refere as perspectivas acadmicas, esta nova topologia pode ainda ser explorada nas seguintes possibilidades: a substituio dos interruptores IGBTs por interruptores SiC (Silicon Carbide) JFET que por suportarem tenso superior a 3kV e apresentarem baixa resistncia de conduo proporcionaro uma aplicao segura desta nova topologia em redes trifsicas com tenso acima de 220V de linha, bem como as vantagens do desenvolvimento para freqncias de comutao superiores a 100kHz; a substituio dos diodos da ponte reticadora por diodos de SiC (Silicon Carbide) que apresentam menor resistncia de conduo e menores perdas no bloqueio a conduo o estudo de tcnicas para a obteno de comutao suave para os interruptores de potncia: ou por circuitos auxiliares ou por uma modulao programada; modelo e controle do conversor para cargas no lineares; a utilizao do conversor zeta em substituio ao conversor forward/yback para a isolao por nico estgio [13] ou a outros conversores isolados mesmo que usando interruptores adicionais;
6. Concluses
132
Apndice A
Diagramas Esquemticos das Simulaes
A. Diagramas Esquemticos das Simulaes
134
Figura A.1: Esquemtico da simulao SPWM.
135
Figura A.2: Esquemtico da simulao SPWM Tenti.
136
Figura A.3: Esquemtico da simulao SPWM Trs Nveis.
137
Figura A.4: Esquemtico da simulao RTUBI com controle contnuo.
138
Figura A.5: Esquemtico da simulao do RTUBI com controle discreto.
OPAMP D19 MUR5020 D21 MUR5020 1 D20 MUR5020
V1 g1 33n C10 8.5uH Ldp Lds 2 2 g2 1 Lp R18 1 0.5 D28 MUR5020 33n C8 1 Ld 62uH R19 1 190uH Z3 D38 R46 150 2 L4 D29 MUR5020 g3 Yc APT45G100BN 2 190uH R41 150 2 Dbreak Dc2 5800 2 Z2 3mH L3 D37 Ls 1240uH 1 Dc1 Dbreak Cclamp 33n C7 1uH 1 Ds
K K1 K_Linear COUPLING = 0.998
VOFF = 0 VAMPL = 6.5 FREQ = 60 D25 Ya MUR5020 APT45G100BN R17 1 0.5 D26 MUR5020 D27 Yb MUR5020 APT45G100BN 190uH D36 R47 150 2 Z1 L2
OUT
X1
R2
1k
U1
V8
Lo 1 murhb840ct/ON 100uH Co 4400u CMAX Ro 0.92 2
U2
V2
FREQ = 60 VAMPL = 180 VOFF = 0 PHASE = 0
VOFF = 0 VAMPL = 6.5 FREQ = 60
OUT
X2
V6
150n CMAX Rclamp Drl murhb840ct/ON
OPAMP
R6 1k
FREQ = 60 VAMPL = 180 VOFF = 0 PHASE = -120
V7
U3
Rgr 10M
V3 R20 0.05 R21 0.05 R22 0.05 D30 MUR5020
OUT
X3
10meg
0
2 1 0.01uH Ldd 2 murhb840ct/ON Dd
VOFF = 0 VAMPL = 6.5 FREQ = 60
RT
0.5 FREQ = 60 VAMPL = 180 VOFF = 0 PHASE = 120
0
C1 22uF D31 MUR5020 D23 MUR5020 C2 22uF C3 22uF
OPAMP
R7 1k
V4
DUO 10meg RT1
UM
D24 MUR5020
V1 = -15 V2 = 15 TD = 0 TR = 34u TF = 34u PW = 10n PER = 70u
V15
V16
15Vdc
15Vdc
0 0
D17 R43 2 R34 Yb X1 X3 0.5
D16
R42
D18
R44 2 R35 ABS E3 Dbreak Yc
X1 0.5
+ -
0.5 X3 E
ABS
E1 Ya ABS X2 Dbreak
Dbreak
2 R33 E2
+ -
+ -
+ -
+ -
+ -
Figura A.6: Esquemtico da simulao do RTUBI em Orcad.

E
X2
10 R36 10k g1
10 R37 10k g2
10 R38 10k g3
139
140
Apndice B
Rotinas de Clculo dos Compensadores
B. Rotinas de Clculo dos Compensadores
142
B.1 Compensador de Corrente de Entrada do Captulo 3

function rtbuck23uPID clc % Parametros de Projeto para Filtro LC na carga Vp = 311; % tensao de pico de fase Io = 33.33; % corrente de carga f= 60; % frequencia de rede C = 23E-6; % capacitancia do filtro de entrada L = 0.175E-3; % indutancia serie R = 0.1; % resistencia serie Lo = 75E-3; % indutancia buck Co = 470E-6; Ro = 9; % resistencia de carga Ki = 0.02; % ganho do sensor de corrente Vt = 5; % tensao de pico da triangular RSE = 0.05; % resistencia serie equivalente do capacitor %_______________________________________________________________________% wc = 1/(sqrt(L*C)); % freq. ang. de corte w = 2*pi*60; % freq. ang. de rede s = tf(s); %_______________________________________________________________________% % FT MODELO CA disp(Funao de Transferencia do Conversor com Ganho do Sensor) disp(*******************************************************) Giod = (sqrt(3/2)*Vp/Io)*((((s^2)/(wc^2))+ (R*C)*s + (1-(w^2/wc^2))) / ((Lo*Co)*s^2 + (Lo/Ro)*s +1)); Giod fp2 = 1/(2*pi*RSE*C); fp1 = 0; fc = 1/ (2*pi*(sqrt(L*C))); fz =fc; Rip = 1E4; Riz = Rip*((fp2/fz)-1); Rfz = Rip; Ci = 1 / (2*pi*Riz*fz); Cf = 1 / (2*pi*Rfz*fz); Rref = ((Rip+Riz)*Rfz)/(Rip+Riz+Rfz); fprintf( Rip = %4.0f Ohms\n,Rip) fprintf( Riz = %6.0f Ohms\n,Riz) fprintf( Rfz = %4.0f Ohms\n,Rfz) fprintf( Rref = %4.0f Ohms\n,Rref) fprintf( Ci = %4.4d F\n,Ci) fprintf( Cf = %4.4d F\n,Cf) disp(*******************************************************) disp(Funao de Transferencia do Controlador) disp(*******************************************************) C = (Vt/Ki)*((((1+Riz*Ci*s)*(1+Cf*Rfz*s)) / ((Cf*(Rip+Riz)*s)*(1 + (Ci*((Rip*Riz)/(Rip+Riz))*s))))); C disp(*******************************************************) sisotool(Giod,C)
143
B.2 Compensador de Corrente de Carga do Captulo 3

function rtbuck23uIo clc % Parametros de Projeto Vp = 311; % tensao de pico de fase Io = 33.33; % corrente de carga f= 60; % frequencia de rede C = 23E-6; % capacitancia do filtro de entrada L = 0.175E-3; % indutancia serie R = 0.1; % resistencia serie Lo = 75E-3; % indutancia buck Co = 470E-6; Ro = 9; % resistencia de carga Kio = 0.02; % ganho do sensor de corrente Vt = 5; % tensao de pico da triangular RSE = 0.05; % resistencia serie equivalente do capacitor %_______________________________________________________________________% wo = Ro/Lo; % freq. ang. de corte do filtro da carga wc = 1/(sqrt(L*C)); % corte do filtro ac w = 2*pi*60; % freq. ang. de rede s = tf(s); %_______________________________________________________________________% % FT MODELO CA disp(Funao de Transferencia da Carga do Conversor Giod) disp(*******************************************************) Giod= (sqrt(3/2)*Vp/Io)*((((s^2)/(wc^2))+ (R*C)*s + (1-(w^2/wc^2))) / ((Lo*Co)*s^2 + (Lo/Ro)*s +1)); Giod disp(*******************************************************) % G(s) = id(s)/md(s) % PID compensador de corrente de entrada -> dois polos e um zero disp(*******************************************************) disp(Funao de Transferencia do Controlador Sem Ganho) disp(*******************************************************) disp(*******************************************************) wz =wo*1.1 wp = wc*0.8 C = (s + wz)/(s*(s + wp)) sisotool(Giod) disp(*******************************************************) disp(Projeto Fisico do Controlador Analogico) disp(*******************************************************)
144
Kc = input(Informe o ganho do compensador:); pause(1) %Ganho btido por meio do rltool R1 = 1.2E3; C1= 1/(Kc*R1); C2 = -C1 * ((-wp+wz)/wz); R2 = 1/(wz*C2); fprintf( fprintf( fprintf( fprintf( fprintf( Kc R1 R2 C1 C2 = = = = = %5.0d\n,Kc) %4.3d Ohms\n,R1) %4.3d Ohms\n,R2) %4.3d F\n,C1) %4.3d F\n,C2)
disp(*******************************************************) disp(*******************************************************) disp(Funao de Transferencia do Controlador) disp(*******************************************************) Ciod = (1/R1)*((C2*R2*s + 1)/(C1*C2*R2*s^2 + s*(C1+C2))) sisotool(Giod,Ciod)
B.3 Compensador Contnuo da Corrente de Entrada do Captulo 5

Vp = 180; % tensao de pico de fase Io = 2500/48; % corrente de carga a = 9/14 % relaao de transformaao Io = Io*a % corrente refletida ao primario f= 60; % frequencia de rede C = 22E-6; % capacitancia do filtro de entrada L = 0.19E-3; % indutancia serie R = 0.1; % resistencia serie Ki = 120/1000; % ganho do sensor de corrente Vt = 5; % tensao de pico da triangular RSE = 0.05; % resistencia serie equivalente do capacitor fs = 30e3; %_______________________________________________________________________% wc = 1/(sqrt(L*C)); % freq. ang. de corte w = 2*pi*60; % freq. ang. de rede
s = tf(s); %_______________________________________________________________________% % FT MODELO CA
145
disp(Funao de Transferencia do Conversor com Ganho do Sensor) disp(*******************************************************) Giod = (Ki/Vt)*(Io / (((s^2)/(wc^2))+ (R*C)*s + (1-(w^2/wc^2)))) disp(*******************************************************) disp(Funao de Transferencia do Controlador Sem Ganho) disp(*******************************************************) disp(*******************************************************) wz = 2*pi*fs/20 Ci = (s + wz)/s %sisotool(Giod) wcr = 2*pi*(30000/3); Kp = 20*log10(abs((Io / (((wcr^2)/(wc^2))+ (R*C)*wcr (1-(w^2/wc^2)))))) Kpwm = 20*log10(abs(1/Vt)) Ksi = 20*log10(abs(Ki)) Kgi = Kp + Kpwm + Ksi Kci_db = Kgi - 20*log10(abs(wcr + wz)) - 20*log10(abs(1/wcr)) Kci = 10^(Kci_db/20) Ci = Kci * (s + wz)/s R1 = 5000; R2 = Kci * R1; C1 = 1/(wz*R2); fprintf( fprintf( fprintf( R1 = %4.3d Ohms\n,R1) R2 = %4.3d Ohms\n,R2) C1 = %4.3d F\n,C1)
sisotool(Giod,Ci)
146
B.4 Compensador Contnuo da Tenso de Carga do Captulo 5

Vp = 180; % tensao de pico de fase Io = 2500/48; % corrente de carga f= 60; % frequencia de rede C = 22E-6; % capacitancia do filtro de entrada L = 0.19E-3; % indutancia serie R = 0.1; % resistencia serie Lo = 100E-6; % indutancia buck Co = 4400E-6; % capacitancia do filtro da carga Ro = 0.92; % resistencia da carga Kio = 0.15; % ganho do sensor de corrente Vt = 5; % tensao de pico da triangular RSE = 0.05; % resistencia serie equivalente do capacitor np = 14; % espiras do primario ns = 9; % espiras do secundario nd = 3; % espiras desmagnetizante Kvo = 0.15; fs=30000 Id=2.4 %_______________________________________________________________________% % Tranformaoes de impedancia para o primario do tranformador %_______________________________________________________________________% Iop= (ns/np)*Io Rop= Ro*(ns/np)^2; Lop= Lo*(ns/np)^2; Cop= Co*(np/ns)^2; Ls = L*(np/ns)^2; Cs = C*(ns/np)^2; Vps = Vp*(ns/np); Rs = R*(np/ns)^2; %_______________________________________________________________________% wo = 1/sqrt(Lo*Co); % freq. ang. de corte do filtro da carga wc = 1/(sqrt(Ls*Cs)); % corte do filtro ac w = 2*pi*60; % freq. ang. de rede s = tf(s); %_______________________________________________________________________% % FT MODELO CA disp(Funao de Transferencia da Carga do Conversor Gv) disp(*******************************************************)
147
Gv = (sqrt(3/2)*Vps/Io)*((((s^2)/(wc^2))+ (Rs*Cs)*s + (1-(w^2/wc^2))) / ((Lo*Co)*s^2 + (Lo/Ro)*s +1)); Gv disp(*******************************************************) % G(s) = id(s)/md(s) % PID compensador de corrente de entrada -> dois polos e um zero disp(*******************************************************) disp(Funao de Transferencia do Controlador Sem Ganho) disp(*******************************************************) disp(*******************************************************) wcr = 2*pi*(f/(3*f)); wz = 2*pi*(f/1.8); Cv = (s + wz)/s Kp = 20*log10(abs((sqrt(3/2)*Vps/Io)*((((wcr^2)/(wc^2))+ (Rs*Cs)*wcr + (1-(w^2/wc^2))) / ((Lo*Co)*wcr^2 + (Lo/Ro)*wcr +1)))) Kpwm = 20*log10(abs(1/Vt)) Ksi = 20*log10(abs(1/Kio)) Kso = 20*log10(abs(Kvo)) Kin = 20*log10(abs(Id)) Kgi = Kp + Kso + Ksi %+ Kin Kcv_db = Kgi - 20*log10(abs(wcr + wz)) - 20*log10(abs(1/wcr)) Kcv = 10^(Kcv_db/20) Cv = Kcv * (s + wz)/s C1 = 100e-6; R2 = 1/(wz*C1); R1 = R2 / Kcv;
148
fprintf( fprintf( fprintf(
R1 = %4.3d Ohms\n,R1) R2 = %4.3d Ohms\n,R2) C1 = %4.3d F\n,C1)
sisotool(Gv,Cv)
B.5 Compensador Discreto da Corrente de Entrada do Captulo 6

Vp = 180; % tensao de pico de fase Io =(2500/48)*(9/14)% corrente de carga f= 60; % frequencia de rede C = 22E-6; % capacitancia do filtro de entrada L = 0.190E-3; % indutancia serie R = 0.1; % resistencia serie RSE = 0.05; % resistencia serie equivalente do capacitor fa = 15000; % frequencia de amostragem Ki = 120/1000; % ganho do sensor de corrente Kad = 32767/2.5; % ganho do conversor AD onde 32767 = (2^16)/2 -1 Kpwm_z= 2/1332; % ganho do pwm Kpwm = 1/5; fs = 30e3; %freq. chaveamento %_______________________________________________________________________% wc = 1/(sqrt(L*C)); % freq. ang. de corte w = 2*pi*60; % freq. ang. de rede
s = tf(s); %_______________________________________________________________________% % FT MODELO CA disp(Funao de Transferencia do Conversor com Ganho do Sensor) disp(*******************************************************) Giod = (Ki*Kpwm)*(Io / (((s^2)/(wc^2))+ (R*C)*s + (1-(w^2/wc^2)))) fz_ci = fs/9; fcr_ftla= fs/3; wz = 2*pi*fz_ci; wcr = 2*pi*fcr_ftla; disp(*******************************************************)
149
disp(Funao de Transferencia do Controlador Sem Ganho) disp(*******************************************************) disp(*******************************************************) Ci = (s + wz)/s disp(*******************************************************) disp(Frequencias Caracteristicas) disp(*******************************************************) fprintf( fprintf( fprintf( freq. zero do compensador= %4.3d Hz\n,fz_ci) freq. polo do conversor= %4.3d Hz\n,wc/(2*pi)) freq. corte da FTLA = %4.3d Hz\n,fcr_ftla)
disp(*******************************************************) disp(Ganhos na Freq. de Corte Desejada) disp(*******************************************************) Kp = 20*log10(abs((Io / (((wcr^2)/(wc^2))+ (R*C)*wcr + (1-(w^2/wc^2)))))) Kpwm_db= 20*log10(abs(Kpwm_z)) Ki_db = 20*log10(abs(Ki)) Kad_db = 20*log10(abs(Kad)) Kgi = Kp + Kpwm_db + Ki_db Kci_db = Kgi - 20*log10(abs(wcr + wz)) - 20*log10(abs(1/wcr)) Kci = 10^(Kci_db/20) disp(*********************************************************) disp(Funao de Transferencia do Controlador Continuo Com Ganho) disp(*********************************************************) disp(*********************************************************) Ci = Kci * (s + wz)/s R1 = 5000; R2 = Kci * R1; C1 = 1/(wz*R2);
150
fprintf( fprintf( fprintf(
R1 = %4.3d Ohms\n,R1) R2 = %4.3d Ohms\n,R2) C1 = %4.3d F\n,C1)
% sisotool(Giod,Ci) %%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%% % Discretizaao dos Modelos % %%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%% waa = pi*10E3; % freq. ang. do filtro anti-aliasing %_______________________________________________________________________% % FT MODELO CA %disp(Funao de Transferencia do Conversor com Ganho do Sensor) %disp(*******************************************************) Gi = (Io / (((s^2)/(wc^2))+ (R*C)*s + (1-(w^2/wc^2)))); %disp(*******************************************************) %Funao de tranferencia do filtro anti-aliasing; Ga = waa/(s+waa); Ta=1/fa; Gp = Gi*Ga; Gpz = c2d(Gp,Ta,zoh); Ta=1/fa; %%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%% % Ganhos Amostradores % %%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%% Ks = Ki * Kpwm_z * Kad; fprintf( %num a=Ks %den b=1 num=[a]; den=[b]; Gks=tf(num,den); ganhos dos amostradores = %4.3d \n,Ks)
151
Kz = c2d(Gks,Ta,zoh); %%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%% %Controlador de Corrente Discreto% %%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%% a = Kci * (2+Ta*wz)/2; b = (Ta*wz-2)/(Ta*wz+2); z = tf(z); disp(*********************************************************) disp(Funao de Transferencia do Controlador Discreto Com Ganho) disp(*********************************************************) disp(*********************************************************) Ciz = a*(z+b)/(z-1) rltool disp(*********************************************************) disp(Coeficientes da Equaao de Difereas) disp(*********************************************************) a_14bits=a*2^14 a_b_14bits=a*abs(b)*2^14
B.6 Compensador Discreto da Tenso de Carga do Captulo 6

Vp = 180; np = 14; ns = 9; nd = 2; Vo = 48; Io =(2500/Vo) Ro = Vo/Io f= 60; C = 22E-6; L = 0.190E-3; R = 0.1; Lo = 100E-6; Co = 4400E-6; RSE = 0.05; fa = 15000; % tensao de pico de fase % espiras do primario % espiras do secundario % espiras desmagnetizante % tensao na carga % corrente de carga %resistencia da carga % frequencia de rede % capacitancia do filtro de entrada % indutancia serie % resistencia serie % indutancia buck % capacitancia do filtro da carga % resistencia serie equivalente do capacitor % frequencia de amostragem
152
Ki = 120/1000; Kad = 32767/2.5; Kpwm_z= 2/1332; Kpwm = 1/5; Kv = 120/1000; fs = 30e3; Id=2.4*(np/ns)
% % % % % %
ganho do sensor de corrente ganho do conversor AD onde 32767 = (2^16)/2 -1 ganho do pwm discreto ganho do pwm continuo ganho do sensor de tensao freq. chaveamento % componente da corrente direta refletida
%_______________________________________________________________________% % Reflexao de Impedancias %_______________________________________________________________________% Iop= (ns/np)*Io Rop= Ro*(ns/np)^2; Lop= Lo*(ns/np)^2; Cop= Co*(np/ns)^2; Ls = L*(np/ns)^2; Cs = C*(ns/np)^2; Vps = Vp*(ns/np); Rs = R*(np/ns)^2; %_______________________________________________________________________% wo = 1/sqrt(Lo*Co); % freq. ang. de corte do filtro da carga wc = 1/(sqrt(Ls*Cs)); w = 2*pi*60; % corte do filtro ac % freq. ang. de rede
s = tf(s); %_______________________________________________________________________% % FT MODELO CA % disp(Funao de Transferencia do Conversor com Ganho do Sensor) % disp(*******************************************************) Gv = (sqrt(3/2)*Vps/Io)*((((s^2)/(wc^2))+ (Rs*Cs)*s + (1-(w^2/wc^2))) / ((Lo*Co)*s^2 + (Lo/Ro)*s +1)); fz_cv = f/1.5; fcr_ftla= fs/3; wz = 2*pi*fz_cv;
153
wcr = 2*pi*fcr_ftla; disp(*******************************************************) disp(Funao de Transferencia do Controlador Sem Ganho) disp(*******************************************************) disp(*******************************************************) Cv = (s + wz)/s disp(*******************************************************) disp(Frequencias Caracteristicas) disp(*******************************************************) fprintf( fprintf( fprintf( freq. zero do compensador= %4.3d Hz\n,fz_cv) freq. polo do conversor= %4.3d Hz\n,wo/(2*pi)) freq. corte da FTLA = %4.3d Hz\n,fcr_ftla)
disp(*******************************************************) disp(Ganhos na Freq. de Corte Desejada) disp(*******************************************************) Kp = 20*log10(abs((sqrt(3/2)*Vps/Io)*((((wcr^2)/(wc^2))+ (Rs*Cs)*wcr + (1-(w^2/wc^2))) / ((Lo*Co)*wcr^2 + (Lo/Ro)*wcr +1)))) % Kpwm_db= 20*log10(abs(Kpwm_z)) Kid_db = 20*log10(abs(Id)) Ki_db = 20*log10(abs(1/Ki)) Ksv_db = 20*log10(abs(Kv)) Kgv = Kp + Ksv_db + Ki_db %+ Kid_db Kcv_db = Kgv - 20*log10(abs(wcr + wz)) - 20*log10(abs(1/wcr)) Kcv = 10^(Kcv_db/20) disp(*********************************************************) disp(Funao de Transferencia do Controlador Continuo Com Ganho) disp(*********************************************************) disp(*********************************************************) Cv = Kcv * (s + wz)/s C1 = 100e-6;
154
R2 = 1/(wz*C1); R1 = R2 / Kcv; fprintf( R1 = %4.3d Ohms\n,R1) fprintf( R2 = %4.3d Ohms\n,R2) fprintf( C1 = %4.3d F\n,C1) % % sisotool(Giod,Ci) %%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%% % Discretizaao dos Modelos % %%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%% waa = pi*10E3; % freq. ang. do filtro anti-aliasing %_______________________________________________________________________% % FT MODELO CA %disp(Funao de Transferencia do Conversor com Ganho do Sensor) %disp(*******************************************************) Gv = (sqrt(3/2)*Vps/Io)*((((s^2)/(wc^2))+ (Rs*Cs)*s + (1-(w^2/wc^2))) / ((Lo*Co)*s^2 + (Lo/Ro)*s +1)); %disp(*******************************************************) %Funao de tranferencia do filtro anti-aliasing; Ga = waa/(s+waa); Ta=1/fa; Gp = Gv*Ga; Gpz = c2d(Gp,Ta,zoh); Ta=1/fa; %%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%% % Ganhos Amostradores % %%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%% Ks = Kv * (1/(Kad*Ki)) * Kad; fprintf( %num a=Ks %den ganhos dos amostradores = %4.3d \n,Ks)
155
b=1 num=[a]; den=[b]; Gks=tf(num,den); Kz = c2d(Gks,Ta,zoh); %%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%% %Controlador de Corrente Discreto% %%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%% a = Kcv * (2+Ta*wz)/2; b = (Ta*wz-2)/(Ta*wz+2); z = tf(z); disp(*********************************************************) disp(Funao de Transferencia do Controlador Discreto Com Ganho) disp(*********************************************************) disp(*********************************************************) Cvz = a*(z+b)/(z-1) rltool disp(*********************************************************) disp(Coeficientes da Equaao de Difereas) disp(*********************************************************) a_14bits=a*2^14 a_b_14bits=a*abs(b)*2^14
156
Apndice C
Projeto do Estgio de Potncia e Clculo dos Esforos
C. Projeto do Estgio de Potncia e Clculo dos Esforos
158
Projeto de Potncia para um Retificador Trifsico Abaixador Isolado por nico Estgio 220Vca - 48Vcc 2,5kW
Doutorando Diego Greff Especificaes do Projeto do Conversor:
E := 127 2 3 Emin := E cos Vo := 48 Po := 2500 Po Vo Vo
2
Junho de 2008
tenso retificada mxima; tenso retificada mnima; tenso na carga; potncia na carga; corrente de carga;
E = 311.085 Emin = 269.408
p 6
V W
Io :=
Ro :=
Po
Ro = 0.922 resistncia de carga;
DiLoR := 10% DvCoR := 1% img% := 10% DM := 0.5 D := 0.3 f := 30000 T := 1 f Hz s
percentual de ondulao relativa da corrente indutor Lo; percentual de ondulao relativa da tenso no capacitor Co; percentual da corrente do primrio para magnetizao; razo cclica mxima; razo cclica de operao; freqncia de comutao; perodo de comutao;
Clculo dos Transformadores - ncleo THORNTON

Parmetros de Projeto dos Transformadores: h := 0.75 DB := 0.18 Jt := 450 k w := 0.4 k p := 0.7 rendimento do conversor; variao do fluxo eletromagntico; densidade de corrente; fator de utilizao do carretel; fator de utilizao do ncleo;
C.1) Clculo do Ae.Aw

AeAw := 2 Po 10
4
k w k p Jt f DB h
AeAw = 97.982
cm
Valores de Ae e Aw para o ncleo NEE 76 segundo o fabricante: Ae := 6.45 Aw := 9.68 0.67 cm cm

2 2 4
Ae Aw = 41.832
cm
159
Doutorando Diego Greff Junho de 2008
n := 3
nmero de ncleos associados; n Ae Aw = 125.496 cm

4
C.2) Nmero de espiras do primrio

Emin 10
4
Np :=
2 n Ae DB f
Np = 13.844 np := 14 espiras espiras
C.3) Nmero de Espiras do Secundrio:

ns := 1.1 np ( Vo + 1.5 D) D Emin ns = 8.597 ns := 9
espiras espiras
C.4) Corrente de pico no primrio:

ip_pk := 4 Po h Emin ip_pk = 46.087
C.5) Indutncia magnetizante referida ao primrio:

np DB ( n Ae) img% ip_pk 10 AL := 5315 10
2 -9 -3 4 -3
Lm :=
Lm = 1.058 10
Lmag := np n AL
Lmag = 3.125 10
C.6) Indutncia Lo pela Ondulao Relativa:

E 1 - DM DM T Io DiLoR
Lo :=
Lo = 4.977 10
-4
C.7) Nmero de Espiras Desmagnetizante:

Vo 1 - DM nd := np E DM
nd = 2.16 nd := 2
espiras espiras
C.8) Corrente M agnetizante de Pico:

imag_pk := E Lm DT imag_pk = 2.94 A
160
Doutorando Diego Greff C.9) Corrente Desm agnetizante de Pico:
idmag_pk := np i nd mag_pk idmag_pk = 20.581 A
Junho de 2008
C.10) Razo Desmagnetizante:

Lm idmag_pk nd ddmag := np Vo T
2
ddmag = 0.278
C.11) Corrente Desm agnetizante Mdia:

Vo ddmag np Idmag := idmag_pk ddmag - nd 2 f Lm
2 2
Idmag = 2.858
C.12) Corrente Mxima em Lo:

iLoM := Io - Idmag + n s E - Vo D np 2 f Lo iLoM = 50.752 A
C.13) Corrente Mnima em Lo:

iLom := Io - Idmag -
ns D E - Vo np 2 f Lo
iLom = 47.698
C.14) Ondulao da Corrente em Lo:

DiLo := Vo ( 1 - D) T Lo DiLo = 2.25 A
C.15) Corrente Mdia em Lo:

ILo := iLoM + iLom 2 ILo = 49.225 A
C.16) Corrente Mdia na Carga:

Io := ILo + Idmag Io = 52.083 A
C.17) Corrente de Pico em Co:

iCo_pk := iLoM + idmag_pk - Io
iCo_pk = 19.25
C.18) Razo Derivada do Capacitor: 2

Lm iCo_pk nd dco := np Vo T dco = 0.26
161
Doutorando Diego Greff C.19) Clculo da Capacitncia Co pela Ondulao Relativa :
d T np ( co ) - Co := nd 2 Lm DvCoR Vo DvCoR iCo_pk dco T
2 2 -4
Junho de 2008
Co = 1.736 10
RSE :=
DvCoR DiLoR
RSE = 0.1
Dois capacitores eletrolticos comerciais da Epcos de 4400uF-100V e RSE dentro do especificado anteriormente foram associados srie obtendo-se a capacitncia equivalente: Co := 2200 10
-6
C.20) Ondulao da Tenso no Capacitor :

DvCo := iCo_pk dco T Co Vo ( dco T) np - nd 2 Lm Co
2 2
DvCo = 0.038
np = 14 ns = 9 nd = 2
primrio secundrio tercirio
enrolar o tercirio primeiro

:
C.21) Clculo de factibilidade dos transformadores

ip_pk
Spri :=
0.85 Jt
iLoM
Spri = 0.085
cm
seo do condutor para o primrio
Ssec :=
0.85 Jt
idmag_pk
Ssec = 0.094
cm
seo do condutor para o secundrio
Ster :=
0.85 Jt 2 7.5 f
Ster = 0.038
cm
seo do condutor para o terciario
fmax :=
fmax = 0.087
cm
dimetro mximo do condutor para esta frequencia
Da tabela de fios AWG opta-se pelo fio com dimetro superior ao fco := 0.091 ncopri := Spri Aiso19 AWG 19 f19 := 0.1 ncopri = 10.931 ncopri := 11 dimetro AWG19
f max, sendo o fio

Aiso19 := 0.007794
19 e dimetro:
nmero de fios para um condutor primrio
162
Doutorando Diego Greff
Ssec Aiso19 Ster Aiso19
Junho de 2008
ncosec :=
ncosec = 12.038 ncosec := 12 nmero de fios para um condutor secundrio
ncoter :=
ncoter = 4.882 ncoter := 5 nmero de fios para um condutor tercirio
Fator de aproveitamento da janela pelo condutor: ncopri Aiso19 np + ncosec Aiso19 ns + ncoter Aiso19 nd Aw
k ut :=
k ut = 0.327
Quantidade de Condutor AWG19 necessria: Permetro para trs ncleos NEE 76 pc := 2.54 2 + 6 2.54 metros de condutor: ncopri np pc 1.2 100 np pc 1.2 100 pc = 20.32 cm
lcp :=
( )
lcp = 37.551
comprimento total primrio
lcp1 :=
lcp1 = 3.414
comprimento de cada condutor
lcs :=
ncosec ns pc 1.2 100 ns pc 1.2 100
( )
lcs = 26.335 lcs1 = 2.195
secundrio comprimento total
lcs1 :=
lcd :=
ncoter nd pc 1.2 100 nd pc 1.2 100
( )
lcs = 26.335 lcs1 = 2.195
secundrio comprimento total
lcd1 :=
Clculo dos Indutores - ncleo MAGNETICS

DB := 0.6 J := 300 k w := 1 na := 2 Lo = 4.977 10
-4
toroidal Kool-Mu densidade de corrente para o indutor fator de utilizao do carretel; nmero de indutores associados em serie; H indutncia do filtro de sada;
163
Lo AeAwLo := i 10 na LoM k w J DB
2 4
Junho de 2008
AeAwLo = 35.612
Especificaes para o Toroidal Magnetics 77908-A7: Ae := 2.27 Ae AwT = 41.077 le := 19.95 cm AeAwLo nt := Ae AwT cm
2 4
AwT := p
4.8 2
AwT = 18.096
cm
m := 26
nt = 0.867 nt := 2 numero de nucleos por indutor
AeAwT := nt Ae AwT 0.4 p m Ae le 10

8
AeAwT = 82.154
-8
ALo :=
ALo = 3.718 10
ALo := 37 10
-9
H espira
C.22) Nmero de espiras do indutor de filtragem::

Lo
nLo :=
na
ALo nt
nLo = 57.992 nLo := 58 espiras 000
iLoM
SLo :=
0.85J SLo Aiso19
Ssec = 0.094
cm
seo do condutor para o indutor Lo
ncoLo :=
ncoLo = 18.057 ncoLo := 18 nmero de fios para um condutor secundrio
fator de aproveitamento da janela pelo condutor: ncoLo Aiso19 nLo AwT

2
k Lo :=
k Lo = 0.45
factvel.
-4
Loatual := nt ALo nLo
Loatual = 2.489 10
164
Doutorando Diego Greff Junho de 2008
Clculo dos Esforos de Tenso nos Diodos do Secundrio:

C.23) Tenso de pico no diodo Ds:
VDs_pk := ns nd Vo VDs_pk = 216
C.24) Tenso de pico no diodo Drl:

VDrl_pk := ns np E VDrl_pk = 199.983
C.25) Tenso de pico no diodo Dd:

nd np
VDd_pk :=
E + Vo
VDd_pk = 92.441
165
Projeto de Potncia para um Retificador Trifsico Abaixador Isolado por nico Estgio
220Vca - 48Vcc 2,5kW

Junho de 2008
Calculo dos Esforos

Clculo Trmico para os IGBTs
Vsw := 311V Vo := 48V fs := 30 10 Hz T := 1 fs
3
tensao de pico nos interruptores; tenso de sada; frequencia de comutao;
Vt := 2.25V iLom := 47A iLoM := 53A np := 14 ns := 9 nd := 2 LM := 1.5mH D := 0.3 corrente mnima no indutor Lo; corrente mxima no indutor Lo; nmero de espiras do primrio; nmero de espiras do secundrio; nmero de espiras do enrolamento desmagnetizante; indutncia magnetizante; razao ciclica de operaao; ton := D T
C.23) Corrente de pico minima no interruptor:

iswm := ns i np Lom iswm = 30.214 A
C.24) Corrente de pico maxima no interruptor:

iswM := ns i np LoM iswM = 34.071 A
C.25) Corrente eficaz no interruptor:

isw_ef := ns np D iLom + iLom iLoM - iLom + 3 iLoM - iLom
2
)2
isw_ef = 17.951 A
166
Doutorando Diego Greff C.26) Corrente media no interruptor:
ns iLoM - iLom D Isw := iLom + np 2 Isw = 9.643 A

Junho de 2008
VCEon := 2.12V ICnom := 28A Ets := 1.2 10

-3
queda de tenso no interruptor em conduo; corrente nominal;
energia dissipada;
C.27) Potencia dissipada no interruptor em conduao:

Psw_on := VCEon Isw
Psw_on = 20.443 W
C.28) Potencia dissipada no interruptor durante as comutaes:

Psw_comut := Ets fs Psw_comut = 36 W
C.29) Potencia dissipada no diodo da ponte em conduao:

Isw IDp := 2 VFM := 1.5V PDp_on := VFM IDp PDp_on = 7.232 W queda de tenso no diodo em conduo;
C.30) Potencia dissipada no diodo da ponte no bloqueio:

QrrDp := 470 10
-9
carga eltrica na recuperao reversa do diodo;
167
Vbus := 311V QrrDp Vbus fs 2

Junho de 2008
tenso no barramento cc;
PDp_off :=
PDp_off = 2.193 W
C.31) Potencia dissipada por diodo da ponte:

PDp := PDp_on + PDp_off PDp = 9.425 W
C.32) Potencia dissipada na ponte retificadora:

Pretif := 2 Psw_on + 2 Psw_comut + 4 PDp Pretif = 150.584 W
Perdas nos Diodos do Secundrio

C.32) Corrente eficaz no diodo Ds:
iDs_ef := D iLom + iLom iLoM - iLom + 3 iLoM - iLom
2
)2
iDs_ef = 27.923 A
C.33) Corrente media no diodo Ds:
IDs := iLom +
iLoM - iLom 2
IDs = 15 A VFM_Ds := 1V queda de tenso no diodo em conduo;
C.34) Potencia dissipada no diodo Ds em conduao:

PDs_on := VFM_Ds IDs PDs_on = 15 W
168
Qrr_Ds := 490 10 VDs := ns V np sw
-9

Junho de 2008
carga eltrica na recuperao reversa do diodo;
VDs = 199.929 V
C.35) Potencia dissipada no bloqueio do diodo Ds :

PDs_off := Qrr_Ds VDs fs 2
PDs_off = 1.469 W
C.36) Potencia dissipada no diodo Ds :

PDs := PDs_on + PDs_off PDs = 16.469 W Dc := 1 - D razao ciclica complementar;
C.37) Corrente eficaz no diodo Drl:

iDrl_ef := Dc iLom + iLom iLoM - iLom + 3 iLoM - iLom
2
)2
iDrl_ef = 42.653 A
C.38) Corrente media no diodo Drl:

iDrl := iLom +
iLoM - iLom 2
Dc
iDrl = 35 A VFM_Drl := 1V PDrl_on := VFM_Drl iDrl
C.39) Perda no diodo Drl em conduao:

PDrl_on = 35 W Qrr_Drl := 490 10 VDrl := ns V np sw
-9
carga eltrica na recuperao reversa do diodo; VDrl = 199.929 V
169
Doutorando Diego Greff C.40) Perda no bloqueio do diodo Drl:
PDrl_off := Qrr_Drl VDrl fs 2

Junho de 2008
PDrl_off = 1.469 W
C.18) Perda no diodo Drl:

PDrl := PDrl_on + PDrl_off PDrl = 36.469 W
C.41) Corrente M agnetizante de Pico:

imag_pk := Vsw D LM fs imag_pk = 2.073 A A
C.42) Corrente Desm agnetizante de Pico:

idmag_pk := np i nd mag_pk
2
idmag_pk = 14.513 A
C.43) Razo Desmagnetizante:

L i nd M dmag_pk ddmag := np Vo T ddmag = 0.278
C.44) Corrente Desm agnetizante Mdia:

Vo ddmag np iDd := idmag_pk ddmag - nd 2 fs LM VFM_Dd := 0.3V PDd_on := VFM_Dd iDd
2 2
iDd = 2.015 A
queda de tenso no diodo em conduo;
C.45) Perda no diodo Dd em conduao:

PDd_on = 0.605 W Qrr_Dd := 490 10 VDd := nd V ns sw
-9
carga eltrica na recuperao reversa do diodo; VDd = 69.111 V
C.46) Perda no bloqueio do diodo Dd:

PDd_off := Qrr_Dd VDd fs 2
PDd_off = 0.508 W
170
Doutorando Diego Greff C.47) Perda no diodo Dd:
PDd := PDd_on + PDd_off PDd = 1.112 W

Junho de 2008
C.48) Perda nos diodos do secundario:

PDsec := PDs + PDrl + PDd PDsec = 54.051 W
C.49) Perda total no retificador:

PTotal := Pretif + PDsec PTotal = 204.636 W
Clculo Trmico
C.50) interruptor:
TJsmax := 150 RqJCSw := 0.64 temperatura maxima na junao;
resistividade termica entre capsula e junao do interruptor; temperatura no encapsulamento devido a variaao de temperatura no interruptor;
1 TCSw := TJsmax - Psw_on RqJCSw 1W TCSw = 136.917
C.51) diodo da ponte:

RqJCDb := 0.7 1 TCDb := TJsmax - PDp RqJCDb 1W TCDb = 143.403 resistividade termica entre capsula e junao do diodo;
temperatura no encapsulamento devido a variaao de temperatura no diodo da ponte;
Para o Diodo do Secundrio : RqJCDs := 0.5 1 TCDs := TJsmax - PDs RqJCDb 1W resistividade termica entre capsula e junao do diodo Ds; temperatura no encapsulamento devido a variaao de temperatura no diodo Ds;
171

Junho de 2008
TCDs = 138.471 Para o Diodo de Roda Livre : RqJCDrl := 0.5 1 TCDrl := TJsmax - PDrl RqJCDb 1W TCDrl = 124.471 resistividade termica entre capsula e junao do diodo Drl; temperatura no encapsulamento devido a variaao de temperatura no diodo Drl;
Para todos os dispositivos em um mesmo dissipador : Tamb := 30 THAmax := TCDrl - Tamb PTotal
1 THAmax = 0.462 W
reistencia termica do dissipador
172
Apndice D
Conversor Forward/Flyback
D.1 Introduo
Algumas estruturas utilizando conversores cc-cc jusante de reticadores trifsicos tipo Buck foram propostas no passado e resgatadas recentemente [21]. No entanto tais propostas empregam no mnimo um interruptor adicional, o que demanda o acrscimo de circuitos de comando e controle adicionais aos j utilizados para o reticador PWM. Um conversor que se mostra atrativo para tal aplicao e tais premissas quanto o reticador Buck seria o conversor forward/yback proposto inicialmente em [45], objeto de variao topolgica [38] e de estudos posteriores [12]. Neste conversor, a conexo do terceiro enrolamento carga proporciona uma diversidade de modos de operao inimaginada para um conversor forward clssico. Neste captulo apresentam-se a anlise qualitativa e quantitativa do conversor forward/yback, em modos de operao especcos, para atender aos requisitos de operao para reticadores trifsicos tipo Buck, ou seja, o caminho contnuo de corrente para a carga. O conversor que ser analisado opera em modo de conduo contnua para o indutor de ltragem e modo de conduo descontnua para a desmagnetizao do transformador na carga por meio do terceiro enrolamento.
D.2 Anlise Qualitativa

Seja o conversor forward/yback, apresentado na Fig. D.1. Dene-se que este seja composto por dois sub-conversores: um forward e um yback. Salienta-se que para os ns deste trabalho o sub-conversor forward apresentar-se- em modo de conduo contnua (MCC) e o sub-conversor yback em modo de conduo descontnua (MCD). Assim, o conversor apresenta trs etapas de operao.
D.2.1 Primeira Etapa de Operao:

Esta fase se inicia com a habilitao do interruptor Sw, onde no primrio do transformador d-se a circuns iLo (t ), adicionada corrente de magnetizao do lao da corrente no indutor Lo reetida ao primrio, n p transformador imag (t ). A tenso do primrio reetida ao secundrio do transformador. Pelo diodo Ds circula
D. Conversor Forward/Flyback
Ds Lo
174
Sw
+ _
Ns Lm Np Nd DRL
Co
Ro
Dd
Figura D.1: Conversor forward/yback.

a corrente do indutor Lo e o diodo Dd apresenta-se inversamente polarizado. Esta etapa de operao pode ser observada na Fig. D.2(a).
D.2.2 Segunda Etapa de Operao:

No instante em que o interruptor Sw dasabilitado d-se a inverso instantnea de polaridade nos enrolamentos do transformador. O diodo Ds inversamente polarizado, a corrente iLo (t ) circula pelo diodo roda-livre DRL e o diodo Dd diretamente polarizado pela tenso de carga Vo , iniciando a circulao da corrente desmagnetizante idmag (t ). Assim o transformador desmagnetizado na carga. A Fig. D.2(b) ilustra a segunda etapa de operao.
D.2.3 Terceira Etapa de Operao:

Esta etapa se inicia com a completa desmagnetizao do transformador, extinguindo-se pela corrente no diodo Dd . Ainda, a corrente de carga circula pelo diodo roda-livre DRL e ao nal desta etapa dever apresentar o valor mnimo de corrente no indutor Lo , ILmag , (Fig. D.2(c)).
D.3 Anlise Quantitativa

Das etapas de operao apresentadas, pode-se concluir que o nmero de espiras do enrolamento desmagnetizante fundamental para o funcionamento do conversor forward/yback nos modos de operao desejados. O modo de conduo descontnua para o sub-conversor yback pode ser obtido valendo-se do equilbrio volt segundo entre o enrolamento primrio e o enrolamento desmagnetizante do transformador sendo denido pela expresso: np Vo ta (D.1) E tc nd Isolando a razo entre o nmero de espiras do enrolamento primrio e do enrolamento desmagnetizante, obtm-se a razo desmagnetizante para a conduo descontnua do sub-conversor yback: Vo (1 D) nd np E D
(D.2)
Ds Lo
175
Sw
+ _
Ns Lm Np Nd DRL
Co
Ro
Ds
(a) Primeira Etapa

Ds Lo
Sw
+ _
Ns Lm Np Nd DRL
Co
Ro
Dd
(b) Segunda Etapa

Ds Lo
Sw
+ _
Ns Lm Np Nd DRL
Co
Ro
Dd
(c) Terceira Etapa
Figura D.2: Etapas de operao do conversor forward/yback.
D.3.1 Anlise Quantitativa por Etapas de Operao:
Primeira Etapa de Operao:

Seja a corrente no indutor Lo denida pela equao D.3:
iLo (t ) = iLom +
ns np
E Vo Lo
(t to )
(D.3)
Conforme apresentado na anlise qualitativa, a corrente no primrio do transformador a equao D.3 reetida ao primrio adicionada da corrente magnetizante, sendo esta denida por:
imag (t ) =
E (t to ) LM
(D.4)
A corrente na carga a corrente no indutor Lo : io (t ) = iLo (t ) (D.5)
176
As tenses nos enrolamentos do transformador para esta etapa de operao so dadas pelas equaes: vn p (t ) = E ns vns (t ) = E np nd vnd (t ) = E np (D.6) (D.7) (D.8)
Segunda Etapa de Operao:

Nesta etapa a corrente no diodo de roda-livre a mesma no indutor Lo , sendo o decrscimo desta denido por: iLo (t ) = iLoM Vo (t tc ) L (D.9)
A desmagnetizao do transformador d-se por meio da seguinte corrente: idmag (t ) = np np imag pk nd nd

2
Vo (t tc ) LM
(D.10)
A corrente na carga a soma entre a corrente no indutor Lo e a corrente desmagnetizante idmag (t ) sendo representada pela seguinte equao: io (t ) = iLo (t ) + idmag (t ) (D.11) As tenses nos enrolamentos do transformador para esta etapa de operao so denidas por: vn p (t ) = np Vo nd ns vns (t ) = Vo nd vnd (t ) = Vo (D.12) (D.13) (D.14)
Terceira Etapa de Operao:

Nesta etapa o transformador encontra-se completamente desmagnetizado e tm-se a circulao da corrente de carga pelo diodo de roda-livre. io (t ) = iDRL (t ) = iLo (t ) (D.15) iDs (t ) = iDd (t ) = 0 As tenses nos enrolamentos para esta etapa de operao so dadas pelas equaes: vn p (t ) = 0 vns (t ) = 0 vnd (t ) = 0 (D.17) (D.18) (D.19) (D.16)
Do apresentado sobre as etapas de operao pode-se estimar as formas de onda obtidas para o conversor forward/yback, estando o sub-conversor forward operando em modo de conduo contnua e o sub-conversor yback em modo de conduo descontnua. Tais formas de onda podem ser observadas na Fig. D.3. Como principal concluso das formas de onda esperadas para este conversor ca evidente que a tenso sobre o interruptor ser elevada, ou seja, o dobro da tenso da fonte de tenso de entrada.
Iimag Iimag
177
pk
IiDp
InsIi LoM + imag Inp InsIi Lom Inp IiLoM IiLom
IiD
RL
IiDs
InpIi Ind
magpk
IiLo
IiLoM IiLom
IvSw
E + Inp . Vo Ind E Ito itc Itd Ita = T
Figura D.3: Em ordem descendente as formas-de-onda para a operao do conversor forward/yback: (a) corrente magnetizante; (b) corrente no diodo D p ; (c) corrente no diodo roda-livre; (d) corrente no diodo Ds ; (e) corrente no indutor Lo ; (f) tenso no interruptor.
D.4 Equaes Relevantes

D.4.1 Anlise da Ondulao da Corrente no Indutor Lo :
A ondulao da corrente do indutor Lo , denida como iLo , uma das caractersticas fundamentais para que o sub-conversor forward opere no modo de conduo contnua. Caso tal ondulao seja maior que o valor mdio da corrente no indutor ILo o sub-conversor operar em modo de conduo descontnua, o que no ser objeto de estudo deste trabalho. O valor de iLo denido pela diferena entre o valor mximo, iLoM , e o valor mnimo da ondulao, iLom , sendo que a mdia destes dene o valor mdio da corrente no indutor. Tais consideraes podem ser melhor entendidas quando observadas na Fig. D.4. Para a obteno de uma expresso que dena a ondulao da corrente, parte-se das seguinte equaes que relacionam os valores extremos e mdio de corrente com a ondulao: iLo 2 iLo 2
iLoM = ILo + iLom = ILo
(D.20) (D.21)
178
IiLo DiLo
IiLoM
A1
D.T
A2
(1-D).T It
ILo IiLom
Figura D.4: Corrente no indutor Lo .

Da equao D.9, dene-se a corrente no indutor durante o perodo de conduo do interruptor, ou seja, (t to ) = D T : ns (n E Vo ) p iLo (t ) = iLom + DT (D.22) Lo Ainda, para a equao D.9, caracteriza-se esta para o perodo no qual o interruptor encontra-se desabilitado, ou seja, (t tc ) = (1 D) T : Vo iLo (t ) = iLoM (1 D) T (D.23) Lo iLo = iLoM iLom A corrente em Lo para D T a corrente mxima iLoM . Dene-se assim a igualdade: iLoM = iLom +
ns (n E Vo ) p
(D.24)
Lo
DT
(D.25)
A equao anterior, resulta em uma das representaes da ondulao da corrente iLo : iLo =
ns E Vo ) (n p
Lo
DT
(D.26)
Substituindo a equao D.26 nas equaes D.20 e D.21, representa-se estas em uma notao mais adequada pela freqncia de comutao fs : ns D E Vo np 2 f s Lo ns D E Vo np 2 fs Lo
iLoM = ILo + iLom = ILo
(D.27) (D.28)
Para que se obtenha uma representao denitiva para as equaes anteriores, pode-se utilizar ainda a equao da corrente mdia na carga, que a soma da corrente mdia no indutor Lo e da corrente mdia desmagnetizante Idmag .
Io = ILo + Idmag
(D.29)
iLoM = Io Idmag +
ns D E Vo np 2 f s Lo
(D.30)
179
ns D E Vo np 2 f s Lo (D.31)
iLom = Io Idmag
D.4.2 Anlise da Corrente Desmagnetizante:

A corrente mdia desmagnetizante obtida do clculo da rea da Fig. D.5 pelo perodo de comutao T . Para a completa desmagnetizao do ncleo do transformador a corrente de pico desmagnetizante deve ser extinta em um intervalo mximo de tempo denido por td tc = (1 D) T .
Iidmag InpIi Ind
magpk
D.T
Dddmag.T T It
Figura D.5: Corrente desmagnetizante.

Seja a corrente desmagnetizante de pico idmag pk : idmag pk = np imag pk nd (D.32)
idmag pk =
np E D nd fs LM
(D.33)
A equao que representa a desmagnetizao do transformador no tempo:

2
idmag (t ) = idmag pk
np nd
Vo (t tc) LM
(D.34)
O valor mdio Idmag obtido da seguinte integrao pelo perodo de comutao: Idmag = 1 T
td tc
idmag pk dt
1 T
td tc
n1 n3
Vo t dt Lmag
(D.35)
que tm por resultado:

2
Idmag = idmag pk
np (td tc ) T nd
Vo (td tc )2 2 T Lmag
(D.36)
Pode-se denir o perodo de desmagnetizao por uma razo desmagnetizante, dmag : dmag = (td tc ) T (D.37)
representa-se a equao D.36 pela razo desmagnetizante:
2
180
np nd Vo (dmag )2 2 fs Lmag
Idmag = idmag pk dmag
(D.38)
D.4.3 Anlise da Ondulao da Tenso no Capacitor Co :

O capacitor Co do ltro drena a componente alternada da soma entre a corrente do indutor Lo , iLo (t ) e a corrente desmagnetizante idmag (t ). A Fig. D.6 ilustra a corrente no capacitor. Estando o capacitor em regime permanente, pode-se armar que a energia sob a curva do semi-ciclo positivo da forma de onda deve ser igual a rea sob a curva do semi-ciclo negativo, o que caracteriza o equilbrio de carga do capacitor.
IiCo
IiCo
pk
It D.T Ddco.T T
Figura D.6: Corrente no capacitor Co .

A corrente no capacitor denida pela equao: iCo (t ) = iLo (t ) + idmag (t ) Io (D.39)
A corrente de pico para o semi-ciclo positivo da Fig. D.6 dada pela expresso:
iCo pk = iLo pk + idmag pk Io
(D.40)
Tal valor de corrente de pico necessita de um intervalo de tempo para o cruzamento em zero. Aqui, denese este intervalo de tempo como razo de carga dada pela seguinte diferena de tempos: tco tc = Co T (D.41)
Ou ainda, a seguinte equao:

2
Co =
nd np
fs Lmag iCo pk Vo
(D.42)
A corrente no capacitor para o semi-ciclo positivo denida por:

2
iCo (t ) = iCo pk
nd np
Vo t Lmag
(D.43)
181
Seja ainda, a ondulao da tenso no capacitor Co : vCo = 1 Co

tco tc
iCo pk dt
1 Co
tco tc
nd np
Vo t dt Lmag
(D.44)
A representao da equao de ondulao vCo , em funo da razo de carga e da freqncia de comutao, d-se na seguinte forma: iCo pk Co fs Co
vCo =
nd np
2 Vo Co 2 fs2 Lm ag Co
(D.45)
D.4.4 Valores de Pico de Tenso e de Corrente nos Semicondutores

Das equaes obtidas anteriormente pode-se obter equaes que representam a tenso e a corrente sobre os dispositivos semicondutores, interruptor e diodos. Tais equaes so fundamentais para o projeto da nova topologia que ser proposta no prximo captulo. Tenso de Pico no Interruptor: vsw pk = E
Corrente de Pico no Interruptor:
(D.46)
isw pk =
Tenso de Pico no Diodo Ds :
ns iLoM np ns Vo nd
(D.47)
vDs pk =
Corrente de Pico no Diodo Ds :
(D.48)
iDs pk = iLoM
Tenso de Pico no Diodo Dd :
(D.49)
vDd pk =
Corrente de Pico no Diodo Dd :
nd E + Vo np
(D.50)
iDd pk = idmag pk
Tenso de Pico no Diodo DRL :
(D.51)
vDrl pk =
Corrente de Pico no Diodo DRL :
ns Vo np
(D.52)
iDrl pk = iLoM
(D.53)
D.5 Modelagem por Espao de Estados

Pode-se extrair do apresentado at o momento sobre o conversor forward/ayback que o ganho esttico do conversor denido ou pelo sub-conversor forward ou pelo sub-conversor yback. Ainda, nas consideraes e equacionamentos anteriores, admite-se e deseja-se que o ganho esttico determinado pelo sub-conversor forward.
182
Para as consideraes sobre o controle em malha fechada deste conversor, obtm-se primeiramente o modelo CA para o sub-conversor forward operando MCC e faz-se a obteno da caracterstica em freqncia por simulao para comprovar a validade do modelo adotado.
D.6 Modelo Equivalente do Circuito CA

Sejam as equaes de estado para a tenso no indutor Lo e a corrente no capacitor Co para cada intervalo de operao:
Primeiro Intervalo de Operao:
vLo (t ) =
ns e(t ) vo (t ) np
(D.54) (D.55) (D.56)
iCo (t ) = iLo (t ) io (t ) ie (t ) =
Segundo Intervalo de Operao:
ns iLo (t ) + imag (t ) np
vLo (t ) = vo (t ) iCo (t ) = ( iLo (t ) + idmag (t ) ) io (t )

Terceiro Intervalo de Operao:
(D.57) (D.58)
vLo (t ) = vo (t ) iCo (t ) = iLo (t ) io (t )
(D.59) (D.60)
Admitindo-se que cada intervalo de operao apresenta a sua razo cclica aqui representadas por d (t ), d (t ) e d (t ) onde a soma desta 1 assume-se que a equao da tenso no indutor Lo para um perodo de comutao: vLo (t ) = ns e(t ) Ro io (t ) np d iLo (t ) = dt d (t ) (Ro io (t ) ) d (t ) (Ro io (t ) ) d (t ) (D.61)
Lo
ns e(t ) np
d (t ) Ro io (t )
(D.62)
Admitindo-se pequenas perturbaes para a tenso da fonte ( e(t ) ), para a corrente na carga ( io (t ) ),e nos intervalos de operao (d (t ), d (t ), d (t )) em torno dos pontos de operao (E , Io , D, D e D ): e(t ) = E + e (t ) io (t ) = Io + i o (t ) d (t ) = D + d(t ) (t ) d (t ) = D + d d (t ) = D + d (t ) Substituindo as equaes em D.63 na equao D.62 e eliminando as componentes contnuas resulta a equao de pequenos sinais linearizada para a tenso no indutor: (D.63)
183
ns np ns np
Lo
Lo (t ) di = dt
e (t ) D +
o (t ) E d(t ) Ro i
(D.64)
Ainda, a corrente no capacitor Co denida pelas correntes:
d vo (t ) = ( iLo (t ) io (t ) ) d (t )+ dt iLo (t ) + idemag (t ) io (t ) d (t ) + ( iLo (t ) io (t ) ) d (t ) Co
(D.65)
Novamente valendo-se da igualdade da soma das razes cclicas para um perodo de operao do conversor: d (t ) + d (t ) + d (t ) = 1 A equao da corrente no capacitor Co apresenta-se na seguinte representao. d vo (t ) = iLo (t ) io (t ) + idemag (t ) d (t ) dt (D.66)
Co
(D.67)
Substituindo as equaes D.63 obtm-se a equao de pequenos sinais linearizada para a corrente no capacitor: dv o (t ) (t ) o (t ) + i demag (t ) D + Idmag d Co = iLo (t ) i (D.68) dt demag (t ) apresenta-se em modo descontnuo e a obteno de tal componente seria trabalhosa e A corrente i desnecessria para os propsitos deste trabalho. Finalizando o modelo, a equao da corrente na fonte de tenso E representada pela equao de pequenos sinais linearizada. e (t ) = ns ILo d(t ) + i Lo(t ) D + Imag d(t ) + i mag (t ) D i np
(D.69)
Considerando novamente que o sub-conversor forward em MCC seja o maior responsvel pela transferncia de energia entre a fonte de entrada e a carga, pode-se suprimir das equaes D.64 e D.67 as componentes relacionadas com a corrente desmagnetizante. Tal artifcio simplica o modelo do conversor forward/yback ao modelo de um conversor forward clssico e conseqentemente obtm-se uma funo de transferncia de um sistema de segunda ordem que representa o conversor forward/yback operando nos modos pr-denidos. E v o (s) ns = Lo 2 n p Lo Co s + R d (s) s+1 o
(D.70)
As semelhana entre um conversor forward e um conversor forward/yback no domnio da frequncia foi comprovada pela simulao de um conversor forward/yback em PSIM e da funo de transferncia de um conversor forward em Mathcad. Os conversores apresentam os seguinte parmetros na tabela D.1: Para o conversor forward/yback foram realizadas simulaes em PSim perturbando a razo cclica com um sinal senoidal com amplitude de 5% e 10% da razo cclica D e freqncia entre 100Hz e 7.500Hz.
184
Ie(t)
~ Ins I.ILo.d(t) Inp
Ins ~ I.D.iLo(t) Inp
IILm.d(t)
~ (t) ID.i Lm
(a)para a corrente na fonte

ILo Ins ~ I.E.d(t) Inp
Ins ~ I.D.e(t) Inp
Ivo(t)
(b)para tenso no indutor Lo
IiLo(t)
ID.idmag(t)
IIdmag.d(t)
~o(t) IRo Iv ICo
(c)para a corrente no capacitor Co
Figura D.7: Circuito equivalente em pequenos sinais para o conversor forward/yback.

I1: Ins Inp .D ILo IiLo(t) ID.idmag(t) Ins ~ I.E.d(t) Inp
Ie(t)
IILm.d(t)
ID.iLm(t)
~ Ins I.ILo.d(t) Inp
IIdmag.d(t)
ICo IRo
Ivo(t)
Figura D.8: Modelo parcial de pequenos sinais do conversor forward/yback.
Ao sinal da tenso na carga foi realizada a transformada rpida de Fourier (FFT), segundo os recursos do simulador, e registrada a amplitude da tenso no espectro na freqncia da perturbao. Para tais valores de v o (s) foram divididos pela amplitude da perturbao da razo cclica D, ou seja, d(s).
o (s) para 5% e 10% de perturbao foram transformados em dB para que fossem utilizados Os valores de v d(s) em um Diagrama de Bode onde est traada a funo de transferncia do conversor forward denida em D.70.
O Diagrama de Bode com os valores obtidos em simulao e a funo de transferncia do conversor forward apresentam-se na Fig. D.9. Nota-se a coincidncia entre os valores obtidos na simulao e o traado da funo de transferncia. Do exposto, comprova-se que o conversor forward (MCC)/yback (MCD) pode ser considerado um conversor forward em MCC quando analisado no domnio da freqncia.
Tabela D.1: Parmetros para as simulaes do modelo de um conversor forward/yback

E = 540V Lo = 1, 35mH n p = 22espiras fs = 30kHz Co = 33F ns = 10espiras D = 0, 3 R o = 1, 8 nd = 2espiras
idB 60 50 40 20 log G vd( f ) 20 log H vd10% 20 log H vd5% 30 20 10 0 10 20 10 100
185
1 .10 If [Hz]
1 .10
1 .10
Figura D.9: Diagrama de Bode de Magnitude para a conrmao do modelo.
D.7 Concluses
O conversor forward/yback analisado para o modo de conduo contnua para seu sub-conversor forward e em modo de conduo descontnua para seu sub-conversor yback apresenta-se como uma boa proposta para o isolamento ohmico de reticadores trifsicos, no caso o reticador Buck. Sendo o conversor forward/yback uma variao topolgica do conversor forward, com uma diversidade de modos de operao devida a associao dos sub-conversores, o ganho esttico do conversor denido pelo sub-conversor que apresenta-se em modo de conduo contnuo o que simplica as anlises em outros modos de conduo. Assim, o conversor forward/yback, quando analisado no domnio da frequncia, pode ser considerado ou como um conversor forward ou como um conversor yback dependendo de qual sub-conversor assume a maior parcela da potncia transferida carga. Para os ns deste estudo, o conversor forward/yback pode ser controlado com a funo de transferncia de um conversor forward, considerao esta dependente da frequncia de corte adotada para os compensadores, o que facilita o controle da estrutura e seu emprego.
186
Referncias Bibliogrcas
[1] D. S. Greff; I. Barbi. Three-Phase PWM Buck Rectier with High-Frequency Isolation. In VII Conferncia Internacional de Aplicaes Industriais, VII INDUSCON., pages 461 470, Recife, PE., Abril 2006. [2] D. S. Greff; I. Barbi. A Single-Stage High-Frequency Isolated Three-Phase AC/DC Converter. In IEEE Industrial Electronics, IECON 2006 - 32nd Annual Conference., pages 2648 2653, Paris, France., November 2006. [3] I. Barbi. Eletrnica de Potncia. Edio do Autor, Florianpolis, 3 edition, 2000. [4] I. Barbi. Projetos de Fontes Chaveadas. Edio do Autor, Florianpolis, 1 edition, 2001. [5] I. Barbi. Teoria Fundamental do Motor de Induo. Editora da UFSC/Eletrobrs, Florianpolis, 1 edition, 1985. [6] Flbio Alberto Bardemaker Batista. Modulao Vetorial Aplicada a Reticadores Trifsicos PWM Unidirecionais. Tese de doutorado, Universidade Federal de Santa Catarina - Programa de Ps-graduao em Engenharia Eltrica, Florianpolis, Abril 2006. [7] M. Baumann and J. W. Kolar. Comparative evaluation of modulation methods for a three-phase/switch buck power factor corrector concerning the input capacitor voltage ripple. In IEEE Annual Power Electronics Specialists Conference - PESC 2001., pages 13271332, July 2001. [8] Deivis Borgonovo. Modelagem e Controle de Reticadores PWM Trifsicos Empregando a Transformao de Park. Dissertao de mestrado, Universidade Federal de Santa Catarina - Programa de Psgraduao em Engenharia Eltrica, Florianpolis, Maro 2001. [9] S.E. Joung; S.H. Huh; J.S. Kim; D.S. Hyun; J.Y. Choi; G. Choe. A soft-switched DSP based isolated three-phase PWM buck rectier. In Telecommunications Energy Conference, 1997. INTELEC 97., 19th International., pages 338 343, Melbourne, Vic., October 1997. [10] G.H. Cho C.T. Rim, D.Y. Hu. Transformers as equivalent circuits for switches: general proofs and D-Q transformation-based analyses. IEEE Transactions on Industry Applications, 26(4):777 785, July/August 1990. [11] T.G. Habetler; D.M. Divan. Rectier/inverter reactive component minimization. IEEE Transactions on Industry Applications, 25(2):307 316, March/April 1989. [12] Fernando Soares dos Reis. Estudio y Criterios de Minimizacion y Evaluation de Las Interferencias Electromagneticas Conducidas en Los Convertidores CA-CC. Tesis doctoral, Universidad Politecnica de Madrid - Escuela Tecnica Superior de Ingenieros Industriales, Madrid, Septiembre 1995. [13] Ivo Barbi e Diego Santos Greff. Three-phase ac-dc converter with high-frequency insulation by single stage, patente industria pct/br2007/000084, 2006.
188
[14] T. Grossen; E. Menzel; J.H.R. Enslin. Three-phase buck active rectier with power factor correction and low EMI. IEE Proceedings-Electric Power Applications, 146(6):591 596, November 1999. [15] M. Rodic F. Mihalic, D. Kos and M. Milanovic. Snubbers in the Three-phase AC to DC Buck Converter. In Proc. International Power Electronics and Motion Control Conf.-(EPE-PEMC 2006), pages 940945, Portoroz, August 2006. [16] B.W. Williams; B.W. Williams; M. Mirkazemi-Moud; D. Tooth; S.J. Finney. A three-phase AC to DC Converter with Controllable Displacement Factor. In Power Electronics Specialists Conference, 1995. PESC 95 Record., pages 996 1000, Atlanta, GA, June 1995. [17] D. S. Greff. A Three-Phase Buck Rectier with High-Frequency Isolation by Single-Stage. In 39th IEEE Annual Power Electronics Specialists Conference - PESC 2008., pages 1129 1133, Rhodes, Greece., June 2008. [18] D. G. Holmes and T. A. Lipo. Pulse Width Modulation for Power Electronics. IEEE Press and John Wiley Sons, Inc., USA, 1 edition, 2003. [19] J. Holtz. Pulsewidth Modulation - A Survey. IEEE Transactions on Industrial Electronics, 39(5):410 420, December 1992. [20] J.R. Espinoza; G. Joos. State variable decoupling and power ow control in PWM current-source rectiers. IEEE Transactions on Industrial Electronics, 45(1):173 180, February 1998. [21] M. Baumann; U. Drofenik; J.W. Kolar. New wide input voltage range three-phase unity power factor rectier formed by integration of a three-switch buck-derived front-end and a DC/DC boost converter output stage. In Telecommunications Energy Conference, 2000. INTELEC 2000., 22th International., pages 461 470, Phoenix, AZ., September 2000. [22] S. Hiti; V. Vlatkovic; D. Borojevic; F.C.Y. Lee. A new control algorithm for three-phase PWM buck rectier with input displacement factor compensation. In Power Electronics Specialists Conference, 1993. PESC 93 Record., pages 648 654, Seattle, WA, June 1993. [23] S. Hiti; V. Vlatkovic; D. Borojevic; F.C.Y. Lee. A new control algorithm for three-phase PWM buck rectier with input displacement factor compensation. IEEE Transactions on Power Electronics, 9(2): 173 180, March 1994. [24] V. Vlatkovic; D. Borojevic; F.C.Y. Lee. A novel sinewave in ac to dc with high-frequency transformer isolation. IEEE Transactions on Power Electronics, 10(2):430 438, March 1995. [25] V. Vlatkovic; D. Borojevic; F.C.Y. Lee. Input lter design for power factor correction circuits. IEEE Transactions on Power Electronics, 11(1):199 205, January 1996. [26] V. Vlatkovic; D. Borojevic; X. Zhuang; F.C.Y. Lee. Analysis and design of a zero-voltage switched, threephase PWM rectier with power factor correction. In Power Electronics Specialists Conference, 1992. PESC 92 Record., 23rd Annual IEEE., pages 1352 1360, Toledo, Espain, June 1992. [27] V. Vlatkovic; D. Borojevic; X. Zhuang; F.C.Y. Lee. A new quasi-single-stage isolated three-phase ZVZCS buck PWM rectier. In Power Electronics Specialists Conference, 1996. PESC 96 Record., 27th Annual IEEE., pages 449 455, Baveno, Italy, June 1996. [28] Dirke Lendeke. Projeto de um Filtro Ativo Paralelo de 1kVA Usando Tcnicas de Controle Analgico e Digital. Dissertao de mestrado, Universidade Federal de Santa Catarina - Programa de Ps-graduao em Engenharia Eltrica, Florianpolis, Fevereiro 2003.
189
[29] J. W. Kolar M. Baumann. Parallel Connection of Two Three-Phase Three-Switch Buck-Type Unity-PowerFactor Rectier Systems With DC-Link Current Balancing. IEEE Transactions on Industrial Electronics, 54(6):3042 3053, December 2007. [30] Y. Konishi M. Ishibashi and M. Nakaoka. Three-phase Current-Fed Converter with Resonant Snubber and Commutation Inductors. In IEEE Annual Power Electronics Specialists Conference - PESC 2000., pages 12281232, Galway, June 2000. [31] J.R.Espinoza; G. Joos; L. Moran. Decoupled control of the active and reactive power in three-phase PWM rectiers based on non-linear control strategies. In Power Electronics Specialists Conference, 1999. PESC 99 Record., pages 131 136, Charleston, SC, June 1999. [32] Samir Ahmad Mussa. Controle de Um Conversor CA-CC Trifsico PWM de Trs Nveis com Fator de Potncia Unitrio Utilizando DSP. Tese de doutorado, Universidade Federal de Santa Catarina - Programa de Ps-graduao em Engenharia Eltrica, Florianpolis, Dezembro 2003. [33] T. Nussbaumer and J. W. Kolar. Advanced Modulation Scheme for Three-phase Three-Switch Buck-Type PWM Rectier Preventing Mains Current Distortion Originating from Sliding Input Filter Capacitor Voltage Intersections. In IEEE Annual Power Electronics Specialists Conference - PESC 2003., pages 10861091, July 2003. [34] T. Nussbaumer and J. W. Kolar. Improving mains current quality for three-phase three-switch buck-type PWM rectiers. IEEE Transactions on Power Electronics, 21(4):967 973, July 2006. [35] K. Inagaki; T. Furuhashi; A. Ishiguro; M. Ishida; S. Okuma. A new PWM control method for ac to dc converters with high-frequency transformer isolation. In Industry Applications Society Annual Meeting, 1989., Conference Record of the 1989 IEEE, pages 783 789, San Diego, CA, October 1989. [36] X. Wang; B.-T. Ooi. Unity PF Current-Source rectier Based on Dynamic Trilogic PWM. IEEE Transactions on Power Electronics, 23(3):288294, July 1993. [37] J. Dekter R. Sheehy and N. Machin. Three phase power factor corrected isolated buck for 48 V/100 A rectier with secondary active clamp. In Proc. International Telecommunications Energy Conf.-(INTELEC2002), pages 101106, September 2002. [38] J. Sebastian; J. Uceda; M. Rico. The Double Forward/Flyback Converter. In Second European Conference on Power Electronics and Applications, EPE 87., pages 173 178, Grenoble, France, September 1987. [39] Joaquim Eloir Rocha. Reticador Trifsico em Ponte Completa com Modulao por Largura de Pulso Otimizada. Dissertao de mestrado, Universidade Federal de Santa Catarina - Programa de Psgraduao em Engenharia Eltrica, Florianpolis, Dezembro 1987. [40] R. Garcia-Gil; J.M. Espi; E.J. Dede; E. Sanchis-Kilders. A bidirectional and isolated three-phase rectier with soft-switching operation. IEEE Transactions on Industrial Electronics, 52(3):765 773, June 2005. [41] M. Baumann T. Nussbaumer and J. W. Kolar. Comparative evaluation of modulation methods of a threephase buck + boost PWM rectier. Part II: Experimental verication. In Power Electronics, IET, pages 268 274, June 2008. [42] M. Baumann T. Nussbaumer and J. W. Kolar. Comprehensive Design of a Three-Phase Three-Switch Buck-Type PWM Rectier. IEEE Transactions on Power Electronics, 22(2):551 562, March 2007. [43] L. Malesani; P. Tenti. Three-Phase AC/DC PWM Converter with Sinusoidal AC Currents and Minimum Filter Requirements. IEEE Transactions on Industry Applications, 23(1):71 77, January/February 1987.
190
[44] J.W. Kolar; U. Drofenik; F.C. Zach. VIENNA rectier II-a novel single-stage high-frequency isolated three-phase PWM rectier system. IEEE Transactions on Industrial Electronics, 46(4):674 691, August 1999. [45] J.N. Park; T.R. Zaloum. A Dual Mode Forward/Flyback Converter. In Power Electronics Specialists Conference, 1982. PESC 82 Record., pages 3 13, Cambridge, MA, June 1982. [46] N.R. Zargari; G. Joos; P.D. Ziogas. Input Filter Design for PWM Current-Source Rectiers. IEEE Transactions on Industry Applications, 30(6):1573 1579, November/December 1994. [47] S. Manias; P.D. Ziogas. A novel sinewave in ac to dc with high-frequency transformer isolation. IEEE Transactions on Industrial Electronics, 32(4):430 438, June 1985.

271861

Enviado por

Dados do documento

Direitos autorais

Formatos disponíveis

Compartilhar este documento

Compartilhar ou incorporar documento

Opções de compartilhamento

Você considera este documento útil?

Este conteúdo é inapropriado?

Direitos autorais:

Formatos disponíveis

271861

Enviado por

Direitos autorais:

Formatos disponíveis

Diego Santos Greff

Diego Santos Greff, M. Eng.

Prof. Arnaldo Jos Perin, Dr. Ing.

Florianpolis, Maro de 2009.

Prof. Arnaldo Jos Perin, Dr. Ing. Orientador

Prof. Arnaldo Jos Perin, Dr. Ing. Presidente

Prof. Hlio Lees Hey, Dr.

Prof. Jos Luiz de Freitas Vieira, Dr.

Prof. Samir Ahmad Mussa, Dr.

Prof. Marcelo Lobo Heldwein, Dr. Sc.

Aos meus pais Nelson e Maria Clara . . .

1. Smbolos adotados nos equacionamentos.

Objetivo e Composio do Trabalho . . . . . . . . . . . . . . . . . . . . . . . . . .

Filtro de Entrada . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Resultados de Simulao . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2.5.1 Modulao SPWM . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . xi

2.5.2 2.5.3 2.6

Modulao SPWM Contnua . . . . . . . . . . . . . . . . . . . . . . . . . . Modulao SPWM por Estados Contguos . . . . . . . . . . . . . . . . . .

Proposta de Projeto de Potncia . . . . . . . . . . . . . . . . . . . . . . . . . . . . Controle . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4.6.1 Controle Continuo . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Resultados de Simulao . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Concluses . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Resultados Experimentais . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 123 Concluses . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 127 xiii

6 Concluses A Diagramas Esquemticos das Simulaes B Rotinas de Clculo dos Compensadores

129 133 141

2.1 2.2 2.3 2.4 2.5 2.6

Modulador SPWM de dois nveis. . . . . . . . . . . . . . . . . . . . . . . . . . . . Lgica de comando por interruptores ideais. . . . . . . . . . . . . . . . . . . . . . .

5.7 5.8 5.9

D.1 Parmetros para as simulaes do modelo de um conversor forward/yback . . . . . 184 xxv

1. Smbolos adotados nos equacionamentos.

Retificador Trifsico PWM Boost

Conversor CC-CC PWM Isolado

Trifsico PWM BUCK Isolado

Figura 1.2: Unidade reticadora de estgio nico.

1.1.1 Reticador Trifsico No-Controlado

Figura 1.3: Reticador trifsico no-controlado.

Figura 1.4: Formas de onda para a Ponte de Graetz.

Figura 1.5: Ciclo de operao angular.

1.1.2 Reticadores Trifsicos PWM

Figura 1.6: Reticador trifsico tipo Buck.

1.1.3 Princpios Fundamentais do Reticador PWM Tipo Buck

Figura 1.7: Reticador trifsico tipo Boost.

Figura 1.8: Interruptores: (a) bidirecional em corrente; (b) unidirecional em corrente.

denidas pelas seguintes equaes:

1.1.4 Topologias de Reticadores PWM Tipo Buck

Figura 1.11: Reticador trifsico unidirecional tipo Buck.

Figura 1.12: Reticador trifsico unidirecional tipo Buck com neutro.

1.1.5 Reticadores PWM Tipo Buck Isolados

Figura 1.13: Reticador trifsico PWM ZVS.

1.2 Objetivo e Composio do Trabalho

Modulao Escalar e Filtro de Entrada

2.2 Estratgias de Modulao Escalar

2. Modulao Escalar e Filtro de Entrada

2. Modulao Escalar e Filtro de Entrada

2. Modulao Escalar e Filtro de Entrada

(a) primeiro estado de operao (estado 1)

(b) segundo estado de operao (estado 2)

Figura 2.3: Estados de operao entre 0 e 60 .

VT , onde VT o valor de pico da tenso triangular, com uma freqncia de comutao,

2. Modulao Escalar e Filtro de Entrada

Figura 2.4: Estados de operao para um perodo de rede.

o vsa = Vs pk sen( t + 0 ) vsb = Vs pk sen( t 120o ) vsc = Vs pk sen( t + 120o )

2. Modulao Escalar e Filtro de Entrada

Figura 2.5: Modulador SPWM de dois nveis.

Figura 2.6: Lgica de comando por interruptores ideais.

2.2.2 Estratgia SPWM Contnua

2. Modulao Escalar e Filtro de Entrada

2. Modulao Escalar e Filtro de Entrada