Universidade Federal do ABC

EN2605 Eletrnica Digital

Prtica 5
Contadores
Autores:
Arthur Roza Augusto
Cssio Shigueru Yamamoto
Rene Iber Baldini Gutierrez
Prof. Dra.: Katia Franklin Albertin Torres
Santo Andr, 22 de Agosto de 2014
SUMRIO 2
Sumrio
1 Objetivos 3
2 Metodologia 3
2.1 Materiais utilizados . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3
2.2 Descrio do Experimental . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3
2.2.1 Contado Mdulo 3 . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3
2.2.2 Contador de Dcada . . . . . . . . . . . . . . . . . . . . . . . . . . . 3
3 Resultados 5
3.1 Contador Mdulo 3 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5
3.2 Contador de Dcada . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8
4 Concluso 10
Referncias Bibliogrcas 11
Lista de Figuras
1 Diagrama esquemtico do contador de dcada . . . . . . . . . . . . . . . . . . 4
2 Diagrama esquemtico do contador de mdulo 3 . . . . . . . . . . . . . . . . . 5
3 Forma de onda observada no osciloscpio . . . . . . . . . . . . . . . . . . . . 6
4 Diagrama esquemtico do circuito reset . . . . . . . . . . . . . . . . . . . . . 7
5 Esquemtico do contador de dcada no Multisim . . . . . . . . . . . . . . . . . 8
6 Simulao e anlise de transiente no Multisim . . . . . . . . . . . . . . . . . . 9
Lista de Tabelas
1 Tabela Verdade do Contador . . . . . . . . . . . . . . . . . . . . . . . . . . . 5
2 Tabela de Estados do Contador . . . . . . . . . . . . . . . . . . . . . . . . . . 6
3 Mapa K das sadas em relao ao reset . . . . . . . . . . . . . . . . . . . . . . 7
1 Objetivos 3
1 Objetivos
A prtica experimental tem como objetivo aprender sobre circuitos contadores, projetando
um circuito contador, com Flip-Flops tipo D, e vericar o funcionamento de um circuito con-
tador de dcada.
2 Metodologia
2.1 Materiais utilizados
Osciloscpio Agilent DSO-X 2024A
Gerador de Funes Tektronix AFG3021B
Protoboard Icel
10 x Resistores de 470
CI 7408 (Portas AND)
CI 74LS74 (Flip-Flops)
CI 555 (temporizador)
2.2 Descrio do Experimental
2.2.1 Contado Mdulo 3
Foi montado um contador de mdulo 3, que conta de 2, 3, 4 e repete, com os estados no de-
sejados sendo irrelevantes; o sinal de relgio uma onda quadrada de 1 Hz, que implementada
com um CI 555 ou um gerador de funes.
O funcionamento do contador, foi vericado com um osciloscpio. O contador foi colocado
nos seguintes estados indesejados, 000, 001, 110 e 111, por mais de um perodo de clock, para
vericar se o contador reinicia a contagem aps entrar em algum estado indesejado.
2.2.2 Contador de Dcada
Montar o circuito da gura 1, que um contador de dcada e vericar seu funcionamento
atravs dos LEDs, que devem acender um de cada vez, indicando que a contagem atingiu de-
terminado estado 0, 1, 2, etc. e reinicia quando a contagem atingir o estado 10, correspondente
ao nmero 9.
2.2 Descrio do Experimental 4
Figura 1: Diagrama esquemtico do contador de dcada.
3 Resultados 5
3 Resultados
3.1 Contador Mdulo 3
O circuito foi desenvolvido com trs Flip-Flops, portanto tem a capacidade de contar de 0
a 7, a tabela 1 mostra a contagem binaria e os estados de interesse no contador.
Tabela 1: Verdade do Contador
C B A Decimal Estado desejado
a
0 0 0 0 0
0 0 1 1 0
0 1 0 2 1
0 1 1 3 1
1 0 0 4 1
1 0 1 5 0
1 1 0 6 0
1 1 1 7 0
a
O valor 1 representa um estado normal do contador, e o valor 0
representa um estado forado
A gura 2 ilustra o diagrama esquemtico do contador. Como o estado inicial do contador
o nmero 2 (010), ento conveniente usar a sada Q

B
j que assim o estado inicial 000 lido
como 010 e uma vantagem para quando o contador for resetado. O segundo estado, 3 (011),
ir ocorrer naturalmente com os pulsos de clock. O terceiro estado, 4 (100), ocorre por meio do
sinal enviado a entrada D
C
, quando o segundo estado foi atingido a porta AND
1
tem a sada em
nvel alto, o que faz com que um pulso de clock mais tarde a sada Q
C
seja alta, as sadas B e A
avanam naturalmente na contagem para nveis lgicos baixo, gerando assim o nmero 4 (100).
Figura 2: Diagrama esquemtico do contador de mdulo 3.
Aps o nmero 4, o contador deve voltar ao seu estado inicial. Isso pode ser implementado
3.1 Contador Mdulo 3 6
com uma lgica na entrada do D
A
. A tabela 2 mostra os bits em cada sada C,B e A, e tambm
o bit que deve existir na entrada D
A
para que o prximo estado seja atingido, que na verdade
so os estados do FF A atrasados em um pulso de clock.
Tabela 2: Estados do Contador
Nmero C B A D
A
2 0 1 0 1
3 0 1 1 0
4 1 0 0 0
Existe mais de uma forma de implementar a lgica para a entrada D
A
, por convenincia foi
adotado uma lgica com uma porta AND, para evitar o uso de outros CI, ento D
A
ser verdade
quando Q

A
Q

C
= 1.
As sadas do contador foram conectadas ao osciloscpio para vericar se a contagem era
feita corretamente. A gura 3 mostra a imagem observada, onde possvel ver que a contagem
funcionou como esperado.
Figura 3: Forma de onda observada no osciloscpio, as anotaes em vermelho foram adicionadas para identicar
as sadas do contador, e facilitar a visualizao dos bits em cada canal.
No circuito implementado, ao setar of FFs pode-se obter estados indesejadas (que so as
contagens 0,1,5,6 e 7). Com um lgica envolvendo o reset, pode-se evitar estes estados.
Para obter o circuito de reset, primeiramente montou-se a tabela verdade do contador e,
considerando que as contagens indesejadas so as respostas do circuito reset e, que o reset
ocorre com nvel lgico baixo, obtm-se a a tabela verdade do circuito reset a Tabela 3.
3.1 Contador Mdulo 3 7
Tabela 3: Mapa K das sadas em relao
ao reset
C\BA 01 11 10 00
0 0 0 1 1
1 1 0 0 0
Com o mapa K, obtm-se a equao do circuito reset:
C

B

A+

CB (1)
Porm esta expresso necessita de trs ANDs e um OR para ser implementada, como cada
CI contm quatro portas lgicas, seria necessrio utiliza outro CI, j que so necessrio 5 portas
lgicas ao todo, e o CI com portas OR tm trs portas no utilizadas. Assim, conveniente
transformar a expresso de modo que ela use menos portas AND e mais portas OR para uma
implementao mais eciente. A expresso ca:
(

C+

A

B)(B+C) (2)
Assim, no total so usados apenas quatro portas AND e duas portas OR. O circuito que
implementa a expresso mostrado na gura 4. Quando as sadas C,B e A apresentam uma
contagem no esperada, ocorre o reset, que leva o contador para o estado 000, que lido como
010 (2).
Figura 4: Diagrama esquemtico do circuito reset.
3.2 Contador de Dcada 8
3.2 Contador de Dcada
Para esta parte do experimento foi simulado o circuito utilizando o software MULTISIM da
National Instruments, basicamente o circuito composto por um gerador de sinal ideal conec-
tado a entrada de um contador de dcada 10V, como demostrado na gura 5
Figura 5: Esquemtico do contador de dcada no Multisim.
Para podermos vericar o seu funcionamento iniciamos a simulao e vericamos que cada
LED acende de cada vez, porm para melhor visualizao utilizamos a ferramenta de simulao
por transiente, denimos um intervalo de 20 segundos e medimos as tenses na anodo do LED
gerando as formas de onda da gura 6.
Apesar de ser difcil a visualizao e aparentar um sinal continuo vericamos que cada cor
representa a tenso em cada LED e cada transio ocorre de forma instantnea e sequencial de
1 a 10, ao comeo e m de cada transio podemos notar pequenos spikes, ao se aumentar a
frequncia esta deformao aumenta porm os estados se apresentam em formas bem denidas
e sem se sobre por.
3.2 Contador de Dcada 9
Figura 6: Simulao e anlise de transiente no Multisim.
4 Concluso 10
4 Concluso
Os circuitos contadores so de simples implementao, j que usam poucos componentes
lgicos, porm preciso cuidado ao projetar os contadores, especialmente no caso onde de
deseja apenas alguns estados, j que caso ocorra um estado indesejado, seja por forar este
estado, ou mesmo um erro aleatrio, ou causado por interferncia, o contador ainda assim seja
capaz de continuar a contagem, ou voltar ao seu estado inicial.
REFERNCIAS 11
Referncias
[1] - https://sites.google.com/site/en2605edigital/edigital, acessado em Agosto de 2014
[2] - Tocci, Ronald J.; Widmer, Neal S., Sistemas Digitais - Princpios e Aplicaes, 11
a
Ed., 2011, Prentice Hall - Br