Escolar Documentos
Profissional Documentos
Cultura Documentos
Experincia 1
PORTAS LGICAS
O objetivo desta aula conhecer as chamadas portas lgicas circuitos integrados que implementam funes
lgicas elementares, e implementar funes lgicas mais complicadas a partir delas portas.
Para esta experincia, voc deve estudar o captulo 2 do livro-texto (Idoeta e Capuano, Elementos de
Eletrnica Digital). O mesmo assunto est coberto no captulo 12 do livro Practical Eletronics, P. Scherz, at
o item 12.2.4. Como esta a nossa primeira experincia e ningum de ferro, a Parte I contm um breve
resumo dos aspectos tericos cobertos nesta aula, mas procure ler o livro-texto.
Ateno: voc deve fazer com antecedncia e entregar no incio da aula um PR-RELATRIO,
constitudo por alguns exerccios desta apostila. REVISE o pr-relatrio e a apostila antes da aula. Sua
compreenso poder ser avaliada por meio de ARGIO ORAL.
Traga para a aula a apostila IMPRESSA. Os pontos importantes das atividades devem estar
destacados ou grifados. As anotaes sero avaliadas e contaro na nota final da experincia.
PARTE I
TEORIA
(1.1)
Experincia 1
C. M. Furukawa
Z = A.B
0 0
0
Z
0
1
0
B
1 0
0
1 1
1
Figura 1.2 Smbolo da porta lgica AND e sua Tabela da Verdade
Z = A+B
0
0
0
0
1
1
B
1
0
1
1
1
1
Figura 1.3 Smbolo da Porta OR e sua Tabela da Verdade
Z
1.2.1 NAND
Uma porta NAND uma porta AND seguida por um inversor. Seu smbolo lgico e tabela da verdade esto na
Figura 1.4. Note que o smbolo do inversor foi simplificado, restando apenas a bolinha.
B Z = (A.B)
0
0
1
Z
0
1
1
B
1
0
1
1
1
0
Figura 1.4 Smbolo lgico e tabela da verdade da porta NAND.
A
1.2.2 NOR
Uma porta NOR constituda por uma porta OR seguida por um inversor, conforme mostra a Figura 1.5.
B Z = (A+B)
0
0
1
Z
0
1
0
B
1
0
0
1
1
0
Figura 1.5 Smbolo e tabela da verdade da porta NOR.
A
Verdade seja dita: na prtica, a porta AND que construda a partir de uma porta NAND e um
inversor! Por motivos tecnolgicos, mais fcil construir com transistores uma porta NAND do que uma
AND. Por isso, as portas AND empregam mais transistores e so mais lentas apresentam maior atraso de
propagao. O mesmo pode ser dito a respeito das portas OR e NOR.
2o sem. 2015
Experincia 1
A
A
C. M. Furukawa
B Z = AB
0 0
0
0 1
1
B
1 0
1
1 1
0
Figura 1.6 Smbolo da Porta XOR e sua Tabela da Verdade
Z
Como qualquer funo lgica no elementar, a funo XOR pode ser construda a partir das funes
elementares. Por hora, acredite que a expresso abaixo valida (ela ser demonstrada na seo 1.5).
A B = A.B + A.B .
(1.2)
1.4.1 Alimentao
Note ainda que o CI um circuito eletrnico ativo, que precisa ser alimentado por uma fonte de tenso
externa para poder funcionar. Afinal, de que outra forma uma porta lgica poderia fornecer na sada uma tenso
no nula mesmo tendo todas entradas em 0 V? Portanto, o pino 14 (indicado por VCC) deve ser ligado a uma
fonte de tenso enquanto que o pino 7 (GND) deve ser conectado ao borne negativo da fonte.
As letras LS presentes no cdigo dos componentes indicam que estes fazem parte de uma sub-famlia
tecnolgica do padro TTL (Transistor-Transistor Logic). Em TTL, a tenso de alimentao de 5 V (ou seja, devese usar VCC igual a 5 V).
2o sem. 2015
Experincia 1
C. M. Furukawa
chave
U1b
3
4
U1a
/B
/A
74LS04 (A3)
C2 B
U2a
chave
U3a
1
3
U2b
L0
led
6
5
74LS32 (A2)
74LS08 (B3)
Figura 1.7 Diagrama lgico de um circuito XOR construdo com portas elementares
Nota: As indicaes (A2), (A3) e (B2) so uma particularidade do nosso curso: indicam a posio
do soquete (linha e coluna) no painel de montagem EPUSP-LSD que usamos, descrito mais a frente. Inclumos
tambm smbolos para representar as chaves (quadrados) que fornecem os sinais de entrada e o led (crculo) que
acionado pela sada do circuito. Adote essa prtica ao fazer os diagramas pedidos no pr-relatrio e no
relatrio. Isso vai facilitar sua vida na hora de montar e testar o circuito.
A
0
0
1
1
/A
/B
A./B
/A.B
A./B + /A.B
0
1
0
1
(U1 pino 2)
1
1
0
0
(U1 pino 4)
1
0
1
0
(U2 pino 3)
0
0
1
0
(U2 pino 6)
0
1
0
0
(U3 pino 3)
0
1
1
0
Tabelas da verdade completas como essa so muito teis para localizar defeitos em circuitos lgicos. Por
exemplo, se fazemos A = 0 e B = 0 no circuito da Figura 1.7 e a sada resulta em 1, uma ou mais portas esto
com defeito ou pode haver algum mal contato. Nestas condies, podemos verificar o valor da sada de cada
porta lgica, em busca das que no reproduzem o valor previsto na Tabela 1.1.
2o sem. 2015
Experincia 1
C. M. Furukawa
A definio formal da lgebra determina que o seu conjunto domnio inclua pelo menos dois elementos:
0 (elemento neutro da operao +) e 1 (elemento neutro da operao .). No caso particular em que o conjunto
de domnio composto por apenas 0 e 1, temos a lgebra de Chaveamento, que constitui a base terica dos
sistemas digitais.
Como toda boa lgebra, a lgebra de Boole pode ser formalmente definida por um conjunto de
postulados (ou axiomas), a partir do qual derivam-se propriedades e teoremas que constituem uma caixa de
ferramentas para manipular expresses algbricas. A seguir, listamos algumas propriedades bsicas, que voc
pode confirmar analisando as tabelas da verdade das funes elementares (seo 1.1 ). Outras propriedades
sero estudadas nas aulas tericas e nas prximas experincias.
1.a = a.1 = a
Elemento neutro
0 + a = a + 0 = a
(1.3)
a.a = a.a = 0
Complemento
a + a = a + a = 1
(1.4)
a.b = b.a
Comutatividade
a + b = b + a
(1.5)
a.a = a
Idempotncia
a + a = a
(1.6)
0.a = a.0 = 0
Absoro
1 + a = a + 1 = 1
(1.7)
(a) = a
(1.8)
Involuo
(1.9)
A segunda igualdade da propriedade 1.9 pode causar estranheza, pois mostra que a operao +
distributiva sobre a operao . na lgebra de Boole.
(1.10)
PI = PP = bn 1 bn 2 b0 .
(1.11)
2o sem. 2015
Experincia 1
C. M. Furukawa
Note que para implementar essas funes seriam necessrias portas XOR de vrias entradas, o que no
comum. Por exemplo, cada porta do CI 74LS86 possui apenas duas entradas. Isso no problema, sabendo que
a funo XOR associativa! Ou seja,
b2 b1 b0 = (b2 b1 ) b0 = b2 (b1 b0 ) .
s0 = a b c .
(1.12)
A equao do bit mais significativo da soma s1 menos bvia, mas podemos concluir que ser igual a 1
sempre que a soma resultar maior ou igual a dois (10 em binrio). Portanto, s1 deve detectar situaes em que
pelo menos 2 das entradas sejam iguais a 1. Ou seja, s1 1 quando: a e b valem 1, ou a e c valem 1, ou a e c valem
1. Matematicamente, temos
(1.13)
1
1
1
1
1 11 10
Figura 1.9 Exemplo de soma binria de 2 nmeros de 2 bits
Na primeira coluna da direita, a soma binria 1 + 1 dos bits menos significavos resulta em 10 (2, em
decimal), sendo que o 0 compe o resultado da soma da coluna e o 1 o vai-um e passa para a coluna
seguinte. Esse vai-um passa a ser o vem-um da segunda coluna e deve ser somado aos dois bits dessa coluna, de
forma que temos 1 + 1 + 1 = 11 (em binrio), gerando novo vai-um, que passa para a terceira coluna, e assim
por diante. Elementar, no?
Concluso: possvel construir um somador de n bits usando n somadores completos da Figura 1.8, nos
quais o bit mais signficativo s1 de sada passa a ser o vai-um de uma coluna da soma e deve ser ligado a um dos
bits de entrada (por exemplo, o bit c) da coluna seguinte.
Antes de ver como ficaria o circuito, convm mostrar o smbolo mais usado para representar o somador
completo. Ele se encontra na Figura 1.10, onde apenas trocamos os nomes das entradas a b c por ai bi ci e das
sadas s1 s0 por ci+1 e si, respectivamente.
Escola Politcnica da USP, Dep. de Eng. Mecatrnica e de Sistemas Mecnicos
2o sem. 2015
Experincia 1
ai
C. M. Furukawa
bi ci
ci+1 si
si = ai bi ci ,
(1.14)
(1.15)
c n 1
bi ci
a1 b1
bi ci
ai
c1
bi c i
a0 b0
ai
c0
bi ci
...
ci+1 si
ci+1 si
ci+1 si
s n s n 1
s1
s n 2
Figura 1.11 Somador ripple-carry de n bits.
ci+1 si
s0
Note que o resultado da soma tem n+1 bits, de sn a s0. E para que fique claro: apesar de terem o mesmo
nome, a equao da sada s1 da Figura 1.11 (que soma dois nmeros de n bits) NO a mesma da sada s1 vista
na Figura 1.8 (que soma trs bits).
Note tambm que o carry-in do somador dos bits menos significativos (c0) foi deixado como uma entrada
independente, de tal forma que podemos facilmente adicionar 1 ao resultado da soma fazendo c0 igual a 1. Em
outras palavras, o circuito realiza a seguinte soma em binrio:
s[n:0] = a[n1:0] + b[n1:0] + c0.
Cabe uma ressalva importante: apesar de funcionar corretamente, o somador ripple-carry no usado na
prtica devido ao problema de atraso de propagao. Como as sadas de cada somador completo levam algum
tempo para se estabilizarem aps uma variao nas entradas, o bit mais significativo da soma somente se
estabiliza aps n vezes esse atraso de propagao. A soluo envolve circuitos dedicados para calcular em
paralelo cada um dos bits de carry-in, os chamados Geradores de Vai-Um.
1.11 Equipamentos
1.11.1 Multmetro
O multmetro um instrumento de laboratrio voltado medio de tenses, correntes e resistncias. No caso
do multmetro digital Minipa ET-2060 que usaremos (mostrado na Figura 1.12), podem ser feitas tambm
medies de frequncia, capacitncia, teste de diodo, teste de transistor.
A chave rotativa permite selecionar as funes e escalas. Tenses e correntes podem ser medidas em
valor contnuo (DC) ou alternado senoidal (AC), posicionando-se a chave esquerda do aparelho.
A ponta de prova preta deve ser ligada ao terminal COM (preto) em todos os casos. Para medidas de
tenso e resistncia, a ponta de prova vermelha deve ser ligada ao terminal V/ (vermelho) os outros
terminais amarelos da direita se destinam a medidas de corrente e no sero usados neste curso.
2o sem. 2015
Experincia 1
C. M. Furukawa
Chave
DC/AC
Teste de
continuidade
Figura 1.12 Multmetro Minipa ET-2060
LEMBRE-SE: uma medida de tenso sempre se refere a DIFERENA DE POTENCIAL (ddp) entre
DOIS PONTOS. Mas quando nos referimos tenso em um ponto do circuito, subentendemos que se trata da
diferena de tenso entre o tal ponto com relao tenso de referncia do circuito (o chamado terra), ao qual
arbitrariamente atribumos o valor 0 V. Portanto, ao medir a tenso em um ponto, conecte a ponta preta do
multmetro (COMUM) a um ponto de terra.
Um recurso til do multmetro: teste de continuidade. Essa funo indicada por um smbolo de bip na
parte inferior da chave rotativa (veja a indicao na Figura 1.12). Nessa condio, o multmetro emite um bip
sempre que as pontas de provas so postas em curto-circuito. Por exemplo, use o teste de continuidade para
verificar se algum cabinho est rompido.
Ateno: o teste de continuidade funciona de forma semelhante medida de resistncia, ou seja, o
multmetro aplica uma tenso entre as pontas de prova e mede a corrente que circula entre elas. Portanto, NO
se deve testar a continuidade ou medir a resistncia em partes de um circuito ENERGIZADO. Caso contrrio,
voc pode queimar o multmetro ou o circuito, ou ambos. Cuidado tambm para no aplicar o teste de
continuidade ou a medio de resistncia em partes eletricamente muito sensveis, pois a tenso aplicada pelo
multmetro pode ser suficiente para queim-las.
Quando no estiver usando, mantenha o multmetro DESLIGADO (chave seletora na posio 0).
2o sem. 2015
Experincia 1
C. M. Furukawa
Trilha de 5 V
Soquetes
Trilha de 0 V
Trilha de 5 V
Trilha de 0 V
Jumpers
Interruptores biestveis C0 a C7, que so utilizados para gerar sinais de nvel constante (0 ou 1). Cada um
dos oito interruptores est ligado a um pino de acesso identificado com o mesmo cdigo. Os pinos de
acesso apresentam tenso de nvel correspondente posio dos interruptores: 0 V ou 5 V.
16 leds, numerados de L0 a L15 e ligados a pinos de acesso identificados com o mesmo cdigo. Um led
apaga quando se aplica 0 V ao seu pino de acesso, e acende com 5 V ou quando pino estiver em aberto.
2o sem. 2015
Experincia 1
C. M. Furukawa
PARTE II PRTICA
LEIA tudo com ateno
Em caso de dvida, PERGUNTE
Evite acidentes seja CUIDADOSO
Sempre que for mexer no circuito DESLIGUE A FONTE
As atividades sero feitas em duplas. Cada dupla dever projetar os circuitos em comum acordo e executar as
atividades em equipe. Contudo, relatrio deve ser feito individualmente e entregue at o final da aulas. O
relatrio composto pelas ANOTAES indicadas na parte prtica. Procure faz-las MO LIVRE.
Verifique se sua bancada est em ordem e limpa. Todos os itens devem estar identificados com o
mesmo nmero da bancada de 1 a 10. NO PEGUE equipamentos ou acessrios de outra bancada sem
autorizao. Comunique qualquer problema ao professor e preencha uma Comunicao de Defeito,
disponvel no laboratrio.
Quando um circuito no se comportar como esperado, NO DESMONTE TUDO. Tente encontrar o
problema metodicamente. Primeiro, certifique-se que seu projeto est correto e que foi montado corretamente.
Em seguida, use a tabela da verdade completa para depurar o circuito. Ou seja, mea como multmetro as sadas
de cada porta do circuito, comparando com os valores previstos na tabela. Ao encontrar uma sada discrepante,
confira a tenso nas entradas da porta. E se encontrar uma tenso fora das faixas de L ou H, voc ter
encontrado um ponto com problema: uma entrada em aberto ou uma sada pifada.
Caso encontre algum erro no seu pr-relatrio durante as atividades, no corrija. Ao invs disso,
documente o erro no relatrio: descreva o erro, o efeito observado e as correes necessrias.
14
15
13
14
12
13
11
12
10
11
10 9
Soquete
CI
1 2 3 4 5 6 7
1 2 3 4 5 6 7 8
2o sem. 2015
10
Experincia 1
C. M. Furukawa
Verifique se um cabinho no est rompido antes de us-lo. Segure pelos terminais e d um leve tranco.
Teste com o multmetro a continuidade de cabinhos com suspeita de estarem abertos.
Se precisar retirar o CI, tome cuidado para no entortar os pinos! Use uma tampa de caneta BIC ou as
duas pontas do multmetro para levantar as duas extremidades do CI por igual (consulte o professor).
Ligue a fonte (boto verde) e o painel (chave na lateral direita). Mea com o multmetro (em modo DC)
a tenso nos pinos EM ABERTO da quarta porta OR: ou seja, entradas nos pinos 13 e 12; sada no pino 11.
(Lembre-se: os resultados finais dos exerccios devem ser escritos caneta!)
Exerccio 1 Nesta situao, com o CI alimentado e as entradas em aberto, a sada da porta ficar em nvel
lgico L ou H? Por que?
LEMBRE-SE: para medir a tenso em um pino, conecte a ponta preta do multmetro (COMUM) a um
ponto de terra, que nesta atividade ser qualquer ponto ligado ao borne negativo da fonte.
Anotao 1b Desenhe a porta medida e numere os pino. Faa uma tabela com as tenses medidas nos pinos e
o nvel lgico correspondente: L, H ou indefinido (quando no estiver nem entre 0 e 0,8 V e nem entre 2 e 5 V). O
nvel lgico de sada (pino 11) compatvel com o esperado? Por que?
Desligue a fonte. Conecte agora o pino 13 de entrada em 0 V e mantenha a outra entrada (pino 12) em
aberto. Ligue a fonte e mea novamente a tenso nos pinos 13, 12 e 11.
Exerccio 2 E com uma entrada em 0 V e a outra em aberto? Qual dever ser o nvel lgico presente na sada
da porta? Por que?
A tenso no pino 12 (em aberto) no necessariamente ser igual medida antes, uma vez que a condio
de alta impedncia deixe esse ponto susceptvel influncias diversas como rudo e interferncias, como se fosse
uma antena. E os dois pinos fazem parte do mesmo circuito, a tenso imposta em um afeta a tenso no outro
deixado em aberto.
Anotao 1c Faa uma tabela com as tenses medidas nos pinos e o nvel lgico correspondente: L, H ou
indefinido. A tenso e o nvel lgico do pino em aberto (12) continuam os mesmos? Em termos lgicos, os nveis
das entradas e da sada esto coerentes com o esperado, mesmo com uma entrada em aberto? Por qu?
Desligue a fonte. Desconecte o pino 13 de entrada. NO REMOVA o CI do soquete.
Anotao 1d Anote a hora atual. Mostre suas anotaes e concluses para o professor.
Atividade 2 Circuito de Si
O smbolo da Figura 1.16 representa o circuito apenas da sada si do somador completo, descrito na parte I da
apostila.
ai
bi
ci
si
2o sem. 2015
11
Experincia 1
C. M. Furukawa
Anotao 2a Caso seu projeto tenha sido considerado satisfatrio pelo professor, NO necessrio refazer o
esquema indique no relatrio qual projeto foi escolhido para ser montado. CASO CONTRRIO, faa o
esquema corretamente no relatrio e neste caso faa o DL antes de comear a montar o circuito.
Monte o circuito no painel LSD. Comece conectando os pinos de VCC e GND (esquecimento
freqente), com cabinhos curtos. Teste as oito configuraes de entrada. Observe o estado do led L0 (0 ou 1,
no necessrio medir a tenso).
Anotao 2b Monte a tabela da verdade com os valores observados e compare com o previsto no pr-relatrio.
Aps terminar de testar, desligue a fonte. NO DESMONTE O CIRCUITO!
Anotao 2c Anote a hora atual. Mostre suas anotaes e concluses para o professor.
(1.16)
Exerccio 5 Usando a lgebra de Boole, mostre que as duas expresses anteriores so equivalentes.
Exerccio 6 Faa o diagrama lgico completo do circuito da expresso 1.16 usando apenas os CIs citados
nesta atividade. S IGA o exemplo da Figura 1.7: numere pinos e portas; identifique os componentes usados e
os soquetes; inclua as chaves e o led especificados atividade, etc. Para numerar os pinos e as portas do CI,
consulte os datasheets anexos. Preste ateno para desenhar as portas corretamente.
Exerccio 7 Faa a tabela da verdade completa do circuito, determinando o valor da sada de cada porta
(AND, OR) do circuito para cada combinao possvel das entradas ai, bi e ci. SIGA O EXEMPLO da Tabela
1.1. Por fim, verifique se a sada ci+1 corresponde funo esperada.
Vamos montar o circuito do gerador de vai-um. As entradas ai, bi e ci devem ser ligadas respectivamente
s chaves C7, C6 e C5. A sada deve ser ligada o led L1. O 74LS08 j deve estar no soquete A2 (o 74LS32 est
no soquete A2).
No se esqueceu de ligar os pinos de VCC e GND, no?
Anotao 3a Caso seu projeto tenha sido considerado satisfatrio pelo professor, NO necessrio refazer o
esquema indique no relatrio qual projeto foi escolhido para ser montado. CASO CONTRRIO, faa o
esquema corretamente no relatrio e neste caso faa o DL antes de comear a montar o circuito.
Anotao 3b Monte a tabela da verdade com os valores observados (0 ou 1, no necessrio medir a tenso) e
compare com o previsto no pr-relatrio.
Aps terminar de testar, desligue a fonte e NO DESMONTE O CIRCUITO!
Anotao 3c Anote a hora atual. Discuta suas anotaes e concluses para o professor.
2o sem. 2015
12
Experincia 1
C. M. Furukawa
Exerccio 8 Faa o diagrama do circuito somador. Indique as chaves, leds e jumpers (voc pode deixar para
numerar os jumpers no laboratrio). Represente o circuito de forma hierrquica, conforme explicado junto
Figura 1.11: represente os circuitos montados nas atividades anteriores por smbolos lgicos (como o smbolo
de si da Figura 1.16); escreva os nomes dos sinais genricos do lado de dentro e nome dos sinais do projeto do
lado de fora (que neste caso em particular, so os mesmos)
Anotao 4a Caso seu projeto tenha sido considerado satisfatrio pelo professor, NO NECESSRIO
refazer o esquema indique no relatrio qual projeto foi escolhido para ser montado e complete-o com o
nmero dos jumpers usados. CASO CONTRRIO, faa o esquema corretamente no relatrio e neste caso faa
o DL antes de comear a montar o circuito.
Teste cada uma das oito possveis configuraes de entrada nas chaves, e verifique se o comportamento
das sadas coerente com o esperado.
Anotao 4b Verifique se as sadas ci+1 e si do somador reproduzem os valores previstos para as oito possveis
combinaes das entradas ai, bi e ci (no necessrio reproduzir a tabela).
Anotao 4c Anote a HORA ATUAL. Mostre o circuito funcionando para o professor.
Aps terminar de testar, desligue a fonte e NO DESMONTE O CIRCUITO!
A1
A1
A0
B1
B0
C0
0
0
0
0
0
0
0
0
0
1
A0 B1 B0 C0
...
0
1
1
1
1
1
0
0
0
0
S2 S1 S0
1
0
0
0
1
...
1
1
1
1
1
Figura 1.17 Somador completo de dois bits
S2
0
0
...
1
0
0
...
1
S1
0
0
S0
0
1
1
0
1
0
1
0
Exerccio 9 Faa o diagrama lgico do somador completo de dois bits, mostrando a conexo entre os dois
circuitos, entradas e sadas. Represente o circuito de forma hierrquica: os somadores de um bit devem
representados como smbolos lgicos (caixas pretas), seguindo o modelo da Figura 1.18.
Basicamente, o seu trabalho interligar os dois somadores (cada um composto por dois circuitos),
identificar em que chaves ligar as entradas A[1:0], B[1:0] e C0 e identificar em que leds ligar as sadas S[2:0].
Painel 1
C2
C1
ai
bi
ci+1
L1
Painel 0
C0
ci
si
L0
C2
C1
ai
bi
ci+1
L1
C0
ci
si
L0
2o sem. 2015
13
Experincia 1
C. M. Furukawa
Monte e teste o circuito do somador completo de dois bits, usando sua placa e a de outra equipe.
Ao interligar as placas, no mexa nos sinais internos: mude apenas os cabinhos de entrada e sada na
prtica, isto o conceito de caixa-preta. Caso o circuito final no funcione, separe os dois circuitos e cada
equipe deve testar o seu novamente. Cada um no seu quadrado.
Use apenas uma fonte de tenso, e interconecte as trilhas de VCC e GND dos dois painis. Dica: na falta
de cabinhos bem longos para levar sinais de um painel para outro, use os jumpers ou pares de pinos de soquetes
vazios para conectar cabinhos menores.
Anotao 5b Anote os nomes dos membros da outra equipe.
Anotao 5c Faa uma tabela com o valor das sadas S2S1S0 observadas para as seguintes de combinaes das
cinco entradas do circuito (A1A0, B1B0 e C0).
i. A1A0 = 10, B1B0 = 01 e C0 = 0
ii. A1A0 = 10, B1B0 = 01 e C0 = 1
iv. A1A0 = 01, B1B0 = 11 e C0 = 1
iii. A1A0 = 01, B1B0 = 11 e C0 = 0
v. A1A0 = 11, B1B0 = 11 e C0 = 0vi. A1A0 = 11, B1B0 = 11 e C0 = 1
Anotao 5d Anote a hora atual. Mostre o circuito funcionando para o professor.
Atividade 6 Finalizao
Se voc pegou um CI pifado, NO DEVOLVA caixinha. Entregue-o ao professor.
Deixe os CIs dos soquetes NO OS RETIRE mesmo quando terminar.
Deixe a bancada em ordem. Falhas nesse procedimento sero penalizadas.
Anotao 6a Check list Verifique e anote no relatrio cada um dos itens abaixo. ESCREVA os nome dos
itens e no apenas uma seqncia de meros sim e no.
i.
ii.
iii.
iv.
v.
vi.
vii.
viii.
ix.
Equipamentos com defeito devem ser deixados na prpria bancada. Cabos, cabinhos e outros acessrios
com defeito devem ser entregues ao professor, juntamente com a Comunicao de Defeito.
2o sem. 2015
14
DM74LS04
Hex Inverting Gates
General Description
This device contains six independent gates each of which
performs the logic INVERT function.
Ordering Code:
Order Number
Package Number
Package Description
DM74LS04M
M14A
14-Lead Small Outline Integrated Circuit (SOIC), JEDEC MS-120, 0.150 Narrow
DM74LS04SJ
M14D
14-Lead Small Outline Package (SOP), EIAJ TYPE II, 5.3mm Wide
DM74LS04N
N14A
Devices also available in Tape and Reel. Specify by appending the suffix letter X to the ordering code.
Connection Diagram
Function Table
Y=A
Input
Output
DS006345
www.fairchildsemi.com
August 1986
DM74LS08
Quad 2-Input AND Gates
General Description
This device contains four independent gates each of which
performs the logic AND function.
Ordering Code:
Order Number
Package Number
Package Description
DM74LS08M
M14A
14-Lead Small Outline Integrated Circuit (SOIC), JEDEC MS-120, 0.150 Narrow
DM74LS08SJ
M14D
14-Lead Small Outline Package (SOP), EIAJ TYPE II, 5.3mm Wide
DM74LS08N
N14A
Devices also available in Tape and Reel. Specify by appending the suffix letter X to the ordering code.
Connection Diagram
Function Table
Y = AB
Inputs
Output
DS006347
www.fairchildsemi.com
August 1986
Fairchild does not assume any responsibility for use of any circuitry described, no circuit patent licenses are implied and
Fairchild reserves the right at any time without notice to change said circuitry and specifications.
LIFE SUPPORT POLICY
FAIRCHILDS PRODUCTS ARE NOT AUTHORIZED FOR USE AS CRITICAL COMPONENTS IN LIFE SUPPORT
DEVICES OR SYSTEMS WITHOUT THE EXPRESS WRITTEN APPROVAL OF THE PRESIDENT OF FAIRCHILD
SEMICONDUCTOR CORPORATION. As used herein:
2. A critical component in any component of a life support
device or system whose failure to perform can be reasonably expected to cause the failure of the life support
device or system, or to affect its safety or effectiveness.
www.fairchildsemi.com
www.fairchildsemi.com
DM74LS32
Quad 2-Input OR Gate
General Description
This device contains four independent gates each of which
performs the logic OR function.
Ordering Code:
Order Number
Package Number
Package Description
DM74LS32M
M14A
14-Lead Small Outline Integrated Circuit (SOIC), JEDEC MS-120, 0.150 Narrow
DM74LS32SJ
M14D
14-Lead Small Outline Package (SOP), EIAJ TYPE II, 5.3mm Wide
DM74LS32N
N14A
Devices also available in Tape and Reel. Specify by appending the suffix letter X to the ordering code.
Connection Diagram
Function Table
Y=A+B
Inputs
Output
Y
L
DS006361
www.fairchildsemi.com
June 1986
DM74LS86
Quad 2-Input Exclusive-OR Gate
General Description
This device contains four independent gates each of which
performs the logic exclusive-OR function.
Ordering Code:
Order Number
Package Number
Package Description
DM74LS86M
M14A
14-Lead Small Outline Integrated Circuit (SOIC), JEDEC MS-120, 0.150 Narrow
DM74LS86SJ
M14D
14-Lead Small Outline Package (SOP), EIAJ TYPE II, 5.3mm Wide
DM74LS86N
N14A
Devices also available in Tape and Reel. Specify by appending the suffix letter X to the ordering code.
Connection Diagram
Function Table
Y = A B = A B + AB
Inputs
Output
Y
L
DS006380
www.fairchildsemi.com
August 1986