TECNOLOGIA DE FABRICAO DE CIRCUITOS

INTEGRADOS

AS ETAPAS DE FABRICAO DE CIRCUITOS INTEGRADOS

Algumas dessas etapas podem ser repetidas vrias vezes, em diferentes combinaes e
condies de operao, durante o processo completo de fabricao de um circuito integrado.
A preparao da Lmina de Silcio
O material inicial para fabricao dos modernos circuitos integrados o silcio com alto gradu
de pureza. O material crescido como um cristal na forma de tarugo. Ele toma a forma de um cilindro
slido de 10 a 30 cm de dimetro por 1 m de comprimento e sua cor cinza-metlica. Esse cristal ,
ento, cortado (como um po de forma) para que sejam produzidas lminas de 10 a 30 cm de dimetro
com espessura de 400 m a 600 m (um micrmetro ou mcron um milionsimo do metro); veja a
figura 1 . A superfcie da lmina , ento, polida at ficar com o acabamento de um espelho, utilizando
tcnicas de polimento mecnico-qumico (chemical mechanical polishing CMP). Os fabricantes de
semicondutores usualmente compram lminas de silcio j prontas.

Figura 1 Tarugo e lmina de silcio.

As propriedades eltricas e mecnicas bsicas da lmina dependem da orientao cristalina
adotada durante o crescimento, da concentrao e do tipo de impurezas presentes. Essas variveis so
estritamente controladas durante o crescimento do cristal. Impurezas podem ser adicionadas
intencionalmente ao silcio puro por meio de um processo conhecido como dopagem. A dopagem
permite uma alterao controlada das propriedades eltricas do silcio, em particular a resistividade.
possvel controlar tambm o tipo dos portadores usados para produzir a conduo eltrica, criando-se,
portanto, durante o crescimento, tanto lacunas (silcio tipo p) como eltrons (silcio tipo n). Se um
grande nmero de impurezas for adicionado, ento o silcio considerado fortemente dopado.
comum o uso de smbolos + e - representar concentraes relativamente mais altas e mais baixas de
dopagem nos desenhos dos dispositivos. Portanto, uma lmina de silcio tipo n fortemente dopada
(baixa resistividade) conhecida como material tipo n+ enquanto uma regio levemente dopada
conhecida como n-. Essa habilidade de controlar a dopagem do silcio permite a formao de diodos,
transistores e resistores em circuitos integrados.
A oxidao
o processo qumico de reao do silcio com o oxignio para formar o dixido de silcio,
SiO2 . Para acelerar a reao, necessrio aquecer a lmina a temperaturas na faixa de 1000C a
1200C. O aquecimento feito em fornos especiais de altas temperaturas, ultralimpos.
Para evitar a introduo de at mesmo pequenas quantidades de contaminantes (que podem
alterar significativamente as propriedades eltricas do silcio), necessrio manter o ambiente muito
limpo para o processamento. Isso vlido para todas as etapas envolvidas na fabricao de circuitos
integrados. As especialmente filtrado circula em toda a rea de processamento e todo o pessoal deve
vestir roupas feitas de materiais especiais.
O oxignio usado na reao pode ser introduzido tanto como um gs de alta pureza (em que o
processo conhecido como oxidao seca) quanto como vapor de gua (em que o processo

conhecido como oxidao mida). Em geral, a oxidao mida tem uma taxa de crescimento maior,
mas a oxidao seca apresenta melhores caractersticas eltricas. A camada de xido crescida
termicamente tem excelentes propriedades de isolamento eltrico. Ela possui uma constante dieltrica
de cerca de 3,9 e pode ser usada para formar excelentes capacitores. Ela serve tambm como uma boa
mscara contra impurezas e, portanto, pode ser usada para permitir a introduo de dopantes no silcio
apenas nas regies que no esto cobertas por um xido. Essa propriedade de mascaramento permite a
fabricao dos circuitos integrados de maneira conveniente. O dixido de silcio pode tambm ser
usado para proteger a superfcie do silcio de contaminantes que se podem introduzir aps a pastilha
(chip) ter sido fabricada.
A camada de dixido de silcio fina e transparente e a superfcie do silcio altamente
reflexiva. Se uma luz branca incidir sobre uma lmina oxidada, ocorrero efeitos de interferncia
construtivos e destrutivos no xido, fazendo com que certas cores sejam fortemente absorvidas. Os
comprimentos de onda absorvidos dependem da espessura da camada de xido, produzindo diferentes
cores em diferentes regies da lmina processada. As cores podem ser muito vivas e podem ser
apreciadas a olho nu. Entretanto, precisa ser lembrado que a cor se deve a um efeito tico entre a
camada de xido transparente e o silcio cor cinza-metlico.
A Difuso
o processo pelo qual os tomos se movem atravs da rede cristalina. um processo
semelhante ao fenmeno de disperso de uma gota de tinta em um copo com gua, exceto que em
slidos ele ocorre muito mais lentamente. Na fabricao, a difuso se relaciona com a introduo de
tomos de impureza (dopantes) no silcio para mudar sua resistividade. A velocidade em que ocorre a
difuso de dopantes no silcio uma funo muito dependente da temperatura. A difuso de impurezas
dopantes feita usualmente em altas temperaturas (1000 a 1200 C) para obter o perfil de dopagem
desejado. A seguir, quando a lmina resfriada e atinge a temperatura ambiente, as impurezas so
essencialmente congeladas na posio. O processo de difuso executado em fornos similares aos
usados para oxidao. A profundidade com que as impurezas se difundem depende da temperatura e
do tempo do processo.
As impurezas mais comuns usadas como dopantes so o boro, o fsforo e o arsnio. O boro
um dopante tipo p e o fsforo e o arsnio so dopantes tipo n. Esses dopantes so efetivamente
mascarados por finas camadas de xido. Difundindo-se boro em um substrato tipo n, forma-se uma
juno pn (diodo). Se a concentrao da dopagem for alta, a camada de difuso pode tambm ser
usada como um condutor.
A implantao de ons
outro mtodo utilizado para introduzir impurezas no silcio. Um implantador de ons produz
ons da impureza desejada, acelera-os atravs de um campo eltrico e faz com que eles se choquem
contra a superfcie do silcio. Os ons ficam encravados no silcio. A profundidade de penetrao est
relacionada com a energia do feixe de ons, que pode ser controlada pela tenso de acelerao. A
quantidade de ons implantados pode ser controlada pela variao da corrente do feixe (fluxo de ons).
Como corrente e tenso podem ser ambas precisamente medidas e controladas, a implantao de ons
resulta em um perfil de impurezas muito mais acurado e reprodutvel que aquele obtido por difuso.
Alm disso, a implantao de ons pode ser executada temperatura ambiente. A implantao de ons
normalmente usada quando um controle preciso dos dopantes essencial para a operao do
dispositivo.
A deposio por Vapor Qumico
Chemical vapor deposition CVD, um processo pelo qual os gases ou vapores reagem
quimicamente, levando formao de um slido sobre o substrato. O mtodo CVD pode ser usado
para depositar dixido de silcio sobre o substrato de silcio. Por exemplo, se o gs silana (SiH4) e
oxignio forem misturados no ambiente acima do substrato de silcio, dixido de silcio se deposita
como um slido sobre o silcio. A camada de xido formada no to boa quanto aquela crescida
termicamente, mas boa o suficiente para agir como um isolante eltrico. A vantagem do mtodo
CVD que o xido se deposita mais rpido e a temperaturas mais baixas (abaixo de 500C).

Se o gs silana for usado sozinho, uma camada de silcio se deposita sobre a lmina. Se a
temperatura de reao for alta o suficiente (acima de 1000C), ento a camada depositada como uma
camada cristalina (supondo que o substrato seja silcio cristalino). Isso ocorre porque os tomos tem
energia suficiente para se alinharem nos sentidos prprios do cristal. Essa camada chamada de
epitaxial e o processo de deposio chamado de epitaxia, em vez de CVD. Em baixas temperaturas
ou se o substrato no for silcio monocristalino, os tomos no se alinham no mesmo sentido
cristalino. Essa camada chamada de silcio policristalino (si-poli), visto que ela consiste em
pequenos cristais de silcio alinhados em vrios sentidos. Normalmente, essas camadas so fortemente
dopadas para formar uma regio de alta condutividade que pode ser usada para interconectar
dispositivos.
A Metalizao
O objetivo da metalizao interconectar vrios componentes do circuito integrado
(transistores, resistores etc.) para formar o circuito desejado. A metalizao envolve a deposio de um
metal (em geral alumnio) sobre toda a superfcie do silcio. O traado necessrio para a interconexo
, ento, seletivamente delineado (corrodo). O alumnio depositado por seu aquecimento em vcuo
at que ele vaporize. Os vapores, ento, em contato com a superfcie de silcio, se condensam para
formar uma camada slida de alumnio.
A Fotolitografia
A geometria de superfcie (traado) de vrios componentes do circuito integrado definida por
um processo fotolitogrfico: a superfcie do silcio revestida com uma camada fotossensvel
chamada de fotorresiste ou simplesmente resiste. Quando uma placa fotogrfica (mscara) contendo o
traado mestre posicionada sobre a superfcie do silcio e exposta luz, a fotorresiste torna-se
solvel (resiste positivo) nas regies atingidas (no mascaradas) pela luz. A camada , ento, revelada
para produzir o traado desejado sobre a lmina. Traados geomtricos diminutos (menores que 1 m)
podem ser precisamente produzidos por essa tcnica. A camada resultante no sofre corroso dos
agentes qumicos usados para corroer o dixido de silcio ou o alumnio e, portanto, forma uma
mscara efetiva (resiste corroso). Isso permite que janelas sejam abertas ou corrodas na camada
de xido na preparao para os processos subseqentes de difuso. Esse processo usado para definir
as regies do transistor e para isolar um transistor do outro.
Em processos de alta resoluo, utiliza-se luz no ultravioleta profundo (deep UV light DUV)
para expor o fotorresiste. Alternativamente, um feixe de eltrons pode ser utilizado para varrer ou
escrever os traados diretamente sobre o resiste, sem o uso de uma mscara.
O Encapsulamento
Uma lmina de silcio acabada pode conter centenas de circuitos ou pastilhas finalizadas. Cada
pastilha contm entre 10 e 109 transistores e tem uma forma retangular, tipicamente entre 1 e 10 mm
em cada extremidade. Os circuitos so primeiro testados eletricamente (ainda em forma de lmina)
usando uma estao de testes automtica. Circuitos com defeito so marcados para mais tarde serem
identificados. Os circuitos so, ento, separados uns dos outros (por cortes), dando origem s pastilhas
(chips), e os circuitos em bom estado (acabados) so montados em suportes para serem encapsulados.
Fios finos de ouro so tradicionalmente usados para interconectar os suportes do encapsulamento aos
pontos de contato do circuito acabado. Finalmente, o suporte encapsulado (selado) sob vcuo ou em
uma atmosfera inerte. A figura 2 mostra um encapsulamento de CI muito popular.

Figura 2 Um encapsulamento tpico de CI do tipo 8 pinos em linha dupla (dual-in-line package DIP)

PROCESSOS VLSI
A tecnologia de fabricao de circuitos integrados foi originalmente dominada pela tecnologia
bipolar. No final dos anos 70, a tecnologia MOS (metal-xido-semicondutor) tornou-se mais
promissora para a implementao de circuitos VLSI que exigiam maior densidade de empacotamento
e menor consumo de potncia. Desde o incio dos anos 80, a tecnologia CMOS (MOS complementar)
praticamente dominou o cenrio VLSI, de tal forma que a tecnologia bipolar passou a ser utilizada
apenas para executar funes especficas, como circuitos analgicos de alta velocidade ou de RF. A
tecnologia CMOS continuou evoluindo e, no final dos anos 80, a incorporao de dispositivos
bipolares em CMOS levou ao surgimento dos processos de fabricao de alto desempenho BiCMOS
(bipolar CMOS) que oferecem o melhor das duas tecnologias. No entanto, processos BiCMOS so,
normalmente, muito complicados e onerosos, pois necessitam de mais de 15 a 20 nveis de mscaras
por implementao processos CMOS padro necessitam de 10 a 12 nveis apenas. Alm disso, a
diferena no desempenho de processos CMOS e BiCMOS cada dia menor, pois o desempenho da
tecnologia CMOS melhora com o uso de tcnicas litogrficas de maior resoluo e outras tcnicas
modernas. Por essas razes, a tecnologia CMOS continuar sendo o carro-chefe dos sistemas VLSI e
mais avanadas.
O Processo CMOS Cavidade n
Dependendo da escolha do material de partida para o substrato, os processos CMOS podem
ser identificados como cavidade n (n-well), cavidade p (p-well) ou cavidade gmea (twin-well).
Este ltimo o mais complicado, porm o mais flexvel, na otimizao tanto dos dispositivos tipo n
como dos dispositivos tipo p.
Um processo CMOS cavidade n pode ser facilmente adaptado para representar um processo
BiCMOS. A seqncia tpica de processamento est mostrada na figura 3. Um mnimo de sete nveis
de mscaras necessrio. No entanto, na prtica, muitos processos CMOS necessitam de camadas
adicionais, como anis de guarda n e p, para melhor imunidade a disparos parasitrios (latchup) ou
uma segunda chamada de silcio policristalino para capacitores ou, ento, multinveis de metal para
conexes de alta densidade.
O processo cavidade n comea com uma difuso para formar a cavidade n (figura 3a). A
cavidade n necessria sempre que se deseja fabricar MOSFETs tipo p. Uma camada espessa de
dixido de silcio corroda para expor as regies onde se deseja fazer a difuso dentro da cavidade n.
As regies no expostas ou recobertas com o dixido de silcio so protegidas do fsforo dopante.
Fsforo usualmente utilizado em difuses profundas por possuir um coeficiente de difuso elevado,
difundindo-se mais rapidamente pelo substrato que o arsnio.
A segunda etapa, ou passo, definir a regio ativa (a regio onde sero colocados os
transistores ) usando uma tcnica conhecida como oxidao local (local oxidation LOCOS). Uma
camada de nitreto de silcio ( Si3N4 ) depositada e o traado das regies a serem oxidadas alinhado
em relao s regies das cavidades n preexistentes (Figura 3b). As regies cobertas pelo nitreto no
sero oxidadas. Depois de um passo de oxidao mida de longa durao, regies de xido espesso
aparecem entre os transistores (figura 3c). Esse xido espesso necessrio para isolar os transistores.
Ele tambm permite que camadas de interconexo sejam feitas sobre ele sem formar acidentalmente
uma regio de canal condutivo na superfcie do silcio, como em um transistor MOS.
A prxima etapa a formao da porta de silcio policristalino (Figura 3d). Essa uma das
etapas mais crticas do processo CMOS. A fina camada de xido da regio ativa primeiramente
removida usando corroso lquida seguida do crescimento de um xido fino de porta de altssima
qualidade. Os processos atuais de 0,25 m e 0,5 m utilizam xidos de 200 (1 angstrom = 0,1 nm =

10-7 mm). Uma camada de silcio policristalino, usualmente dopada com arsnio (tipo n), depositada
e tem seu traado delineado. A fotolitografia mais crtica nessa etapa por precisar definir as menores
dimenses de todo o processo MOS. A menor dimenso necessria representada pela tira de silcio
policristalino mais fina que se deseja produzir. A porta de silcio policristalino uma estrutura autoalinhada e preferida em relao ao modelo antigo da porta metlica.
Uma implantao de arsnio de alta dopagem pode ser usada para formar as regies n+ de
dreno e fonte dos MOSFETs tipo n. A porta de silcio policristalino tambm atua como uma barreira
contra essa implantao, protegendo a regio de canal. Uma camada de fotorresiste pode ser usada
para bloquear as regies onde os MOSFETs tipo p sero formados (Figura 3e). O xido espesso de
campo barra a implantao e evita que regies n+ sejam formadas fora da regio ativa.

Figura 3 Uma seqncia de etapas de um processo CMOS tpico.

Uma etapa fotolitogrfica reversa (complementar) pode ser usada para proteger os MOSFETs
tipo n durante a implantao de boro p+ de dreno e fonte (figura 3f). Observe que em ambos os casos a
separao entre as difuses de fonte e dreno isto , o comprimento do canal definido pelo
tamanho da porta de silcio policristalino, da o termo auto-alinhado.
Antes das janelas de contato serem abertas, uma camada espessa de xido CVD depositada
sobre toda a lmina. Uma fotomscara usada para definir as janelas de contato (figura 3g), seguida
de uma corroso mida ou seca do xido. Uma fina camada de alumnio evaporada ou depositada
por espirramento (sputtering) sobre a lmina. Uma etapa final de mascaramento e corroso utilizada
para delinear as interconexes (figura 3h).
No foi mostrada na seqncia do processo a etapa final de passivao realizada antes do
encapsulamento e soldagem de fios (wire bonding). Um xido CVD espesso ou vidro pyrox
usualmente depositado sobre a lmina para servir como camada de proteo.
Dispositivos CMOS
Alm dos MOSFETs canal-n e canal-p, outros dispositivos podem ser fabricados pela
manipulao das diversas camadas de mascaramento. Isso inclui diodos de juno pn, capacitores
MOS e resistores.
MOSFETs
Utilizam-se mais MOSFETs canal-n que MOSFETs canal-p porque a mobilidade superficial
dos eltrons duas a trs vezes maior que a das lacunas. Portanto, para as mesmas dimenses W e L,
um transistor MOSFET canal-n capaz de comandar corrente maior (ou apresentar menor resistncia
de ligamento) e, portanto, apresentar maior transcondutncia.
MOSFETs integrados so caracterizados por suas dimenses e suas tenses de limiar.
Usualmente, os dispositivos canal-n e canal-p so projetados para possurem tenses de limiar iguais
em mdulo e fixas para um determinado processo. A transcondutncia pode ser ajustada modificandose as dimenses W e L do dispositivo; veja a figura 4. Essa possibilidade no existe para transistores
bipolares e, portanto, o projeto de circuitos integrados CMOS muito mais direto e sistemtico.

Figura 4 Diagrama da seo transversal para transistores MOSFET canal-n e canal-p fabricados
pelo processo CMOS de cavidade gmea.
Resistores
Resistores na forma integrada no so muito precisos. Eles podem ser feitos a partir de vrios
tipos de difuses, como mostrado na figura 5. Regies com diferentes difuses possuem resistividades
diferentes. A cavidade n normalmente usada para resistores de valores mdios, enquanto as regies
de difuso n+ e p+ so usadas para resistores de valores baixos. O valor dos resistores pode ser
definido ajustando-se o comprimento e a largura das regies de difuso. A tolerncia obtida para os
resistores muito ruim (20% a 50%), porm a coincidncia de valores (ou casamento) para resistores

similares razoavelmente boa (5%). Logo, projetistas devem utilizar circuitos que explorem o
casamento dos resistores e evitar circuitos que dependem de valores especficos de resistores. Observe
tambm que o coeficiente de temperatura desses resistores costuma ser elevado.

Figura 5 Sees transversais de vrios tipos de resistores disponveis a partir de um processo CMOS
de cavidade n tpico.
Todos os resistores difundidos so auto-isolados pelas junes pn reversamente polarizadas.
Um problema srio desses resistores que eles possuem uma capacitncia parasitria de juno
substancial, tornando-os pouco adequados a aplicaes de alta freqncia.
Um resistor mais til pode ser fabricado usando a camada de silcio policristalino colocada
sobre o xido espesso de campo. Uma fina camada possibilita uma relao mais consistente entre rea
superficial e a razo entre resistores. Alm disso, resistores em silcio policristalino so fisicamente
separados do substrato e, portanto, apresentam capacitncias parasitrias menores.
Capacitores
Dois tipos de estrutura de capacitor so encontrados em processos CMOS, os capacitores
MOS e os capacitores interpoli. A figura 6 mostra a seo transversal dessas estruturas. O capacitor
MOS, mostrado na estrutura central, basicamente a capacitncia de porta-fonte do MOSFET. O valor
da capacitncia dependente da rea de porta. A espessura do xido a mesma da porta do MOSFET.
Esse capacitor fortemente dependente da tenso aplicada. Para eliminar esse problema, acrescenta-se
uma implantao n+ para formar a placa inferior do capacitor, como mostrado na estrutura da direita.
Esses dois tipos de capacitores esto fisicamente em contato com o substrato, resultando em
capacitncia parasitrias de juno pn grandes.
O capacitor interpoli apresenta caractersticas praticamente ideais, mas necessita da adio de
uma segunda camada de silcio policristalino ao processo CMOS. Como esse capacitor construdo
sobre o xido espesso de campo, efeitos parasitrios so mnimos.
Um terceiro tipo de capacitor, muito menos utilizado, o capacitor de juno. Qualquer juno
pn reversamente polarizada produz uma regio de depleo que funciona como um dieltrico entre as
regies p e n. A capacitncia determinada pela geometria e nveis de dopagem, com um coeficiente
de tenso elevado. O fato de esse capacitor operar apenas em polarizao reversa, torna-o de pouca
utilidade.

Figura 6 Capacitores MOS e interpoli fabricados em um processo CMOS de cavidade n.

Para capacitores MOS e interpoli, os valores de capacitncia podem ser controlados dentro de
1%. Valores prticos de capacitncias situam-se na faixa de 0,5 pF a poucas dezenas de pF. O
casamento entre capacitores similares pode ser de at 0,1%. Essa propriedade extremamente til para
projetar circuitos CMOS analgicos de preciso.
Diodos de Juno pn
Sempre que regies difundidas tipo n e tipo p so postas em proximidade, chega-se a uma
juno pn. Uma estrutura til o diodo de cavidade n mostrado na figura 7. O fato de o diodo ser
fabricado em uma cavidade n implica uma tenso de ruptura elevada. Esses diodos so essenciais para
os circuitos de grampeamento de entrada utilizados na proteo contra descargas eletrostticas.
Monitorando-se a variao de sua tenso direta, o diodo tambm muito til como um sensor de
temperatura integrado.

Figura 7 Diodo de juno pn em um processo CMOS cavidade n.

O processo BiCMOS
Um transistor npn vertical pode ser integrado em um processo CMOS com a adio de uma
regio difundida de base p (figura 8). As caractersticas desse dispositivo dependem da largura de base
e da rea de emissor. A largura de base determinada pela diferena de profundidades das difuses n+
e de base p. A rea de emissor determinada pela rea da juno da difuso n+ no emissor. A cavidade
n serve como um coletor para o transistor npn. Tipicamente, o transistor npn tem um de 50 a 100 e
uma freqncia de corte maior que 10 GHz.
Normalmente, uma camada n+ enterrada usada para reduzir a resistncia srie do coletor,
uma vez que a cavidade n possui resistividade extremamente elevada. No entanto, isso complica ainda
mais a seqncia de processamento, introduzindo uma epitaxia tipo p e mais uma mscara. Outras
variantes de transistores bipolares incluem o emissor policristalino e o contato de base auto-alinhado
para minimizar efeitos parasitrios.

Figura 8 Diagrama da seo transversal de um processo BiCMOS.

Transistor pnp Lateral

Devido ao fato de a maioria dos processos BiCMOS no ter transistores pnp otimizados, os
projetos de circuito se tornam mais difceis. No entanto, em situaes pouco crticas, um transistor pnp
lateral parasitrio pode ser utilizado (Figura 9).
Nesse caso, a cavidade n serve como a regio n de base, com as difuses p+ servindo de
coletor e emissor. A largura da base determinada pela separao entre as duas difuses p+. J que os
perfis de dopantes no so otimizados para formar as junes de coletor-base e a largura da base
limitada pela resoluo da etapa fotolitogrfica, o desempenho desse dispositivo no muito bom e,
tipicamente, fica em torno de 10 com uma baixa freqncia de corte.

Figura 9 Um transistor pnp lateral.

Resistores de Base p e de Base Estrangulada
Com a difuso de base p adicional do processo BiCMOS, duas estruturas adicionais de
resistores se tornam disponveis. A difuso de base p pode ser usada para formar diretamente um
resistor de base p, como mostrado na figura 10. Como a regio de base usualmente possui um baixo
nvel de dopagem e uma profundidade de juno moderada, ela adequada para formar resistores de
valores mdios ( poucos k). Se for necessrio fabricar resistores de valores elevados, o resistor de
base estrangulada pode ser utilizado. Nessa estrutura, a regio de base p comprimida pela difuso
n+, restringindo o caminho de conduo. Resistores de valores entre 10 k e 1000 k podem ser
fabricados. Como no caso dos resistores difundidos, esses resistores exibem tanto tolerncias quanto
coeficientes de temperatura ruins.

Figura 10 Resistores de base p e de base estrangulada.

PROJETOS DE CIRCUITOS VLSI
O circuito projetado esquematicamente precisa ser transformado em um layout que consiste
nas representaes geomtricas de componentes de circuito e suas interconexes. Com o advento das
ferramentas para projeto auxiliado por computador ( computer aided design - CAD), muitos dos
passos de converso entre o diagrama esquemtico e o layout podem ser realizados de forma semiautomtica ou totalmente automtica. No entanto, um bom projetista de CIs deve ser capaz de realizar
layouts totalmente sob medida (full custom layouts). Um exemplo de um inversor CMOS pode ser
usado para ilustrar esse procedimento (figuras 11 e 12).

O circuito precisa ser planarizado e redesenhado para eliminar cruzamentos entre

interconexes, de forma similar confeco de placas de circuito impresso. Cada processo feito a
partir de um conjunto especfico de mscaras. Nesse caso, so utilizadas sete mscaras ou nveis de
mascaramento. Normalmente, atribui-se a cada nvel de mascaramento uma cor e um padro de
enchimento das estruturas bem especficos, de forma a torn-lo facilmente identificvel em uma tela
de computador ou em uma impresso. O layout comea pelo posicionamento dos transistores. A fim de
facilitar a ilustrao, os MOSFETs n e p esto dispostos de forma semelhante ao arranjo do diagrama
esquemtico. Na prtica, o projetista procura optar pelo layout que melhor otimize a ocupao de
rea. Os MOSFETs so definidos pelas reas ativas sobrepostas pela camada poli 1. O comprimento
e a largura do canal MOS so definidos pela largura da tira poli1 e pela largura da regio ativa,
respectivamente.

Figura 11 Diagrama esquemtico de um inversor CMOS e seu layout.

O MOSFET p fabricado dentro da cavidade n. Para circuitos mais complexos, mltiplas
cavidades n podem ser empregadas para diferentes grupos de MOSFETs p. O MOSFET n
circundado pela mscara de difuso n+, que forma a fonte e o dreno, enquanto o MOSFET p
circundado pela mscara de difuso p+. Janelas de contato so colocadas em regies onde so
necessrias conexes com a camada de metal. Finalmente, a camada metal 1 completa as
interconexes.
A seo transversal do inversor CMOS correspondente ao plano de corte AA` est mostrada
na figura 12. As portas de silcio policristalino para ambos os transistores esto conectadas de maneira
a formar o terminal de entrada X. Os drenos de ambos os transistores so ligados juntos via metal 1,
formando o terminal de sada Y. As fontes dos MOSFETs p e n so ligadas ao terra (ground GND) e
VDD, respectivamente. Note que contatos justapostos (butting contacts) consistem em difuses
n+/p+ lado a lado e so usados para fixar o potencial de corpo dos MOSFETs n e p nos valores
apropriados.
Uma vez completado o layout, o circuito deve ser conferido usando ferramentas de CAD,
como extrator de circuitos, verificador de regras de projeto (design rule checker DRC) e simulador
de circuitos. Uma vez feitas essas verificaes, o projeto, na forma de layout, pode ser enviado
facilmente para fabricao de mscaras. Um equipamento gerador de traados (pattern generator PG) pode, ento, escrever as geometrias em uma fotomscara de vidro ou quartzo utilizando
obturadores comandados eletronicamente. As camadas so transferidas uma a uma para as diferentes
fotomscaras. Aps a revelao/corroso dessas fotomscaras, surgiro nelas traados claros e escuros
semelhantes s geometrias do layout. Um conjunto de fotomscaras para o exemplo do inversor

10

CMOS est mostrado na Figura 13. Se as geometrias traadas nas fotomscaras forem abertas como
janelas ou ento permanecerem opacas como traados, as mscaras so ditas de campo escuro ou
campo claro. Observe que cada uma dessas camadas deve ser processada em seqncia, Logo, as
fotomscaras devem ser alinhadas com muita preciso para formar os transistores e as interconexes.
Naturalmente, quanto maior o nmero de camadas, mais difcil manter o alinhamento. Isso tambm
exige melhores equipamentos litogrficos e possivelmente implica rendimentos menores. Portanto,
cada mscara adicional implicar um aumento no custo final da pastilha de CI.

Figura 12 Seo transversal para o plano AA` de um inversor CMOS.

11

Figura 13 Um conjunto de fotomscaras para o inversor CMOS cavidade n. Observe que cada
camada necessita de uma mscara separada. Fotomscaras (a), (d), (e) e (f) so de campo escuro;
fotomscaras (b), (c) e (g) so de campo claro.

12