Escolar Documentos
Profissional Documentos
Cultura Documentos
EEL710 Modulo02 PDF
EEL710 Modulo02 PDF
4.1 Introduo
O circuito amplificador operacional (AO) nada mais do que um amplificador com uma
sada e duas entradas, cujo modelo mais simples consiste de uma fonte de tenso controlada com
sada proporcional diferena de tenso entre as entradas do AO. As caractersticas dos AO e a sua
utilizao nos mais variados circuitos, muitos dos quais no lineares, so o alvo desta disciplina.
A origem do termo operacional vem dos antigos computadores analgicos, onde estes
amplificadores eram utilizados como elemento chave para a realizao de operaes matemticas. O
nome amplificador operacional foi usado pela primeira vez em uma publicao de 1947, feita por
John Ragazzini, o qual descrevia as propriedades de circuitos capazes de amplificar a diferena
entre dois sinais analgicos. O artigo, que teve como base trabalhos anteriores, realizados entre
1943 e 1944, considerava as condies de realimentao linear e no-linear. Hoje em dia o AO o
circuito integrado analgico mais utilizado.
Veja mais sobre histria dos AO em Op Amp Application Handbook, Walt Jung, 2006.
v
vo
v+
VCC
Rudo eltrico VN e IN 0
Variao de fase 0
Conforme descrito no incio deste captulo o modelo do AO pode ser visto na Figura 4.3.
Duas entradas de alta impedncia comandando uma fonte de tenso controlada.
v O =Adv + v ( 4.1 )
Se o ganho diferencial, Ad, infinito, significa que v + =v . Esta relao vlida sempre
que o AO est trabalhando na regio linear. Trabalhar na regio linear significa que existe
realimentao negativa sendo utilizada no AO, ou a diferena entre as tenses de entrada to
pequena que, mesmo com um elevado ganho diferencial, no ocorre a saturao do AO. Se
considerarmos o ganho Ad infinito (condio ideal) ento para a sada ser um valor finito
necessrio que a diferena entre as entradas seja nula (condio ideal).
vi v0
Como i 1 = e i 1 = , ento
R1 R2
R2
v 0 = v ( 4.2 )
R1 i
Por outro lado, se levarmos em conta que o ganho do AO no infinito, devemos substituir
o desenho do AO pelo seu modelo ideal e isto nos leva a soluo mostrada na equao 4.3.
v0
v +v = =v (pois a entrada positiva tem potencial zero)
Ad
v0 v iR 2 + v0R1
=
Ad R1 + R 2
v0
v iR2 + v 0R1 = R1 +R 2
Ad
R2
V 0 = vi
R +R ( 4.3 )
R1 1 2
Ad
A equao 4.2 mostra o resultado final do equacionamento, para ganho infinito. Resultado
idntico pode ser obtido a partir da equao 4.3. Estas equaes mostram que a rede de
realimentao determina o ganho do circuito amplificador, mesmo quando o ganho do AO no
infinito. Convm notar, tambm, que a influncia do ganho diferencial no infinito, tanto menor
quanto menor for o ganho dado ao amplificador inversor.
Note, tambm, que apesar de a entrada inversora estar a um potencial igual zero, ela no esta
diretamente conectada a terra e no h circulao de corrente entre terra e este terminal. Por este
motivo, o terminal inversor, nesta configurao, chamado de terra virtual.
A Figura 4.5 mostra o desenho bsico de um amplificador no inversor formado por AO.
R1
v = v
R1 + R 2 0 i
R1 +R2 R
v 0= v i=1 2 vi
R1 R1
v o R 1R2 R
= =1 2 ( 4.4 )
vi R1 R1
v + =v i
R1
v = v
R1 +R2 0
v0
v v=
Ad
R1 v
vi v 0 = 0
R1 +R 2 Ad
R 1 + R2
v 0= v
R 1 + R2 i ( 4.5 )
R1
Ad
i1 + i2 + i3 = i4
v 0 =- R4
v1 v2 v3
R1 R 2 R3 ( 4.6 )
se R1=R2=R3=R, ento a equao 4.6 pode ser reescrita conforme a equao 4.7.
R4
vO= v1 v 2v 3 ( 4.7 )
R
A Figura 4.7 mostra a topologia do amplificador subtrator bsico implementado com AO.
O clculo torna-se mais cmodo se feito por superposio, utilizando-se o que j foi
calculado para o amplificador inversor e no inversor, aliado a considerao de que o AO ideal. A
equao 4.8 mostra equao da tenso de sada deste circuito.
R2
v 0= v v ( 4.8 )
R1 2 1
a) Estabelea valores para os resistores R, R 3 e R4 de forma que o circuito fornea uma corrente
Soluo:
subtrator junto com R3 ,R4 ; A1 : fornece a corrente de sada e realimentado pelo subtrator atravs
de R1 ,R 2 .
Funo de transferncia:
R4
v iR2 +R 1 Ri L
R3 , logo
v A = =0
1 R1 +R 2
R2R3
i L= v
R1R 4R i
a)
Sendo i Lmx =1 mA e R Lmx =10K ento v L Imx =10 V (tenso mxima na carga)
v Omx v L Imx
R= , onde V Omx a mxima tenso de sada do AO.
i Lmx
11 V 10 V
R= =1K
1 mA
R2R3
Como i L= v (a corrente independe de RL)
R1R 4R i
R4 R 2v i 100 K 10
ento = = =10
R3 RiRi 0 100 K1K1m
b)
Efeito de VOS1:
R1 R4
v os1 = Ri L
R1 +R2 R3
R 1 +R 2 R3
i L v os1 = v os1
R1R4R
Efeito de IB2:
i L =i R i b2
R4
R1
Ri R
R3
vA = =0
1 R1 +R 2
i R=0
i L i b2 =i b2
1) Determine os ganhos de tenso (vo/v1) e diga para que servem estas configuraes
R 3 R4 R2 R3R 2 R4
Respostas: a) v 0 = v i , b) Esta configurao empregada quando queremos
R1 . R 4
um alto ganho e no temos resistores de alto valor disponveis para Req.
2R 2 R 2
Respostas: a) Se R3=R2 ento v 0 = 1 v 2 v 1 , b) amplificador subtrator com ganho
R1 R
ajustvel por um elemento (R).
2) Calcule o ganho de tenso (vo/v1) para os circuitos a seguir e determine se os AO esto sob
realimentao negativa.
vinRF
Resposta: i L =
R1R3
Essas so as correntes CC, necessrias em cada entrada do AO, para produzir zero Volts de
sada quando no h sinal em suas entradas. A corrente IB a corrente de base dos transistores TBJ,
ou a corrente de fuga na porta dos FETs, utilizados no primeiro estgio de um AO. Para medir estas
correntes se utiliza um circuito simples conforme mostrado na Figura 5.1. Nesse circuito as
correntes de polarizao so obrigadas a fluir sobre resistores de valor muito elevado (10M ou
mais) produzindo uma tenso de sada mensurvel. Os capacitores servem apenas como um filtro
passa baixas (0,01F). As chaves S1 e S2 so abertas uma de cada vez para permitir a medida de I B1
e IB2.
O modelo para representao de IOS o mesmo utilizado para IB (Figura 5.2). Em alguns
casos, quando temos apenas um valor para IB e outra para IOS, podemos calcular cada IB como
apresentado pela equao 5.1
IB = IB (IOS/2) ( 5.1 )
Esta a diferena de tenso CC, necessria na entrada de um AO, para produzir zero Volts
de sada quando no h sinal em suas entradas. A tenso de offset causada pelo desbalano do par
diferencial e pela desigualdade dos transistores do 2 estgio. Normalmente o valor da tenso de
offset fornecido em mdulo pois a tenso de sada pode ser afetada positiva ou negativamente.
Para facilitar a medida deste parmetro utiliza-se um amplificador no inversor com entrada
aterrada e resistores de valores elevados, conforme mostrado na Figura 5.3.
A Figura 5.4 mostra dois equivalentes eltricos de um AO com V OS. A fonte pode ser
colocada na entrada no inversora. A polaridade da fonte VOS no definida pois a tenso de offset
dada em mdulo e sua polaridade pode mudar de operacional para operacional.
Os drifts de IB, IOS e VOS correspondem as variaes destes parmetros com a temperatura,
tenso de alimentao, ou tempo. Estas variaes ocorrem porque os componentes do circuito so
afetados de forma diferente por essas influncias externas. Normalmente os valores de drift
As variaes da tenso de offset com relao a temperatura, podem ser calculadas pela
equao 5.2.
dV OS
V OS =V OS 25 C T ( 5.2 )
dT
dV OS
onde a deriva trmica.
dT
As variaes das correntes de polarizao com relao a temperatura, podem ser calculadas
pela equao 5.3.
dI B
I B = I B 25o C T ( 5.3 )
dT
dI B
Onde a deriva trmica.
dT
Alm destas distines feitas ao ganho dos AO, vale a pena ressaltar que os ganhos mudam
em funo de uma srie de itens como: a carga; a tenso de alimentao; a temperatura; outros
operacionais do mesmo tipo; ...
Este ganho influenciado pelas caractersticas dos transistores do par diferencial de entrada
e sua carga. Se a fonte de corrente que alimenta o par diferencial apresentasse resistncia infinita, as
variaes de corrente em um ramo do amplificador diferencial seriam compensadas no outro ramo.
Como a fonte de corrente que alimenta o par diferencial de entrada no apresenta resistncia
infinita, mesmo aplicando sinais de mesma amplitude nas duas entradas do amplificador, as
correntes de coletor se alteram modificando a tenso de emissor. O modelo de pequenos sinais para
amplificador se torna um emissor comum com resistncia de emissor. Por esta razo, o ganho para
sinais iguais nas duas entradas do amplificador pequeno mas no nulo.
Nos manuais, uma informao importante o fator de rejeio de modo comum, que
definido como mostrado nas equaes 5.4, 5.5 e 5.7.
Ad
CMRR= (em valor absoluto) ( 5.4 )
ACM
CMRR=20log
Ad
ACM
(em dB) ( 5.5 )
Vo V
Ad = = o ( 5.6 )
V + V - V id
Vo
ACM = ( 5.7 )
V iCM
V +V -
V iCM = ( 5.8 )
2
A Figura 5.6 mostra o circuito utilizado para medir o ganho de modo comum dos AO. Nesse
circuito um mesmo sinal aplicado as duas entradas do AO sem realimentao. Com estas
informaes, utiliza-se as equaes 5.7, 5.4 e 5.5 para conhecermos a taxa de rejeio de modo
comum (CMRR). O CMRR nos AO da ordem de 100dB.
A impedncia diferencial funo das caractersticas da juno base emissor dos transistores
de entrada e da corrente de polarizao destes. Sua influncia pode ser quantizada por meio da
2V T
Rid 2hie ( 5.9 )
IB
hfe
Ricm = ( 5.10 )
hoe
Para mais informaes veja Sedra/Smith, Microeletrnica, Makron Books, 2005 ou procure
na internet por Jaeger/Blalock, Analog Integrated Circuits, em Microelectronic Circuit Design, Mac
Graw-Hill, 2003.
A Figura 5.8 mostra um amplificador inversor completo, onde a resistncia de sada (Ro) do
AO levada em conta. Note que a tenso de sada passa por um divisor de tenso formado por Ro e
RL e que Ro tambm influencia na malha de realimentao.
RL // RRf
vo= vo ' ( 5.11 )
RoRL // R+Rf
1
Ro Ro
1
RL RRf
Com exceo aos amplificadores chamados rail to rail a tenso de sada dos AO nunca
alcana a tenso de alimentao. Isso se deve a quedas de tenso sobre os transistores do 2 e 3
estgios de amplificao.
PSRR=20log
VO
V CC
(em dB) ( 5.13 ).
Valores tpicos para PSRR dependem da qualidade do AO: para o 741C a PSRR de
30mv/v enquanto que para o OP27A a PSRR de 0,2mv/v.
Os modelos apresentados individualmente para representar IB, IOS, VOS, A, Rid, RCM, RO e
outros podem ser agrupados em um s modelo como mostra a Figura 5.9.
Figura 5.9: Modelo equivalente para um AO em funo de: IB, Ios, Vos, A, Rid, Ricm, Ro.
Para o circuito da Figura 5.10, considerando VOS1 e VOS2 diferentes de zero e Ad1 e Ad2
finitos:
Soluo
a)
Figura 5.11: Adaptao do circuito da Figura 5.10 levando em conta os efeitos de Vos.
Para A1 :
V O1 =Ad1V d1
V d1=V X V OS1
V O1 =Ad1V X V OS1
Para A2
V O =Ad2V d2
V d2V O1V OS 2 =0
R1
V X= V
R1 R2 O
Assim
VO
Ad2
=V OS2 Ad1
R1
V V OS1
R1R 2 O
Isolando VO, temos:
V OS2
V OS1
Ad1
V O=
R1 1
R1 R2 Ad1Ad2
Nota-se na expresso de VO, que a influncia de VOS2 muito menor que a de VOS1, pois a
primeira aparece dividida por Ad1, que tem um valor muito elevado. Assim, conclui-se que A 2 no
precisa ser to bom quanto indicava o artigo da Analog Devices.
Para Vin=0 (as duas extremidades do resistor R1 esto conectados a potencial zero)
V O1=R2I B
Para IB = 0
R2
V O2= V in
R1
Logo
R2
V 0= V inR 2I B
R1
Parte da tenso de sada funo da corrente de polarizao. Este erro introduzido na tenso
de sada pode ser reduzido pela incluso de um resistor, R3, entre a entrada no inversora e o terra.
Para IB+ = 0 e IB = 0
R 2
V 01 = V
R1 in
V O2=R 2I B
Para IB = 0 e Vin = 0
Logo
R 2 R3
V0= V i R2I B R1 R 2 I B
R1 R1
Supondo I B + = I B =I B
R2 R3
V 0 =- V i I B R2 R1 R2
R1 R1
R3
R2 R1R 2 =0
R1
R1 R2
R3 = R2
R1
R 2 R1
R3 =
R1R 2
Observa-se pela Figura 5.13, independente do modelo utilizado, que a tenso V OS afeta a
sada como se fosse aplicada sobre um amplificador no inversor.
R2 R R 2
V O= V in 1 V OS
R1 R1
Sendo assim, possvel somar ou subtrair tenses para remover a parcela da sada
dependente de VOS. Um dos circuitos para remover este offset apresentado na Figura 5.14.
No circuito da Figura 5.14 foram adicionadas resistncias a entrada positiva do AO. Estas
resistncias alteram o circuito transformando o amplificador inversor em um subtrator. A tenso Vin
continua sendo amplificada como em um amplificador inversor, porm soma-se (ou se subtrai) a
esta, uma parcela obtida pela tenso Vx aplicada ao amplificador no inversor. Se P1 for ajustado
para fazer Vx igual a VOS a tenso de offset compensada. Valores de referncia positivos e
negativos so utilizados nos extremos de P1 para permitir a compensao de tenses de ambos os
sinais.
Para ajudar na compensao de IB, as resistncias podem ser escolhidas de tal forma que
*
R1 // R2=R3 R4 // R5P 1
A resistncia de P1, vista pelo circuito, varia com o ajuste do potencimetro e isto altera a
impedncia total da malha vista pelo AO. Para minimizar estes efeitos se utiliza R5>>R4.
Uma alternativa para corrigir o efeito da VOS na configurao no inversora, sem reduzir a
impedncia de entrada da configurao, apresentada na Figura 5.15.
*
R1R1 // R3P 1.
1)
No circuito abaixo:
b) Qual o valor de R2 para que o amplificador tenha mnimo erro devido a IOS.
2)
Para este amplificador considere: VOS =2mV; IB =100nA; IOS =20nA; Ad =10.000;
3)
Testes:
Perguntas:
5)
Para um AO com resistncia de entrada diferencial (R id) finita, com resistncia de sada (RO) maior
que zero e com ganho (Ad) finito, calcule Av, Ri e Ro para a configurao no inversora.
6)
b) Com a chave Ch3 fechada, as chaves Ch1 e Ch2 abertas e Vi = 100mV: VO = -4.89V
Pergunta:
Calcular IB, VOS e CMRR com as respectivas polaridades. Considere as outras caractersticas do
amplificador operacional se aproximando do ideal. Fazer os clculos com preciso de 1mV para
tenso e de 1nA para corrente. Suponha chaves ideais.
8)
Equacione o circuito abaixo e explique por que esta configurao possibilita um aumento na
impedncia de entrada da configurao no inversora. Considere os amplificadores operacionais
com comportamento real e constitudos na mesma pastilha (AO idnticos). Use o ganho tendendo a
infinito e as correntes de polarizaes iguais.
OBS.: A impedncia de entrada dada por Zin = Vin/Iin. Compare este circuito com o no inversor.
10)
Supondo ganho finito para o amplificador operacional, calcule a impedncia de sada da seguinte
configurao.
11)
a) S1 e S2 fechadas: VO = 0,04V
13)
Admitindo que o AO do circuito abaixo seja um 741 tpico (V os(tpico) = 2mV; IB(tpico) = 80nA;
Ios(tpico) = 20nA; Ad(tpico) = 200.000):
b) determine a expresso de VO levando em conta VOS, IOS, Ad. Compare com o AO real.
15)
a) inversor;
b) no-inversor;
c) buffer:
Vi Vo
Ad(S)
+ _
(S)
V O S = Ad S V i S V O S S
V O S Ad S
=AV S = ( 6.1 )
V i S 1 Ad S S
O ganho Ad(S) constante para CC mas a partir de uma determinada frequncia comea a
decair. O ganho (S) pode ser constante ou apresentar comportamento varivel com a frequncia.
V O S 1
= ( 6.2 )
V i S
Se, em alguma frequncia, a fase do ganho de malha for 180, ento o ganho de malha ser
negativo. Se, cumulativamente, o mdulo do ganho de malha for unitrio, o ganho do amplificador
torna-se infinito ( 1 Ad S S =0 ). Esta uma situao limite de estabilidade que corresponde a
colocar os polos do amplificador realimentado sobre o eixo j. Se o mdulo do ganho de malha
aumentar (mantendo a fase em 180), os polos do amplificador realimentado deslocam-se para a
direita do eixo j ( 1 Ad S S 0 ). Em sntese: se o ganho de malha for 1180o o circuito
torna-se um oscilador e se o ganho de malha for maior do que 1180 o o circuito torna-se
instvel.
Uma anlise preliminar indica que no existe problema de instabilidade para amplificadores
realimentado com 1 ou 2 polos, pois a fase do ganho de malha nunca ser 180. Para amplificadores
realimentados com 3 ou mais polos, o problema da instabilidade no pode ser esquecido.
O diagrama de Bode do ganho de malha, Figura 6.2, pode ser utilizado para simplificar a
anlise da estabilidade dos amplificadores realimentados. Neste diagrama de Bode, so desenhados
os grficos de mdulo e fase do ganho de malha, representado conforme equao 6.3. O grfico,
apesar de simples, utiliza escala logartmica de frequncia e ganho em dB. Ganho em dB
corresponde a 20logGanho Linear . Ganho unitrio corresponde a 0dB. Ganho em dB negativo
equivale a ganho linear com mdulo entre 0 e 1. Ganhos de 20log X correspondem a
20log 1/ X
j
Ad j j =Ad j j e ( 6.3 )
A estabilidade est garantida se, no diagrama de Bode do ganho de malha, para a frequncia
onde a fase 180, o mdulo do ganho for menor do que 1 (valor menor do que 0dB). Da mesma
forma, se para a frequncia de ganho unitrio, a fase de Ad S S for maior do que 180 (-150,
120... ), o amplificador tambm estvel.
Neste diagrama de Bode possvel identificar duas figuras de mrito importantes: a margem
de ganho e a margem de fase. A diferena entre o valor do ganho para a fase de 180 e o ganho
unitrio chamado de margem de ganho (equao 6.4). A diferena entre a fase para ganho unitrio
e 180 chamado de margem de fase (equao 6.5).
No exemplo da Figura 6.3, para que a margem de fase do amplificador realimentado seja da
+45, ajusta-se o ganho de realimentao de tal forma que AS S =1 , para a frequncia onde
a fase do AO corresponde a 135. Como, neste ponto, o ganho do AO corresponde a 60dB, o ganho
corresponde a 60 dB (no grfico isto corresponde a reta denominada 20log1/=60dB ). Se
for escolhido um ganho maior, 30dB, por exemplo, o ganho de malha ser 1180o .
p 1p 2p 3
Ad S = Ad0 ( 6.6 )
S p1 S p 2S p 3
onde Ad0 o ganho em baixas frequncias, Ad(S) o ganho de tenso em lao aberto, p 1, p2,
e p3 so os polos.
Os efeitos individuais dos polos de cada estgio do AO foram somados para montar o
grfico da Figura 6.5. Observa-se que o AO tem ganho de 29dB na frequncia onde a fase 180.
Sendo assim este AO ser estvel em todas as configuraes com ganho maior do que 29dB, caso
contrrio o circuito se torna um oscilador.
Por esta razo alguns AO de banda larga (amplificadores desenvolvidos para operar em
frequncias elevadas) s podem ser utilizados em configuraes com ganho mnimo estabelecido
pelo fabricante. Muitas vezes estes operacionais no so estveis para ganho unitrio. Como
exemplo disto temos o LF357, que estvel em configuraes com ganho maior do que 5.
Uma forma de compensar o AO, para permitir a sua estabilidade em um determinado ganho
de malha fechada consiste em introduzir um polo de baixas frequncias, de modo que a nova
resposta em frequncia do AO intercepte a curva 20log (1/) com inclinao de -20dB/dc (curva
Ad(S) compensada Figura 6.6). Este comportamento, infelizmente, introduz um polo adicional em
frequncia muito baixa o que diminui sensivelmente o ganho do AO em todas as frequncias. Isto
prejudicial ao desempenho global do AO pois seu comportamento ideal apresenta ganho elevado
para todas as frequncias.
A diminuio no valor do primeiro polo do AO tambm pode ser utilizado para estabilizar o
amplificador realimentado sem introduzir um polo adicional. Como vantagem o mtodo permite
ganhos maiores para todas as frequncias. Como desvantagens necessrio capacitores de valor
elevado dentro do AO.
No LM741 utilizada uma tcnica alternativa e muito comum para compensao. includo
um pequeno capacitor (30pF) entre a base e o coletor de algum transistor do 2 estgio. O efeito
deste capacitor multiplicado pelo ganho do 2 estgio (efeito Miller) e refletido para a sada do 1
estgio. Isto faz com que seja criado, no 1 estgio, um polo em uma frequncia muito baixa
(10Hz), um zero na frequncia de p2 e outro polo em uma frequncia bastante elevada (1MHZ).
Em suma, p2 cancelado, e p1 deslocado para direita. O resultado final de um amplificador com
comportamento de um nico polo em quase toda a faixa de frequncia.
Nesta aproximao o GBW constante, ou seja, se o ganho de malha fechada for diminudo
h um aumento proporcional na faixa de frequncias que pode ser amplificada por este ganho.
Alm do ganho do amplificador em malha aberta e do produto ganho faixa existem outras
caractersticas que determinam o desempenho dos AO com relao a frequncia.
6.2.1 Slew-rate
Figura 6.7: Resposta do AO para uma entrada em degrau. Medidas para determinao do
SR.
90 %Vmx10 %Vmx
SRD = ( 6.9 )
td
o tempo necessrio para que a resposta do AO, a uma entrada em degrau, estabilize dentro
de uma faixa de valores considerada aceitvel. Esta faixa de valores normalmente corresponde a 0,1
ou 0,01% por cento do valor final.
Para o circuito abaixo considere que os dois AO tm caractersticas dinmica do tipo polo
dominante. Deseja-se que o circuito apresente um polo em 100kHz (devido a A1) e outro em 1MHz
(devido a A2). Determine o produto ganho faixa (GBW) de cada um dos AO para que esta
especificao seja atendida.
Considere o modelo CC dado abaixo. Calcule a tenso de sada V O para Vi=0, em funo de
VOS1, Ad1, VOS2, Ad2 e dos resistores. Um dos AO tem mais influncia sobre este valor de VO? Qual?
Soluo.
Os dois AO esto funcionando com realimentao negativa portanto esto em uma regio
linear.
GBW 2 GBW 2
A 2 S =
S p2 S
GBW 2
1
f
=
f
R4 v o Ganho Ideal
v 0 = v i = R3
R3 +R 4 , ou v i 1 onde =
R 3 1 R3+R4
Ad Ad
AdR4
vo R3
=
v i 1Ad
AdR4
vo R R 4
= 3
v i 1 Ad
Assim
1 R3 R4
=
R3
R3 R4 10 k 100 k
GBW 2 = f 2= 1 MHz=11 MHz
R3 10 k
GBW 1 GBW 1
A1 s =
S p1 S
GBW 1
1
f
=
f
1 R 1R 2 1 1 k 100 k 1
= = =10 ,1
R1 AV2 1k 10
1
GBW 1= f 1=10 ,1100 kHz=1, 01 MHz
b) Para A2:
SR2
dV O
dt mx
=
d
dt
10sen 2 f t t=0
SR2 6,283V/s
Para A1:
Devido ao ganho de A2, a sada de A1 necessita ter apenas 1/10 da amplitude de V O, SR1
0,6283V/s
c)
v O1= Ad 1 V OS1
R1
v
R1 R2 O
Instrumentao e Tcnicas de Medida UFRJ, 2013/1 50
v O v O1R4 vOR3
V OS2 =
Ad 2 R3R 4
R3 R 4 V OS2
V OS1
R4 Ad 1
vO =
R3 1 R R 4 1 R1
3
R 4 Ad 1 R4 Ad 1Ad 2 R1 R2
R1 R2
v O V OS1
R1
1
p CL= ( 6.10 )
ROC L
Circuitos de compensao podem ser criados para evitar instabilidade. Como margens de
fase menores do que 45o costumam gerar picos na resposta em frequncia, sobrepassos ou
oscilaes na resposta ao degrau costuma-se usar uma estratgia conservadora de compensao
considerando que a influncia do polo pCL pode ser percebida uma dcada antes. Existem diversas
possibilidades de compensar este circuito e algumas so discutidas nos artigos Op Amps Driving
Capacitive Loads e Practical Techniques to Avoid Instability Due to Capacitive Loading da Analog
Device. No circuito mostrado na Figura 6.9 foi implementada uma compensao interna ao lao de
realimentao. Esta uma das mais conhecidas tcnicas e mais eficientes quando a capacitncia da
carga conhecida. O resistor R3 desacopla a carga capacitiva e cria um polo e um zero que so
anulado por um zero e um polo na malha de realimentao com C1.
RoR 1 R o + R3
R3= e C 1= C .
R2 R2