Você está na página 1de 74

Cap.

2 - Estudo Qualitativo das Aplicaes Propostas

CAPTULO 2

Estudo Qualitativo e Quantitativo das Aplicaes Propostas

2.1 - INTRODUO

A seguir so apresentadas algumas topologias de reguladores de tenso CA. Algumas

caractersticas e vantagens so citadas. A figura 2.1(a) mostra um regulador de tenso CA/CA

com reator saturado [1, 2]. Esta configurao pode apresentar erro esttico de 0,1% e tempo de

estabilizao igual a 10 ciclos para a freqncia de 60 Hz. um regulador robusto, porm,

volumoso. A figura 2.1(b) apresenta um regulador eletromecnico [1, 2]. Ele possui erro esttico

nulo e resposta dinmica lenta. um regulador de custo elevado. A figura 2.1(c) mostra um

regulador com transformadores de ajuste [1, 2]. Possui erro esttico pequeno e resposta dinmica

rpida, porm, como trabalha em baixa freqncia, degrada a qualidade da tenso de sada no

momento em que um enrolamento adicionado ou subtrado.

A figura 2.1(d) mostra um regulador com controle de fase [1, 2]. Ele possui alto nvel de

distoro harmnica e s opera com tenso de entrada maior que a tenso de sada. A figura

2.1(e) apresenta um regulador com SCR [1, 2]. Variando-se a razo cclica do SCR possvel

43
Cap. 2 - Estudo Qualitativo das Aplicaes Propostas

obter uma tenso de sada regulada, mas, assim como o regulador com controle de fase, tem um

alto nvel de distoro harmnica e precisa de um estgio volumoso de filtragem.

a)- b)-

c)- d)-

e)- f)-

44
Cap. 2 - Estudo Qualitativo das Aplicaes Propostas

g)- h)-
Figura 2.1 - Estabilizadores de Tenso

A figura 2.1(f) mostra um regulador de tenso com transistores [1, 2] onde T1 e T2

operam complementarmente. Ele possui uma resposta dinmica rpida e a amplitude do contedo

harmnico relativamente pequena. Opera quando a tenso de entrada maior que a tenso de

sada. A figura 2.1(g) apresenta um regulador com MOSFETs [1, 2, 4, 6 e 7]. Possui a mesma

topologia e caractersticas que figuram em 2.1(f), mas sua freqncia de chaveamento maior,

reduzindo a influncia do contedo harmnico, e seu circuito de controle mais simples. Em [4,

6 e 7], so mostradas variaes sobre esta topologia. Em [6, 7 e 8], apresentada a topologia em

Meia Ponte e em [8, 9 e 10], a topologia em Ponte Completa. A figura 2.1(h) mostra um regulador

com transistores e transformadores [1, 2 e 5]. Em [1] os transistores so BJT e em [2 e 5], so

MOSFETs.

Os reguladores de tenso CA/CA srie, disponveis no mercado, usam em sua maioria,

regulao descontnua, isto , eles possuem muitos enrolamentos no secundrio cujas tenses so

apropriadamente adicionadas ou subtradas tenso de linha, como na figura 2.1(c), obtendo assim a

estabilizao da tenso de sada. Esta operao feita em baixa freqncia resultando no surgimento

de degraus e picos na tenso de sada.

45
Cap. 2 - Estudo Qualitativo das Aplicaes Propostas

Tambm encontrado comercialmente o regulador CA/CA Boost/Inversor que possui um

estgio retificador (CA/CC), um conversor Boost para corrigir o fator de potncia e um Inversor

(CC/CA) para regular e modular a tenso senoidal na sada. Entretanto, em [26] so citadas vrias

desvantagens deste tipo de converso, sendo que hoje, mesmo para reguladores CA/CC, j se

encontra a converso CA/CA direta no lado primrio do transformador de alta freqncia, sendo a

retificao feita no secundrio.

O propsito deste trabalho comparar dois reguladores de tenso CA/CA srie, um

utilizando um transformador como elemento srie, o outro um capacitor, com o regulador

Boost/Inversor CA/CA (CA/CC CC/CA) que regula a tenso CA na sada, porm processa toda a

energia entregue carga.

Neste captulo apresentada a anlise qualitativa para os reguladores de tenso srie,

acima mencionados e para o regulador Boost/Inversor. So apresentados os circuitos equivalentes

para cada etapa e tambm um estudo terico do princpio de funcionamento de cada topologia.

Para fazer a anlise qualitativa sero feitas as seguintes consideraes:

1)- durante um perodo de chaveamento, as tenses de entrada e de sada so constantes j

que a freqncia de chaveamento (fs) consideravelmente maior que a freqncia de linha (f);

2)- todos os dispositivos semicondutores so ideais;

3)- no caso do regulador srie com transformador os interruptores do conversor em Ponte

Completa so bidirecionais;

4)- o tempo morto entre os interruptores desprezado;

5)- a carga puramente resistiva.

46
Cap. 2 - Estudo Qualitativo das Aplicaes Propostas

2.2 O REGULADOR SRIE COM TRANSFORMADOR

O estabilizador de tenso CA/CA com transformador srie proposto foi desenvolvido

utilizando-se o conversor em Ponte Completa CA/CA com comutao suave. Este conversor pode

ser entendido como se fosse na realidade dois conversores Buck CA/CA, [4, 11 e 12], operando

complementarmente, um com razo cclica D e o outro com (1-D), lembrando que dever existir

um tempo morto entre os interruptores S1, S4 e S2, S3 para evitar um possvel curto-circuito

entre os braos.

Os interruptores utilizados so bidirecionais, ou seja, cada interruptor formado por dois

MOSFETs [14] em anti-srie, como mostra a figura 2.2, para garantir o controle bidirecional em

tenso e corrente dos mesmos. O diodo com smbolo Di o diodo intrnseco do Mosfet em

questo. Rs, Cs e ds formam o snubber passivo.

Figura 2.2 - Modelo dos interruptores bidirecionais controlados.

Para facilitar o entendimento do conversor em Ponte Completa CA/CA, empregado no

regulador srie com transformador, feita uma anlise do regulador Buck CA/CA.

47
Cap. 2 - Estudo Qualitativo das Aplicaes Propostas

2.2.1 - O REGULADOR BUCK CA/CA

O regulador Buck CA/CA [4, 11 e 12] formado pelo interruptor principal S1, um

interruptor de roda livre S2, ambos bidirecionais, um indutor e um capacitor de filtro, Lf e Cf, e a

carga resistiva representada por RL. A estratgia de chaveamento, escolhida para este conversor,

consiste em aplicar os pulsos aos dois transistores da figura 2.2 simultneamente. Com isto

obtem-se um circuito de controle bem mais simples que o da estratgia proposta por [12], que

resulta em uma lgica de controle bem mais complexa, porm, no necessita do circuito

snubber.

A figura 2.3 mostra o conversor Buck CA/CA que ser estudado.

Figura 2.3 - Conversor Buck CA/CA.

Os interruptores S1 e S2 operam complementarmente. Quando S1 conduz, S2 est

bloqueado e vice-versa. S1 possui razo cclica D e S2 (1-D), lembrando que dever existir um

48
Cap. 2 - Estudo Qualitativo das Aplicaes Propostas

tempo morto entre os dois interruptores para evitar um possvel curto-circuito na fonte de

alimentao. Este tempo morto faz com que a corrente no indutor de filtro fique sem caminho

por um pequeno momento, provocando picos de tenso nos interruptores. Estes picos de tenso

sero reduzidos com a utilizao de circuitos snubbers, conforme mostra a figura 2.3. Este

circuito, no momento da abertura do interruptor, constitui um caminho para a corrente do indutor

atravs do capacitor e diodo presentes no snubber. O capacitor armazena a energia que seria

dissipada no interruptor, evitando os picos de tenso. Quando o interruptor entrar em conduo

novamente esta energia ser dissipada no resistor.

2.2.2 - ETAPAS DE FUNCIONAMENTO

O conversor Buck CA/CA PWM possui duas etapas de funcionamento, uma de

armazenamento de energia no indutor Lf, e uma de transferncia de energia do indutor para a

carga e o capacitor Cf. Na figura 2.4 so mostradas as formas de onda das correntes no indutor de

filtro e nos interruptores S1 e S2.

49
Cap. 2 - Estudo Qualitativo das Aplicaes Propostas

Figura 2.4 -Corrente no indutor de filtro e nos interruptores.

Primeira etapa (t0, t1)(Figura 2.5): Esta etapa inicia quando o interruptor S1

colocado em conduo. O circuito equivalente mostrado na figura 2.5, e formado por Vi, S1,

Lf, Cf e RL. Nesta etapa ocorre a transferncia de energia da fonte de alimentao para a carga.

Figura 2.5 - Armazenamento de energia no indutor de filtro.

50
Cap. 2 - Estudo Qualitativo das Aplicaes Propostas

A corrente no indutor de filtro cresce linearmente a partir do valor I m, corrente mnima no

indutor de filtro, figura 2.4(a), segundo a equao .

DT V Lf
I Lf I m dt
0 Lf

Onde D a razo cclica do interruptor S1 e Im o valor mnimo da corrente no indutor de

filtro.

Pode-se observar, na figura 2.4, que os valores ILf, IS1, IS2, IM e Im so variveis, possuindo

um perfil senoidal. Supondo f s f , estes valores podero ser tratados como constantes durante o
equacionamento, e ao obter o resultado final, deve-se acrescentar o termo sen(t ) , j que a

fonte de alimentao senoidal.

Com isto, o equacionamento feito para o conversor Buck PWM CC/CC tambm vlido

para o conversor CA/CA, e o Ganho Esttico tambm o mesmo para os dois circuitos.

Nesta etapa, as tenses e correntes nos interruptores sero:

V S1 0

I S1 I Lf

VS 2 Vi

IS2 0

Segunda Etapa: (t2, t3) (figura 2.6): Esta etapa inicia com o bloqueio de S1 e a

entrada em conduo de S2 para assumir a corrente imposta pelo indutor de filtro. Durante esta

etapa feita a transferncia da energia acumulada no indutor Lf para a carga.

51
Cap. 2 - Estudo Qualitativo das Aplicaes Propostas

Figura 2.6 - Etapa de transferncia de energia de Lf para a carga.

Durante esta etapa a corrente do indutor Lf decresce linearmente segundo a equao .

T V Lf
I Lf I M dt
DT L
f

Onde IM o valor mximo da corrente no indutor de filtro.

O sinal negativo na equao se deve ao fato de que o indutor inverte sua polaridade para

assumir a funo de fonte de corrente, logo VLf e ILf, tenso e corrente no indutor, possuem o

mesmo sentido. Esta etapa termina quando S2 bloqueado e S1 colocado em conduo.

Aps sucessivos perodos de chaveamento, como o interruptor S1 permanece em

conduo um tempo maior que o interruptor S2, tem-se o perfil de forma de onda para a corrente

no indutor de filtro, que mostrado na figura 2.7.

52
Cap. 2 - Estudo Qualitativo das Aplicaes Propostas

Figura 2.7 - Corrente no indutor de filtro.

As tenses e correntes nos interruptores S1 e S2 so dadas pelas equaes abaixo:

VS 1 Vi

VS 2 0

I S 2 I Lf

I S1 0

Utilizando as figuras 2.5 e 2.6, os valores mximos de tenso, a que ficaro submetidos os

interruptores S1 e S2, so fornecidos pelas equaes e .

VS1mx= 2.Vi

VS2mx= 2.Vi

Em um perodo de chaveamento a corrente mdia no interruptor S1 igual rea da figura

2.4(b).

53
Cap. 2 - Estudo Qualitativo das Aplicaes Propostas

(I M I m )D
I S1mdio
2

A corrente mdia no interruptor S2 igual rea da figura 2.4(c).

( I M I m )(1 D)
I S 2 mdio
2

Os valores das correntes IM e Im podem ser obtidos das equaes (1.18) e (1.19),

ressaltando que deve ser acrescentado o termo sen(t ) pois as tenses de entrada e sada so

senoidais.

2.Vo .sen( t ).(1 D)


iM (t ) 2.I o .sen( t )
2 fs Lf

2.Vo .sen( t ).(1 D)


im (t ) 2.I o .sen( t )
2 fs Lf

Os valores eficazes das correntes nos interruptores S1 e S2 podem ser obtidos das

equaes e , reescritas no domnio do tempo:

(iM (t ) im (t )) D
iS 1 (t )
2

(iM (t ) im (t ))(1 D)
iS 2 (t )
2

54
Cap. 2 - Estudo Qualitativo das Aplicaes Propostas

Substituindo as equaes e nas equaes e obtem-se:

iS 1 (t ) D 2.I o .sen( t )

iS 2 (t ) (1 D). 2.I o .sen( t )

Onde os valores eficazes das correntes IS1 e IS2 so dados pelas equaes abaixo:

I S1eficaz D.I o

I S 2 eficaz (1 D).I o

O valor da indutncia Lf pode ser obtido atravs da equao (1.20) [22], utilizada na

obteno do valor da indutncia para o conversor Buck CC. Vimx o valor de pico da tenso do

sistema alimentador e Iomin o valor eficaz da mnima corrente de sada.

Dmin (1 Dmin )Vimx


Lf
2 f s I o min

A equao fornece o valor da indutncia necessria para uma dada corrente mnima de

sada, Iomin. A escolha de Iomin muito menor do que a corrente nominal de sada , Io, acarretar o uso

de um indutor com volume de ncleo de ferrite muito grande, alm de aumentar,

consideravelmente, o tempo de resposta variaes de corrente. No entanto, a corrente de

magnetizao no indutor diminuir, reduzindo as perdas no indutor.

55
Cap. 2 - Estudo Qualitativo das Aplicaes Propostas

O valor da capacitncia do capacitor de filtro, C f, deve ser escolhido de tal forma que sua

freqncia de ressonncia com o indutor Lf seja muito maior que a freqncia da rede e muito

menor que a freqncia de chaveamento.

Deve-se ento escolher uma freqncia de ressonncia que seja no mnimo 10 vezes maior

que a freqncia de linha e no mnimo 10 vezes menor que a freqncia de chaveamento.

Escolhida a freqncia de ressonncia entre Cf e Lf, a freqncia angular de ressonncia dada

pela equao .

o 2 f o

Na freqncia de ressonncia, os elementos do estgio de filtro possuem reatncias de

mesmo valor, portanto a reatncia indutiva possui o mesmo valor da reatncia capacitiva.

1
o L f
oC f

O valor da capacitncia de Cf poder ser determinado substituindo a equao em .

1
Cf
(2 f o ) 2 .L f

O ganho do conversor Buck CA/CA o mesmo obtido para o conversor Buck CC/CC e

apresentado na equao

Vo
D
Vi

56
Cap. 2 - Estudo Qualitativo das Aplicaes Propostas

2.2.3 - O CONVERSOR EM PONTE COMPLETA CA/CA

O conversor em Ponte Completa CA/CA, mostrado na figura 2.8, um conversor

derivado do conversor Buck CA/CA, portanto todas as equaes e caractersticas apresentadas

para o conversor Buck so vlidas para o conversor em Ponte Completa, exceto a equao do

ganho esttico.

Este circuito possui quatro interruptores bidirecionais controlados e um estgio de

filtragem. Todos os interruptores atuam em conjunto com um circuito snubber, que responsvel

por evitar picos de tenso, bem como, fornecer um caminho alternativo para a corrente de

magnetizao do indutor de filtro durante o tempo morto. A tenso mxima a que um interruptor

fica submetido 2.Vi .

Figura 2.8 - Conversor em Ponte Completa CA/CA.

ETAPAS DE FUNCIONAMENTO

57
Cap. 2 - Estudo Qualitativo das Aplicaes Propostas

O conversor em Ponte Completa CA/CA possui duas etapas de operao, as quais esto

representadas na figura 2.9. A tenso na entrada do estgio de filtro alterna entre Vi e - Vi.

Primeira etapa (t0, t1)(Figura 2.9a): Esta etapa inicia quando os interruptores S1

e S4 so colocados em conduo. Neste estgio ocorre a transferncia de energia da fonte de

alimentao para a carga e a corrente no indutor Lf cresce linearmente.

VS1 VS 4 0

IS1 IS 4 ILf

Os interruptores S2 e S3 encontram-se bloqueados, portanto submetidos tenso de

alimentao.

VS 2 VS 3 Vi .

IS 2 IS 3 0

Segunda etapa (t1, t2)(Figura 2.9b): Esta etapa inicia com o bloqueio de S1 e S4

e a entrada em conduo de S2 e S3. Nesta etapa acontece a devoluo de energia para a fonte de

alimentao, portanto ILf decresce linearmente.

IS 2 IS 3 ILf

VS 2 VS 3 0

IS1 IS 4 0

VS1 VS 4 Vi

58
Cap. 2 - Estudo Qualitativo das Aplicaes Propostas

a)- Primeiro estgio - Transferncia de energia atravs de S1 e S4.

b)- Segundo estgio - Etapa de devoluo da energia armazenada em Lf.


Figura 2.9 - Estgios de funcionamento.

Durante a transio dos interruptores, introduzido um tempo morto, isto , um momento

em que nenhum interruptor est conduzindo. A corrente do indutor Lf ento circular pelo

circuito snubber de cada interruptor, devolvendo sua energia para a fonte de alimentao.

As equaes para dimensionamento dos interruptores so iguais s do conversor Buck

CA/CA. Os valores mximos de tenses, a que os interruptores ficam submetidos, so dados

pelas equaes , e :

VS1pico VS 2 pico VS 3 pico VS 4 pico 2.Vi

59
Cap. 2 - Estudo Qualitativo das Aplicaes Propostas

I S1eficaz I S 4eficaz D.I o

I S 2 eficaz I S 3eficaz (1 D).I o

2.2.4 ANLISE DO REGULADOR SRIE COM TRANSFORMADOR

O circuito deste regulador utiliza o conversor em Ponte Completa CA/CA

analisado anteriormente. Esta topologia formada por quatro interruptores bidirecionais ativos. O

filtro de sada formado por Cf, no h a necessidade de um indutor de filtro pois a prpria

indutncia de disperso e as indutncias parasitas do transformador srie desempenham esta funo.

A carga puramente resistiva, representada por RL, vi(t) a tenso de entrada senoidal.

A clula de comutao no dissipativa formada por duas fontes CA retificadas, com

valores iguais a 0,7*Vi, dois indutores ressonantes, dois diodos, dois interruptores auxiliares e o

capacitor ressonante. Uma vantagem desta clula no depender da corrente de sada e portanto

opera em toda a faixa de carga. A Figura 2.10(a) mostra o circuito proposto e a figura 2.10(b) mostra

o circuito das fontes auxiliares. O terminal a ligado em um indutor ressonante e o terminal b deve

ser ligado no capacitor ressonante, como mostra a figura 2.10(a).

60
Cap. 2 - Estudo Qualitativo das Aplicaes Propostas

(b)

(a)
Figura 2.10 - Regulador CA/CA PWM , com transformador srie e comutao suave.

Em um ciclo de chaveamento os interruptores Sa1 e Sa2 comutam sem perdas, na forma

ZCS, devido presena dos indutores Lr1 e Lr2 respectivamente. S1, S2, S3 e S4 comutam sem

perdas na forma ZVS. A operao do circuito ser explicada a seguir. A anlise ser feita

considerando apenas o semiciclo positivo da corrente ILp (corrente no primrio do transformador

srie). Para o semiciclo negativo, as etapas descritas para S1 e S4 ocorrero para S2 e S3, e vice-

versa.

Estgio 1 - (to, t1) (Figura 2.11): Este estgio inicia quando o interruptor Sa1 colocado em

conduo na forma ZCS, devido presena do indutor Lr1. A corrente de ressonncia cresce

linearmente at atingir o valor da corrente que circula no enrolamento primrio do transformador

(ILp), figura 2.11(b).

61
Cap. 2 - Estudo Qualitativo das Aplicaes Propostas

(b)

(a)
Figura 2.11. Crescimento linear da corrente ressonante.

Condies Iniciais do Estgio Condies Finais.


Ilr1 = 0 Ilr1 = ILp

VCr = -Vi VCr = -Vi

VS1 e VS4 = Vi VS1 e VS4 = Vi

VS2 e VS3 = 0 VS2 e VS3 = 0

Estgio 2 - (t1, t2) (Figura 2.12): Tem incio no instante t=t1, onde comea a

ocorrer a ressonncia entre o indutor Lr1 e o capacitor Cr. A tenso do capacitor Cr, que estava

carregado negativamente com a tenso -Vi, tem um crescimento cossenoidal, passa por zero,

inverte sua polaridade e continua a crescer at atingir o valor da tenso de alimentao (Vi),

figura 2.12(b). Neste momento, as tenses sobre os interruptores S1 e S4 so nulas pois

VS1 VS 4 Vi VCr . Portanto estes interruptores podero ser colocados em conduo no modo

ZVS, grampeando a tenso sobre o capacitor Cr. A corrente no indutor Lr1 cresce senoidalmente,

atingindo um valor mximo, e logo em seguida decresce senoidalmente at que os interruptores

S1 e S4 entrem em conduo.

62
Cap. 2 - Estudo Qualitativo das Aplicaes Propostas

(b)

(a)
Figura 2.12. Estgio ressonante para os interruptores S1 e S4.

Condies Iniciais do Estgio Condies Finais.


Ilr1 = ILp Ilr1 = Ilp + Ir

VCr = -Vi VCr = Vi

VS1 e VS4 = Vi VS1 e VS4 = 0

VS2 e VS3 = 0 IS1=IS4=-Ir

VS2 e VS3 = Vi

Onde Ir um valor intermedirio entre ILp e o valor mximo da corrente de ressonncia.

Estgio 3 - (t2, t3) (Figura 2.13): No instante t=t2 os interruptores S1 e S4 so colocados

em conduo no modo ZVS, no permitindo que a tenso sobre o capacitor ressonante ultrapasse o

valor da tenso de alimentao. A corrente no indutor ressonante mantm a corrente no primrio do

transformador (ILp) e decresce linearmente atravs de Sa1, S1 e S4, devolvendo a energia

armazenada em Lr1 para a fonte de entrada, figura 2.13(b). Com isto ILr ILp Id , onde Id a

corrente de devoluo de energia para a fonte de entrada. Esta etapa termina quando ILr = ILp.

63
Cap. 2 - Estudo Qualitativo das Aplicaes Propostas

(b)

(a)
Figura 2.13. Retorno de energia para a fonte de entrada.

Condies Iniciais do Estgio Condies Finais.


ILr1 = ILp + Ir ILr1 = ILp

VCr = Vi VCr = Vi

VS1 e VS4 = 0 VS1 e VS4 = 0

IS1=IS4=-Ir IS1=IS4=0

VS2 e VS3 = Vi VS2 e VS3 = Vi

Estgio 4 (t3, t4) (Figura 2.14): Aps a devoluo de energia para a fonte de alimentao,

a corrente de ressonncia do indutor Lr1 continua decrescendo linearmente, do valor da corrente ILp

at zero, figura 2.14(b). Enquanto isto, as correntes nos interruptores S1 e S4 crescem linearmente,

do valor zero at atingirem o valor da corrente ILp, tal que ILp ILr1 IS1 . Aps a corrente ILr1

anular, o interruptor Sa1 poder ser desabilitado com corrente nula (ZCS), finalizando este estgio.

64
Cap. 2 - Estudo Qualitativo das Aplicaes Propostas

(b)

(a)
Figura 2.14. Etapa de decrescimento linear da corrente ressonante em Lr1.

Condies Iniciais do Estgio Condies Finais.


ILr1 = ILp ILr1 = 0

VCr = Vi VCr = Vi

VS1 e VS4 = 0 VS1 e VS4 = 0

IS1=IS4=0 IS1=IS4=ILp

VS2 e VS3 = Vi VS2 e VS3 = Vi

Estgio 5 (t4, t5) (Figura 2.15): Aps Sa1 ser desabilitado, S1 e S4 continuam em

conduo. A corrente no enrolamento primrio Lp cresce linearmente, transferindo energia para a

carga. Esta a etapa PWM para os interruptores S1 e S4, figura 2.15(b). O trmino desta etapa est

vinculado ao valor eficaz da tenso a ser obtida no secundrio do transformador, portanto, seu tempo

de operao pode ser controlado conforme desejado.

65
Cap. 2 - Estudo Qualitativo das Aplicaes Propostas

(b)

(a)
Figura 2.15 - Etapa PWM para S1 e S4

Condies Iniciais do Estgio Condies Finais.


ILr1 = 0 ILr1 = 0

VCr = Vi VCr = Vi

VS1 e VS4 = 0 VS1 e VS4 = 0

IS1=IS4=ILp IS1=IS4=0

VS2 e VS3 = Vi VS2 e VS3 = Vi

Estgio 6 - (t5, t6) (Figura 2.15): Este estgio inicia com o bloqueio dos interruptores S1

e S4 e com a entrada em conduo do interruptor Sa2 na forma ZCS, devido a presena do indutor

Lr2. As correntes ILp e ILr2 possuem sentidos opostos, portanto ambas circularo pelo capacitor

ressonante. ILp reduzir a tenso de Cr de forma linear, enquanto que ILr2 ressonar com Cr.

Devido ao fato de ILr2 possuir um valor bem maior que ILp, a tenso do capacitor

ressonante Cr ir decrescer cossenoidalmente, se anular e crescer no sentido negativo at atingir o

valor -Vi. Este fato explica o motivo de as correntes de ressonncia ILr1 e ILr2 serem diferentes

dentro de um mesmo ciclo de chaveamento. Para ILr1, ILp contribui aumentando a tenso do

capacitor Cr, enquanto que para ILr2, ILp contribui diminuindo VCr.

66
Cap. 2 - Estudo Qualitativo das Aplicaes Propostas

No momento em que Vcr atinge o valor -Vi, as tenses sobre os interruptores S2 e S3 se

nulam, VS 2 VS 3 Vi VCr , e estes podero ser colocados em conduo no modo ZVS.

Figura 2.15 - Estgio ressonante para os interruptores S2 e S3.

Condies Iniciais do Estgio Condies Finais.


Ilr2 = 0 Ilr2 = Ir2

VCr = Vi VCr = -Vi

VS1 e VS4 = 0 VS1 e VS4 = Vi

VS2 e VS3 = Vi VS2 e VS3 = 0

Onde Ir2 um valor menor que o pico da corrente de ressonncia em Lr2.

Estgio 7 - (t6, t7) (Figura 2.16): Este estgio inicia com os interruptores S2 e S3 entrando

em conduo no modo ZVS. A tenso sobre o capacitor ressonante fica grampeada no valor da

tenso de alimentao. A corrente no indutor ressonante ILr2 decresce linearmente atravs de Sa2,

S2 e S3. Portanto, a energia armazenada em Lr2 devolvida para a fonte de entrada, de modo que

67
Cap. 2 - Estudo Qualitativo das Aplicaes Propostas

IS 2 IS 3 ILp ILr 2 . Aps a corrente de ressonncia se anular o interruptor Sa2 pode ser

bloqueado no modo ZCS, finalizando este estgio.

Figura 2.16. Retorno de energia para a fonte de entrada.

Condies Iniciais do Estgio Condies Finais.


Ilr2 = Ir2 ILr2 = 0

VCr = -Vi VCr = -Vi

VS1 e VS4 = Vi VS1 e VS4 = Vi

VS2 e VS3 = 0 IS2=IS3= -ILp

VS2 e VS3 = 0

Estgio 8 (t7, t8) (Figura 2.17): Aps Sa2 ser bloqueado na forma ZCS, S2 e S3

continuam em conduo. Durante este estgio, ser aplicada uma tenso negativa (-Vi) no primrio

do transformador srie. A corrente ILp decresce linearmente, transferindo energia para a carga e para

a fonte de alimentao, porm no se anula.

Esta a etapa PWM para os interruptores S2 e S3. Sendo a ltima etapa do ciclo de

chaveamento, o trmino desta etapa est vinculado ao perodo determinado pela freqncia de

68
Cap. 2 - Estudo Qualitativo das Aplicaes Propostas

chaveamento. Como os tempos de conduo dos conjuntos de interruptores S1, S4 e S2, S3 tm que

ser diferentes para que haja transferncia de energia para a carga, a forma de onda da corrente no

primrio do transformador uma senide de freqncia definida pela fonte de alimentao, portanto,

o transformador opera em baixa freqncia.

Figura 2.17 - Etapa PWM para os interruptores S2 e S3.

Condies Iniciais do Estgio Condies Finais.


ILr2 = 0 ILr2 = 0

VCr = -Vi VCr = -Vi

VS1 e VS4 = Vi VS1 e VS4 = Vi

IS2=IS3= -ILp IS2=IS3= 0

VS2 e VS3 = 0 VS2 e VS3 = 0

2.2.5 - Plano de Fase

69
Cap. 2 - Estudo Qualitativo das Aplicaes Propostas

O plano de fase do conversor a representao grfica, no plano cartesiano, do que ocorre

nos elementos ressonantes do mesmo. No eixo X mostrada a tenso no capacitor Cr e no eixo Y

a corrente no indutor Lr1, parametrizada em relao a impedncia (Z) do circuito.

O plano de fase ser feito apenas para uma clula de ressonncia, portanto ser

considerado apenas metade do ciclo de chaveamento.

Na primeira etapa do ciclo, que uma etapa linear em Lr1, tem-se os seguintes valores:

ILr1 (to) = 0 ILr (t1)= ILp

VCr (to) = -Vi VCr (t1)= -Vi.

A Segunda etapa uma etapa ressonante portanto, tem-se as seguintes equaes:

iLr1 (t ) I Lp Cr. o .(VCr Va1 ).sen( ot )

VCr (t ) Va1 (Va1 Vi ).cos( ot )

Por definio tem-se:

1
o 2. . f o
Lr1.C r

Substituindo em e multiplicando se seus dois membros por , obtem-se a equao :

Lr1
j.
Cr

70
Cap. 2 - Estudo Qualitativo das Aplicaes Propostas

Lr1 L
j. .iLr1 (t ) j. r1 .I Lp j.Cr. o .(Vi Va1 ).sen( ot )
Cr Cr

Somando e tem-se a equao .

Lr1
VCr (t ) j. .iLr1 (t ) Va1 (Va1 Vi ).cos( ot )
Cr
Lr1
j. .I Lp j.Cr. o .(Vi Va1 ).sen( ot )
Cr

Rearranjando a equao , chega-se equao .

Lr1 L
VCr (t ) j. .iLr1 (t ) Va1 j. r1 . I Lp (Va1 Vi ).(cos( ot ) j.sen( ot ))
Cr Cr

Faz-se na equao :

Lr1
VCr (t ) j. .iLr1 (t ) Z (t )
Cr

e jot (cos( ot ) j.sen( ot ))

Substituindo e em :

71
Cap. 2 - Estudo Qualitativo das Aplicaes Propostas

Lr1
Z (t ) Va1 j. . I Lp (Va1 Vi ).e jot
Cr

Esta equao caracteriza uma circunferncia com:

Raio (Va1 Vi )

Lr1
Centro (Va1 , I Lp )
Cr

As demais etapas tambm so lineares em Lr1 ou Cr, portanto, tem-se:

3o etapa:

ILr1 (t2) = ILp + Ir ILr (t3)= ILp

VCr (t2) = Vi VCr (t3)= Vi.

4o etapa:

ILr1 (t3) = ILp ILr (t4)= 0

VCr (t3) = Vi VCr (t4)= Vi.

5o etapa:

ILr1 (t4) = 0 ILr (t5)= 0

VCr (t4) = Vi VCr (t5)= Vi.

72
Cap. 2 - Estudo Qualitativo das Aplicaes Propostas

Figura 2.18 - Plano de fase para um circuito ressonante do regulador srie com

transformador.

A seguir, feita uma anlise matemtica de cada etapa de funcionamento do conversor,

determinando-se o tempo de durao das mesmas, para a atuao precisa do sinal de comando de

cada interruptor.

Por definio tem-se:

- a freqncia de ressonncia mostrada na equao e aqui reescrita:

1
o 2 f o
Lr1.Cr

- a condutncia normalizada , dada por:

I Lp Lr1
.
(Va1 Vi ) Cr

73
Cap. 2 - Estudo Qualitativo das Aplicaes Propostas

Vi Va1
K1
Va1 Vi

Va1
K2
Vi

Primeira etapa: Etapa caracterizada pelo crescimento linear da corrente do indutor Lr1.

Desta etapa tem-se:

diLr1 (t )
Va1 Vi Lr1.
dt

cuja soluo dada pela equao :

Va1 Vi
iLr1 (t ) .(t1 to )
Lr1

Das condies de contorno tem-se:

t1 t1 to

iLr1 (t1 ) I Lp

iLr1 (to ) 0

74
Cap. 2 - Estudo Qualitativo das Aplicaes Propostas

Substituindo e em , obtem-se:

Va1 Vi
I Lp .(t1 to )
Lr1

Substituindo e em , obtem-se a equao que representa o tempo de durao da primeira

etapa:


t1
o

Segunda etapa: Etapa ressonante para Lr1 e Cr. Desta etapa tem-se:

diLr1 (t )
Va1 VLr1 VCr Lr1. VCr
dt

Tem-se ainda que :

iLr1 (t ) I Lp iCr (t )

dVCr (t )
iCr (t ) Cr .
dt

Substituindo e em e resolvendo, obtem-se:

VCr (t ) Va1 (Va1 Vi ).cos[ o .(t2 t1 )]

75
Cap. 2 - Estudo Qualitativo das Aplicaes Propostas

Substituindo em , chega-se equao :

iCr (t ) Cr . o .(Va1 Vi ).sen[ o .(t 2 t1 )]

Pode-se ento obter a corrente ressonante:

iLr1 (t ) I Lp Cr . o .(Va1 Vi ).sen[ o .(t 2 t1 )]

Sendo que I Lp , na realidade, uma grandeza que varia senoidalmente na freqncia da

rede, de acordo com a equao :

2 .Vi.sen( t 90) D.N 2 .Vo.sen( t )


i Lp (t )
.Lmag N1

No final desta etapa tem-se que:

t2 (t2 t1 )

VCr (t2 ) Vi

Substituindo-se e em , chega-se a:

Va1 Vi
cos( o .t2 ) K1
Va1 Vi

A equao representa a durao da segunda etapa.

76
Cap. 2 - Estudo Qualitativo das Aplicaes Propostas

1
t2 cos 1 ( K1)
o

1 K12
iLr1 (t2 ) I Lp I Lp .

Terceira etapa: Etapa de descarregamento linear de Lr1.

Desta etapa tem-se:

diLr (t )
Va1 Vi Lr1.
dt

Aplicando-se a transformada de Laplace na equao e logo em seguida, a transformada

inversa, obtm-se:

(Vi Va1)
iLr1 (t ) iLr1 (t2 ) .(t3 t 2 )
Lr1

No final desta etapa tem-se que:

t3 (t3 t2 )

iLr1 (t2 ) I Lp

Substituindo , e em, obtem-se:

77
Cap. 2 - Estudo Qualitativo das Aplicaes Propostas

2
Lr1. I Lp . 1 K1
t3
.(Vi Va1)

Substituindo , , e em, chega-se a:

2
1 K1
t3
o .K1

A equao representa o tempo de durao da terceira etapa.

Quarta etapa: Esta etapa caracterizada pelo descarregamento linear de Lr1 no primrio

do transformador srie.

Aplicando o mesmo desenvolvimento da etapa anterior, obtem-se:

(Vi Va1 ).(t4 t3 )


I Lr1 (t ) I Lr1 (t3 )
Lr1

Das condies de contorno tem-se:

t4 (t4 t3 )

I Lr1 (t3 ) I Lp

I Lr1 (t4 ) 0

Substituindo , , , em e rearranjando, obtem-se a equao :

78
Cap. 2 - Estudo Qualitativo das Aplicaes Propostas


t4
K1. o

A equao representa o tempo de durao da quarta etapa.

Quinta etapa: Esta uma etapa PWM. caracterizada pelo fato do capacitor Cr

permanecer carregado com a tenso Vi, sendo que a corrente em Lr nula. Nesta etapa, o tempo

de operao t5 determinado pelo chaveamento PWM.

Tem-se portanto:

I Lr1 (t5 ) 0

VCr (t5 ) Vi

2.2.6 - Dimensionamento dos Semicondutores de Potncia

Para dimensionar os semicondutores presentes no circuito, deve-se especificar os valores

mximos das tenses a que ficaro submetidos, bem como os valores eficazes e mdios das

correntes que devero conduzir.

Das figuras 2.11 a 2.17 pode-se obter as tenses mximas nos semicondutores.

VS1 VS 2 VS 3 VS 4 Vipico 2.Vi

79
Cap. 2 - Estudo Qualitativo das Aplicaes Propostas

VSa1 VSa 2 1, 7Vipico 1, 7. 2.Vi

VDa1 VDa 2 Vipico Va1 pico 0,3. 2.Vi

As correntes em cada semicondutor so mostradas na figura 2.18:

Figura 2.18 - Corrente nos interruptores S1 e S2.

Clculo das Correntes Mdias

A determinao dos valores mdios de corrente, nos elementos do conversor, importante

para o dimensionamento correto dos mesmos. Com isso, pode-se escolher corretamente esses

elementos, facilitando a implementao do conversor.

a) - Interruptor S1.

80
Cap. 2 - Estudo Qualitativo das Aplicaes Propostas

A corrente no interruptor S1 diferente de zero nas 3 a, 4a e 5a etapas de funcionamento.

Escrevendo as etapas isoladamente tem-se:

- Terceira etapa: desta etapa tem-se:

(Vi Va1 )
i3 (t ) iLr (t2 ) .t I Lp
Lr

I Lp .K1. o
2
I Lp . 1 K1
i3 (t ) .t

Resolvendo tem-se:

2
I Lp 1 K1
I S1med { .[ ]}
T . o 2. .K1

A equao expressa a corrente no interruptor S1, na terceira etapa de funcionamento.

- Quarta etapa: da quarta etapa tem-se:

t4
1 Vi Va1
I S1med
T
0
Lr
.t.dt

Parametrizando e equacionando chega-se a:

81
Cap. 2 - Estudo Qualitativo das Aplicaes Propostas

I
I S1med { Lp .[ ]}
T . o 2.K1

A expresso expressa a corrente no interruptor S1, na quarta etapa de funcionamento.

- Quinta etapa: desta etapa tem-se:

t5
1
I S1med
T I
0
Lp .dt

O intervalo de tempo determinado pela modulao utilizada, portanto tem-se:

t5
I S1med I Lp .
T

t5
Fazendo: D
T

Tem-se: I S1med I Lp .D

A equao expressa a corrente no interruptor S1, durante a quinta etapa de funcionamento.

Somando as correntes mdias de cada etapa de operao, representadas pelas equaes , e ,

chega-se a , que a corrente no interruptor S1 parametrizada em relao a ILp.

(1 K1 ) 2
2
I S 1med f
{ s .[ ]} D
I Lp 2 . f o 2. .K1

82
Cap. 2 - Estudo Qualitativo das Aplicaes Propostas

b) Interruptor Sa1.

O interruptor auxiliar Sa1, o diodo Da1 e o indutor Lr1 esto em srie, portanto, as

correntes mdias nesses elementos so iguais. Logo, tem-se:

I Sa1med I Da1med I Lr1med

Pelo funcionamento do conversor, pode-se observar que a corrente em Sa1 diferente de

zero nas 1a, 2a, 3a e 4a etapas. Fazendo o equacionamento para cada etapa isoladamente tem-se:

- Primeira etapa: da primeira etapa tem-se:

t1
1 (Va1 Vi )
I Sa1med
T
0
Lr
.t.dt

Escrevendo na forma parametrizada e resolvendo a equao, chega-se a:

I
I Sa1med { Lp .[ ]}
T . o 2

A equao expressa a corrente mdia no interruptor auxiliar durante a primeira etapa de

funcionamento.

- Segunda etapa: da segunda etapa tem-se:

83
Cap. 2 - Estudo Qualitativo das Aplicaes Propostas

t2
1
I Sa1med {
T [I
0
Lp Cr. o .(Va1 Vi ).sen( ot )]dt}

Parametrizando tem-se:

I K 1
I Sa1med { Lp .[ cos 1 ( K1 ) 1 ]}
T . o

A equao expressa a corrente mdia no interruptor auxiliar durante a segunda etapa de

funcionamento.

- Terceira etapa: desta etapa tem-se:

t 3
1 (Va1 Vi )
[I Cr. o .(Va1 Vi ). 1 K1
2
I Sa1med { Lp .t ]dt}
T 0
Lr

Parametrizando obtem-se:

2
I 1 K1 1 K12
I Sa1med { Lp .[ ]}
T . o K1 2.K1.

A equao expressa a corrente mdia na terceira etapa de funcionamento.

- - Quarta etapa: tem-se:

84
Cap. 2 - Estudo Qualitativo das Aplicaes Propostas

t 4
1 (Vi Va1 )
I Sa1med
T [I
0
Lp
Lr
.t ].dt

Parametrizando, chega-se a:

I
I Sa1med { Lp .[ ]}
T . o 2.K1

A equao expressa a corrente mdia na quarta etapa de funcionamento.

Somando as correntes mdias representadas pelas equaes , , e e rearranjando as

equaes, tem-se:

1 K1 2
2 2
I K 1 1 K1
I Sa1med { Lp .[ cos 1 ( K1 ) 1 ]
T . o 2 K1 2. .K1

Substituindo T 1 f o e o 2. . f o em e fazendo a relao entre a corrente mdia

ISauxmed e a corrente no primrio do transformador ILp, a equao fica da seguinte forma:

1 K1 2
2 2
I Sa1med f K 1 1 K1
{ s .[ cos 1 ( K1 ) 1 ]
I Lp 2. . f o 2 K1 2. .K1

Clculo das Correntes Eficazes

85
Cap. 2 - Estudo Qualitativo das Aplicaes Propostas

A corrente no interruptor S1 diferente de zero nas 3 a, 4a e 5a etapas de funcionamento.

Escrevendo as etapas isoladamente tem-se:

- Terceira etapa: tem-se:

1
t3
1 K1 K1.I Lp . o 2
2

0 [I Lp . t ] dt
2
I S1eficaz {
T

Resolvendo a equao , chega-se a:

2 2
2 I Lp (1 K1 )3/ 2
I S1eficaz { .
T . o 3. 2 .K1

A equao expressa a corrente eficaz no interruptor S1, durante a terceira etapa de

funcionamento.

- Quarta etapa: da quarta etapa tem-se:

t4
1 (Vi Va1 ) 2
[
2
I S1eficaz { .t ] dt}
T 0

Parametrizando e equacionando a equao chega-se a:

2
2 I Lp
I S1eficaz .
T . o 3.K1

86
Cap. 2 - Estudo Qualitativo das Aplicaes Propostas

- Quinta etapa: nesta etapa tem-se:

t5
1
I
2 2
I S1eficaz { Lp dt}
T 0

Equacionando e substituindo na mesma, a equao , chega-se a:

2 2
I S1eficaz I Lp .D

A equao expressa a corrente eficaz no interruptor Sl durante a quinta etapa de

funcionamento. Somando as correntes eficazes representadas pelas equaes , e , rearranjando e

colocando em funo da corrente de magnetizao ILp, chega-se a:

2
(1 K1 )3/ 2 3
2
I S 1eficaz fs
{ .[ ] D}
I Lp
2
2. . f o 3. 2 .K1

b) - Interruptor Saux1:

Escrevendo as etapas isoladamente tem-se:

- Primeira etapa:

t1
1 (Va1 Vi ) 2
[
2
I Sa1eficaz .t ] .dt
T 0
Lr

87
Cap. 2 - Estudo Qualitativo das Aplicaes Propostas

Resolvendo a equao e escrevendo na forma parametrizada chega-se a:

2
2
I Lp
I Sa1eficaz { .[ ]}
T . o 3

A equao expressa a corrente eficaz no interruptor auxiliar, durante a primeira etapa de

funcionamento.

- Segunda etapa: da segunda etapa tem-se:

t2
1
[I Cr. o .(Va1 Vi ).sen( ot )]2 dt}
2
I Sa1eficaz { Lp
T 0

Parametrizando e equacionando chega-se a:

2
2.( K1 1) cos ( K1 ) K1. 1 K1
1 2
I
I Sa1eficaz { Lp .[ cos 1 ( K1 )
2
]}
T . o 2. 2

A equao expressa a corrente eficaz no interruptor auxiliar, na segunda etapa de

funcionamento.

- Terceira etapa nesta etapa tem-se:

t 3
1 (Va1 Vi ) 2
[I Cr. o .(Va1 Vi ). 1 K1
2 2
I Sa1eficaz { Lp .t ] dt}
T 0
Lr

88
Cap. 2 - Estudo Qualitativo das Aplicaes Propostas

Parametrizando e equacionando , chega-se a:

2 2
2 I 1 K1 1 K12 (1 K12 )3/ 2
I Sa1eficaz { Lp .[ ]}
T . o K1 K1. 3.K1. 2

A equao expressa a corrente eficaz no interruptor auxiliar, durante a terceira etapa de

funcionamento.

- Quarta etapa:

t 4
1 (Vi Va1 ) 2
[I
2
I Sa1eficaz Lp .t ] .dt
T 0
Lr

Parametrizando e equacionando , chega-se a:

2
I
I Sa1eficaz { Lp .[ ]}
T . o 3.K1

A equao expressa a corrente eficaz no interruptor auxiliar, durante a quarta etapa de

funcionamento.

Somando as correntes mdias representadas pelas equaes , , e , e colocando a corrente

eficaz em funo da corrente de magnetizao ILp, chega-se a:

1 2
I Sa1eficaz fs 2.( K1 1) cos ( K1 ) K1. 1 K1
( )2 { .[ cos 1 ( K1 )
I Lp 2. . f o 3 2. 2

1 K1 2 1 K12 (1 K12 )3/ 2


2 2
1 K1
]
K1 2. .K1 .K1 3. .K1
2
3.K1

89
Cap. 2 - Estudo Qualitativo das Aplicaes Propostas

2.2.7 - Ganho Esttico

O ganho esttico para o regulador com transformador srie pode ser obtido como a

seguir:

A tenso de sada a tenso de entrada somada tenso presente no enrolamento

secundrio do transformador srie, que a tenso de sada do regulador em Ponte Completa

CA/CA.

A forma de onda da tenso de sada do regulador em Ponte Completa pode ser

determinada multiplicando-se a forma de onda da tenso de alimentao, uma senide de

freqncia igual da rede, por uma forma de onda retangular, de freqncia igual freqncia de

chaveamento, como mostra a figura 2.19.

Figura 2.19 - Tenso no secundrio do transformador srie.

A forma geral da equao de Fourier para uma onda qualquer dada pela equao :

90
Cap. 2 - Estudo Qualitativo das Aplicaes Propostas

g (t ) Ao A1.sen( wt ) B1.cos( t ) A2 .sen(2 t ) B2 .cos(2 t ) ...

... An .sen(n t ) Bn cos( n t )

A equao mostra os componentes da srie de Fourier para uma forma de onda

retangular.

4 4 4 4
g (t ) (2 D 1) sen( st ) sen(3 s t ) sen(5 st ) sen(7 s t ) ...
3 5 7

Fazendo o somatrio dos termos que possuem sen( s t ) ou seus mltiplos, obtm-se a

equao .


2
g (t ) (2 D 1) sen(2 nD n st ) sen(n st )
n 1 n

A tenso de sada do regulador em ponte completa pode ser obtida atravs da equao .

N2
vfb(t ) g (t ) vi (t )
N1

Onde vi (t ) V p sen( t ) ; N1 = nmero de espiras no enrolamento primrio; N2 = nmero de

espiras no enrolamento secundrio.

N2
vfb(t ) .(2 D 1).Vp.sen t
N1

91
Cap. 2 - Estudo Qualitativo das Aplicaes Propostas

N2 2
. sen 2 nD n s t sen n st Vp.sen t
N1 n 1 n

A tenso de sada do regulador srie com transformador obtida somando-se a tenso de

alimentao equao .

vo(t ) vi (t ) vfb(t )

N2
Vp.sen( t ) (2 D 1).Vp.sen( t )
N1


N2 2
N1
n sen 2 nD n t sen n t
n 1
s s Vp.sen t

Para calcular o valor eficaz da tenso de sada pode-se desprezar o somatrio de termos

em alta freqncia, isto porque os valores destes termos esto sendo atenuados pela relao de

N2
transformao do transformador srie, neste caso usou-se 0, 25 , pelo filtro de sada, e
N1

tambm pelo termo n na equao .

N2
Portanto, vo (t ) Vp sen( t ) .(2 D 1).V p sen( t )
N1

N2
[ (2 D 1).V p ]2
(V p ) 2 N
(Vorms ) 2 1
2 2

92
Cap. 2 - Estudo Qualitativo das Aplicaes Propostas

Vorms N .2 D 1 2
1 ( 2 )
Virms N1

2.3 O REGULADOR SRIE COM CAPACITOR

A figura 2.20 mostra o regulador srie, com capacitor, proposto. A topologia pode ser

considerada como dois conversores Forward CC se comportando como fonte de corrente devido

presena dos indutores L1 e L2.

As fontes V1 e V2 formam com L1 e L2, respectivamente, duas fontes de corrente que

so empregadas para modular uma tenso senoidal sobre o capacitor srie. Esta tenso ser

somada ou subtrada convenientemente, tenso de alimentao do sistema supridor, para manter

a tenso regulada na carga. Uma vantagem desta estrutura no necessitar de um estgio de

filtro. A tenso imposta sobre o capacitor srie j aproximadamente senoidal, com contedo

harmnico desprezvel, porque este atua como filtro.

93
Cap. 2 - Estudo Qualitativo das Aplicaes Propostas

Figura 2.20 Regulador srie com capacitor.

As fontes de tenso V1 e V2 foram implementadas utilizando-se um conversor Forward

CC/CC a dois transistores, com duas sadas e snubber no dissipativo, proposto por [41]. Aqui

apenas ser detalhado o funcionamento da estrutura, bem como sero apresentadas algumas

equaes teis para o dimensionamento do conversor.

2.3.1 - O CONVERSOR FORWARD A 2 TRANSISTORES COM SNUBBER NO

DISSIPATIVO.

O conversor Forward a 2 transistores foi escolhido, para a implementao das fontes de

tenso V1 e V2, devido ao fato de propiciar isolamento galvnico entre a rede de alimentao e o

regulador srie, bem como usar o transformador para colocar a tenso do secundrio no valor

mais adequado para o funcionamento do regulador.

A clula de comutao suave tem por objetivo reduzir as perdas por comutao nos

transistores, alm de manter as mesmas caractersticas do conversor Forward a 2 transistores, do

ponto de vista do circuito de controle. O diagrama eltrico do circuito apresentado na figura

2.21.

94
Cap. 2 - Estudo Qualitativo das Aplicaes Propostas

Figura 2.21 - Conversor Forward a 2 Transistores Com Snubber

No Dissipativo.

Os elementos do snubber no dissipativo na figura 2.21 so: Lr , D3, D4, Cr e L3.

ANLISE QUALITATIVA.

Para fazer a anlise qualitativa do conversor Forward a 2 transistores com snubber no

dissipativo, so feitas algumas consideraes:

a) - todos os semicondutores so ideais;

b) - a tenso de entrada constante;

c) - a indutncia magnetizante muito grande;

d) - no existe indutncia de disperso;

e) - a corrente de sada constante;

f) - N1 = N2 e N3;

g) - no ser necessrio fazer o estudo do conversor Forward levando em conta o

circuito tercirio. Devido s caractersticas de funcionamento do regulador srie, a fonte V1

fornece energia durante um semiciclo de senide da rede, e a fonte V2 durante o outro. Com isto,

95
Cap. 2 - Estudo Qualitativo das Aplicaes Propostas

pode-se analisar o circuito Forward com apenas um secundrio.

Este conversor possui 6 etapas de funcionamento em um ciclo de chaveamento. Sendo

elas:

PRIMEIRA ETAPA (t0 , t1).

Etapa linear de corrente no indutor srie L3. Inicia quando os transistores T1 e T2

entram em conduo simultaneamente com correntes nulas (ZCS), devido a indutncia L3. Neste

estgio comea a ressonncia entre Lr e Cr, com a tenso no capacitor Cr variando de -Vdc at

um valor VCr1, enquanto que a corrente no indutor Lr varia de zero a um valor iLr1, terminando

esta etapa quando ocorrer o bloqueio do diodo de roda livre D6.

A figura 2.22 mostra o circuito equivalente para a primeira etapa.

Figura 2.22 - Circuito Equivalente Para a Primeira Etapa.

Na tabela 2.1 tem-se as condies iniciais e finais.

Tabela 2.1 - Condies Iniciais e Finais Para a Primeira Etapa.

Condies Iniciais Condies Finais


iLr = 0 iLr = iLr1
iL3 = 0 iL3 = Io
VCr = - Vdc VCr = VCr1

SEGUNDA ETAPA (t1 , t2).

96
Cap. 2 - Estudo Qualitativo das Aplicaes Propostas

Este estgio a etapa PWM. Continua ocorrendo a ressonncia entre Lr e Cr, com a

tenso em Cr variando de VCr1 a +Vdc e a corrente iLr1 atingindo um mximo e decrescendo at

zero. Esta etapa termina quando os transistores T1 e T2 entrarem em corte.

A figura 2.23 mostra o circuito equivalente para esta etapa.

Figura 2.23 - Circuito Equivalente Para a Segunda Etapa.

A tabela 2.2 mostra as condies iniciais e finais para esta etapa.

Tabela 2.2 - Condies Iniciais e Finais Para a Segunda Etapa.

Condies Iniciais Condies Finais


iLr = iLr1 iLr = 0
iL3 = Io iL3 = Io
VCr = VCr1 VCr = Vdc

TERCEIRA ETAPA (t2 , t3).

Nesta etapa ocorre o descarregamento linear do capacitor de ressonncia. Ela Inicia com

a abertura dos transistores T1 e T2 sob tenses nulas (ZVS), devido ao capacitor de ressonncia

estar carregado com a tenso de entrada Vdc. A corrente de sada constante impe uma descarga

linear do capacitor Cr, chegando tenso nula quando termina esta etapa.

97
Cap. 2 - Estudo Qualitativo das Aplicaes Propostas

A figura 2.24 mostra o circuito equivalente para esta etapa.

Figura 2.24 - Circuito Equivalente Para a Terceira Etapa.

Na tabela 2.3 tem-se as condies iniciais e finais.

Tabela 2.3 - Condies Iniciais e Finais Para a Terceira Etapa.

Condies Iniciais Condies Finais


iLr = 0 iLr = 0
iL3 = Io iL3 = Imagmax (Cr,Lm)
VCr = Vdc VCr = 0

QUARTA ETAPA (t3 , t4).

Nesta etapa ocorre a ressonncia entre o capacitor Cr e a indutncia magnetizante do

transformador. Esta etapa inicia quando a tenso no capacitor Cr torna-se nula, polarizando

diretamente o diodo de roda livre D6, devido corrente de sada Io. A energia no transformador

transferida para o capacitor Cr, invertendo a sua polaridade, terminando esta etapa quando a

tenso atingir -Vdc.

A figura 2.25 mostra o circuito equivalente para este estgio.

98
Cap. 2 - Estudo Qualitativo das Aplicaes Propostas

Figura 2.25 - Circuito Equivalente Para a Quarta Etapa.

A tabela 2.4 mostra as condies iniciais e finais.

Tabela 2.4 - Condies Iniciais e Finais Para a Quarta Etapa.

Condies Iniciais Condies Finais


iLr = 0 iLr = 0
iL3 = Imagmax iL3 = Imag t4
VCr = 0 VCr = -Vdc

QUINTA ETAPA (t4 , t5).

Nesta etapa ocorre a desmagnetizao do transformador. O incio ocorre quando a tenso

do capacitor Cr atinge -Vdc, polarizando os diodos D1 e D2. A corrente magnetizante circula

atravs dos diodos, devolvendo a energia para a fonte de entrada, terminando este estgio quando

a corrente magnetizante se anular.

A tabela 2.5 mostra as condies iniciais a finais.

Tabela 2.5 - Condies Iniciais e Finais Para a Quinta Etapa.

Condies Iniciais Condies Finais


iLr = 0 iLr = 0
iL3 = Imag t4 iL3 = 0
VCr = -Vdc VCr = -Vdc

A figura 2.26 mostra o circuito equivalente para esta etapa.

99
Cap. 2 - Estudo Qualitativo das Aplicaes Propostas

Figura 2.26 - Circuito Equivalente Para a Quinta Etapa.

SEXTA ETAPA (t5 , t6).

Nesta etapa ocorre o grampeamento da tenso do capacitor Cr em -Vdc. Esta etapa inicia

quando a corrente magnetizante torna-se nula, permanecendo neste estado at ocorrer os disparos

dos transistores T1 e T2, quando termina este estgio.

A figura 2.27 mostra o circuito equivalente para este estgio.

Figura 2.27 - Circuito Equivalente Para a Sexta Etapa.

A tabela 2.6 mostra as condies iniciais e finais para esta etapa.

Tabela 2.6 - Condies Iniciais e Finais Para a Sexta Etapa.

Condies Iniciais Condies Finais


iLr = 0 iLr = 0
iL3 = 0 iL3 = 0

100
Cap. 2 - Estudo Qualitativo das Aplicaes Propostas

VCr = -Vdc VCr = -Vdc

As etapas de funcionamento deram origem s formas de onda apresentadas na figura

2.28.

Figura 2.28 - Formas de Onda Para os Circuitos Equivalentes.

O plano de fase para o conversor Forward a 2 transistores com snubber no dissipativo

mostrado na figura 2.29.

101
Cap. 2 - Estudo Qualitativo das Aplicaes Propostas

Figura 2.29 - Plano de Fase do Conversor Forward a 2 Transistores

Com Snubber No Dissipativo.

2.3.2 ANLISE QUALITATIVA DO REGULADOR SRIE COM CAPACITOR

Pode-se analisar a topologia proposta como dois conversores Forward a dois transistores

CC PWM independentes, cada um possuindo dois estgios de operao, um de transferncia de

energia para a carga e outro de devoluo de energia para a fonte de alimentao. As etapas para

os dois conversores ocorrem simultaneamente.

Estgio 1 - (t0 t1)(Figura 2.30) Quando os interruptores S1 e S2 entram em

conduo, a tenso no capacitor C cresce linearmente devido fonte de corrente implementada

por V1 e L1. Neste caso, a tenso no capacitor C cresce linearmente como indicado na figura

2.31.

Se houver energia armazenada no indutor L2, resduo do estgio anterior, os diodos D3 e

D4 ficaro polarizados diretamente e entraro em conduo para a devoluo desta energia para a

fonte V2. Portanto, para um conversor Forward tem-se uma etapa de transferncia de energia,

enquanto que para o outro, tem-se uma etapa de devoluo de energia.

102
Cap. 2 - Estudo Qualitativo das Aplicaes Propostas

Figura 2.30 Primeiro estgio Etapa de crescimento linear.

Condies Iniciais do Estgio Condies Finais.


VS1 e VS4 = Vi + VC VS1 e VS4 = 0

IS1 = IS2 = 0 IS1 = IS2 = IL1

ID1 = ID2 = IL1 ID1 = ID2 = 0

ID3 = ID4 = 0 ID3 = ID4 = IL2

VS2 e VS3 = 0 VS2 e VS3 = Vi - VC

IS2 = IS3 = IL2 IS2 = IS3 = 0

Figura 2.31 Modulao da forma de onda sobre o capacitor srie.

Estgio 2 - (t1 t2)(Figura 2.32) Este estgio o complementar do primeiro estgio.

Quando os interruptores S3 e S4 entram em conduo, a fonte de corrente formada por V2 e L2

103
Cap. 2 - Estudo Qualitativo das Aplicaes Propostas

fora a tenso no capacitor C a decrescer linearmente como indicado na figura 2.31. Se houver

energia armazenada em L1, os diodos D1 e D2 entraro em conduo, iniciando uma etapa de

retorno de energia, onde esta devolvida para a fonte V1. Observa-se que para a fonte de corrente

V2 e L2 forar a tenso do capacitor decrescer, sua corrente dever ser maior que a corrente de

carga.

Figura 2.32 Segundo estgio Etapa de decrescimento linear.

Condies Iniciais do Estgio Condies Finais.


VS1 e VS4 = 0 VS1 e VS4 = Vi + VC

IS1 = IS2 = IL1 IS1 = IS2 = 0

ID1 = ID2 = 0 ID1 = ID2 = IL1

ID3 = ID4 = IL2 ID3 = ID4 = 0

VS2 e VS3 = Vi - VC VS2 e VS3 = 0

IS2 = IS3 = 0 IS2 = IS3 = IL2

104
Cap. 2 - Estudo Qualitativo das Aplicaes Propostas

Aps sucessivos estgios de operao o perfil desejado ser modulado sobre o capacitor

C. Esta tenso dever ser tal que, somada ou subtrada da tenso da rede, vi(t), mantenha a tenso

de sada regulada.

As tenses nos dispositivos semicondutores, quando bloqueados, so:

VS 1 (t ) VS 2 (t ) VD1 (t ) VD 2 (t ) V 1 VC (t )

VS 3 (t ) VS 4 (t ) VD 3 (t ) VD 3 (t ) V 1 VC (t )

As tenses mximas nestes dispositivos so dadas pelas equaes :

VS 1 pico VS 2 pico VD1 pico VD 2 pico V 1 2.VC

VS 3 pico VS 4 pico VD 3 pico VD 3 pico V 1 2.VC

Onde VC o valor eficaz da tenso sobre o capacitor srie, definida pela equao :

VC (t ) Vo(t ) Vi (t )

2.4 - REGULADOR BOOST/INVERSOR CA/CA

O circuito do regulador Boost/Inversor CA/CA mostrado na figura 2.33. Ele

composto de um retificador, um conversor Boost e um Inversor. A resistncia Rshunt foi utilizada

para colher uma amostra da corrente de entrada retificada. Esta amostra ser aplicada no CI

UC3854 [25] para que este gere pulsos de forma conveniente, ou seja, modulando uma corrente

105
Cap. 2 - Estudo Qualitativo das Aplicaes Propostas

senoidal na entrada. Ser feita a anlise qualitativa do circuito inversor empregado no regulador

Boost/Inversor j que, a anlise do conversor Boost CC/CC j foi feita no Captulo 1.

Figura 2.33 Circuito do regulador Boost/Inversor.

2.4.1 ANLISE QUALITATIVA PARA O CIRCUITO INVERSOR

Para analisar as etapas de operao do circuito inversor pode-se separ-lo do circuito

Boost e colocar, como sua alimentao, uma fonte CC como mostra a figura 2.34. A lgica de

controle utilizada ser a PWM senoidal a dois nveis, que ser explicada no Captulo 3, para

assim modular uma tenso senoidal na sada. Esta lgica foi escolhida por ser a mais simples em

sua implementao e no apresentar problemas de passagem por zero na corrente de sada.

Os interruptores utilizados so MOSFETs IRFP 460. Estes transistores possuem um

diodo intrnseco, em anti-paralelo, que utilizado para conduzir corrente reversa. Nesta anlise

desprezar-se- a atuao do circuito snubber.

106
Cap. 2 - Estudo Qualitativo das Aplicaes Propostas

Figura 2.34 Circuito Inversor.

A)- Corrente ILf positiva:

Estgio 1 - (t0 t1)(Figura 2.35) Este estgio inicia com o bloqueio dos interruptores

S2 e S3. Como existe energia armazenada no indutor de filtro Lf, a corrente ILf decresce

linearmente, alimentando a carga e tambm devolvendo parte desta energia para fonte Vcc,

atravs dos diodos dos interruptores S2 e S3.

Figura 2.35 Devoluo da energia armazenada em Lf.

107
Cap. 2 - Estudo Qualitativo das Aplicaes Propostas

Condies Iniciais do Estgio Condies Finais.


VS1 e VS4 = Vi VS1 e VS4 = Vi

VCr = -Vi VCr = -Vi

Ilr1=0 Ilr1=0

IS2 = IS3 = - ILf IS2 = IS3 = - ILf

VS2 e VS3 = 0 VS2 e VS3 = 0

Estgio 2 - (t1 t2)(Figura 2.36) Este estgio inicia quando o interruptor Sa1

colocado em conduo na forma ZCS, devido presena do indutor Lr1. A corrente de ressonncia

cresce linearmente at atingir o valor da corrente ILf. A corrente nos interruptores S2 e S3

decresce linearmente at zero, terminando este estgio.

Figura 2.36 Crescimento linear da corrente em Lr1.

Estgio 3 - (t2, t3) (Figura 2.37): No momento em que ILr1 atinge o valor de ILf inicia-se

este estgio, ocorrendo a ressonncia entre o indutor Lr1 e o capacitor Cr. A tenso do capacitor

Cr (que estava carregado negativamente com a tenso -Vi) cresce cossenoidalmente, passa por

zero, e continua a crescer at atingir o valor da tenso de alimentao (Vi).

108
Cap. 2 - Estudo Qualitativo das Aplicaes Propostas

Neste momento, a tenso sobre os interruptores S1 e S4 nula, pois VS1 VS 4 Vi VCr

. Portanto estes interruptores podero ser colocados em conduo no modo ZVS, grampeando a

tenso sobre o capacitor Cr. A corrente no indutor Lr1 que estava em ILf cresce senoidalmente,

atingindo um valor mximo, e logo em seguida decresce senoidalmente at que os interruptores

S1 e S4 entrem em conduo.

Figura 2.37 Estgio ressonante para Lr1.

Estgio 4 - (t3, t4) (Figura 2.38): No instante t=t3, o circuito tiristor dual, um circuito

eletrnico que monitora a tenso dos interruptores, habilita pulsos para os interruptores S1 e S4, de

modo que estes so colocados em conduo no modo ZVS, no permitindo que a tenso sobre o

capacitor ressonante ultrapasse o valor da tenso de alimentao. A corrente no indutor ressonante

mantm a corrente ILf e decresce linearmente atravs de Sa1, S1 e S4, devolvendo a energia

armazenada em Lr1 para a fonte de entrada, de modo que ILr ILf Id , onde Id a corrente de

devoluo de energia para a fonte de entrada. Esta etapa termina quando ILr = ILf.

109
Cap. 2 - Estudo Qualitativo das Aplicaes Propostas

Figura 2.38 Devoluo da energia armazenada em Lr1.

Estgio 5 (t4, t5) (Figura 2.39): Aps a devoluo de energia para a fonte de alimentao,

a corrente de ressonncia do indutor continua decrescendo linearmente, do valor da corrente ILf at

zero, enquanto que as correntes nos interruptores S1 e S4 crescem linearmente, do valor zero at

atingir o valor da corrente ILf, tal que ILf ILr1 IS1 . Aps a corrente ILr1 se anular, o interruptor

Sa1 poder ser desabilitado com corrente nula (ZCS), finalizando este estgio.

Figura 2.39 Crescimento linear da corrente IS1.

110
Cap. 2 - Estudo Qualitativo das Aplicaes Propostas

Estgio 6 (t5, t6) (Figura 2.40): Aps Sa1 ser desabilitado, S1 e S4 continuam em

conduo. A corrente IS1 cresce linearmente transferindo energia para a carga. Esta a etapa PWM

para os interruptores S1 e S4. O trmino desta etapa est vinculado ao valor eficaz da tenso a ser

obtida na carga, portanto, seu tempo de operao pode ser controlado conforme desejado.

Figura 2.40 Etapa PWM para os interruptores S1 e S4

Estgio 7 (t6, t7) (Figura 2.41): Este estgio inicia com a abertura dos interruptores S1 e

S4. O capacitor ressonante est carregado positivamente (Vi) e descarrega-se linearmente,

entregando sua energia para a carga. Este estgio termina com a entrada em conduo do interruptor

Sa2.

111
Cap. 2 - Estudo Qualitativo das Aplicaes Propostas

Figura 2.41 Descarregamento linear de Cr.

Estgio 8 (t7, t8) (Figura 2.42): No instante t7 o interruptor Sa2 colocado em conduo

no modo ZCS, devido presena do indutor Lr2. As correntes ILf e ILr2 possuem o mesmo

sentido quando circulam pelo capacitor ressonante.

ILf reduzir a tenso de Cr de forma linear, enquanto que ILr2 ressonar com Cr,

forando sua tenso decrescer cossenoidalmente, se anular e crescer no sentido negativo, at

atingir o valor -Vi. Devido a este fato, a corrente de ressonncia ILr2 menor que ILr1. No

momento em que Vcr atinge o valor -Vi, as tenses dos interruptores S2 e S3 tornam-se nulas,

VS 2 VS 3 Vi VCr . Com isto, o circuito tiristor dual habilita a passagem de pulsos para S2 e

S3, e estes podero ser colocados em conduo no modo ZVS.

112
Cap. 2 - Estudo Qualitativo das Aplicaes Propostas

Figura 2.42 Estgio de ressonncia para Lr2.

Estgio 9 - (t8, t9) (Figura 2.43): Este estgio inicia com os interruptores S2 e S3 entrando

em conduo no modo ZVS. A tenso sobre o capacitor ressonante fica grampeada no valor da

tenso de alimentao. Se houver energia armazenada no indutor Lr2, a corrente no indutor

ressonante, ILr2, decrescer linearmente atravs de Sa2, S2 e S3, devolvendo a energia armazenada

para a fonte de entrada, de modo que IS 2 IS 3 ILf ILr 2 . O indutor de filtro mantm a corrente

de carga e devolve sua energia armazenada para a fonte de alimentao. Aps a corrente de

ressonncia se anular, o interruptor Sa2 pode ser bloqueado no modo ZCS, finalizando este estgio.

Figura 2.43 Devoluo de energia para a fonte de alimentao.

113
Cap. 2 - Estudo Qualitativo das Aplicaes Propostas

Durante todo o semiciclo positivo da corrente ILf os estgios de 1 a 9 ficaro se

alternando na freqncia de chaveamento, imposta pelo circuito de controle. Mesmo que os

interruptores S2 e S3 sejam acionados, no conduziro, pois a corrente ILf est em sentido

contrrio a seu sentido de conduo, forando os diodos de S2 e S3 entrarem em conduo.

Durante o semiciclo negativo de ILf ocorrer o inverso. Os estgios de 1 a 6 ocorrero

para os interruptores S2 e S3, e os estgios de 6 a 9 ocorrero para S1 e S4.

Aps sucessivos ciclos de chaveamento sero obtidas as seguintes formas de onda para a

tenso entre os braos do Inversor e a corrente ILf.

Figura 2.44 Tenso entre os braos do circuito Inversor e corrente no indutor de filtro.

2.4.2 - Ganho Esttico

O ganho esttico do regulador Boost/Inversor obtido atravs do produto do ganho

esttico do conversor Boost pelo ganho do circuito inversor. A equao mostra o ganho esttico

para o conversor Boost.

114
Cap. 2 - Estudo Qualitativo das Aplicaes Propostas

Vboost 1

Vicc 1 R

Onde R= Razo cclica do interruptor do circuito Boost.

O ganho do circuito Inversor dado pela equao .

Vab
( 2 D 1)
Vboost

Onde D = Razo cclica do interruptor S1 do circuito Inversor.

O ganho final pode ser obtido multiplicando as equaes e .

Vab 1
.( 2 D 1)
Vicc 1 R

Onde:

1)- Vab o valor mdio da forma de onda de sada do estgio de filtro do circuito Inversor;

2)- Vicc o valor mdio da tenso de entrada retificada.

2.5 - CONCLUSO

Neste captulo foram apresentados os reguladores propostos, um utilizando um

transformador e o outro um capacitor como elemento srie para providenciar a regulao da

tenso de sada. Tambm foi mostrado o regulador Boost/Inversor CA/CA. Fez-se a anlise

115
Cap. 2 - Estudo Qualitativo das Aplicaes Propostas

qualitativa para os trs reguladores apresentando o princpio de funcionamento de cada um.

Observa-se, para o regulador srie com transformador e para o Boost/Inversor, que as

correntes de ressonncia no so iguais. No primeiro caso isto devido circulao da corrente

de magnetizao pelo capacitor ressonante, e no segundo devido circulao da corrente Ilf.

Foi utilizado um snubber no dissipativo para propiciar comutao suave aos

interruptores do regulador srie com transformador e Boost/Inversor. Este uso visou a reduo de

rudos para possibilitar o aumento da potncia que o regulador pode operar. Com isto tambm foi

possvel utilizar o circuito Tiristor Dual que traz consigo proteo contra curto-circuitos,

fazendo que o funcionamento da estrutura em Ponte Completa seja mais segura e estvel.

Para o regulador srie com capacitor, a fonte de corrente responsvel pelo decrescimento

da tenso do capacitor C dever fornecer uma corrente superior corrente de carga.

116