Você está na página 1de 16

Contexto Histrico

Ao longo da histria, a Apple e a Intel competiam pelo


espao no mercado de processadores.
A Intel lidera essa concorrncia, principalmente no que
se diz respeito aos computadores pessoais (Pentium,
Celeron, entre outros).
Existe uma diferena entre os dois processadores
dessas companhias: a quantidade de instrues que
eles podem realizar. A Apple utiliza um conjunto
reduzido de instrues (RISC), enquanto a Intel utiliza
um conjunto complexo de instrues (CISC).
Contexto Histrico
Um processador CISC (Complex Instruction Set
Computer, ou computador com um conjunto complexo
de instrues), capaz de executar vrias centenas de
instrues complexas diferentes, sendo extremamente
verstil.
Na dcada de 80, a tendncia era construir chips com
conjunto de instrues cada vez mais complexos.
Alguns fabricantes porm, resolveram seguir o caminho
oposto, criando o padro RISC (Reduced Instruction Set
Computer, ou computador com um conjunto reduzido
de instrues).
Contexto Histrico
Ao contrrio dos complexos CISC, os processadores
RISC so capazes de executar apenas algumas
poucas instrues simples. Justamente por isso, os
chips baseados nesta arquitetura so mais simples e
muito mais baratos.
Outra vantagem dos processadores RISC, que,
por terem um menor nmero de circuitos internos,
podem trabalhar a frequncias mais altas. Um
exemplo so os processadores Alpha, que em 97 j
operavam a 600 Mhz.
Uma arquitetura CISC se caracteriza como tendo
instrues mais complexas objetivando diminuir o nmero
de instrues que um programa necessita para sua
implementao. Porm o nmero de ciclos por instrues
pode aumentar assim como o prprio tempo de relgio,
Pela complexidade, a execuo de uma instruo pode
durar muitos ciclos.
Devido complexidade das instrues torna-se difcil
implantar conceitos como o pipeline.
O tamanho varivel das instrues e as vrias formas de
endereamento requerem unidades de busca e
decodificao bastante complexas.
Devido a grande variedade de modos de
endereamento, muitos clculos so necessrios para
determinao dos operandos.
Por utilizar instrues capazes de executar vrias
operaes, o trfego de instrues entre CPU e
memria tende a ser pequeno.
Principais caractersticas:
Reconhece mais de uma centena de instrues
mais lento na execuo das instrues
Quanto maior o nmero de instrues menor tempo
A maioria dos microprocessadores so CISC
CISC investe em Unidades de Controle (UC) poderosas
e capazes de executar tarefas complexas como a
Execuo Fora de Ordem e a Execuo Superescalar.
Na execuo Fora de Ordem, a UC analisa uma
sequncia de instrues ao mesmo tempo. Muitas vezes
h dependncias entre uma instruo e a seguinte,
impossibilitando que elas sejam executadas em Pipeline.
Assim, a UC busca outras instrues para serem
executadas que no so as prximas da sequncia e
que no sejam dependentes das instrues atualmente
executadas. Isso faz com que um programa no seja
executado na mesma ordem em que foi compilado.
A Execuo Superescalar a organizao do
processador em diversas unidades de execuo,
como Unidades de Pontos Flutuante e Unidades de
Inteiros. Essas unidades trabalham simultaneamente.
Enquanto uma instruo executada por uma das
unidades de inteiros, outra pode ser executada por
uma das unidades de Pontos Flutuantes.
Com a execuo Fora de Ordem junto com a
Superescalar, instrues que no esto na sequncia
definida podem ser executadas para evitar que as
unidades de execuo fiquem ociosas.
Estas caractersticas de complexidade tornam os
estgios de Pipeline dos processadores CISC mais
longos, em torno de 20 a 30 estgios. Isto porque
estas abordagens de acelerao de execuo devem
ser adicionadas no processo de execuo. J os
processadores RISC trabalham com estgios mais
curtos, em torno de 4 a 10 estgios.
RISC se caracteriza pela reduo do tempo mdio
de execuo das instrues de mquina.
Adicionalmente o nmero de ciclos por instrues
tambm diminui porm o nmero de instrues
executadas por programa aumenta.
A maioria das instrues so executadas em um
nico ciclo. Uma nova instruo buscada a cada
ciclo apesar dela necessitar de vrios ciclos para
completar a sua execuo.
A maior parte da funcionalidade migrou para o software,
deixando para o hardware somente as caractersticas
que podem ser implementadas com eficincia. A
implementao atravs da otimizao do compilador
prefervel ao invs do hardware.
A arquitetura do tipo Load/Store (registrador a
registrador). Somente as instrues de load/store que
acessam a memria principal. Todas as computaes
so realizadas entre registradores internos da CPU. O
conjunto de instrues simples e regular com poucos
modos de endereamento.
A unidade de controle implementada usando a
tcnica baseada em PLA s com pouca ou nenhuma
microprogramao.
Utilizao de organizao em Pipeline.
Utilizao de hierarquia de memria e registradores na
CPU para aumentar o desempenho do sistema.
Utilizao de memria Cache e grande quantidade de
registradores.
A implementao em hardware simplificada pelo
conjunto simples de instrues de mquina. A
decodificao das instrues simplificada. A execuo
das instrues mais rpida. Pode-se utilizar mais
hardware para implementar registradores em
abundncia.
Caractersticas principais:
Reconhece nmero limitado de instrues otimizadas para que
sejam executadas com mais rapidez
Conjunto de instrues mnimo: instrues no disponveis so
executadas como combinaes das existentes
Desempenho de 50-75% superior a um CISC
Caractersticas RISC CISC

Arquitetura Registrador-Registrador Registrador-Memria

Tipos de Dados Pouca variedade Muito variada


Instrues poucos Instrues com muitos
Formato das Instrues
endereos endereos
Modo de
Pouca variedade Muita variedade
Endereamento
Estgios de Pipeline Entre 4 e 10 Entre 20 e 30
Acesso aos dados Via registradores Via memria
Processadores RISC geralmente resultam em projetos
menores, mais baratos e que consumem menos
energia. Isso torna-os muito interessante para
dispositivos mveis e computadores portteis mais
simples.
J os processadores CISC trabalham com clock muito
elevado, so mais caros e mais poderosos no que diz
respeito a desempenho. Entretanto, eles so maiores e
consomem mais energia, o que os torna mais indicados
para computadores de mesa e notebooks mais
poderosos, alm de servidores e computadores
profissionais.
Os processadores CISC iniciaram com processadores mais
simples e depois foram incorporando mais funcionalidades.
Os fabricantes, como a Intel e a AMD, precisavam sempre
criar novos projetos mas mantendo a compatibilidade com as
geraes anteriores.
Ou seja, o Conjunto de Instrues executado pelo 486 precisa
tambm ser executado pelo Pentium para os programas
continuassem compatveis. O Pentium IV precisou se manter
compatvel ao Pentium e o Duo Core compatvel com o
Pentium IV. Isso tornou o projeto dos processadores da Intel e
AMD muito complexos, mas no pouco eficientes. Os
computadores lderes mundiais em competies de
desempenho computacional utilizam processadores CISC.