Você está na página 1de 197

UNIVERSIDADE ESTADUAL DE CAMPINAS

Faculdade de Engenharia Eltrica e de Computao


Departamento de Sistemas e Energia

Fontes Chaveadas

Jos Antenor Pomilio

Publicao FEEC 13/95

Revisada em Julho de 2016


Apresentao

Este texto foi elaborado em funo da disciplina "Fontes Chaveadas", ministrada nos cursos
de ps-graduao em Engenharia Eltrica na Faculdade de Engenharia Eltrica e de
Computao da Universidade Estadual de Campinas. Este um material que deve sofrer
constantes atualizaes, em funo da evoluo tecnolgica na rea da Eletrnica de Potncia.
Alm disso, o prprio texto pode conter erros, para o que pedimos a colaborao dos
estudantes e profissionais que eventualmente fizerem uso do mesmo, no sentido de enviarem
ao autor uma comunicao sobre as falhas detectadas. Os resultados experimentais includos
no texto referem-se a trabalhos executados pelo autor, juntamente com estudantes e outros
pesquisadores, gerando publicaes em congressos e revistas, conforme indicado nas
respectivas referncias bibliogrficas.

Campinas, 3 de janeiro de 2014

Jos Antenor Pomilio

Jos Antenor Pomilio engenheiro eletricista, mestre e doutor em Eng. Eltrica pela
Universidade Estadual de Campinas. De 1988 a 1991 foi chefe do grupo de eletrnica de
potncia do Laboratrio Nacional de Luz Sncrotron. Realizou estgios de ps-
doutoramento junto Universidade de Pdua (1993/1994 e 2015) e Terceira Universidade
de Roma (2003), ambas na Itlia. Foi presidente e membro da diretoria em diversas gestes
da Associao Brasileira de Eletrnica de Potncia SOBRAEP, foi membro do comit
administrativo da IEEE Power Electronics Society durante quatro anos e atualmente
membro eleito do Conselho Superior da Sociedade Brasileira de Automtica. editor
associado da Transactions on Power Electroncs (IEEE) e do International Journal of Power
Electronics, tendo sido editor da revista Eletrnica de Potncia (SOBRAEP) e editor
associado de Controle e Automao (SBA). professor da Faculdade de Engenharia
Eltrica e de Computao da Unicamp desde 1984, sendo atualmente o coordenador do
curso de Engenharia Eltrica. Orientou 12 dissertaes de mestrado e nove teses de
doutorado, publicou mais de 40 artigos em peridicos nacionais e internacionais e cerca de
200 artigos em congressos internacionais e nacionais. Participou como executor ou
colaborador em diversos projetos conjuntos com empresas e coordenou 15 projetos com
financiamento pblico (FAPESP, CNPq, CAPES, FINEP). assessor ad-hoc de diversos
rgos de financiamento pblicos e revisor em mais de uma dezena de publicaes
cientficas internacionais.

ii
Contedo

1. Topologias bsicas de conversores no isolados


Princpios de operao de conversores comutados. Conversores buck, boost, buck-boost, Cuk,
SEPIC e zeta.

2. Topologias bsicas de conversores com isolao


Caracterizao de elementos magnticos. Conversor Fly-back, Conversor forward,
conversores Cuk, SEPIC e zeta; Conversores push-pull e ponte.

3. Tcnicas de modulao para fontes chaveadas


Modulao por largura de pulso, modulao em frequncia, modulao por histerese,
controles one-cycle, charge control e delta.

4. Conversores ressonantes
Princpios de comutao suave. Conversores srie e paralelo ressonantes. Regies de
comutao suave.

5. Conversores com outras tcnicas de comutao suave


Conversores quase-ressonantes. Conversores com circuitos auxiliares comutao.

6. Componentes passivos
Caractersticas no ideais de capacitores e de elementos magnticos, especialmente em termos
de comportamento com a frequncia.

7. Modelagem de fontes chaveadas: mtodo de inspeo


Anlise de estabilidade atravs de diagramas de Bode. Obteno de funo de transferncia de
circuitos comutados. Anlise das caractersticas dinmicas dos conversores bsicos.

8. Modelagem de fontes chaveadas: mtodo de variveis de estado


Mtodo analtico para obteno de funo de transferncia de conversores estticos utilizando
modelagem no espao de estado.

9. Modelagem da chave PWM


Modelagem de conversores utilizando o mtodo da chave PWM, adequado para uso em
simuladores de circuitos eltricos.

10. Projeto de sistema de controle linear para fontes chaveadas


Uso do mtodo do fator k para proejto de controladores lineares para conversores comutados.

11. Circuitos integrados dedicados


Uma viso de circuitos integrados dedicados ao controle de fontes chaveadas, explorando
diferentes tipos de aplicaes.

12. Caracterizao de fontes chaveadas


Uma viso geral de testes e caractersticas que devem apresentar estes circuitos,
especialmente em relao a normas de IEM.

13. Componentes semicondutores rpidos de potncia


Diodos de juno e Schottky, MOSFET e IGBT.

iii
Prefcio

A tecnologia de fontes chaveadas no recente. Fontes de alta tenso baseadas no


conversor fly-back, por exemplo, esto presentes em aparelhos de TV h muitas dcadas. As
grandes alteraes tecnolgicas ocorridas nos ltimos 20 ou 30 anos, no entanto, esto
relacionadas com o surgimento de componentes semicondutores de potncia capazes de
comutar em alta frequncia (entendido como acima de 20 kHz, de modo a no ser audvel
pelo ser humano), com baixas perdas.
Principalmente devido criao do transistor MOSFET, ao qual se seguiu o IGBT,
ambos com desempenho muito superior ao transistor bipolar em aplicaes de chaveamento
rpido, toda uma nova rea de desenvolvimento tecnolgico pode se estabelecer.
A crescente demanda por fontes de alimentao compactas, de alto rendimento (baixas
perdas) e rpida resposta dinmica a transitrios de carga, decorrente da ampliao de cargas
eletro-eletrnicas a serem alimentadas em tenso CC, exigiu solues que transcendiam as
fontes convencionais baseadas em retificadores (controlados ou no), seguidos por filtros
passivos e reguladores srie.
Em potncias mais elevadas (o que pode significar alguns watts), a perda de potncia
em um regulador srie pode ser proibitiva. O uso de transistores como chave permite
minimizar as perdas de potncia, desde que as transies dos estados ligado e desligado sejam
muito rpidas (minimizando o intervalo no qual o componente atravessa sua regio ativa).
Com isso minimiza-se a necessidade de dispositivos de dissipao do calor gerado no
semicondutor.
Mas ao operar como interruptor, estes circuitos exigem filtros passa-baixas que sejam
capazes de recuperar uma tenso CC adequada aos circuitos de carga. Tais filtros utilizam
indutores e capacitores. A minimizao destes elementos requer que a frequncia de
comutao seja a mais elevada possvel, de modo que valores aceitveis de ripple sejam
obtidos com baixas indutncias e capacitncias.
A elevao da frequncia, no entanto, fica restrita pelas perdas devidas s comutaes.
dos componentes semicondutores.
Alm disso, os elevados valores de di/dt e dv/dt (taxas de variao de corrente e de
tenso, respectivamente) so importantes fontes de interferncia eletromagntica (IEM), as
quais devem ser devidamente minimizadas para evitar mau-funcionamento do circuito e
interferncia em outros dispositivos alimentados pela mesma fonte (interferncia conduzida)
ou que esteja nas proximidades (interferncia irradiada).
Apesar das muitas solues tecnolgicas j obtidas, continuam a surgir novos desafios,
como a alimentao em tenses cada vez mais baixas dos circuitos digitais, com implicaes
sobre os valores mnimos de queda de tenso direta dos componentes, ou ainda os circuitos de
eletrnica embarcada em automveis, e tantas outras aplicaes em aparelhos de tecnologia
da informao e de uso mdico.
O texto que se segue procura dar a seus leitores informaes necessrias para o
entendimento do funcionamento das principais topologias de fontes chaveadas, de seu
controle e do comportamento dos componentes ativos e passivos nestas utilizados. Trata-se de
um texto em constante aprimoramento, para o que sempre solicitamos a colaborao dos
leitores.

iv
Fontes Chaveadas Cap. 1 Topologias bsicas de conversores CC-CC no-isolados J. A. Pomilio

1 Topologias Bsicas de Conversores CC-CC no-isolados

1.1 Princpios bsicos

As anlises que se seguem consideram que os conversores no apresentam perdas de


potncia (rendimento 100%). Os interruptores (transistores e diodos) so ideais, o que significa
que, quando em conduo, apresentam queda de tenso nula e quando abertos, a corrente por eles
zero. Alm disso, a transio de um estado a outro instantnea.
Sero apresentadas estruturas circuitais bsicas que realizam a funo de, a partir de uma
fonte de tenso fixa na entrada, fornecer uma tenso de valor varivel na sada. Neste caso existe
um filtro capacitivo na sada, de modo a manter, sobre ele, uma tenso estabilizada e de
ondulao desprezvel.
Quando uma variao topolgica (surgida em funo da conduo dos interruptores)
provocar a conexo entre a fonte de entrada e um capacitor (ou entre dois capacitores), tal
caminho sempre dever conter um elemento que limite a corrente. Este elemento, por razes de
rendimento, ser um indutor.
Os circuitos sero estudados considerando que os interruptores comutam a uma dada
frequncia (cujo perodo ser designado por ), com um tempo de conduo do transistor igual a
tT. A relao =tT/ chamada de largura de pulso, ciclo de trabalho, razo cclica (duty-cycle).
A obteno das caractersticas estticas (relao entre a tenso de sada e a tenso de entrada,
por exemplo) feita a partir da imposio de condies de regime permanente. Em geral esta
anlise ser feita impondo-se a condio de que, em cada perodo de comutao, a tenso mdia
em um indutor nula, ou ainda de que a corrente mdia em um capacitor nula.

1.2 Conversor abaixador de tenso (step-down ou buck): Vo<E

A tenso de entrada (E) recortada pela chave T. Considere-se Vo praticamente


constante, por uma ao de filtragem suficientemente eficaz do capacitor de sada. Assim, a
corrente pela carga (Ro) tem ondulao desprezvel, possuindo apenas um nvel contnuo. A
figura 1.1 mostra a topologia.
Com o transistor conduzindo (diodo cortado), transfere-se energia da fonte para o indutor
(cresce io) e para o capacitor (quando io >Vo/R).
Quando T desliga, o diodo conduz, dando continuidade corrente do indutor. A energia
armazenada em L entregue ao capacitor e carga. Enquanto o valor instantneo da corrente
pelo indutor for maior do que a corrente da carga, a diferena carrega o capacitor. Quando a
corrente for menor, o capacitor se descarrega, suprindo a diferena a fim de manter constante a
corrente da carga (j que estamos supondo constante a tenso Vo). A tenso a ser suportada, tanto
pelo transistor quanto pelo diodo igual tenso de entrada, E.

iT io

L +
iD Ro
T
E D Vo

Io

Figura 1.1 Conversor abaixador de tenso

http://www.dsce.fee.unicamp.br/~antenor 1-1
Fontes Chaveadas Cap. 1 Topologias bsicas de conversores CC-CC no-isolados J. A. Pomilio

Se a corrente pelo indutor no vai a zero durante a conduo do diodo, diz-se que o
circuito opera no modo contnuo. Caso contrrio tem-se o modo descontnuo. Via de regra
prefere-se operar no modo contnuo devido a haver, neste caso, uma relao bem determinada
entre a largura de pulso e a tenso mdia de sada. A figura 1.2 mostra as formas de onda tpicas
de ambos os modos de operao.

Conduo contnua Conduo descontnua

tT tT t2 tx
I Io i
o Io

i
D

i
T
E E
Vo v
D Vo
0
0
Figura 1.2 Formas de onda tpicas nos modos de conduo contnua e descontnua

1.2.1 Modo de conduo contnua (MCC)


A obteno da relao entrada/sada pode ser feita a partir do comportamento do elemento
que transfere energia da entrada para a sada. Sabe-se que a tenso mdia sobre uma indutncia
ideal, em regime, nula, como mostrado na figura 1.3.

A1 = A 2
(1.1)
V1 t 1 = V2 ( t 1)

vL
V1
A1
t1
A2

V2

Figura 1.3 Tenso sobre uma indutncia em regime.

http://www.dsce.fee.unicamp.br/~antenor 1-2
Fontes Chaveadas Cap. 1 Topologias bsicas de conversores CC-CC no-isolados J. A. Pomilio

No caso do conversor abaixador, quanto T conduz, vL=E-Vo, e quando D conduz, vL=-Vo

(E Vo) t T = Vo ( t T )
Vo t T (1.2)
=
E

1.2.2 Modo de conduo descontnua (MCD)


A corrente do indutor ser descontnua quando seu valor mdio for inferior metade de
seu valor de pico (Io<Io/2). A condio limite dada por:

i o (E Vo) t T (E Vo)
Io = = = (1.3)
2 2L 2L

Com a corrente sendo nula durante o intervalo tx, tem-se:

(E Vo) t T = Vo ( t T t x ) (1.4)

Vo
= (1.5)
E t
1 x

Escrevendo em termos de variveis conhecidas, tem-se:

i o max
Ii = (corrente mdia de entrada) (1.6)
2

(E Vo) t T
i o max = (1.7)
L

Supondo a potncia de entrada igual potncia de sada, chega-se a:

Vo Ii i o max ( E Vo) 2
= = = (1.8)
E Io 2 Io 2 Io L

Vo 2 L Ii
= 1 (1.9)
E E 2

E Vo E 2
Vo = ==> = (1.10)
2 L Io E 2 L Io + E 2
1+
E 2

Definindo o parmetro K, que se relaciona com a descontinuidade, como sendo:

L Io
K= (1.11)
E

http://www.dsce.fee.unicamp.br/~antenor 1-3
Fontes Chaveadas Cap. 1 Topologias bsicas de conversores CC-CC no-isolados J. A. Pomilio

A relao sada/entrada pode ser reescrita como:

Vo 2
= 2 (1.12)
E +2K

O ciclo de trabalho crtico, no qual h a passagem do modo de conduo contnuo para o


descontnuo dado por:

1 1 8 K
crit = (1.13)
2

A figura 1.4 mostra a caracterstica esttica do conversor para diferentes valores de K. Na


figura 1.5 tem-se a variao da tenso de sada com a corrente de carga. Note-se que a conduo
descontnua tende a ocorrer para pequenos valores de Io, levando exigncia da garantia de um
consumo mnimo. Existe um limite para Io acima do qual a conduo sempre contnua e a
tenso de sada no alterada pela corrente, ou seja, tem-se uma boa regulao, mesmo em malha
aberta. Este equacionamento e as respectivas curvas consideram que a carga tem um
funcionamento de consumo de corrente constante. Caso a carga tenha um comportamento diverso
(impedncia constante ou potncia constante), deve-se refazer este equacionamento.
1
Cond. descontnua

0.75
K=.1
Vo/E K=.01 K=.05
0.5

0.25

Cond. contnua
0
0 0.2 0.4 0.6 0.8 1

Figura 1.4 Caracterstica de controle do conversor abaixador de tenso nos modos contnuo e
descontnuo.
1
Cond. contnua
=0,8
0.8

=0,6
0.6
Vo/E =0,4
Cond. descontnua
0.4

=0,2
0.2

0
0
E.
Io 8L
Figura 1.5 Caracterstica de sada do conversor abaixador de tenso nos modos contnuo e
descontnuo.

http://www.dsce.fee.unicamp.br/~antenor 1-4
Fontes Chaveadas Cap. 1 Topologias bsicas de conversores CC-CC no-isolados J. A. Pomilio

1.2.3 Dimensionamento de L e de C
Da condio limite entre o modo contnuo e o descontnuo (I=2.Iomin) , tem-se:

( E Vo)
I o min = (1.14)
2L

Se se deseja operar sempre no modo contnuo deve-se ter:

E (1 )
L min = (1.15)
2 Io min

Quanto ao capacitor de sada, este pode ser definido a partir da variao da tenso (ripple)
admitida. Enquanto a corrente pelo indutor for maior que Io (corrente na carga, suposta
constante) o capacitor se carrega e, quando for menor, o capacitor se descarrega, levando a uma
variao de tenso Vo.

1 t T t T I I I Io i
Q = + = (1.16) o
2 2 2 2 8
tT
A variao da corrente :

(E Vo) t T E (1 )
Io = = (1.17)
L L

Observe que Vo no depende da corrente. Substituindo (1.17) em (1.16) tem-se:

Q 2 E (1 )
Vo = = (1.18)
Co 8 L Co

Logo,

Vo (1 ) 2
Co = (1.19)
8 L Vo

1.3 Conversor elevador de tenso (step-up ou boost): Vo>E

Quando T ligado, a tenso E aplicada ao indutor. O diodo fica reversamente polarizado


(pois Vo>E). Acumula-se energia em L, a qual ser enviada ao capacitor e carga quando T
desligar. A figura 1.6 mostra esta topologia. A corrente de sada, Io, sempre descontnua,
enquanto Ii (corrente de entrada) pode ser contnua ou descontnua. Tanto o diodo quanto o
transistor devem suportar uma tenso igual tenso de sada, Vo.
Tambm neste caso tem-se a operao no modo contnuo ou no descontnuo,
considerando a corrente pelo indutor. As formas de onda so mostradas na figura 1.7.

http://www.dsce.fee.unicamp.br/~antenor 1-5
Fontes Chaveadas Cap. 1 Topologias bsicas de conversores CC-CC no-isolados J. A. Pomilio

L io D
ii iT +
Ro
E T vT Co Vo

Figura 1.6 Conversor elevador de tenso

1.3.1 Modo de conduo contnua


Quando T conduz: vL=E (durante tT)
Quando D conduz: vL=-(Vo-E) (durante -tT)

E t T (Vo E)( t T )
Ii = = (1.20)
L L

E
Vo = (1.21)
1

Teoricamente, quando o ciclo de trabalho tende unidade a tenso de sada tenda para
infinito. Na prtica, os elementos parasitas e no ideais do circuito (como as resistncias do
indutor e da fonte) impedem o crescimento da tenso acima de certo limite, no qual as perdas
nestes elementos resistivos se tornam maiores do que a energia transferida pelo indutor para a
sada.

Conduo contnua Conduo descontnua


tT tT t2 tx
I Ii
ii
Ii

Io i D Io

iT

Vo Vo
v E
E T

0
0
Figura 1.7 Formas de onda tpicas de conversor boost com entrada CC

http://www.dsce.fee.unicamp.br/~antenor 1-6
Fontes Chaveadas Cap. 1 Topologias bsicas de conversores CC-CC no-isolados J. A. Pomilio

1.3.2 Modo de conduo descontnua


Quando T conduz: vL = E, (durante tT)
Quando D conduz: vL = -(Vo-E), durante (-tT-tx)

1 tx
Vo = E (1.22)
1 tx

Escrevendo em termos de variveis conhecidas, tem-se:

E2 2
Vo = E + (1.23)
2 L Io

A relao sada/entrada pode ser reescrita como:

Vo 2
= 1+ (1.24)
E 2K

O ciclo de trabalho crtico, no qual h a passagem do modo de conduo contnuo para o


descontnuo dado por:

1 1 8 K
crit = (1.25)
2

A figura 1.8 mostra a caracterstica esttica do conversor para diferentes valores de K. Na


figura 1.9 tem-se a variao da tenso de sada com a corrente de carga. Note-se que a conduo
descontnua tende a ocorrer para pequenos valores de Io, levando exigncia da garantia de um
consumo mnimo. Existe um limite para Io acima do qual a conduo sempre contnua e a
tenso de sada no alterada pela corrente. Este equacionamento e as respectivas curvas
consideram que a carga tem um funcionamento de consumo de corrente constante. Caso a carga
tenha um comportamento diverso (impedncia constante ou potncia constante), deve-se refazer
este equacionamento.
50

K=.01
40

30
Vo/E
cond. descontnua K=.02
20

10 K=.05

0
0 0.2 0.4 0.6 0.8


Figura 1.8 Caracterstica esttica do conversor elevador de tenso nos modos de conduo
contnua e descontnua, para diferentes valores de K.

http://www.dsce.fee.unicamp.br/~antenor 1-7
Fontes Chaveadas Cap. 1 Topologias bsicas de conversores CC-CC no-isolados J. A. Pomilio

10

cond. contnua
6
=.8
Vo/E cond.
4 descontnua
=.6
2 =.4
=.2
0
0 0.04 0.08 0.12 0.16 0.2

Io E.
8.L
Figura 1.9 Caracterstica de sada do conversor elevador de tenso,
normalizada em relao a (E/L)

1.3.3 Dimensionamento de L e de C
O limiar para a conduo descontnua dado por:

Ii E t T Vo (1 )
Ii = = = (1.26)
2 2L 2L

Ii ( t T ) E (1 )
Io = = (1.27)
2 2L

E (1 )
L min = (1.28)
2 Io(min)

Para o clculo do capacitor deve-se considerar a forma de onda da corrente de sada.


Admitindo-se a hiptese que o valor mnimo instantneo atingido por esta corrente maior que a
corrente mdia de sada, Io, o capacitor se carrega durante a conduo do diodo e fornece toda a
corrente de sada durante a conduo do transistor.

Io(max)
Co = (1.29)
Vo

1.4 Conversor abaixador-elevador de tenso (buck-boost)

Neste conversor, a tenso de sada tem polaridade oposta da tenso de entrada. A figura
1.10 mostra o circuito.
Quando T ligado, transfere-se energia da fonte para o indutor. O diodo no conduz e o
capacitor alimenta a carga. Quando T desliga, a continuidade da corrente do indutor se faz pela
conduo do diodo. A energia armazenada em L entregue ao capacitor e carga.
Tanto a corrente de entrada quanto a de sada so descontnuas. A tenso a ser suportada
pelo diodo e pelo transistor a soma das tenses de entrada e de sada, Vo+E. A figura 1.11
mostra as formas de onda nos modos de conduo contnua e descontnua (no indutor).

http://www.dsce.fee.unicamp.br/~antenor 1-8
Fontes Chaveadas Cap. 1 Topologias bsicas de conversores CC-CC no-isolados J. A. Pomilio

vT
D
iT iD
T
E L Co Ro Vo

iL +

Figura 1.10 Conversor abaixador-elevador de tenso

1.4.1 Modo de conduo contnua


Quando T conduz: vL=E, (durante tT)
Quando D conduz: vL=-Vo, (durante -tT)

E t T Vo ( t T )
= (1.30)
L L

E
Vo = (1.31)
1

Conduo contnua Conduo descontnua

tT tT t2 tx
I iL

Io i D Io

iT

E+Vo E+Vo
vT
E E

0
0
(a) (b)
Figura 1.11 Formas de onda do conversor abaixador-elevador de tenso operando em conduo
contnua (a) e descontnua (b).

1.4.2 Modo de conduo descontnua


Quando T conduz: vL = E, (durante tT)
Quando D conduz: vL = -Vo, durante (-tT-tx)

http://www.dsce.fee.unicamp.br/~antenor 1-9
Fontes Chaveadas Cap. 1 Topologias bsicas de conversores CC-CC no-isolados J. A. Pomilio

E
Vo = (1.32)
1 tx

Escrevendo em termos de variveis conhecidas, e sabendo que a corrente mxima de


entrada ocorre ao final do intervalo de conduo do transistor:

E tT
Ii max = (1.33)
L

Seu valor mdio :

Ii max t T
Ii = (1.34)
2

Do balano de potncia tem-se:

Io Vo
Ii = (1.35)
E

O que permite escrever:

E2 2
Vo = (1.36)
2 L Io

Uma interessante caracterstica do conversor abaixador-elevador quando operando no


modo descontnuo que ele funciona como uma fonte de potncia constante.

E2 2
Po = (1.37)
2L

A relao sada/entrada pode ser reescrita como:

Vo 2
= (1.38)
E 2K

O ciclo de trabalho crtico, no qual h a passagem do modo de conduo contnuo para o


descontnuo dado por:

1 1 8 K
crit = (1.39)
2

A figura 1.12 mostra a caracterstica esttica do conversor para diferentes valores de K.

http://www.dsce.fee.unicamp.br/~antenor 1-10
Fontes Chaveadas Cap. 1 Topologias bsicas de conversores CC-CC no-isolados J. A. Pomilio

50

40 K=.01
cond. descontnua
30

Vo/E
20 K=.02

10 K=.05

0
0 0.2 0.4 0.6 0.8

Figura 1.12 Caracterstica esttica do conversor abaixador-elevador de tenso nos modos de
conduo contnua e descontnua, para diferentes valores de K.

Na figura 1.13 tem-se a variao da tenso de sada com a corrente de carga. Note-se que
a conduo descontnua tende a ocorrer para pequenos valores de Io, levando exigncia da
garantia de um consumo mnimo. Existe um limite para Io acima do qual a conduo sempre
contnua e a tenso de sada no alterada pela corrente. Este equacionamento e as respectivas
curvas consideram que a carga tem um funcionamento de consumo de corrente constante. Caso a
carga tenha um comportamento diverso (impedncia constante ou potncia constante), deve-se
refazer este equacionamento.
10

Vo/E cond. contnua


4 =.8

cond.
2
descontnua =.6
=.4
0 =.2
0 0.04 0.08 0.12 0.16 0.2

Io E.
8.L
Figura 1.13 Caracterstica de sada do conversor abaixador-elevador de tenso, normalizada em
relao a (E./L).

1.4.3 Clculo de L e de C
O limiar entre as situaes de conduo contnua e descontnua dado por:

I L ( t T ) Vo ( t T ) (1 ) Vo (1 ) 2
Io = = = (1.40)
2 2L 2L

E (1 )
L min = (1.41)
2 Io(min)

http://www.dsce.fee.unicamp.br/~antenor 1-11
Fontes Chaveadas Cap. 1 Topologias bsicas de conversores CC-CC no-isolados J. A. Pomilio

Quanto ao capacitor, como a forma de onda da corrente de sada a mesma do conversor


elevador de tenso, o clculo tambm segue a expresso:

Io(max)
Co = (1.42)
Vo

1.5 Conversor uk

Diferentemente dos conversores anteriores, no conversor uk, cuja topologia mostrada


na figura 1.14, a transferncia de energia da fonte para a carga feita por meio de um capacitor,
o que torna necessrio o uso de um componente que suporte correntes relativamente elevadas.
Como vantagem, existe o fato de que tanto a corrente de entrada quanto a de sada podem
ser contnuas, devido presena dos indutores. Alm disso, ambos indutores esto sujeitos ao
mesmo valor instantneo de tenso, de modo que possvel constru-los num mesmo ncleo. Este
eventual acoplamento magntico permite, com projeto adequado, eliminar a ondulao de
corrente em um dos enrolamentos. Os interruptores devem suportar a soma das tenses de entrada
e sada.
A tenso de sada apresenta-se com polaridade invertida em relao tenso de entrada.
I L1 V I L2
+ C1 -

L1 C1 L2 Ro

E Co Vo
S D

Figura 1.14 Conversor uk

Em regime, como as tenses mdias sobre os indutores so nulas, tem-se: VC1=E+Vo.


Esta a tenso a ser suportada pelo diodo e pelo transistor.
Com o transistor desligado, iL1 e iL2 fluem pelo diodo. C1 se carrega, recebendo energia de
L1. A energia armazenada em L2 alimenta a carga.
Quando o transistor ligado, D desliga e iL1 e iL2 fluem por T. Como VC1>Vo, C1 se
descarrega, transferindo energia para L2 e para a sada. L1 acumula energia retirada da fonte.
A figura 1.15 mostra as formas de onda de corrente nos modos de conduo contnua e
descontnua. Note-se que no modo descontnuo a corrente pelos indutores no se anula, mas sim
ocorre uma inverso em uma das correntes, que ir se igualar outra. Na verdade, a
descontinuidade caracterizada pelo anulamento da corrente pelo diodo, fato que ocorre tambm
nas outras topologias j estudadas.

http://www.dsce.fee.unicamp.br/~antenor 1-12
Fontes Chaveadas Cap. 1 Topologias bsicas de conversores CC-CC no-isolados J. A. Pomilio

i Conduo contnua Conduo descontnua


L1 i L1
I1
Ix

i L2 i L2
I2

vC1 -Ix
tT t2 tx
V1

tT

Figura 1.15. Formas de onda do conversor uk em conduo contnua e descontnua

Assumindo que iL1 e iL2 so constantes, e como a corrente mdia por um capacitor nula
(em regime), tem-se:

I L2 t T = I L1 ( t T ) (1.43)

I L1 E = I L2 Vo

E
Vo = (1.44)
1

Uma vez que a caracterstica esttica do conversor uk idntica do conversor


abaixador-elevador de tenso, as mesmas curvas caractersticas apresentadas anteriormente so
vlidas tambm para esta topologia. A nica alterao que a indutncia presente na expresso
do parmetro de descontinuidade K dada pela associao em paralelo dos indutores L1 e L2.
A relao sada/entrada pode ser reescrita como:

Vo 2
= (1.45)
E 2 Ke

Definindo o parmetro K, que se relaciona com a descontinuidade, como sendo:

Le Io L1 L 2
Ke = e Le =
E L1 + L 2

O ciclo de trabalho crtico, no qual h a passagem do modo de conduo contnuo para o


descontnuo dado por:

1 1 8 Ke
crit =
2

http://www.dsce.fee.unicamp.br/~antenor 1-13
Fontes Chaveadas Cap. 1 Topologias bsicas de conversores CC-CC no-isolados J. A. Pomilio

1.5.1 Dimensionamento de C1
C1 deve ser tal que no se descarregue totalmente durante a conduo de T. Considerando
iL1 e iL2 constantes, a variao da tenso linear. A figura 1.16 mostra a tenso no capacitor numa
situao crtica (ripple de 100%). Caso se deseje uma ondulao de tenso de 10%, basta utilizar
um capacitor 10 vezes maior do que o dado pela equao 1.48.

v
C1

2V
C1

V
C1

tT t
Figura 1.16. Tenso no capacitor intermedirio numa situao crtica.

VC1 = E + Vo (1.46)

Na condio limite:

2 (E + Vo)
Io = I L2 = C1 (1.47)
tT

Io(max) (1 )
C1 min = (1.48)
2E

1.5.2 Dimensionamento de L1
Considerando C1 grande o suficiente para que sua variao de tenso seja desprezvel, L1
deve ser tal que no permita que iL1 se anule. A figura 1.17 mostra a corrente por L1 numa
situao crtica.

L 1 I L1 max
E= (1.49)
tT

I L1 max
Ii = I L1 = (1.50)
2

E+Vo
+ i
L1
L1
I
E L1max

t
T
Figura 1.17 Corrente por L1 em situao crtica.

http://www.dsce.fee.unicamp.br/~antenor 1-14
Fontes Chaveadas Cap. 1 Topologias bsicas de conversores CC-CC no-isolados J. A. Pomilio

Quando T conduz:

E tT
L1 = (1.51)
2 Ii

E
L 1 min = (1.52)
2 Io(min)

1.5.3 Clculo de L2
Analogamente anlise anterior, obtm-se para L2:

E
L 2 min = (1.53)
2 Io(min)

1.5.4 Clculo de C (capacitor de sada)


Para uma corrente de sada contnua, o dimensionamento de C idntico ao realizado para
o conversor abaixador de tenso

E 2
Co = (1.54)
8 L 2 Vo

1.6 Conversor SEPIC

O conversor SEPIC (Single Ended Primary Inductance Converter) mostrado na figura


1.18. Possui uma caracterstica de transferncia do tipo abaixadora-elevadora de tenso.
Diferentemente do conversor uk, a corrente de sada pulsada. Os interruptores ficam sujeitos a
uma tenso que a soma das tenses de entrada e de sada e a transferncia de energia da entrada
para a sada se faz via capacitor.
O funcionamento no modo descontnuo tambm igual ao do conversor uk, ou seja, a
corrente pelo diodo de sada se anula, de modo que as correntes pelas indutncias se tornam
iguais. A tenso a ser suportada pelo transistor e pelo diodo igual a Vo+E.

+ E -
+
L1 C1 D
i L1 i L2
Vo
E L2 Co
T
Ro

Figura 1.18 Topologia do conversor SEPIC.

http://www.dsce.fee.unicamp.br/~antenor 1-15
Fontes Chaveadas Cap. 1 Topologias bsicas de conversores CC-CC no-isolados J. A. Pomilio

1.7 Conversor Zeta

O conversor Zeta, cuja topologia est mostrada na figura 1.19, tambm possui uma
caracterstica abaixadora-elevadora de tenso. Na verdade, a diferena entre este conversor, o
uk e o SEPIC apenas a posio relativa dos componentes.
Aqui a corrente de entrada descontnua e a de sada continua. A transferncia de
energia se faz via capacitor. A operao no modo descontnuo tambm se caracteriza pela
inverso do sentido da corrente por uma das indutncias. A posio do interruptor permite uma
natural proteo contra sobre-correntes. A tenso a ser suportada pelo transistor e pelo diodo
igual a Vo+E.

- Vo + i L2

T C1 L2
+
L1 D Co Vo
E

i L1 Ro

Figura 1.19 Topologia do conversor Zeta.

1.8 Considerao sobre a mxima tenso de sada no conversor elevador de tenso

Pelas funes indicadas anteriormente, tanto para o conversor elevador de tenso quanto
para o abaixador-elevador (e para o uk, SEPIC e Zeta), quando o ciclo de trabalho tende
unidade, a tenso de sada tende a infinito. Nos circuitos reais, no entanto, isto no ocorre, uma
vez que as componentes resistivas presentes nos componentes, especialmente nas chaves, na
fonte de entrada e nos indutores, produzem perdas. Tais perdas, medida que aumenta a tenso
de sada e, consequentemente, a corrente, tornam-se mais elevadas, reduzindo a eficincia do
conversor. As curvas de Vo x se alteram e passam a apresentar um ponto de mximo, o qual
depende das perdas do circuito.
A figura 1.20 mostra a curva da tenso de sada normalizada em funo da largura do
pulso para o conversor elevador de tenso.
Se considerarmos as perdas relativas ao indutor e fonte de entrada, podemos redesenhar
o circuito como mostrado na figura 1.21.
Para tal circuito, a tenso disponvel para alimentao do conversor se torna (E-Vr),
podendo-se prosseguir a anlise a partir desta nova tenso de entrada. A hiptese que a
ondulao da corrente pelo indutor desprezvel, de modo a se poder supor Vr constante.
O objetivo obter uma nova expresso para Vo, em funo apenas do ciclo de trabalho e
das resistncias de carga e de entrada. O resultado est mostrado na figura 1.22.

E Vr
Vo = (1.55)
1

Vr = R L Ii
(1.56)
Vo = Ro Io

Io = Ii (1 ) (1.57)

http://www.dsce.fee.unicamp.br/~antenor 1-16
Fontes Chaveadas Cap. 1 Topologias bsicas de conversores CC-CC no-isolados J. A. Pomilio

R L Io R L Vo
Vr = = (1.58)
1 (1 ) Ro

R L Vo
E
(1 ) Ro E R L Vo
Vo = = (1.59)
1 1 Ro (1 ) 2

Vo 1
= (1.60)
E 2 R
(1 ) + L
Ro

40

Vo( d )
20

0 0.2 0.4 0.6 0.8


d
Figura 1.20 Caracterstica esttica de conversor elevador de tenso no modo contnuo.

Vr
Ii

RL L Io

E E-Vr Co +
Ro Vo

Figura 1.21 Conversor elevador de tenso considerando a resistncia do indutor.

Vo( d )
2

0
0 0.2 0.4 0.6 0.8 1
d

Figura 1.22. Caracterstica esttica de conversor elevador de tenso, no modo contnuo,


considerando as perdas devido ao indutor.

http://www.dsce.fee.unicamp.br/~antenor 1-17
Fontes Chaveadas Cap. 1 Topologias bsicas de conversores CC-CC no-isolados J. A. Pomilio

1.9 Exerccios

1. Para o conversor abaixador-elevador de tenso, em conduo contnua, obtenha uma


expresso para a relao Vo/E considerando as perdas devido resistncia do indutor.

2. Para um conversor uk, considere os seguintes valores: E=48V, Vo=36V, Ro=9,


fchav=64kHz, L1=10mH, L2=1mH, Co=100uF; rendimento de 100%.
a) Determine se o conversor est operando no MCC ou no MCD.
b) Calcule o ciclo de trabalho no ponto de operao.
c) Determine o valor do capacitor intermedirio (C1), de modo que a ondulao de tenso sobre
ele seja de 0,5V (pico a pico).
d) Determine o valor da corrente mdia de entrada e a sua ondulao (pico-a-pico).

3. Considere o circuito mostrado ao lado, supondo que


C1
a tenso de entrada (E) est aplicada entre os pontos A B
A (positivo) e B. A tenso de sada, Vo, est entre os L1 L2
pontos C (positivo) e B. Considere os seguintes I1 I2
dados: E=300V, =0,5, Ro=100.

a) Determine a caracterstica esttica entre a tenso de


sada e a tenso de entrada, supondo funcionamento
Io
no MCC, em funo do ciclo de trabalho. Indique as C
suposies necessrias.

b) Determine as seguintes grandezas: Tenso de sada; potncia de entrada; correntes mdias nos
indutores L1 e L2. Suponha o capacitor de sada grande o suficiente para que Vo seja
praticamente constante.

4. Para o conversor cc-cc mostrado no circuito ao lado,


a) Identifique, por inspeo, a polaridade da tenso de sada e a Ro
Vo
tenso mdia que h sobre o capacitor C1.
b) Determine a caracterstica esttica entre a tenso de sada e a
tenso de entrada, supondo funcionamento no MCC, em
funo do ciclo de trabalho. Indique as suposies necessrias. L1
Comente sobre as eventuais restries sobre o ciclo de D
trabalho para que seja possvel o funcionamento desta
topologia.
E
c) Considere os seguintes dados: E=10V, =0,75, Ro=10. C1
Determine as seguintes grandezas: Tenso de sada; potncia S L2
de entrada; correntes mdias de entrada (na fonte), de sada (no
diodo), em L1 e em L2. Suponha o capacitor de sada grande o
suficiente para que Vo seja praticamente constante.

5. Para um conversor elevador de tenso (boost), considere os seguintes valores: E=100V,


Ro=200, fchav=10 kHz, L=1 mH, Co=47 uF; =0,5; eficincia de 100%.
e) Determine se o conversor est operando no MCC ou no MCD.
f) Calcule a tenso mdia de sada;
g) Determine o valor da ondulao da corrente pelo indutor (pico-a-pico);
h) Determine o intervalo em que no h corrente no circuito (tx).

http://www.dsce.fee.unicamp.br/~antenor 1-18
Fontes Chaveadas Cap. 1 Topologias bsicas de conversores CC-CC no-isolados J. A. Pomilio

6. O circuito abaixo representa uma fonte chaveada do tipo abaixadora de tenso. O transistor
comandado por um pulso quadrado com largura 50%, em 25 kHz. Deseja-se obter 10 V na sada,
com um ripple de tenso de 1%. A corrente nominal de sada de 5 A. Os pulsos de comando do
transistor devem variar entre -15 e +15V, com tempos de subida e de descida de 100ns.
a) Calcule e use na simulao a indutncia para operar no MCC com uma corrente de sada de
1 A.
b) Calcule o capacitor de filtro para o ripple de tenso indicado.
c) Simule o circuito, pelo menos por 10 ms, partindo de condies iniciais nulas tanto no
indutor quanto no capacitor, e verifique se os valores tericos correspondem aos simulados.
Explique eventuais discrepncias. Inicialmente a carga deve corresponder a uma corrente
de 5 A e, em seguida, alterar para 1 A (valores mdios).
d) Calcule o valor da tenso de sada, caso se opere no MCD com corrente mdia de sada de
0,5 A.
e) Simule o circuito, agora no MCD, partindo de condies iniciais nulas tanto no indutor
quanto no capacitor, e verifique se os valores tericos correspondem aos simulados.
Determine o valor de R1 considerando o valor esperado para a nova tenso de sada e a
corrente mdia desejada. Explique eventuais discrepncias.

7. Demonstre que o valor da capacitncia de sada de um conversor buck-boost, operando no


2
Io K
MCD, dado por: C o = 1 .
Vo

http://www.dsce.fee.unicamp.br/~antenor 1-19
Fontes Chaveadas Cap. 2 Topologias bsicas de conversores CC-CC com isolao J. A. Pomilio

2 Topologias bsicas de conversores CC-CC com isolao

Em muitas aplicaes necessrio que a sada esteja eletricamente isolada da entrada,


fazendo-se uso de transformadores. Em outros casos, o uso de transformadores conveniente
para evitar, dados os valores de tenses de entrada e de sada, o emprego de ciclos de trabalho
muito estreitos ou muito largos.
Em alguns casos o uso desta isolao implica na alterao do circuito para permitir um
adequado funcionamento do transformador, ou seja, para evitar a saturao do ncleo magntico.
Relembre-se que no possvel interromper o fluxo magntico produzido pela fora magneto-
motriz aplicada aos enrolamentos.

2.1 Diferenas entre um transformador e indutores acoplados

Em um elemento magntico a grandeza que no admite descontinuidade o fluxo


magntico. De acordo com a lei de Faraday, a variao do fluxo magntico produz uma fora
d
eletromotriz proporcional taxa de variao deste fluxo: e = . Deste modo, uma
dt
descontinuidade no fluxo produziria uma tenso infinita, o que no possvel. Na prtica, a
tentativa de interrupo de um fluxo magntico produzido pela circulao de uma corrente, leva
ao surgimento uma tenso grande o suficiente para que a corrente (e o fluxo) no se interrompa.
Em outras palavras, a energia acumulada no campo magntico no pode desaparecer
instantaneamente. No caso ilustrado na figura 2.1, o aumento da tenso produzido pela tentativa
de abertura do interruptor leva ao surgimento de um arco que d continuidade corrente (e ao
LI2
fluxo) e dissipa a energia anteriormente acumulada no campo magntico .
2

i arco
i e
e I
E L E L
R R
t
Figura 2.1 Processo de interrupo de corrente (fluxo magntico).

Quando se analisa um circuito eltrico, resulta da lei de Faraday a equao do indutor:


di
vL = L . No entanto, a grandeza fsica que no admite descontinuidade o fluxo magntico e
dt
no a corrente. Em um indutor simples, fluxo e corrente so associados pela indutncia
( = L i ).
Alguns dispositivos magnticos, no entanto, podem dispor de mais de um enrolamento
pelo qual possvel circular corrente e, desta forma, contribuir para a continuidade do fluxo
magntico.

http://www.dsce.fee.unicamp.br/~antenor 2-1
Fontes Chaveadas Cap. 2 Topologias bsicas de conversores CC-CC com isolao J. A. Pomilio

2.1.1 Funcionamento de um transformador


Considere-se a figura 2.2 que mostra um elemento magntico que possui dois
enrolamentos com espiras N1 e N2, colocados em um mesmo ncleo ferromagntico.
Suponhamos que o acoplamento dos fluxos magnticos produzidos por estes enrolamentos seja
perfeito (disperso nula).
A polaridade dos enrolamentos est indicada pelos pontinhos. Esta representao
significa que uma tenso positiva e1 produz uma tenso tambm positiva e2. Outra interpretao
til, relativa circulao de correntes, que correntes que entram pelos terminais marcados
produzem fluxos no mesmo sentido.
Xi ii

Vi e1 e2 Vs

N1 N2
Figura 2.2 Princpio de funcionamento de transformador: secundrio em aberto.

Com o secundrio aberto, pelo primrio circular apenas uma pequena corrente, chamada
de corrente de magnetizao. Todas as tenses e correntes so supostas senoidais. O valor eficaz
da tenso aplicada no primrio, e1, menor do que a tenso de entrada Vi. A corrente de
magnetizao produz um fluxo de magnetizao no ncleo, m.

Vi e1
ii = (2.1)
Xi

N2
e2 = e1 (2.2)
N1

Quando se conecta uma carga no secundrio, inicia-se uma circulao de corrente por tal
enrolamento. A corrente do secundrio produz um fluxo magntico que se ope ao fluxo criado
pela corrente de magnetizao. Isto leva a uma reduo do fluxo no ncleo. Pela lei de Faraday,
ocorre uma reduo na tenso e1. Conseqentemente, de acordo com (2.1), h um aumento na
corrente de entrada, ii, de modo que se re-equilibre o fluxo de magnetizao. Este comportamento
est ilustrado na figura 2.3.
Xi ii is

Vi e1 e2 Rs

N1 N2
Figura 2.3 Princpio de funcionamento de transformador: secundrio com carga.

http://www.dsce.fee.unicamp.br/~antenor 2-2
Fontes Chaveadas Cap. 2 Topologias bsicas de conversores CC-CC com isolao J. A. Pomilio

Verifica-se assim o processo que leva reflexo da corrente da carga para o lado do
primrio, o qual se deve manuteno do fluxo de magnetizao do ncleo do transformador.
Um dispositivo magntico comporta-se como um transformador quando existirem, ao
mesmo tempo, correntes em mais de um enrolamento, de maneira que o fluxo de magnetizao
seja essencialmente constante.

2.1.2 Funcionamento de indutores acoplados


Outro arranjo possvel para enrolamentos acoplados magneticamente aquele em que a
continuidade do fluxo feita pela passagem de corrente ora por um enrolamento, ora por outro,
garantindo-se um sentido de correntes que mantenha a continuidade do fluxo. Este o que ocorre
em um conversor fly-back, como ser visto a seguir.
Para um mesmo valor de potncia a ser transferido de um enrolamento para outro, o
volume de um transformador ser inferior ao de indutores acoplado, essencialmente devido ao
melhor aproveitamento da excurso do fluxo magntico em ambos sentidos da curva x i (ou B
x H).
Com indutores acoplados a variao do fluxo normalmente em um nico quadrante do
plano B x H.

2.2 Conversor fly-back (derivado do abaixador-elevador)


O elemento magntico comporta-se como um indutor bifilar e no como um
transformador. Quando T conduz, armazena-se energia na indutncia do "primrio" (em seu
campo magntico) e o diodo fica reversamente polarizado. Quando T desliga h uma perturbao
no fluxo, o que gera uma tenso que se elevar at que surja um caminho que d surgimento
passagem de uma corrente que leve a manter a continuidade do fluxo.
Podem existir diversos caminhos que permitam a circulao de tal corrente. Aquele que
efetivamente se efetivar o que surge com a menor tenso.
No caso do circuito estudado, tal caminho se dar atravs do diodo que entra em conduo
assim que o transistor desliga. Para tanto a tenso no secundrio, e2 dever de elevar at o nvel
de Vo.
A energia acumulada no campo magntico enviada sada. A figura 2.4 mostra o
circuito.
Note-se que as correntes mdias nos enrolamentos no so nulas, levando necessidade
de colocao de entreferro no "transformador".
D
T

E e2 Co Vo
L1

N1 N2
Figura 2.4 Conversor fly-back

A tenso de sada, no modo de conduo contnua, dada por:

N2 E
Vo = (2.3)
N1 (1 )

http://www.dsce.fee.unicamp.br/~antenor 2-3
Fontes Chaveadas Cap. 2 Topologias bsicas de conversores CC-CC com isolao J. A. Pomilio

2.3 Conversor Cuk


Neste circuito a isolao se faz pela introduo de um transformador no circuito.
Utilizam-se 2 capacitores para a transferncia da energia da entrada para a sada. A figura 2.5
mostra o circuito. A tenso sobre o capacitor C1 a prpria tenso de entrada, enquanto sobre C2
tem-se a tenso de sada.

N1 N2
L1 L2
C1 C2
E T Co
V1 V2 D Vo

Figura 2.5 Conversor Cuk com isolao

A tenso de sada, no modo contnuo de conduo, dada por:

N2 E
Vo = (2.4)
N1 (1 )

O balano de carga deve se verificar para C1 e C2. Com N1=N2, C1=C2, tendo o dobro
do valor obtido pelo mtodo de clculo indicado anteriormente no circuito sem isolao. Para
outras relaes de transformao deve-se obedecer a N1.C1=N2.C2, ou V1.C1=V2.C2.
Note que quando T conduz a tenso em N1 VC1=E (em N2 tem-se VC1.N2/N1). Quando
D conduz, a tenso em N2 VC2=Vo (em N1 tem-se VC2.N1/N2). A corrente pelos enrolamentos
no possui nvel contnuo e o dispositivo comporta-se, efetivamente, como um transformador.

2.4 Conversor forward (derivado do abaixador de tenso)


O comportamento abaixador de tenso est associado ao estgio de sada, incluindo o diodo
D3, indutor L e capacitor Co. Do funcionamento desta parte do circuito determina-se se o
conversor deve ser analisado em conduo contnua ou conduo descontnua.
Quando T conduz, aplica-se E em N1. D1 fica diretamente polarizado e cresce a corrente
por L. Quando T desliga, a corrente do indutor de sada tem continuidade via D3.
O elemento magntico possui trs enrolamentos. De N1 para N3 se d a transferncia de
energia da fonte para a carga. J o enrolamento N2 tem como funo desmagnetizar o ncleo a
cada ciclo, no intervalo em que o transistor permanece desligado Durante este intervalo tem-se a
conduo de D2 e se aplica uma tenso negativa em N2, ocorrendo um retorno de toda energia
associada corrente de magnetizao para a fonte. A figura 2.6 mostra o circuito.

D2 D1 L

T
. . +
E D3 Co Vo

.
N1 N2 N3
Figura 2.6 Conversor forward

http://www.dsce.fee.unicamp.br/~antenor 2-4
Fontes Chaveadas Cap. 2 Topologias bsicas de conversores CC-CC com isolao J. A. Pomilio

Existe um mximo ciclo de trabalho que garante a desmagnetizao do transformador


(tenso mdia nula), o qual depende da relao de espiras existente. A figura 2.7 mostra o circuito
equivalente no intervalo de desmagnetizao.
As tenses no enrolamento N1, respectivamente quando o transistor e o diodo D2
conduzem, so:

E N1
VN1 = E 0 t tT e VN1 = t T t t2 (2.5)
N2

E
T . VN1
N1 E
A1
. tT
t2
t
N2 A2
D2
E.N1/N2 A1=A2

Figura 2.7 Forma de onda no enrolamento de N1.

Outra possibilidade, que prescinde do enrolamento de desmagnetizao, a introduo de


um diodo zener no secundrio, pelo qual circula a corrente no momento do desligamento de T.
Esta soluo, mostrada na figura 2.8, no entanto, provoca uma perda de energia sobre o zener,
alm de limitar o ciclo de trabalho em funo da tenso.

..
E

Figura 2.8 Conversor forward com desmagnetizao por diodo zener.

2.5 Conversor push-pull


O conversor push-pull , na verdade, um arranjo de 2 conversores forward, trabalhando
em contra-fase, conforme mostrado na figura 2.9.
Quando T1 conduz (considerando as polaridades dos enrolamentos), nos secundrios
aparecem tenses como as indicadas na figura 2.10. D2 conduz simultaneamente, mantendo nulo
o fluxo no transformador (desconsiderando a magnetizao).
Note que no intervalo entre as condues dos transistores, os diodos D1 e D2 conduzem
simultaneamente (no instante em que T1 desligado, o fluxo nulo garantido pela conduo de
ambos os diodos, cada um conduzindo metade da corrente), atuando como diodos de livre-
circulao e curto-circuitando o secundrio do transformador.
A tenso de sada dada por:

2 E 1
Vo = e 1 = 2 (2.6)
n

http://www.dsce.fee.unicamp.br/~antenor 2-5
Fontes Chaveadas Cap. 2 Topologias bsicas de conversores CC-CC com isolao J. A. Pomilio

Vce1
i c1 i D1

T1 ..
D1
. L io
. +

V1=E E/n Co Ro

. .. .. .
E E/n

T2 i c2 iD2 D2
Figura 2.9 Conversor push-pull.

O ciclo de trabalho deve ser menor que 0,5 de modo a evitar a conduo simultnea dos
transistores. n a relao de espiras do transformador.
Os transistores devem suportar uma tenso com o dobro do valor da tenso de entrada.
Outro problema deste circuito refere-se possibilidade de saturao do transformador caso a
conduo dos transistores no seja idntica (o que garante uma tenso mdia nula aplicada ao
primrio). A figura 2.10 mostra algumas formas de onda do conversor.
V1
+E
1
2
Ic1 -E

T1/D2 D1/D2 T2/D1 D1/D2


i D1

Vce1 2E
E

io
Io


Figura 2.10 Formas de onda do conversor push-pull.

2.6 Conversor em meia-ponte


Uma alterao no circuito que permite contornar ambos inconvenientes do conversor
push-pull leva ao conversor com topologia em meia ponte, mostrado na figura 2.11. Neste caso
preciso ter um ponto mdio na alimentao, o que faz com que os transistores tenham que
suportar 50% da tenso do caso anterior, embora a corrente seja o dobro.
O uso de um capacitor de desacoplamento garante uma tenso mdia nula no primrio do
transformador. Este capacitor deve ser escolhido de modo a evitar ressonncia com o indutor de
sada e, ainda, para que sobre ele no recaia uma tenso maior que alguns porcento da tenso de
alimentao (durante a conduo de cada transistor).

http://www.dsce.fee.unicamp.br/~antenor 2-6
Fontes Chaveadas Cap. 2 Topologias bsicas de conversores CC-CC com isolao J. A. Pomilio

.
E/2 . . L
.
T1 .. +

. . . Co
Vo

E/2 .. .
T2 .
Figura 2.11 Conversor em meia-ponte

2.7 Conversor em ponte completa


Pode-se obter o mesmo desempenho do conversor em meia ponte, sem o problema da
maior corrente pelo transistor, com o conversor em ponte completa. O preo o uso de 4
transistores, como mostrado na figura 2.12.

.
. .
. . L
.
T1 . T2
..
+

. Co
Vo

E .. .
.
. .
T3 . T4 .
.
Figura 2.28 Conversor em ponte completa.

http://www.dsce.fee.unicamp.br/~antenor 2-7
Fontes Chaveadas Cap. 2 Topologias bsicas de conversores CC-CC com isolao J. A. Pomilio

2.8 Exerccios

1. Para o conversor forward, com 3 enrolamentos, N1=100, N3=40 (enrolamento de


desmagnetizao), Tenso de entrada E=20V. N2 (nmero de espiras do enrolamento de sada)
no conhecido. Suponha conduo contnua no indutor de sada
a) Desenhe a forma de onda em N3, para a situao de mximo ciclo de trabalho, indicando
valores na escala vertical.
b) Determine o mximo ciclo de trabalho.
c) Determine a mnima tenso de bloqueio que o transistor deve suportar.
d) Qual o nmero de espiras do enrolamento N2 caso se deseje uma tenso de sada de 12V para
um ciclo de trabalho de 50%?

2. Simule o circuito abaixo com uma freqncia de chaveamento de 25kHz, largura de pulso de
50%. A relao de espiras do elemento magntico de 1:10. Analise os valores das
grandezas listadas abaixo e verifique se o resultado da simulao consistente com as
expectativas tericas. Em caso de discrepncia, procure justificar as diferenas.
a) Tenso de sada.
b) Ondulao da tenso de sada.
c) Tenso sobre o indutor L1.
d) Ondulao da corrente em L1 e em L2 (considere apenas os intervalos em que h corrente
no transistor e no diodo, respectivamente).
e) Tenso Vce do transistor.
f) Altere o acoplamento dos indutores para 0.95 e repita a simulao e as anlises anteriores,
justificando as eventuais alteraes de resultados.

http://www.dsce.fee.unicamp.br/~antenor 2-8
Fontes Chaveadas Cap. 2 Topologias bsicas de conversores CC-CC com isolao J. A. Pomilio

3. Calcule os seguintes parmetros: L5, L1, L2, C1, , para o conversor forward abaixo.
Simule o circuito e verifique se os resultados so consistentes com a expectativa. Justifique
eventuais discrepncias.
O circuito opera no modo de conduo contnua.
Tenso de sada de 12V
Ripple da corrente de sada (em L5) igual a 4 A (pico a pico)
Ripple da tenso de sada de 1%.
Relao de espiras entre L1 e L3 N1=10.N3.
L2 deve ser tal que garanta a desmagnetizao total do ncleo durante a conduo de D3.
A freqncia de chaveamento de 20 kHz.

4. Utilizando o circuito do exerccio anterior, aumente a largura de pulso para 60% e refaa a
simulao. Discuta as alteraes nos resultados.

http://www.dsce.fee.unicamp.br/~antenor 2-9
Fontes Chaveadas - Cap. 3 Tcnicas de Modulao em Fontes Chaveadas J. A. Pomilio

3. TCNICAS DE MODULAO EM FONTES CHAVEADAS

O objetivo deste captulo descrever os principais mtodos de comando dos conversores


CC-CC, bem como identificar suas vantagens e limitaes.
Via de regra, as fontes chaveadas operam a partir de uma fonte de tenso CC de valor
fixo, enquanto na sada tem-se tambm uma tenso CC, mas de valor distinto (fixo ou no).
As chaves semicondutoras esto ou no estado bloqueado ou em plena conduo. A tenso
mdia de sada depende da relao entre o intervalo em que a chave permanece fechada e o
perodo de chaveamento. Define-se ciclo de trabalho (largura de pulso ou razo cclica) como a
relao entre o intervalo de conduo da chave e o perodo de chaveamento. Tomemos como
exemplo a figura 3.1 na qual se mostra uma estrutura chamada abaixadora de tenso (ou buck).
Para este circuito, o papel do indutor e do capacitor o de extrair o valor mdio da tenso
no diodo (vo) e disponibilizar esta tenso com baixa ondulao na sada (Vo).

T L
E D vo C R Vo

vo

Vo

t
t
T
Figura 3.1 Conversor abaixador de tenso e forma de onda da tenso aplicada ao filtro de sada.

3.1 Modulao por Largura de Pulso - MLP (PWM Pulse Width Modulation)

Em MLP opera-se com freqncia constante, variando-se o tempo em que a chave


permanece ligada.
O sinal de comando obtido, de modo analgico, pela comparao de um sinal de
controle (modulante) com uma onda peridica (portadora), por exemplo, uma onda "dente-de-
serra". A figura 3.2 ilustra estas formas de onda.

vp

vc vp
- vs(t)
vo
tT
vs(t)
vo
vc
+
Vs Vo t T vc
=
vp

Figura 3.2 Modulao por Largura de Pulso.

http://www.dsce.fee.unicamp.br/~antenor 3-1
Fontes Chaveadas - Cap. 3 Tcnicas de Modulao em Fontes Chaveadas J. A. Pomilio

A freqncia da portadora deve ser pelo menos 10 vezes maior do que a modulante, de
modo que seja relativamente fcil filtrar o valor mdio do sinal modulado (MLP), recuperando
uma tenso mdia que seja proporcional ao sinal de controle. Para tanto tambm necessrio que
a onda portadora tenha uma variao linear com o tempo (onda triangular).
Do ponto de vista do comportamento dinmico do sistema (que ser detalhadamente
analisado em captulos posteriores), a MLP comporta-se como um elemento linear quando se
analisa a resposta do sistema tomando por base os valores mdios da corrente e da tenso.

3.1.1 Espectro Harmnico de Sinal MLP


A figura 3.3 mostra formas de onda relativas modulao MLP de um sinal de referncia
que apresenta um nvel contnuo. A sada do comparador uma tenso com 2 nveis, na freqncia
da onda triangular. Na figura 3.4 tem-se o espectro desta onda MLP, onde se observa a presena de
uma componente contnua que reproduz o sinal modulante. As demais componentes aparecem nos
mltiplos da freqncia da portadora sendo, em princpio, relativamente fceis de filtrar dada sua
alta freqncia.
10V

0V
10V

0V
0s 0.2ms 0.4ms 0.6ms 0.8ms 1.0ms

Figura 3.3 Modulao MLP de nvel CC.


8.0V

6.0V

4.0V

2.0V

0V
0Hz 50KHz 100KHz 150KHz 200KHz

Figura 3.4 Espectro de sinal MLP.

http://www.dsce.fee.unicamp.br/~antenor 3-2
Fontes Chaveadas - Cap. 3 Tcnicas de Modulao em Fontes Chaveadas J. A. Pomilio

3.2 Modulao por limites de corrente - MLC (Histerese)

Neste caso, so estabelecidos os limites mximo e/ou mnimo da corrente, fazendo-se o


chaveamento em funo de serem atingidos tais valores extremos. O valor instantneo da
corrente, em regime, mantido sempre dentro dos limites estabelecidos e o conversor comporta-
se como uma fonte de corrente.
Tanto a freqncia como o ciclo de trabalho so variveis, dependendo dos parmetros do
circuito e dos limites impostos. A figura 3.5 mostra as formas de onda para este tipo de
controlador.
MLC s possvel em malha fechada, pois necessrio medir instantaneamente a
varivel de sada. Por esta razo, a relao entre o sinal de controle e a tenso mdia de sada
direta. Este tipo de modulao usado, principalmente, em fontes com controle de corrente e que
tenha um elemento de filtro indutivo na sada.
um controle no-linear e que garante a resposta mais rpida a um transitrio de carga,
de referncia ou de entrada. Conforme ilustra a figura 3.5, caso ocorra uma diminuio na tenso
de entrada, automaticamente se d um ajuste no tempo de conduo do transistor de modo que
no h qualquer alterao na corrente mdia de sada e, portanto, na tenso de sada.
Mudana
mudana na tenso de entrada
na carga
io Imax
Io
Imin

t
vo
E

0
t
Figura 3.5 Formas de onda de corrente e da tenso instantnea na entrada do filtro de sada (ver
figura 3.6).

A obteno de um sinal MLC pode ser conseguida com o uso de um comparador com
histerese, atuando a partir da realimentao do valor instantneo da corrente. Caso a varivel que
se deseja controlar seja a tenso de sada, a referncia de corrente dada pelo erro desta tenso
(atravs de um controlador tipo integral). A figura 3.6 ilustra este sistema de controle.
A freqncia de comutao varivel e depende dos parmetros do circuito. Existem
algumas tcnicas de estabilizao da freqncia, mas envolvem uma perda de preciso na
corrente ou exigem um processamento digital.
A necessidade de realimentao do valor instantneo da corrente torna o sistema sensvel
presena dos rudos de comutao presentes na corrente ou mesmo associados interferncia
eletromagntica. Normalmente preciso utilizar filtros na realimentao de corrente de modo a
evitar comutaes indesejadas.
Dado que a freqncia de comutao varivel, o dimensionamento do filtro de sada
deve ser feito para as condies de pior caso, ou seja, para o conjunto de parmetros que leve
menor freqncia de operao. Quando a freqncia for superior a este valor a ondulao da
tenso de sada se reduzir.

http://www.dsce.fee.unicamp.br/~antenor 3-3
Fontes Chaveadas - Cap. 3 Tcnicas de Modulao em Fontes Chaveadas J. A. Pomilio

+
vo Vo

sensor
io
corrente Realimentao da
tenso de sada

i* referncia de
I v* tenso
comparador
com histerese integrador

Figura 3.6 Controlador com histerese.

Em princpio o controle por histerese poderia ser aplicado diretamente tenso de sada.
No entanto isto poderia causar sobre-correntes excessivas em situaes transitrias. Por exemplo,
partindo de condies iniciais nulas, o transistor somente seria desligado quando o capacitor de
sada atingisse a tenso desejada. Isto demandaria um longo intervalo de tempo, ocasionando um
crescimento excessivo da corrente pelo transistor.

3.3 Outras tcnicas no-lineares de modulao


Outras formas de controle tm sido pesquisadas com o intuito de melhorar a resposta
dinmica do sistema, aumentar a margem de estabilidade, rejeitar mais eficientemente
perturbaes, etc. Estas novas tcnicas utilizam, via de regra, mtodos no-lineares e procuram
aproveitar ao mximo as caractersticas tambm no-lineares dos conversores.

3.3.1 Controle One-cycle


O controle one-cycle (Smedley, 1991 e Santi, 1993) permite o controle ciclo a ciclo da
tenso de um conversor com sada CC, de modo que o sistema se torna praticamente imune a
variaes na alimentao e na carga. Opera com freqncia constante e modulao da largura de
pulso, mas o instante de comutao determinado por uma integrao da tenso que aplicada
ao estgio de sada do conversor.
A figura 3.7 mostra a estrutura bsica para um conversor abaixador de tenso.
Uma vez que, em regime permanente, a tenso mdia numa indutncia nula, a tenso de
sada, Vo, igual tenso mdia sobre o diodo. A tenso sobre o diodo, no entanto, variar entre
praticamente zero (quando o componente conduz) e a tenso de alimentao. Seu valor mdio, a
cada ciclo de chaveamento, deve ser igual a Vo. Tal valor mdio a cada ciclo que obtido pela
integrao de tal tenso.
O sinal integrado comparado com a referncia. Enquanto no atingi-la, a chave
permanece ligada (tenso E aplicada sobre o diodo). Quando a tenso de referncia igualada, o
capacitor do integrador descarregado e o comparador muda de estado, desligando o transistor,
at o incio do ciclo seguinte, o qual determinado pelo clock.
Observe que qualquer variao na referncia, na tenso de entrada ou na carga afeta o
intervalo de tempo que o transistor permanece conduzindo, mas sempre de maneira a manter a
tenso mdia sobre o diodo igual ao valor determinado pela referncia.
As limitaes do mtodo referem-se a no idealidades do circuito. Por exemplo, a queda
de tenso devido resistncia do indutor aparecer como um erro na tenso de sada, pois no

http://www.dsce.fee.unicamp.br/~antenor 3-4
Fontes Chaveadas - Cap. 3 Tcnicas de Modulao em Fontes Chaveadas J. A. Pomilio

pode ser compensada medindo-se a tenso instantnea no diodo. Para que a tenso de conduo
do diodo seja devidamente considerada, o reset do integrador deve ser muito rpido e o
integrador deve atuar mesmo durante o intervalo em que o transistor est desligado.
clock

+
vo
E
Vo
vo
E

integrador
vi v*
Q Q
comparador Ci
S R vi Rf
+
fc +
v*
clock referncia
Figura 3.7 Controle one-cycle aplicado a conversor abaixador de tenso.

3.3.2 Controle de carga


O controle de carga (Tang, 1992) muito semelhante ao controle one-cycle, sendo que
o sinal integrado a corrente de entrada do conversor (corrente no transistor, neste caso).
As formas de onda e o circuito so mostrados na figura 3.8.
Por realizar uma medida da carga injetada no circuito num certo intervalo de tempo, este
tipo de controle equivale a um controlador de corrente, apresentando alguma vantagens
adicionais, tais como: uma grande imunidade a rudo (uma vez que o sinal de corrente
integrado, e no tomado em seu valor instantneo); no necessita de uma rampa externa para
realizar a comparao (que feita diretamente com a referncia); comportamento antecipativo em
relao a variaes na tenso de entrada e na carga. A freqncia mantida constante pelo
clock.
clock

+
E vo Vo
vo
E
ii

integrador
vi i*
Q Q
comparador Ci
S R vi Rf
+ +
fc i* Realimentao da
clock tenso de sada
Referncia
de corrente referncia de
I v* tenso de sada
integrador
Figura 3.8 Controle de carga aplicado a conversor abaixador de tenso.

http://www.dsce.fee.unicamp.br/~antenor 3-5
Fontes Chaveadas - Cap. 3 Tcnicas de Modulao em Fontes Chaveadas J. A. Pomilio

3.3.3 Modulao Delta


O sinal de referncia comparado diretamente com a sada modulada (e no a filtrada). O
sinal de erro integrado e a sada do integrador comparada com zero. A sada do comparador
amostrada a uma dada freqncia, fc, e o sinal de sada do amostrador/segurador comanda a
chave. A figura 3.9 mostra o sistema.
O estado da chave em cada intervalo entre 2 amostragens determinado pelo sinal da
integral do erro de tenso (no instante da amostragem). Deste modo os mnimos tempos de
abertura e de fechamento so iguais ao perodo de amostragem. A robustez do controlador seu
ponto forte. O problema que esta tcnica de controle intrinsecamente assncrona, dificultando
o projeto dos filtros.

clock

+
vo
E
Vo
vo
E
v*

clock
integrador
fc comparador vo
+ I v*
+
S&H referncia

Figura 3.9. Controlador Delta.

3.4 Modulao em freqncia - MF

Neste caso opera-se a partir de um pulso de largura fixa, cuja taxa de repetio varivel.
A relao entre o sinal de controle e a tenso de sada , em geral, no-linear. Este tipo de
modulao utilizado, principalmente em conversores ressonantes. A figura 3.10 mostra um
pulso de largura fixa modulado em freqncia.
Um pulso modulado em freqncia pode ser obtido, por exemplo, pelo uso de um
monoestvel acionado por meio de um VCO, cuja freqncia seja determinada pelo sinal de
controle.


vo
E Vo

0
t1 t2 t3

Figura 3.10 Pulso de largura modulado em freqncia.

http://www.dsce.fee.unicamp.br/~antenor 3-6
Fontes Chaveadas - Cap. 3 Tcnicas de Modulao em Fontes Chaveadas J. A. Pomilio

3.5 Modulao MLP com freqncia de portadora varivel

Uma alternativa que apresenta como vantagem o espalhamento do espectro o uso de


uma freqncia de chaveamento no fixa, mas que varie, dentro de limites aceitveis, de uma
forma, idealmente, aleatria. Isto faz com que as componentes de alta freqncia do espectro no
estejam concentradas, mas apaream em torno da freqncia base, como se observa na figura
3.11. Note-se que o nvel contnuo no sofre alterao, uma vez que ele independe da freqncia
de chaveamento.
8.0V

6.0V

4.0V

2.0V

0V
0Hz 50KHz 100KHz 150KHz 200KHz

Figura 3.11. Espectro de sinal MLP com portadora de freqncia varivel.

3.6 Referncias

K. M. Smedley and S. Cuk: One-Cycle Control of Switching Converters. Proc. of PESC 91,
pp. 888-896.

E. Santi and S. Cuk: Modeling of One-Cycle Controlled Switching Converters. Proc. of


INTELEC 92, Washington, D.C., USA, Oct. 1993.

W. Tang and F. C. Lee: Charge Control: Modeling, Analysis and Design. Proc. of VPEC
Seminar, 1992, Blacksbourg, USA.

http://www.dsce.fee.unicamp.br/~antenor 3-7
Fontes Chaveadas - Cap. 3 Tcnicas de Modulao em Fontes Chaveadas J. A. Pomilio

3.7 Exerccios

1. Simule o circuito abaixo que se refere aplicao de um sinal MLP a um filtro LC e carga
resistiva. Observe o comportamento da corrente no indutor e da tenso de sada no transitrio
de partida (condies iniciais nulas) e quando ocorre a alterao na carga. A tenso de
alimentao do operacional de +/- 15V. A onda portadora de 1 kHz, variando entre 0 e 5V.

2. Faa a simulao do circuito abaixo que realiza modulao por limites de corrente (histerese).
Verifique o comportamento da corrente no indutor e da tenso de sada no transitrio inicial
(condies iniciais nulas) e quando ocorre a alterao na carga. Compare e comente as
diferenas com os resultados MLP.

3. Analise comparativamente os espectros da tenso na sada do bloco limitador e da corrente no


indutor.

http://www.dsce.fee.unicamp.br/~antenor 3-8
Fontes Chaveadas - Cap. 4 Conversores Ressonantes J. A. Pomilio

4. CONVERSORES RESSONANTES

Nas topologias em que as chaves semicondutoras comutam a corrente total da carga a cada
ciclo, elas ficam sujeitas a picos de potncia que colaboram para o "stress" do componente,
reduzindo sua vida til. Alm disso, elevados valores de di/dt e dv/dt so potenciais causadores de
interferncia eletromagntica (IEM).
Quando se aumenta a freqncia de chaveamento, buscando reduzir o tamanho dos
elementos de filtragem e dos transformadores, as perdas de comutao se tornam mais
significativas sendo, em ltima anlise, as responsveis pela freqncia mxima de operao dos
conversores.
Por outro lado, caso a mudana de estado das chaves ocorra quando tenso e/ou corrente por
elas for nula, o chaveamento se faz sem dissipao de potncia.
Analisaremos a seguir algumas topologias bsicas que possibilitam tal comutao no-
dissipativa. A carga vista pelo conversor formada por um circuito ressonante e uma fonte (de
tenso ou de corrente). O dimensionamento adequado do par L/C faz com que a corrente e/ou a
tenso se invertam, permitindo o chaveamento dos interruptores em situao de corrente e/ou
tenso nulas, eliminando as perdas de comutao.

4.1 Conversor ressonante com carga em srie (SLR)

A topologia bsica deste conversor mostrada na figura 4.1.


Io
i
L
S1 D1
E/2 + vc - +
B'
A Vo
B Lr Cr
B Co
S2 D2
E/2 Ro

Figura 4.1. Conversor ressonante com carga em srie

Lr e Cr formam o circuito ressonante. A corrente iL retificada e alimenta a carga, a qual


conecta-se em srie com o circuito ressonante.
Co usualmente grande o suficiente para se poder considerar Vo sem ondulao. As perdas
resistivas no circuito podem ser desprezadas, simplificando a anlise.
Vo se reflete na entrada do retificador entre B e B', de modo que:

vBB = Vo se iL>0
vBB = -Vo se iL<0 (4.1)

Quando iL>0, conduz S1 ou D2. Quando S1 conduz, tem-se:

vAB = E/2
vAB' = (E/2-Vo) (4.2)

Se D2 conduzir:

http://www.dsce.fee.unicamp.br/~antenor 4-1
Fontes Chaveadas - Cap. 4 Conversores Ressonantes J. A. Pomilio

vAB = -E/2
vAB' = -(E/2+Vo) (4.3)

Quando iL<0, conduz S2 ou D1. Quando S2 conduz tem-se:

vAB = -E/2
vAB' = -(E/2-Vo) (4.4)

Se D1 conduz:

vAB = E/2
vAB' = E/2+Vo (4.5)

Usualmente o controle de S1 e S2 simtrico, e a conduo dos diodos D1 e D2 tambm o


. A anlise de meio ciclo permite analisar todo o comportamento do circuito. O controle da tenso
de sada feito por modulao em freqncia.
O uso de um transformador entre B e B' permite alterar a tenso na carga, sem afetar o
funcionamento da topologia.
Este conversor tem como caracterstica uma proteo intrnseca contra sobrecarga, uma vez
que opera como uma fonte de corrente, no entanto, exige uma carga mnima para funcionar.
A freqncia de ressonncia dada por:

1
o = (4.6)
Lr Cr

O circuito ressonante mostrado na figura 4.2. tem as seguintes equaes:


i
L
+ vc -
A B'
Lr Cr
+ + + Vo
+ E/2
- -

Figura 4.2. Circuito ressonante equivalente

V VCo
i L ( t ) = I Lo cos[o ( t to)] + sin[o ( t to)] (4.7)
Zo

v C ( t ) = V (V VCo ) cos[ o ( t to)] + Zo I Lo sin[ o ( t to)] (4.8)

ILo e VCo so as condies iniciais de corrente no indutor e tenso no capacitor, respectivamente. A


tenso V a tenso CC resultante na malha, ou seja, a soma (ou subtrao) da tenso de entrada
com a de sada (V=VAB').

http://www.dsce.fee.unicamp.br/~antenor 4-2
Fontes Chaveadas - Cap. 4 Conversores Ressonantes J. A. Pomilio

Lr
Zo = (4.9)
Cr

4.1.1 Modo de operao descontnuo, s</2


A figura 4.3. mostra as formas de onda referentes a este modo de funcionamento. A figura
4.4. mostra os circuitos equivalentes em cada intervalo de funcionamento.
Em o.to, S1 ligado e iL comea a crescer. A tenso sobre o capacitor cresce desde seu
valor inicial (-2Vo). Em o.t1, ou seja, 180 aps oto, iL se inverte e deve fluir por D1 (pois S2
no foi acionado). A retirada do sinal de base/gate de S1 deve ocorrer durante a conduo de D1,
ou seja, S1 desliga com corrente e tenso nulas. Aps mais 180, a corrente se anula e assim
permanece, pois no h outra chave conduzindo. A tenso sobre Cr permanece +2Vo, at o incio
do prximo semi-ciclo, quanto S2 entra em conduo em ot3. Por causa desta descontinuidade da
corrente, meio-ciclo da freqncia de chaveamento excede 360 da freqncia de ressonncia.
Durante o intervalo t2 a t3, no existe corrente pelo circuito, de modo que a tenso sobre o
capacitor no se altera. Variando-se a durao deste intervalo ajusta-se a tenso de sada.

E
v
C
2Vo
S2 i
L
0

D2 t5 T
-2Vo S1 D1
t4
to t1 t2 t3

1/
1/s

Comando de S1

Figura 4.3. Formas de onda do conversor no modo de operao descontnuo.

A B' A B' A B' A B'


Lr Cr Lr Cr Lr Cr Lr Cr

iL Vo iL Vo iL Vo iL Vo
E/2 E/2 E/2 E/2

B B B B
to a t1 t1 a t2 t3 a t4 t4 a t5

Figura 4.4. Circuitos equivalentes a cada intervalo do modo de operao.

http://www.dsce.fee.unicamp.br/~antenor 4-3
Fontes Chaveadas - Cap. 4 Conversores Ressonantes J. A. Pomilio

Note que a entrada e a sada de conduo dos transistores e diodos ocorre quando a corrente
nula. Assim, no existe perda de chaveamento nos semicondutores. Por outro lado, o pico de
corrente pelos dispositivos implica num aumento das perdas de conduo.

4.1.2 Modos de operao contnuo para o/2<s<o


Atuando-se com freqncia de chaveamento na faixa o/2<s<o teremos uma situao em
que no ocorre descontinuidade da corrente, de modo que uma das comutaes dissipativa. A
figura 4.5. mostra as formas de onda de corrente pelo indutor e tenso no capacitor neste modo de
operao. Na figura 4.6. tm-se os circuitos equivalentes em cada intervalo.

vC

iL

S1 D1 S2 D2

to t1 t2 t3 t4

Figura 4.5. Formas de onda quando o/2<s<o

A B' A B' A B' A B'


Lr Cr Lr Cr Lr Cr Lr Cr

iL Vo iL Vo iL Vo iL Vo
E/2 E/2 E/2 E/2

B B B B
to a t1 t1 a t2 t2 a t3 t3 a t4

Figura 4.6. Circuitos equivalentes a cada intervalo do modo de operao

S1 entra em conduo em oto, sob tenso e corrente diferentes de zero (dissipando


potncia). Em ot1 (menos que 180) a corrente se inverte, passando por D1 (S1 desliga com
corrente nula). Em ot2 S2 entra em conduo, desligando D1 e iniciando o semiciclo seguinte.
Neste caso no existe o intervalo de corrente nula pelo circuito.

4.1.3 Modo de operao contnuo para s>o


S1 comea a conduzir em oto com corrente nula (o sinal de conduo deve ter sido
aplicado durante a conduo de D1). Em ot1 S1 desligado e a corrente tem continuidade via D2.
O desligamento de S1 dissipativo. Durante a conduo de D2 envia-se o sinal de conduo para
S2, o qual entrar em conduo assim que a corrente se inverter (D2 desligar).
A figura 4.7. mostra as formas de onda e os circuitos equivalentes neste modo de operao.

http://www.dsce.fee.unicamp.br/~antenor 4-4
Fontes Chaveadas - Cap. 4 Conversores Ressonantes J. A. Pomilio

iL
vC

D1 S1 D2 S2 D1

to t1 t2 t3 t4

A B' A B' A B' A B'


Lr Cr Lr Cr Lr Cr Lr Cr

iL Vo iL Vo iL Vo iL Vo
E/2 E/2 E/2 E/2

B B B B
to a t1 t1 a t2 t2 a t3 t3 a t4
Figura 4.7. Formas de onda para s>o e circuitos equivalentes em cada intervalo do modo de
operao.

Neste modo de operao possvel, adicionando-se capacitores entre os terminais principais


das chaves, obter-se comutao sob tenso nula, como mostra a figura 4.8.
Durante a conduo do interruptor (por exemplo, S1), o capacitor colocado em paralelo a
ele est, obviamente, descarregado. Quando a chave aberta, o capacitor se carrega com a corrente
da carga, at levar o diodo do ramo complementar (p.ex. D2) conduo. No semiciclo seguinte, ao
ser desligado o interruptor (S2), o diodo (D1) deve entrar em conduo, o que acontecer aps a
carga do capacitor conectado ao interruptor que estava em conduo. Como a tenso de entrada
constante, a carga de um capacitor implica na descarga do outro. Assim, a energia armazenada nos
capacitores no dissipada, mas fica fluindo (idealmente) de um para outro.
A figura 4.9. mostra a caracterstica esttica do conversor. Os valores so normalizados em
relao aos seguintes valores base:

E
Vbase =
2
E
I base = (4.10)
2 Zo
base = o

http://www.dsce.fee.unicamp.br/~antenor 4-5
Fontes Chaveadas - Cap. 4 Conversores Ressonantes J. A. Pomilio

Io
i
L
S1 D1 C1
E/2 + vc - +
B'
A Vo
B Lr Cr
B Co
S2 D2 C2
E/2 Ro

i
S1

i
D2

v
S1 E

v
S2
E

Figura 4.8. Incluso de capacitores para obter comutaes sob tenso nula.

Io 10

Vo=0.4 Vo=0.4

Vo=0.9
0 s
0 0.5 1 1.5 o

Figura 4.9. Caracterstica esttica de conversor ressonante com carga em srie

So mostradas curvas para 2 valores de tenso de sada. Note-se que no modo descontnuo
(s<0,5) o conversor se comporta como uma fonte de corrente, cujo valor ajustado pela variao
da freqncia. A variao da carga (portanto de Vo) no altera o valor da corrente. Isto justifica a
afirmao anterior quanto caracterstica do conversor possuir uma inerente proteo contra sobre-
corrente.

http://www.dsce.fee.unicamp.br/~antenor 4-6
Fontes Chaveadas - Cap. 4 Conversores Ressonantes J. A. Pomilio

4.2 Conversor ressonante com carga em paralelo (PLR)

A topologia deste conversor est mostrada na figura 4.10.


io
Io
i
L
S1 D1 Lo
E/2 +
B'
A Vo
B Lr Cr
B Co
S2 D2
E/2 Ro

Figura 4.10. Conversor ressonante com carga conectada em paralelo com o capacitor

Nesta topologia a carga conectada em paralelo com o capacitor do circuito ressonante. A


tenso sobre o capacitor retificada, filtrada e fornecida carga. possvel usar transformador para
isolar e escalonar a tenso de sada.
Para obter um modelo para o circuito, pode-se considerar que a corrente de sada seja sem
ondulao, o que razovel, considerando a elevada freqncia de chaveamento. A tenso sobre o
circuito ressonante, vAB ser igual a +E/2 caso conduzam S1 ou D1. Quando conduzirem S2 e D2,
a tenso ser -E/2.
Este conversor opera como uma fonte de tenso, podendo operar sem carga e suportando
uma larga variao na corrente de sada, mas no possui proteo contra curto-circuito.
O circuito ressonante equivalente est mostrado na figura 4.11. e tem as seguintes equaes
(vlidas no intervalo entre t1 e t3):

E
VCo
2
i L ( t ) = Io + (I Lo Io) cos[o ( t t1)] + sin[o ( t t1)] (4.11)
Zo

E E
v C (t) = VCo cos[o ( t t1)] + Zo (I Lo Io) sin[o ( t t1)] (4.12)
2 2

Onde ILo e VCo so as condies iniciais de corrente no indutor e tenso no capacitor.


iL
A B'
Lr
+
+ + Io
+ E/2 vC
- Cr
-
B
Figura 4.11. Circuito ressonante equivalente para conversor com carga em paralelo ao capacitor.

Nos intervalos (to a t1) e (t3 a t4) as formas de onda tm uma evoluo linear.

http://www.dsce.fee.unicamp.br/~antenor 4-7
Fontes Chaveadas - Cap. 4 Conversores Ressonantes J. A. Pomilio

4.2.1 Modo de operao descontnuo, s<o/2


Neste modo de operao [4.1], tanto iL quanto vC permanecem nulos por algum tempo. Em
oto, S1 entra em conduo. Enquanto |iL|<Io, a corrente de sada circula pelos diodos da ponte
retificadora, mantendo vC=0. Em ot1, |iL|>Io e a diferena (iL-Io) circula pelo capacitor Cr,
aumentando vC. Dada a ressonncia entre Lr e Cr, a corrente tende a oscilar. As formas de onda da
corrente no indutor e da tenso no capacitor esto mostradas na figura 4.12. Na figura 4.13. tm-se
os circuitos relativos a cada intervalo de funcionamento.
Quando |iL| se torna novamente menor que Io, o capacitor passa a se descarregar, fornecendo
o complemento da corrente de sada. Em ot2, a corrente se inverte e circula por D1. S1 deve ser
desligado antes de ot3, comutando sob tenso e corrente nulas. Em ot3 D1 deixa de conduzir e a
corrente se anula. O capacitor passa a fornecer sozinho a corrente de sada, decaindo linearmente
sua tenso.
Quando vC se anula, os diodos da ponte retificadora conduzem, num intervalo de livre-
circulao. Em ot5, S2 entra em conduo, iniciando o semi-ciclo negativo.
Tanto os transistores, quanto os diodos no produzem perdas nas mudanas de estado.
Para que seja possvel comutao suave necessrio que a corrente, no limite toque o zero
em seu segundo semiciclo. Isto significa que existe uma mxima corrente de carga que pode ser
comutada, a qual dada por:

E
Io < (4.13)
2Zo
E
vC

E/2
iL
Linear
Linear Io
0

S1 D1
to t1 t2 t3 t4 t5

Comando de S1

Figura 4.12. Formas de onda de corrente e tenso nos elementos ressonantes no modo de operao
descontnuo.
iL iL

A B' A B' B' B'

Io Io Io Io
+ + + +

E/2 v E/2 v E/2 v E/2 v


C C C C

B B B B

to a t1 t1 a t3 t3 a t4 t4 a t5
Figura 4.13. Circuitos equivalentes a cada intervalo de funcionamento

http://www.dsce.fee.unicamp.br/~antenor 4-8
Fontes Chaveadas - Cap. 4 Conversores Ressonantes J. A. Pomilio

4.2.2 Modo de operao contnuo para o/2<s<o


Atuando-se com freqncia de chaveamento [4.2] na faixa o/2<s<o teremos uma
situao em que no ocorre descontinuidade da corrente, de modo que uma das comutaes
dissipativa. A figura 4.14. mostra as formas de onda do circuito ressonante e a figura 4.15. mostra
os circuitos equivalentes de cada intervalo de funcionamento.
S1 entra em conduo quando a corrente positiva, dissipando potncia. A corrente oscila e
quando se inverte passa por D1, at que S2 seja disparado. S1 tem seu sinal de acionamento
retirado durante a conduo de D1, logo, sob corrente e tenso nulas. Aps a entrada em conduo
de S2 inicia-se o semiciclo seguinte.

vC

iL

D2 S1 D1 S2 D2
to t1 t2 t3 t4 t5

Figura 4.14. Formas de onda de corrente pelo indutor e tenso no capacitor para o/2<s<o
iL iL iL iL

A B' A B' B' B'

Io Io Io Io
+ + + +

E/2 v E/2 v E/2 v E/2 v


C C C C

B B B B

to a t1 t1 a t2 t2 a t3 t3 a t4

Figura 4.15. Circuitos equivalentes para cada intervalo de funcionamento

4.2.3 Modos de operao contnuo para s>


S1 comea a conduzir com corrente nula (o sinal de conduo deve ter sido aplicado durante
a conduo de D1). Quando S1 desligado, a corrente tem continuidade via D2. O desligamento de
S1 dissipativo. Durante a conduo de D2 envia-se o sinal de conduo para S2, o qual entrar em
conduo assim que a corrente se inverter (D2 desligar). Neste modo de operao possvel,
adicionando-se capacitores entre os terminais principais das chaves, obter-se comutao sob tenso
nula, como j foi descrito anteriormente.
A figura 4.16. mostra as formas de onda de tenso e de corrente e a figura 4.17. mostra os
circuitos equivalentes em cada intervalo de funcionamento.

http://www.dsce.fee.unicamp.br/~antenor 4-9
Fontes Chaveadas - Cap. 4 Conversores Ressonantes J. A. Pomilio

iL vC

D1 S1 D2 S2
to t1 t2 t3 t4

Figura 4.16. Formas de onda de tenso no capacitor e corrente no indutor para s>

iL iL iL iL

A B' A B' B' B'

Io Io Io Io
+ + + +

E/2 v E/2 v E/2 v E/2 v


C C C C

B B B B

to a t1 t1 a t2 t2 a t3 t3 a t4

Figura 4.17. Circuitos equivalentes a cada intervalo de funcionamento

A figura 4.18. mostra a caracterstica de transferncia esttica deste conversor, para


diferentes valores da corrente de sada. A normalizao utilizada a mesma do conversor com
carga em srie.
Nota-se que no modo descontnuo, o conversor apresenta uma boa caracterstica de fonte de
tenso, uma vez que Vo independe de Io. O ajuste da tenso linear com a freqncia de
chaveamento. Isto especialmente til para o projeto de conversores com mltiplas sadas.
Para s>o, uma variao menor que 50% na freqncia de chaveamento permite uma
excurso bastante ampla na tenso de sada.
O conversor pode operar como abaixador ou elevador de tenso.

4.3 Conversor ressonante com carga em paralelo, com sada capacitiva

No item 4.2. foi visto um conversor cuja carga, conectada em paralelo ao capacitor de
ressonncia, era alimentada atravs de um filtro LC, ou seja, do ponto de vista do conversor, a
carga se comporta como uma fonte de corrente. Outra possibilidade ter-se uma carga que se reflita
sobre o capacitor ressonante como uma fonte de tenso [4.3], ou seja, que o estgio de sada no
possua a indutncia de filtragem, como se v na figura 4.19.

http://www.dsce.fee.unicamp.br/~antenor 4-10
Fontes Chaveadas - Cap. 4 Conversores Ressonantes J. A. Pomilio

Vo

Io=0.4
4
Io=0.4

Io=0.8
0 s
0 0.2 0.4 0.6 0.8 1 o 1.2 1.4

Figura 4.18. Caracterstica esttica do conversor com carga conectada em paralelo com o capacitor
ressonante.

Io
iL
S1 D1
E/2 +
B'
A Vo
B Lr Cr
B Co
S2 D2
E/2 Ro

Figura 4.19. Conversor ressonante com carga em paralelo, do tipo capacitiva

A ressonncia se comporta de modo semelhante ao conversor com sada de corrente, mas a


corrente de sada existe apenas quando a tenso sobre Cr atinge o valor Vo.
Consideremos as formas de onda da figura 4.20. Entre to e t1, a corrente negativa,
circulando por D1. Durante este intervalo dado o comando para conduo de S1, o qual entra
efetivamente em conduo em t1, sob corrente nula. Entre to e t2 a tenso sobre Cr cresce de modo
ressonante, at atingir o valor da tenso de sada. Neste instante, supondo Co>>Cr, a tenso entre
B e B se mantm constante, num valor igual a Vo. A corrente pelo indutor Lr passa a ter uma
variao linear. Se a tenso de sada for menor do que a de entrada, a corrente aumenta, e vice-
versa. Em regime, no entanto, Vo>E/2.
Quando se desliga S1, em t3, a corrente passa a circular por D2 e S2 recebe sinal para ligar,
conduzindo efetivamente quando a corrente se inverter . A tenso sobre Cr varia de modo
ressonante, invertendo-se, at ser atingida novamente a tenso de sada (agora negativa), repetindo-
se o funcionamento descrito. Dependendo dos parmetros do circuito e da freqncia de operao, a
variao linear da corrente pode lev-la a zero, de modo que no ocorrem as condues dos diodos.
Com a adio de capacitores em paralelo com os interruptores possvel obter um
desligamento sob tenso nula, da mesma forma como j foi explanado anteriormente. Assim, todas
as comutaes dos transistores e diodos so suaves.
Como vantagem deste conversor tem-se a no necessidade do indutor de sada o qual,
especialmente em aplicaes de alta tenso, so elementos problemticos. Por outro lado, como a
conduo dos diodos do retificador se d apenas durante parte do perodo de chaveamento, para
uma mesma potncia de sada, eles devem conduzir uma corrente de pico de maior valor. Alm
disso, suas comutaes sero mais dissipativas, dado que as correntes comutadas so de maior

http://www.dsce.fee.unicamp.br/~antenor 4-11
Fontes Chaveadas - Cap. 4 Conversores Ressonantes J. A. Pomilio

intensidade. Isto se torna mais crtico medida que crescem a potncia e a freqncia de
chaveamento.

ressonante linear
Vo

vC i
L

linear

-Vo
to t1 t2 t3
D1 S1 S1 D2 S2

Figura 4.20. Formas de onda do conversor com carga em paralelo do tipo capacitiva

4.4 Alteraes nas topologias dos conversores ressonantes

O controle da tenso de sada, conforme foi visto, se faz pela variao da freqncia de
chaveamento. Isto significa que, para os casos em que se deseja uma larga faixa de variao da
tenso, o espectro de freqncia pode ser grande. A dificuldade oriunda deste fato que o
dimensionamento dos elementos de filtragem deve ser feito para a menor freqncia possvel,
levando, assim, a um superdimensionamento para as freqncias mais altas. Alm disso, a relao
entre o sinal de controle e a tenso de sada , em geral, no-linear, levando a uma maior
dificuldade no projeto da malha de controle.
Outro fator significativo nestes conversores o de que a corrente e a tenso RMS pelas
chaves semicondutoras maior do que a necessria para a transferncia de potncia para a sada.
Isto ocorre por conta da energia envolvida no processo de ressonncia prprio do circuito,
implicando no aumento dos reativos do circuito, sem relao com a potncia ativa da sada.
Visando basicamente, contornar estes inconvenientes, quais sejam, os maiores valores RMS
e o controle por variao da freqncia, tm sido feitas inmeras propostas de alteraes nestas
topologias, das quais, a ttulo de exemplo, indicaremos o caso do conversor SLR.

4.4.1 Limitao da sobre-tenso


A figura 4.21. mostra um circuito que limita a tenso sobre o capacitor do circuito
ressonante tenso de alimentao [4.5]. A colocao dos diodos evita a presena de valores de
tenso mais elevados sobre os componentes. A no existncia de um retorno de energia para a
fonte faz com que a energia retirada da alimentao v toda para a carga (desconsiderando-se as
perdas). Neste circuito, o controle da tenso de sada continua sendo feito pela variao da
freqncia de chaveamento [4.6].
Em t1 o interruptor entra em conduo, partindo de uma corrente inicial nula. A tenso
sobre o capacitor, que estava limitada em -E/2, cresce, variando de modo ressonante, at que em t2,
atinge +E/2 e fica limitada. A corrente passa a variar linearmente, decaindo at zero em t3. Em t4
S2 ligado e inicia-se o ciclo negativo.
O aumento da freqncia pode fazer com que a corrente no caia a zero durante a conduo
dos interruptores. Caso isto acontea, quando os interruptores so desligados, a continuidade da

http://www.dsce.fee.unicamp.br/~antenor 4-12
Fontes Chaveadas - Cap. 4 Conversores Ressonantes J. A. Pomilio

corrente se d pela conduo dos diodos D1 ou D2. A incluso de capacitores junto aos
interruptores permite, assim, um desligamento suave.
A figura 4.22. mostra as formas de onda obtidas.

Da1
S1 D1
E/2
+
+ vc -
Vo
Lr Co Cr
S2 D2
Ro E/2

Da2

Figura 4.21. Circuito ressonante com carga em srie, com limitao de tenso

inclinao depende de Vo

iL
vC
E/2

-E/2
S1 S1 Da1
to t1 t2 t3 t4

Figura 4.22. Formas de onda com limitao da tenso sobre o capacitor ressonante

4.4.2 Controle por MLP


Torna-se possvel realizar um controle por Modulao de Largura de Pulso [4.7] por meio
da interrupo do processo ressonante que envolve o capacitor no momento em que sua tenso
passa pelo zero. Isto feito pelo uso de chaves colocadas em paralelo com o capacitor, as quais so
fechadas no momento adequado, abrindo-se quando se deseja concluir o processo ressonante. O
circuito mostrado na figura 4.23.
A chave colocada junto ao capacitor deve ser bidirecional em tenso e corrente. Seu
acionamento ocorre quando a tenso atinge o zero, de modo que o circuito de controle precisa
monitorar esta tenso para saber o momento de ligar a chave auxiliar.
Na verdade, o controle no MLP puro, uma vez que a tenso de sada depende tambm da
durao do perodo de ressonncia. Fazendo-se com que este perodo seja muito menor do que o
perodo no qual se faz o controle MLP, obtm-se uma relao razoavelmente linear entre o sinal de
controle e a tenso de sada. A figura 4.24. mostra as formas de onda do circuito.

http://www.dsce.fee.unicamp.br/~antenor 4-13
Fontes Chaveadas - Cap. 4 Conversores Ressonantes J. A. Pomilio

Da1
S aux
S1 D1
+ E/2

Vo
Lr Co Cr
S2 D2
Ro E/2

Da2

Figura 4.23. Conversor com controle MLP

S aux

S2

S1

E/2
v i
C L
0

-E/2

t2'
to t1 t2 t3 t4 t5
S1 S1 S1 e Da1
Saux

Figura 4.24. Sinais de comando dos interruptores (traos superiores); corrente no indutor e tenso
no capacitor ressonante.

Em to o interruptor S1 ligado. Inicia-se a ressonncia entre Lr e Cr. O capacitor, que


estava carregado com uma tenso negativa -E/2, vai invertendo sua tenso. Quando esta chega a
zero, em t1, o interruptor auxiliar, Saux, entra em conduo, mantendo a tenso sobre Cr em zero. A
corrente por Lr cresce linearmente at que em t2 a chave auxiliar aberta. A ressonncia entre Lr e
Cr retomada, e a tenso cresce at o valor E/2, no qual limitada. Quando o diodo de limitao da
tenso entra em conduo encerra-se a ressonncia e a corrente pelo indutor comea a cair
linearmente, atingindo zero em t3. S1 desligado sob corrente zero em t4. O semiciclo negativo se
inicia com a entra em conduo de S2, em t5.

4.5 Referncias Bibliogrficas

[4.1] H. L. Hey; P. D. Garcia and I. Barbi: Analysis of Parallel Resonant Converter (PRC)
Operating at Switching Frequency Less than Resonant Frequency. Proc. of 1st. Power
Electronics Seminar, Florianpolis - SC, Dec. 1989.
[4.2] Y. Kang and A. K. Upadhyay: Analysis and Design of a Half-Bridge Parallel Resonant
Converter. Proc. Of IEEE PESC Record, 1987, pp. 231-243.

http://www.dsce.fee.unicamp.br/~antenor 4-14
Fontes Chaveadas - Cap. 4 Conversores Ressonantes J. A. Pomilio

[4.3] R. Steigerwald: Analysis of a Resonant Transistor DC-DC Converter with Capacitive


Output Filter. IEEE Trans. on Industrial Electronics, vol. IE-32, no. 4, Nov. 1985, pp. 439-
444.
[4.4] S. D. Johnson, A. F. Witulski and R. W. Erickson: Comparison of Resonant Topologies in
High-Voltage Applications. IEEE Trans. On Aerospace and Electronic Systems, vol. 24,
no. 3, May 1988, pp. 263-273.
[4.5] F. Tsai and F. C. Lee: A Complete DC Characterization of a Constant-Frequency,
Clamped-Mode, SDeries-Resonant Converter. Proc. Of IEEE PESC Record, April 1988,
pp. 987-996.
[4.6] J.L.F.Vieira;F.E.V.Melo;I.Barbi:Conversor Srie Ressonante com Grampeamento de
Tenso no Capacitor.Revista Controle e Automao, SBA, vol. 3, n 3, Ago/Set 1992
[4.7] J.L.F.Vieira; I.Barbi:Constant Frequency PWM Capacitor Voltage Damped Series
Resonant Power Supply.IEEE - APEC '92, Dallas, USA, 1991

http://www.dsce.fee.unicamp.br/~antenor 4-15
Fontes Chaveadas - Cap. 4 Conversores Ressonantes J. A. Pomilio

4.6 Exerccio

Considere o circuito abaixo que representa um inversor em meia-ponte alimentando um circuito


ressonante com carga capacitiva em paralelo. Este modelo de carga representa o comportamento de
um ozonizador (a tenso dos diodos zener equivale tenso de ionizao do ar).

Parmetros do transformador: Relao de transformao: 1:50; Indutncia do primrio: 100mH,


acoplamento unitrio.
A tenso de ruptura dos diodos zener (parmetro BV do modelo) deve ser alterada para 2 kV.
As fontes CC de entrada so de 100V.
Os sinais de comando das chaves so alternados entre si, com perodo de 2ms e pulso de 700us.

Simule o circuito (~20ms) e analise as formas de onda de tenso e de corrente indicadas na figura.
Verifique com cuidado a ocorrncia (ou no) de comutao suave.

http://www.dsce.fee.unicamp.br/~antenor 4-16
Fontes Chaveadas - Cap. 5 Conversores com Outras Tcnicas de Comutao Suave J. A. Pomilio

5. CONVERSORES COM OUTRAS TCNICAS DE COMUTAO SUAVE

5.1 Caractersticas desejveis de topologias com comutao suave

Os processos de comutao no-dissipativa, tambm chamada de comutao suave, podem,


em princpio, ser classificados em dois grupos, de acordo com o modo em que ocorram as mudanas
de estado das chaves: anulao da corrente (ZCS: zero current switching), ou anulao da tenso
(ZVS: zero voltage switching).
Em geral, ZVS prefervel ao ZCS para altas freqncias. A razo relaciona-se com as
capacitncias intrnsecas do interruptor. Quando a chave ligada sob corrente nula, mas com uma
tenso em seus terminais, a carga armazenada nas capacitncias internas dissipada sobre o
componente. Este fenmeno se torna mais significativo em freqncias muito elevadas. Por outro
lado, nenhuma perda ocorre em ZVS.
Tipicamente, conversores ZCS so operados at freqncias de 1 a 2 MHz, enquanto os ZVS
podem atingir 10 MHz, em baixas potncias.
Existe uma infinidade de topologias propostas na literatura que permitem obter comutaes
suaves dos interruptores. Uma questo que se coloca, assim, como compar-las.
So indicados a seguir alguns critrios que podem ser levados em considerao.
Comutaes ZVS so, em princpio, preferveis para os componentes com maior capacitncias
(MOSFET);
Comutao ZCS prefervel para componentes com "rabo de corrente" (IGBT);
A quantidade de novos elementos ativos (principalmente transistores) deve ser mnima;
A quantidade de elementos indutivos adicionais deve ser mnima;
A quantidade total de novos elementos deve ser mnima;
Caso existam transistores adicionais, eles devem, preferivelmente, estar no mesmo potencial de
acionamento de um dos transistores da topologia original;
O sinal de comando do(s) transistor(es) adicional(is) deve, de preferncia, ser sncrono com o
sinal de um dos transistores originais. Se puder ser o mesmo sinal, melhor;
A topologia modificada deve permitir comutao suave para todos os componentes ativos,
inclusive os adicionais;
O circuito modificado deve, preferivelmente, continuar operando com o mesmo tipo de
modulao do circuito original;
O circuito adicional no deve promover aumento nas exigncias de tenso e de corrente dos
componentes do circuito original;

5.2 Conversores quase-ressonantes


Os conversores quase-ressonantes procuram associar as tcnicas de comutao suave
presentes nos conversores ressonantes s topologias usualmente empregadas em fontes (buck, boost,
Cuk, etc.) [5.1].
Os conversores quase-ressonantes associam s chaves semicondutoras um circuito
ressonante (composto por um indutor e um capacitor) de modo que as mudanas de estado das
chaves ocorram sempre sem dissipao de potncia, seja pela anulao da corrente (ZCS), seja pela
anulao da tenso (ZVS) [5.2].
A figura 5.1. mostra as estruturas das chaves ressonantes, as quais, substituindo os
interruptores nas topologias bsicas, permitem oper-los sempre com comutao suave.

http://www.dsce.fee.unicamp.br/~antenor 5-1
Fontes Chaveadas - Cap. 5 Conversores com Outras Tcnicas de Comutao Suave J. A. Pomilio

S Lr S Lr
Cr
Cr
a)

S Lr S Lr
Cr Cr
b)

Figura 5.1. a) Interruptores ressonantes a corrente zero (ZCS)


b) Interruptores ressonantes a tenso zero (ZVS)

Se o interruptor ZCS implementado de modo a que seja possvel a passagem de corrente


apenas num sentido, ele dito de meia-onda. Se a corrente puder circular com ambas polaridades,
tem-se o interruptor de onda completa, como se v na figura 5.2.

Lr Lr
Cr
Cr
a)

Lr Lr Cr
Cr
b)

Figura 5.2. Interruptores ZCS com:


a) Configurao de meia-onda e b) configurao de onda completa

Da mesma forma que para os interruptores ZCS, os ZVS tem as configuraes de meia-onda
(nas quais a tenso sobre o interruptor s pode assumir uma polaridade) e de onda completa (quando
ambas polaridades so possveis de serem suportadas pelo interruptor), como se v na figura 5.3.

Lr Lr
Cr
Cr
a)

Lr Lr
Cr Cr
b)

Figura 5.3. Interruptores ZVS com:


a) Configurao em meia-onda e b) em onda completa

A figura 5.4. mostra algumas das topologias bsicas quando convertidas para operar com
ZCS e ZVS. Note-se que a nica alterao a substituio do interruptor simples pelos interruptores
descritos anteriormente.

http://www.dsce.fee.unicamp.br/~antenor 5-2
Fontes Chaveadas - Cap. 5 Conversores com Outras Tcnicas de Comutao Suave J. A. Pomilio

Lr Lr
Cr Cr

Buck Buck - ZCS Buck - ZVS

Cr Lr Lr

Boost Cr
Boost - ZCS Boost - ZVS

Figura 5.4. Conversores buck e boost nas configuraes bsica, ZCS e ZVS

5.3 Conversores operando com ZCS

Neste tipo de conversor, a corrente produzida em uma malha ressonante flui atravs da
chave, fazendo-a entrar e sair de conduo sob corrente nula.
Considerando um conversor abaixador de tenso (figura 5.5), a chave simples substituda
por uma outra que associada ao capacitor Cr e ao indutor Lr. O indutor de filtro suficientemente
grande para considerar-se Io constante.

Io
Lr Lf +
E iL Cf Vo
vC Cr

Figura 5.5. Conversor buck - ZCS

5.3.1 Conversor de meia-onda


A figura 5.6. mostra as formas de onda para o conversor operando com um interruptor de
meia-onda.
Com a chave aberta, Io flui pelo diodo e vC e iL so nulas. Em t0 a chave ligada e iT cresce
linearmente. Enquanto iT<Io o diodo continua a conduzir. Em t1, iT=Io, o diodo desliga e se inicia a
ressonncia entre Lr e Cr.
O excesso de iT em relao a Io circula por Cr, carregando-o. Em t1' tem-se o pico de iT e
vC=E. Em t1'' iT se torna menor que Io e vC=2E. A corrente iT continua a cair e a diferena para Io
suprida pela descarga de Cr. Em t2 iT vai a zero e a chave desliga naturalmente, j que no h
caminho para a inverso da corrente. A partir deste momento deve ser removido o sinal de
acionamento do transstor.

http://www.dsce.fee.unicamp.br/~antenor 5-3
Fontes Chaveadas - Cap. 5 Conversores com Outras Tcnicas de Comutao Suave J. A. Pomilio

iT
2E
vC
E/Zo

E
Io

to t1 t1' t1" t2 t3 T

Figura 5.6. Formas de onda para conversor buck, ZCS, meia onda

Entre t2 e t3 Cr se descarrega a corrente constante. Quando sua tenso se anula o diodo torna
a entrar em conduo.
As equaes pertinentes ao circuito so:

1
o = (5.1)
Lr Cr

Lr
Zo = (5.2)
Cr

O intervalo no qual o indutor se carrega linearmente :

Lr Io
t1 = (5.3)
E

A evoluo da corrente durante o intervalo ressonante :

E
i L = Io + sin[o ( t t1)], para t1 < t < t2 (5.4)
Zo

A corrente pelo interruptor se anula em:

Zo Io
a sin
E
t2 = + t1 (5.5)
o

A tenso presente no capacitor ressonante neste instante :

v C ( t 2) = E{1 cos[o ( t 2 t1)]} (5.6)

A descarga linear do capacitor obedece seguinte equao:

http://www.dsce.fee.unicamp.br/~antenor 5-4
Fontes Chaveadas - Cap. 5 Conversores com Outras Tcnicas de Comutao Suave J. A. Pomilio

Io
v C = v C ( t 2) ( t t 2) , para t2 < t < t3 (5.7)
Cr

A tenso se anula em:

v C ( t 2) Cr
t3 = t2 + (5.8)
Io

Note que Vo a tenso mdia sobre o capacitor Cr (pois a tenso mdia sobre Lf nula).
Como a forma de vC depende a corrente Io, a regulao deste circuito (em malha aberta) no boa.
Registre-se ainda que o capacitor fica sujeito a uma tenso com o dobro da tenso de entrada,
enquanto a corrente de pico pela chave maior do que o dobro da corrente de sada.
A tenso de sada dada por:

1
t2 t3
Io
Vo = E {1 cos[o ( t t1)]} dt + v C ( t 2) ( t t 2) dt (5.9)
T Cr
t1 t2

Nota-se a dependncia da tenso de sada com a corrente de carga (que a que descarrega o
capacitor Cr entre t2 e t3). A figura 5.7. mostra a variao de Vo (normalizada em relao tenso
de entrada) com a corrente (normalizada em relao corrente de pico do circuito ressonante).
Assim, necessria a presena de uma carga mnima de modo que se proceda descarga de Cr
dentro do perodo de chaveamento.

Tenso de sada normalizada (Vo/E)


0.8

0.6

0.4

0.2
2fs
fs
0
0 0.2 0.4 0.6 0.8 1
Z
Corrente de carga normalizada Io.
E
Figura 5.7. Variao da tenso de sada com a corrente da carga.

O funcionamento da topologia se d com um tempo fixo de conduo de transstor (entre t0


e t2). A variao da tenso de sada feita variando-se a taxa de repetio da conduo do transstor,
ou seja, por modulao em freqncia.
A figura 5.8. mostra a variao da tenso de sada (normalizada) com a variao da
freqncia de chaveamento (normalizada em relao freqncia de ressonncia), para diferentes
valores de corrente de carga (normalizada em relao a E/Zo).

http://www.dsce.fee.unicamp.br/~antenor 5-5
Fontes Chaveadas - Cap. 5 Conversores com Outras Tcnicas de Comutao Suave J. A. Pomilio

Tenso de sada normalizada (Vo/E)


1

0.5
0.8

0.7
0.6

0.9
0.4

0.2

0
0 0.2 0.4 0.6 0.8 1
fs
f
Figura 5.8. Variao da tenso de sada com a freqncia de chaveamento, para diferentes correntes
de carga.

Para que seja possvel a ocorrncia de comutao no-dissipativa, necessrio que o valor
de pico da senide de corrente, E/Zo, (que se inicia em t1) seja maior que Io, uma vez que isto
garante que a evoluo de iT se far de modo a inverter sua polaridade (veja eq. 5.4).
Uma outra possibilidade de se obter um circuito ZCS mostrada na figura 5.9., alterando-se
a posio do capacitor. Neste caso a mxima tenso sobre o capacitor fica limitada a +/-E. A figura
5.10. mostra as formas de onda pertinentes.

Cr
Lr Lf
E Cf

Figura 5.9. Conversor buck-ZCS

5.3.2 Conversor de onda completa


Uma alterao neste circuito e que melhora sua regulao, tornando a tenso de sada menos
dependente da corrente Io, consiste na incluso de um diodo em anti-paralelo com o transstor, de
modo que seja possvel a inverso da corrente iT, prosseguindo o comportamento ressonante por
quase todo o ciclo. A descarga linear de Cr s ocorrer quando se anular iT, o que ocorrer para um
valor muito menor de vC, em relao ao caso anterior.

http://www.dsce.fee.unicamp.br/~antenor 5-6
Fontes Chaveadas - Cap. 5 Conversores com Outras Tcnicas de Comutao Suave J. A. Pomilio

v i
C L
+E

Io
0

-E
to t1 t1" t2 t3

Figura 5.10. Formas de onda do conversor buck-ZCS modificado.

As equaes so as mesmas descritas anteriormente, apenas o instante t2 obtido para um


ngulo maior que 270o (no caso de meia-onda o ngulo menor do que 270o).
A figura 5.11. mostra as formas de onda. Nota-se a reduo expressiva do intervalo linear de
decaimento da tenso no capacitor, o que contribui decisivamente para a reduo da influncia da
corrente de sada sobre a tenso.

iL
2E vC

E
Io

to t1 t1' t1" t2 t3

Figura 5.11. Formas de onda da corrente e da tenso nos componentes do circuito ressonante

A figura 5.12. mostra a variao da tenso de sada (normalizada em relao tenso de


alimentao) com a corrente de carga (normalizada em relao corrente de pico do circuito
ressonante), para dois valores de freqncia de chaveamento. Obviamente o comportamento muito
mais independente da corrente do que o caso do conversor de meia-onda.

http://www.dsce.fee.unicamp.br/~antenor 5-7
Fontes Chaveadas - Cap. 5 Conversores com Outras Tcnicas de Comutao Suave J. A. Pomilio

Tenso de sada normalizada (Vo/E)


0.4
2fs
0.3

0.2 fs

0.1
0 0.2 0.4 0.6 Io Z 0.8 1
Corrente de sada normalizada
.
E
Figura 5.12 Variao da tenso de sada com a corrente de carga.

5.4 Conversor operando com ZVS

Nestes conversores o capacitor ressonante produz uma tenso nula sobre a chave, devendo
ocorrer o chaveamento sob esta situao.
O circuito mostrado de uma topologia abaixadora de tenso. O funcionamento de meia-
onda, uma vez que o diodo no permite a inverso da tenso no capacitor. A corrente de sada pode
ser considerada constante (Lf grande o suficiente) durante o intervalo em que ocorre a ressonncia
entre Lr e Cr.
Io
Lr iL Lf
Dr +
E Cf Vo
Cr
+ vC

Figura 5.13. Conversor buck-ZVS

A figura 5.14. mostra as formas de onda do circuito ressonante.


Inicialmente, pela chave circula Io, mantendo vC=0. Em to a chave aberta sob tenso nula.
A tenso vC cresce linearmente (com o capacitor sendo carregado por Io) at atingir a tenso
de alimentao E (t=t1). Neste instante o diodo de circulao, D, fica diretamente polarizado e passa
a conduzir. Cr e Lr ento iniciam sua ressonncia.
A corrente iL diminui, enquanto a corrente que circula por D vai crescendo
complementarmente, a fim de perfazer Io. Em t1', iL=0 e vC atinge seu pico, vC=E+Zo.Io.
Em t1'' vC=E e iL=-Io. Em t2, vC=0 e no se inverte por causa do diodo Dr, que entra em
conduo, permanecendo assim enquanto a corrente iL for negativa (at t2'). Entre t2 e t2', iL varia
linearmente.
O sinal de comando para a entrada em conduo do transstor deve ser aplicado durante a
conduo do diodo, de modo que, apenas a corrente pelo indutor ressonante se inverta, em t2, o
transistor entre em conduo. A corrente continua crescendo de forma linear, at atingir Io, em t3,
desligando o diodo de livre-circulao.

http://www.dsce.fee.unicamp.br/~antenor 5-8
Fontes Chaveadas - Cap. 5 Conversores com Outras Tcnicas de Comutao Suave J. A. Pomilio

vC iL
Io
Zo.Io

E
0

to t1 t1' t1" t2 t2' t3 T

Figura 5.14. Formas de onda do conversor buck-ZVS

O instante t1 dado por:

E Cr
t1 = (5.10)
Io

A ressonncia ocorre entre os instantes t1 e t2. A tenso no capacitor obedece seguinte


equao:

v C = E + Zo Io sin[o ( t t1)] (5.11)

O instante t2, no qual a tenso sobre o capacitor Cr se anula :

1 E
t 2 = t1 + a sin (5.12)
o Zo Io

No intervalo ressonante a corrente por Lr segue a seguinte equao:

i L = Io cos[ o ( t t1)] , para t1 t t2 (5.13)

Aps t2 e at t3 a corrente varia linearmente:

E
i L = i L ( t 2) + ( t t 2) , para t2 t t3 (5.14)
Lr

O instante t3 dado por:

Lr [Io i L ( t 2)]
t3 = t2 + (5.15)
E

Como as tenses mdias sobre as indutncias so nulas, a tenso de sada a diferena entre
a tenso de entrada e a tenso mdia sobre o capacitor ressonante.

Vo = E v C (5.16)

http://www.dsce.fee.unicamp.br/~antenor 5-9
Fontes Chaveadas - Cap. 5 Conversores com Outras Tcnicas de Comutao Suave J. A. Pomilio

1 Io t
t1 t2

Vo = E dt + [ E + Zo Io sin[o ( t t1)] dt (5.17)


T 0 Cr t1

A grandeza Zo.Io deve ser maior que E, caso contrrio vC no ir se anular, e Dr no


conduzir, fazendo com que a entrada em conduo do transstor se d sob tenso no nula.
Neste circuito, o tempo desligado da chave constante, podendo-se variar a tenso de sada
pelo ajuste da freqncia.
Novamente aqui o capacitor e a chave semicondutora devem suportar uma tenso de pico
com valor maior do que o dobro da tenso de entrada e que aumenta com o aumento da corrente de
sada.
A figura 5.15. mostra a variao da tenso de sada (normalizada em relao tenso de
alimentao) com a freqncia de chaveamento (normalizada em relao freqncia de
ressonncia), para diferentes correntes de carga (normalizadas em relao a E/Zo).
Nota-se que quanto maior a corrente, menor a tenso de sada. Isto se explica facilmente,
uma vez que para correntes maiores o pico da tenso sobre Cr aumenta e, portanto, a tenso mdia
sobre este capacitor, reduzindo assim a tenso de sada.
Existe um limite tanto para a mxima corrente, quanto para a mxima freqncia, acima do
qual a tenso mdia sobre o capacitor se iguala tenso de entrada. O aumento da freqncia de
chaveamento ou da corrente levaria, em princpio, a tenses negativas de sada, o que no possvel
devido existncia do diodo de livre-circulao.
1

0.8

0.6

Vo/E
0.4
Io=1
0.2
Io=2.5

0 Io=5

0.2
0 0.05 0.1 0.15 0.2 0.25
fs/fo
Figura 5.15. Variao da tenso de sada com a freqncia de chaveamento, para diferentes
correntes de carga.

5.4.1 Conversor ZVS com limitao da sobre-tenso


possvel um circuito operar em ZVS sem sobre-tenso, s custas de uma maior
complexidade. Neste caso, a tenso sobre a chave no ultrapassa a tenso de alimentao. Quando a
tenso sobre algum dos capacitores tende a ultrapassar E, o diodo do ramo complementar entra em
conduo, grampeando a tenso.
A figura 5.16. mostra o circuito, enquanto na figura 5.17. tm-se as formas de onda nos
componentes do circuito ressonante.

http://www.dsce.fee.unicamp.br/~antenor 5-10
Fontes Chaveadas - Cap. 5 Conversores com Outras Tcnicas de Comutao Suave J. A. Pomilio

iL Io
S1 D1 C1
E
Lf +
Vo
Cf
S2 D2 C2

Figura 5.16. Conversor buck-ZVS com limitao da sobre-tenso.

v C2
E
iL

Io=i L

S1 D2 S1
S2 C1 D1
C1 C2 C2
to t1 t2 t3 t4 t5 T
Figura 5.17. Formas de onda do conversor buck-ZVS com limitao da sobre-tenso

O circuito opera como um abaixador de tenso. Quando S1 ou D1 esto conduzindo, a


corrente pela indutncia cresce, uma vez que E>Vo.
A tenso de sada igual tenso mdia sobre o capacitor C2. Consideremos, para efeito de
anlise do funcionamento do circuito, que vC2 seja igual tenso de entrada, E, e que S1 esteja
conduzindo. A tenso sobre o capacitor C1 , obviamente, zero. No instante to S1 desligado e a
sua tenso terminal cresce de acordo com o processo de carga de C1. A continuidade da corrente de
indutncia se d atravs dos capacitores: C2 vai se descarregando e C1 vai se carregando, de modo
que a soma de suas tenses seja sempre igual tenso de alimentao. Como a corrente da
indutncia varia pouco, a forma observada da tenso sobre os capacitores praticamente linear.
Quando vC2 se anula (em t1) o diodo D2 entra em conduo. Sobre a indutncia aplicada a
tenso de sada e a corrente decai linearmente. Durante a conduo de D2 enviado sinal de
acionamento para S2, o qual entra em conduo apenas a corrente iL se torne negativa (em t2).
No instante t3, S2 desligado e sua tenso terminal cresce a partir do zero, com uma
inclinao que depende do valor da corrente (negativo e aproximadamente constante) pela
indutncia. A tenso vC2 cresce, enquanto vC1 diminui. Quando a tenso sobre C2 atinge o valor da
tenso de entrada (em t4), D1 entra em conduo, e a corrente de sada cresce linearmente, com uma
inclinao que depende da diferena entre as tenses de entrada e de sada. Durante a conduo de
D1 enviado sinal de acionamento para S1, o qual entra em conduo quando a corrente se torna
positiva (em t5), completando o ciclo.
Este tipo de arranjo pode ser utilizado nos conversores ressonantes apresentados no captulo
anterior, quando operando em freqncia acima da freqncia de ressonncia, possibilitando obter
ambas comutaes no-dissipativas.

http://www.dsce.fee.unicamp.br/~antenor 5-11
Fontes Chaveadas - Cap. 5 Conversores com Outras Tcnicas de Comutao Suave J. A. Pomilio

5.5 Introduo de controle por MLP


De forma similar ao apontado para os conversores ressonantes, os conversores quase-
ressonantes podem operar de modo semelhante ao MLP pela interrupo do ciclo ressonante. Para
tanto necessria a incluso de um interruptor adicional, o qual comandado de maneira
independente do interruptor principal [5.3, 5.4].

5.5.1 Conversor ZCS-MLP


Considerando o caso ZCS, a introduo de uma chave em srie com o capacitor possibilita
interromper o processo de descarga, mantendo a tenso do capacitor no valor de pico. A figura 5.18.
mostra um conversor buck-ZCS, com um interruptor auxiliar que interrompe o ciclo ressonante.
O incio da ressonncia no afetado, uma vez que a corrente circula pelo diodo desta chave
auxiliar (Da). Quando a tenso atinge o pico e a corrente tende a se inverter, no existe caminho,
uma vez que o transistor (Sa) no se encontra acionado.
A figura 5.19. mostra as formas de onda da corrente por Lr, da tenso sobre Cr e da tenso
sobre o diodo de sada.
Recorde-se que a tenso de sada igual tenso mdia sobre o diodo, vd. Quando
interrompido o processo ressonante, a corrente da carga (praticamente contnua) continua a ser
suprida pelo interruptor principal, Sp, de modo que a tenso aplicada ao diodo de sada
praticamente a tenso de alimentao. Assim, interrompendo o intervalo ressonante por um tempo
cuja durao varivel, com o controle operando a freqncia fixa, tem-se o ajuste da tenso de
sada por MLP.

Dp iL Io
Lr Lf +
Sp
Da Sa
E Df Cf Vo
vd
vc Cr

Figura 5.18. Conversor buck-ZCS-MLP

2E
* vd
E

2E vC
iL

Figura 5.19. Formas de onda no diodo de sada e no circuito ressonante

Persiste ainda a influncia do intervalo de ressonncia sobre a tenso de sada, que se


caracteriza por um acrscimo nesta tenso em relao ao que seria a sada MLP normal, considerada

http://www.dsce.fee.unicamp.br/~antenor 5-12
Fontes Chaveadas - Cap. 5 Conversores com Outras Tcnicas de Comutao Suave J. A. Pomilio

um ciclo de trabalho de valor *. No entanto, utilizando valores elevados da freqncia de


ressonncia (em relao freqncia de chaveamento), o efeito global praticamente o de um
circuito controlado em MLP, como se v na figura 5.20. Note-se que a tenso mdia dentro dos
intervalos ressonantes igual tenso de entrada, E, de modo que, do ponto de vista da tenso de
sada, como se o ciclo de trabalho fosse aumentado de uma poro equivalente a 1 ciclo
ressonante. A equao 5.18. d a expresso para o valor da tenso de sada em funo de intervalo
de bloqueio da ressonncia (*) e da relao entre a freqncia de chaveamento, fs, e a freqncia
de ressonncia, fo.

fs
Vo = E * + (5.18)
fo
1

Vo/E 0.5

0 0.1 0.2 0.3 0.4 0.5 0.6 0.7 0.8 0.9 1

*
fs/fo = 0.1 fs/fo = 0.001
Figura 5.20. Variao da tenso de sada com o intervalo de interrupo do ciclo ressonante, para
diferentes freqncias de chaveamento

5.5.2 Conversor ZVS-MLP


De forma anloga ao que foi apresentado para o conversor ZCS, possvel tambm alterar o
conversor ZVS de modo a ter um comportamento tipicamente MLP, ou seja, que tenha a tenso de
sada ajustvel no pela variao da freqncia, mas pelo controle do intervalo de conduo dos
interruptores.
A figura 5.21. mostra uma topologia de conversor abaixador de tenso para operao em
MLP. A conduo da chave auxiliar produz um intervalo em que se inibe a realizao da
ressonncia entre Lr e Cr, como se pode analisar pelas formas de onda da figura 5.22.
Consideremos que a chave Sp esteja conduzindo e que por ela passe a corrente de carga, Io,
suposta constante. A tenso aplicada ao filtro de sada a prpria tenso de entrada (uma vez que
no h queda sobre Lr).
vcr
Sa
Cr Io
Sp Lr Lf
iL +
+
Dp
E v Cf Ro Vo
D Df

Figura 5.21. Conversor ZVS operando em MLP

A chave auxiliar, Sa, entra em conduo ainda durante a conduo de Sp, mas no ocorre
nenhuma alterao nas formas de onda do circuito. No instante to a chave principal aberta sob

http://www.dsce.fee.unicamp.br/~antenor 5-13
Fontes Chaveadas - Cap. 5 Conversores com Outras Tcnicas de Comutao Suave J. A. Pomilio

tenso nula (o capacitor Cr est descarregado). Este capacitor se carrega linearmente com a corrente
de sada, fazendo com que a tenso vD se reduza da mesma forma, at que, em t1, o diodo de livre-
circulao entra em conduo e a corrente da sada circula por ele. Como a chave auxiliar continua
conduzindo, o indutor Lr tambm entra num intervalo de livre-circulao at que em t2 o interruptor
Saux aberto (sob tenso nula).

Sp

Sa

E V
Cr
0
Io IL
0
V
E D

0 V
Lr
to t1 t2 t3 t4 t5 T

Figura 5.22. Formas de onda do conversor ZVS-MLP

Inicia-se ento a ressonncia entre Lr e Cr. A tenso sobre o capacitor cresce ainda mais, por
causa da energia presente em Lr, produzindo importante sobre-tenso sobre o interruptor principal.
A tenso prossegue o comportamento oscilante at que, em t3, se anula, levando conduo o diodo
em antiparalelo com a chave principal, por onde passa a circular a corrente presente em Lr. Esta
corrente assume uma variao linear. Durante a conduo do diodo envia-se o sinal de comando
para o interruptor, o qual entra em conduo apenas a corrente se torne positiva (em t4). A corrente
de entrada cresce at atingir o nvel da corrente de sada, quando o diodo de livre-circulao desliga,
completando o ciclo (em t5).
Nota-se que a tenso sobre o diodo obedece tenso de comando de S, a menos de atrasos
que dependem do circuito ressonante e dos parmetros do circuito (como a tenso de entrada, a
corrente de carga, etc.).

5.6 Outras topologias com comutao no-dissipativa

5.6.1 Inversor pseudo-ressonante

Um inversor pseudo-ressonante [5.5] composto por um conversor em ponte, possuindo,


adicionalmente, um indutor e um capacitor em paralelo com a carga, com objetivo de proporcionar
comutao sob tenso nula. A carga tipicamente do tipo fonte de corrente, ou seja, apresenta uma
elevada impedncia dinmica, absorvendo uma corrente constante.
T1 e T3 so mantidos em conduo at que a corrente iL (que circula por Lr) seja positiva e
com valor igual a Ip. Durante este intervalo, a tenso sobre o capacitor +E. Desligando ambos
transistores, a corrente do indutor passar a circular por Cr de uma maneira ressonante, invertendo a
tenso no capacitor para -E. Quando a tenso atinge este valor os diodos D2 e D4 entram em
conduo, o que causar a reduo de iL de uma forma linear. T2 e T4 devem receber um comando

http://www.dsce.fee.unicamp.br/~antenor 5-14
Fontes Chaveadas - Cap. 5 Conversores com Outras Tcnicas de Comutao Suave J. A. Pomilio

para ligarem durante a conduo dos diodos, entrando em conduo quando a corrente se inverter,
sem dissipar potncia, e iniciando o semi-ciclo negativo.

T1 D1 D2 T2
Lr
iL
A Cr B
E + -
Ia
T4 CARGA T3
D4 D3

Figura 5.23. Inversor pseudo-ressonante

Como se v na figura 5.24., a tenso sobre a carga praticamente quadrada e a freqncia de


ressonncia muitas vezes maior que a freqncia de chaveamento. Com um acionamento
adequado das chaves este conversor pode operar em MLP, produzindo sadas em baixa freqncia,
se desejado. O uso de um retificador como carga leva implementao de um conversor CC-CC. A
substituio da fonte de tenso por uma de corrente permite sintetizar um conversor com operao
ZCS.

V AB
E
+Ip
iL
T2 D1
T4 D3
0

T1 D2
T3 D4

-Ip
-E

Ressonante (Cr)
Figura 5.24. Formas de onda do inversor pseudo-ressonante

A obteno de comutao suave exige um valor mnimo para a corrente de pico dado por:

Cr
Ip Ia + 2 E (5.19)
Lr

5.6.2 Conversor ressonante single-ended

Diferentemente do que foi visto para os conversores ressonantes, estudados anteriormente,


estes inversores single-ended apresentam apenas um interruptor comandado e a inverso da tenso
sobre a carga se d pela ocorrncia da prpria ressonncia [5.6].
Estes circuitos so comumente utilizados em conversores para aquecimento indutivo em alta
freqncia, de forma que a carga equivalente uma resistncia, associada potncia consumida no
aquecimento

http://www.dsce.fee.unicamp.br/~antenor 5-15
Fontes Chaveadas - Cap. 5 Conversores com Outras Tcnicas de Comutao Suave J. A. Pomilio

A figura 5.25. mostra uma topologia (alimentada em tenso) destes conversores, chamada de
regenerativa (por permitir a inverso no sentido da corrente).
Lr
carga IL

Cr
+ Vc
E

Figura 5.25. Conversor ressonante single-ended

A figura 5.26. mostra as formas de onda da corrente pelo indutor e da tenso aplicada
carga.

i
L
vC
E

D T

t1 t2 t3 t4 T

Figura 5.26. Formas de onda do conversor ressonante single-ended

Quando conduz o transistor a tenso de entrada aplicada carga (e tambm ao circuito


ressonante). O capacitor se encontra carregado e vC = E. A corrente pelo indutor cresce linearmente.
Quando o transistor desligado, em t1, o faz sob tenso nula. A corrente da indutncia circula pela
carga e pelo capacitor, de modo ressonante. A tenso vC se torna negativa, atingindo um pico, em t2,
cujo valor muito superior tenso de entrada (em funo das condies iniciais da corrente do
indutor e da tenso do capacitor). A ressonncia prossegue e a tenso volta a ser positiva. Quando
atinge um valor igual ao da tenso de entrada (em t3) o diodo entra em conduo, mantendo vC
constante. Durante a conduo do diodo enviado o comando para ligar o transistor, o que ocorre
apenas quando a corrente se torna positiva (em t4), reiniciando o ciclo.

5.6.3 Conversor semi-ressonante

Considerando o conversor elevador de tenso convencional, a corrente de entrada Ii


composta por uma fonte de tenso, E, associada em srie com um indutor Lr. Sendo Lr
suficientemente pequeno para permitir operao no modo descontnuo, no momento da entrada em
conduo da chave no ocorre dissipao de potncia, o que ocorrer no desligamento.

http://www.dsce.fee.unicamp.br/~antenor 5-16
Fontes Chaveadas - Cap. 5 Conversores com Outras Tcnicas de Comutao Suave J. A. Pomilio

Lr
+ +

Ii Co Vo E Co Vo

Figura 5.27. Conversor boost

Considere-se um capacitor Cr cujo valor forme um circuito ressonante juntamente com Lr,
cuja freqncia seja maior do que a freqncia de operao do conversor. Existem 3 possibilidades
de colocao de Cr no circuito de modo a obter comutao ZVS. A chave S deve ser bidirecional
em corrente ou em tenso [5.7].

Cr

Lr Lr Lr
+ + Cr +
S
E S Co Vo E Cr Co Vo E S Vo
Co

(a) (b) (c)


Figura 5.28. Possibilidades de conversor boost semi-ressonante

Os conversores semi-ressonantes necessitam de uma quantidade menor de componentes


passivos do que os quase-ressonantes equivalentes, e so particularmente adequados s aplicaes
de baixa potncia, podendo operar em freqncias elevadas (na faixa de MHz).
Nas diferentes topologias geradas, um dos elementos ressonantes opera tambm como
elemento de armazenamento de energia e filtro. O processamento de energia entre duas fontes de
corrente leva a um circuito similar, mas operando em ZCS.
Consideremos o circuito da figura 5.28.b. Se o interruptor for um transistor MOSFET, a
exigncia de uma bidirecionalidade de corrente atendida. Alm disso, a capacitncia do
dispositivo absorvida pelo capacitor ressonante, de modo que os elementos parasitas do
componente afetam positivamente o desempenho do conversor.
A figura 5.29. mostra formas de onda no circuito.
Consideremos que o transistor est conduzindo e que no instante t1 ele desligado. Como o
capacitor Cr est descarregado, esta comutao do tipo ZVS. O capacitor se carrega de modo
ressonante at que sua tenso atinja a tenso da carga (em t2), quando o diodo de sada entra em
conduo e energia transferida para a sada. A tenso sobre Lr se torna constante e a corrente de
entrada decai linearmente. No instante t3 esta corrente se inverte, desligando o diodo de sada. Volta
a ocorrer ressonncia, reduzindo a tenso sobre Cr. Em t4 esta tenso se anula e o diodo em anti-
paralelo com o transistor conduz. A corrente passa a crescer linearmente. Durante a conduo deste
diodo enviado o sinal de comando para o MOSFET, o qual entra em conduo apenas a corrente
se torne positiva, em t5, reiniciando o ciclo. A entrada em conduo do transistor ZCS.

http://www.dsce.fee.unicamp.br/~antenor 5-17
Fontes Chaveadas - Cap. 5 Conversores com Outras Tcnicas de Comutao Suave J. A. Pomilio

A inverso da polaridade da corrente de entrada obviamente exige uma fonte receptiva


regenerao de potncia. A operao no modo descontnuo faz com que ocorra um stress de
corrente pelos componentes. No entanto, em aplicaes de baixa potncia e alta freqncia, uma
topologia interessante.

Vo
vc

iL

S Do S
Ds
Cr
t1 t2 t3 t4 t5 T
Cr

Figura 5.29. Formas de onda de conversor boost semi-ressonante.

5.6.4 Conversores MLP com transio sob tenso nula (ZVT-MLP)

A figura 5.30. mostra um conversor elevador de tenso que difere de uma topologia MLP
convencional pela adio de uma rede ressonante auxiliar [5.8], composta, alm do Lr e Cr, do
interruptor S2 e dos diodos D2 e D3.
Diferentemente do que ocorre nos conversores que empregam chaves ressonantes (ZVS),
aqui se faz a introduo de um circuito auxiliar que se comporta como uma espcie de snubber
ativo, que reduz a potncia a ser dissipada sobre o interruptor e envia essa energia para a carga ou
para a fonte.
Embora o exemplo utilizado seja de um conversor elevador de tenso, pode-se aplicar este
princpio a qualquer das topologias.

VD

Li Is Do
Ii Lr
+
Cr I Lr
E
Vs Vo
Co Ro
S 2 D3
S1 D1

D2

Figura 5.30. Conversor boost ZVT-MLP

A figura 5.31. mostra algumas formas de onda referentes a este conversor.


A figura 5.32. mostra os diferentes circuitos referentes a cada intervalo de funcionamento do
circuito.

http://www.dsce.fee.unicamp.br/~antenor 5-18
Fontes Chaveadas - Cap. 5 Conversores com Outras Tcnicas de Comutao Suave J. A. Pomilio

S1
hard
S2

I Lr
Ii Is
0

Vo VD

0 VS
S2 S2 S2 D1 S1 S1 Do
Do Lr D1 D3 D3 Cr
Lr Cr

to t1 t2 t3 t4 t5 t6 T

Figura 5.31. Formas de onda de conversor boost ZVT-PWM

Consideremos que inicialmente ambos interruptores estejam desligados e que a corrente


circula pelo diodo de sada. A indutncia de entrada suposta suficientemente grande para se poder
desconsiderar a ondulao de sua corrente. No instante to o interruptor auxiliar, S2, entra em
conduo. A corrente por Lr cresce linearmente at atingir o nvel da corrente que circulava pelo
diodo, Ii, desligando-o. Este intervalo dado por:

Ii Lr
t1 to = (5.20)
Vo

Ii Ii Cr Ii
Vo Lr Lr
Lr
to a t1 t1 a t2 t2 a t3

Lr
Ii Ii Ii Cr Ii
Vo
Vo

t3 a t4 t4 a t5 t5 a t6 t6 a T

Figura 5.32. Circuitos equivalentes a cada intervalo de funcionamento.

A corrente ILr continua a crescer, agora com um comportamento ressonante. Cr, que estava
carregado, se descarrega at zerar sua tenso (em t2), quando o diodo D1 entra em conduo.


t 2 t1 = Lr Cr (5.21)
2

http://www.dsce.fee.unicamp.br/~antenor 5-19
Fontes Chaveadas - Cap. 5 Conversores com Outras Tcnicas de Comutao Suave J. A. Pomilio

Para obter uma entrada em conduo no dissipativa, o sinal de comando de S1 deve ser
aplicado durante a conduo de D1 (ou seja, aps t2). Entre t2 e t3 conduzem S2 e D1, de modo que
a tenso sobre Lr nula e a corrente por ele se mantm constante.
Em t3, S2 desligado, o que fora a corrente iLr a circular por D3, fazendo-a decair
linearmente. Isto provoca um desligamento dissipativo de S2, uma vez que a tenso sobre este
interruptor cresce para o valor da tenso de sada. Entre t3 e t4 a corrente Is se torna positiva,
passando a circular por S1.
Quando a corrente ILr se anula, D3 desliga, em t4. Como S1 est conduzindo, energia est
sendo armazenada na indutncia de entrada, at que, em t5, S1 desligado. Como Cr est
descarregado, este desligamento sob tenso nula. Em t6 a tenso Vs atinge o valor da tenso de
sada e o diodo Do entra em conduo, completando o ciclo.

Como vantagens deste tipo de comutao pode-se citar:


Comutao suave (ZVS) tanto para o interruptor principal quanto para o diodo de sada.
Isto especialmente interessante em aplicaes com tenso elevada, uma vez que a
capacitncia do diodo produz muitos problemas no desligamento.
Mnimo stress de tenso e de corrente.
No ocorre aumento nos valores mximos de tenso e de corrente a serem suportados pelos
componentes alm dos limites de um conversor MLP convencional.
Comutao suave para uma ampla variao de tenso de entrada e de corrente de sada
Como claro das formas de onda, a tenso mdia de sada (igual tenso de entrada somada
tenso mdia sobre o diodo Do) depende da durao dos intervalos (t3-t2) e (t6-t5). O
primeiro tem durao constante e o segundo depende da intensidade da corrente de sada. No
entanto, a ocorrncia de comutao suave no depende da corrente de carga ou da tenso de
entrada, fato que ocorre em outros tipos de conversores.
Interruptores referenciados a um mesmo potencial, facilitando o acionamento.

Como desvantagens pode-se citar:


Sinais de comando so distintos.
Desligamento dissipativo do interruptor auxiliar

5.7 Circuitos amaciadores


Mesmo quando no se utiliza um circuito que apresente comutao suave, pode ser
necessrio reduzir a potncia dissipada sobre o transistor e o diodo. Neste caso pode-se recorrer ao
uso dos circuitos amaciadores (snubber).
A atuao do snubber se d, em geral, pelo desvio da corrente e pela limitao da tenso nos
componentes nos momentos de comutao. A energia desviada poder ser dissipada ou, em algumas
topologias especficas, reaproveitada no prprio circuito (retornando para a fonte ou sendo
absorvida pela carga).

5.8 Outros circuitos com comutao suave

5.8.1 Fonte de Tenso com comutao suave utilizando conversor com capacitor flutuante
A figura 5.33 mostra conversores Cuk e SEPIC modificados, ditos com capacitor flutuante
[5.9], operando como fonte de tenso regulada. O circuito possui 2 interruptores os quais controlam,
respectivamente, os estgios de entrada e de sada, de maneira independente.

http://www.dsce.fee.unicamp.br/~antenor 5-20
Fontes Chaveadas - Cap. 5 Conversores com Outras Tcnicas de Comutao Suave J. A. Pomilio

A topologia permite uma isolao em alta freqncia e o circuito, com o comando adequado,
possibilita comutaes suaves sem aumento nos esforos dos componentes e sem a necessidade de
circuitos adicionais [5.10].

+ Vb - io
Li Lo
ii Cb
To
Vi Ti Di Do Vo

(a)

+ Vb -
Li
Cb Do
ii To
Vi Ti Di Lo Vo

io

(b)
Figura 5.33 - Conversores Cuk (a) e SEPIC (b) com capacitor flutuante.

Em CCM, a caracterstica esttica do conversor Cuk tradicional (sem To e Do), para um ciclo
de trabalho i aplicado ao interruptor Ti, :

i
Vo = Vi (5.22)
1 i

A presena de To e Do introduz um novo intervalo controlvel no qual o capacitor Cb


permanece desconectado do circuito. O estgio de entrada realiza uma funo elevadora de tenso,
tendo a tenso sobre Cb como sada.:

Vi
Vb = (5.23)
1 i

O estgio de sada tem uma caracterstica abaixadora de tenso em relao a Vb:

Vo = Vb o (5.24)

onde o o ciclo de trabalho de To.


A relao entre a entrada e a sada mantm uma caracterstica elevadora-abaixadora de
tenso, mas com dois comandos separados:

Vo o
= (5.25)
Vi 1 i

http://www.dsce.fee.unicamp.br/~antenor 5-21
Fontes Chaveadas - Cap. 5 Conversores com Outras Tcnicas de Comutao Suave J. A. Pomilio

Os sinais de acionamento so sncronos. Para a correta operao do conversor necessrio


que:

i o (5.26)

Esta topologia permite obter diversas comutaes suaves para os transistores e diodos sem a
necessidade de circuitos adicionais. Uma capacitncia Cs colocada entre os terminais de dreno e
fonte de To, adiciona-se capacitncia prpria do transistor e propicia um desligamento do tipo
ZVS, o que equivale a uma entrada em conduo para Do tambm ZVS. Este diodo passa a conduzir
apenas quando Cs , carregado pela corrente de sada, atingir uma tenso igual a Vb (considerando o
valor refletido ao primrio, caso o circuito tenha transformador).
Uma vez que Ti desliga aps To, tem-se tambm sobre este transistor um desligamento ZVS.
A corrente de entrada descarrega Cs, levando Di a uma entrada em conduo ZVS.
Para permitir a To ligar sob tenso nula, seu sinal de comando deve ser enviado com um
pequeno avano em relao ao sinal que ligar Ti. A entrada em conduo do transistor de entrada
dissipativa, assim como o desligamento de Do.
De qualquer modo, sem circuitos adicionais 6 das 8 comutaes presentes no conversor so
suaves, o que um mrito adicional desta topologia. A figura 5.34 mostra os estgios de operao e
na figura 5.35 tm-se resultados de simulao, indicando claramente as comutaes ZVS.

+ Vb - Di io
Li Lo
i i Cb
To
v i Ti Do Vo

+ Vb - Di io
Li Lo
i i Cb
To
v i Ti Do Vo

+ Vb - Di io
Li Lo
i i Cb
To
v i Ti Do Vo

+ Vb - Di io
Li Lo
i i Cb
To
v i Ti Do Vo

+ Vb - Di io
Li Lo
i i Cb
To
v i Ti Do Vo

Figura 5.34 - Estgios de operao do conversor com comutao suave.

http://www.dsce.fee.unicamp.br/~antenor 5-22
Fontes Chaveadas - Cap. 5 Conversores com Outras Tcnicas de Comutao Suave J. A. Pomilio

Neste caso deve-se operar no modo de conduo descontnua, a fim de garantir a


desmagnetizao do ncleo. Este modo de funcionamento tambm permite manter reduzida a
ondulao em alta freqncia na corrente de entrada. No entanto, a corrente do indutor de sada deve
inverter de polaridade, levando comutao do diodo Do sob corrente nula. A entrada em conduo
de Ti ser, neste caso, tambm sob corrente nula. Ou seja, todas as comutaes se tornam suaves. A
operao no modo descontnuo implica em elevados picos de corrente no lado do secundrio,
aumentando as perdas por conduo. Assim, no necessariamente a eficincia global ser maior
neste caso.

Vds
Ti
0

0 i Ti
Vg Ti
(a)

Vds To
0

0 i To
Vg To
(b)
Figura 5.35 - Tenso, corrente e sinal de comando nos transistores Ti e To.

Mltiplas sadas podem ser obtidas, cada uma delas com um ps-regulador prprio.
A indutncia de disperso do transformador produz uma sobretenso no momento em que
Ti desligado, provocando uma inverso no sentido da corrente pelo transformador. Um circuito
snubber ou um limitador de tenso deve ser usado com o objetivo de limitar o pico de tenso que
se observa sobre os transistores.
Um prottipo no-isolado foi construdo com as seguintes caractersticas:
Tenso de sada: 50V
Potncia de sada: 500W
Freqncia de chaveamento:100 kHz
O rendimento do circuito mostrado na figura 5.36 para diversos nveis de potncia de
entrada. Mesmo operando a 100 kHz obtm-se, para uma larga faixa de potncia, uma eficincia
superior a 90%.
Figura 5.37 mostra as formas de onda de tenso e de corrente sobre To. As comutaes ZVS
so claras. Quando Ti liga o diodo Do desliga e a corrente por To muda de sentido. A oscilao
observada na tenso devida a ressonncia entre Cs e indutncias parasitas presentes na malha
intermediria do conversor. O pico de corrente devido corrente de recombinao reversa de Do.

http://www.dsce.fee.unicamp.br/~antenor 5-23
Fontes Chaveadas - Cap. 5 Conversores com Outras Tcnicas de Comutao Suave J. A. Pomilio

Rendimento (%)
96
94
92
90
88
200 300 400 500
Potncia [W]

Figura 5.36 - Rendimento medido do conversor.

V DS

ID

Figura 5.37 - Tenso (100V/div.) e corrente (5A/div.) em To . Horiz.: 500 ns/div.

5.8.2 Fonte de corrente com alto fator de potncia, baseado em conversor Cuk
A topologia estudada essencialmente um conversor Cuk com transformador, tendo na
entrada um retificador trifsico. As indutncias de entrada so colocadas em srie com cada fase da
alimentao, conforme mostrado na figura 5.38. A sada opera como fonte de corrente [5.11].

Ir + Ua - + Ub -

Li Ca Cb
L
va - L
S +
vb D UD
Us Ls
vc -
- + RL
UL
N:1 IL
+

Figura 5.38 - Conversor Cuk, isolado, com entrada trifsica e carga indutiva

Esta topologia apresenta vrios aspectos interessantes: alto fator de potncia (desde que se
opere em conduo descontnua nos indutores de entrada), uma nica chave comandada, controle
com freqncia fixa, isolao em alta freqncia. Como pontos negativos tem-se a comutao
dissipativa e o "stress" de tenso e de corrente a que fica sujeito o interruptor.

http://www.dsce.fee.unicamp.br/~antenor 5-24
Fontes Chaveadas - Cap. 5 Conversores com Outras Tcnicas de Comutao Suave J. A. Pomilio

Considera-se uma carga indutiva. Nestes casos, o valor da corrente de sada pode ser fixo ou
sujeito a ajustes.
O fato de o transistor estar submetido a uma tenso elevada praticamente impe o uso de um
IGBT, uma vez que um MOSFET para tal tenso, tipicamente apresenta uma elevada resistncia de
conduo. O processo de desligamento de um IGBT, por sua vez, apresenta um fenmeno de "tail"
de corrente, que pode tornar as perdas de desligamento bastante significativas.
Por esta razo, a busca de uma alternativa para se obter comutao suave, especialmente no
desligamento, se torna importante [5.12]. No que se refere entrada em conduo, uma
possibilidade de que seja suave, que se realize a corrente nula [5.13, 5.14], o que pode ocorrer se
se permitir um comportamento de conduo descontnua na sada.
O uso de comutao suave permite ainda uma relativa reduo nos nveis de interferncia
eletromagntica [5.15]. A necessidade de filtros na entrada do circuito (trifsico), a fim de obter
uma corrente praticamente senoidal na rede tambm auxilia a reduo da IEM conduzida.
A figura 5.39 mostra as principais formas de onda do circuito, enquanto o diagrama do
conversor est na figura 5.40, indicando o circuito no-dissipativo empregado para a limitao dos
picos de tenso que ocorrem no desligamento da chave S, devido, principalmente, indutncia de
disperso do transformador.
possvel, mantendo a capacidade de limitao do pico de tenso, fazer este circuito
funcionar de modo a garantir um desligamento da chave S sob tenso nula. Observe-se que o
desligamento a comutao mais crtica, uma vez que ocorre quando a corrente pela chave
mxima, quando ocorrem sobre-tenses e quando existe o fenmeno de rabo da corrente do IGBT.
Suponhamos inicialmente que a indutncia de disperso seja nula. Consideremos que ao
final do intervalo em que o transistor est desligado a corrente de sada do retificador seja nula, que
a tenso Uc seja igual tenso de sada refletida ao primrio e que o diodo de sada esteja em
conduo.
Quando S entra em conduo, o capacitor Cc ressoa com Lc. Pelo interruptor circula a soma
da corrente do retificador com a componente ressonante e com a corrente de sada refletida (D
bloqueado). No instante T1 a tenso Uc atinge o valor -Ua e o diodo D1 entra em conduo.
Supondo Ca>>Cc, a tenso sobre Lc se torna praticamente constante (igual a Ua) e sua corrente
decai linearmente. Ao final do tempo de conduo (T2), o transistor se abre sob tenso nula. O
capacitor Cc se carrega com uma corrente praticamente constante. Em T3 a tenso no primrio
atinge o valor da tenso de sada (refletida), levando o diodo de sada conduo. No intervalo entre
T3 e T6 a corrente do retificador vai a zero.
Na verdade, a presena da indutncia de disperso faz com que, no instante T3, ao ocorrer a
inverso do sentido da corrente pelos enrolamentos do transformador, surja um pico de tenso, o
qual limitado pela presena do capacitor Cc, e eleva sua tenso acima do valor N.UL.
A condio para que se obtenha sempre desligamento a tenso nula :

Uc > Ua

Sem considerar a sobre-tenso, esta condio equivale a > 0,5.


Esta restrio no muito severa pois, via de regra, para um melhor aproveitamento do
material magntico do transformador, a operao em regime se faz em torno deste ponto. J para
situaes transitrias, em que o ciclo de trabalho menor do que 50%, o que ocorre que a tenso
com a qual Cc se carrega inferior quela necessria para realizar a comutao sem perdas,
constituindo-se num fator de reduo das perdas de desligamento, mas no sua eliminao.

http://www.dsce.fee.unicamp.br/~antenor 5-25
Fontes Chaveadas - Cap. 5 Conversores com Outras Tcnicas de Comutao Suave J. A. Pomilio

Figura 5.39 - Principais formas de onda do conversor com circuito auxiliar.


Caso ideal (sem sobre-tenso)

ir + Ua - + Ub -

va Ca Cb
ia Li N:1
D2 D1 LL
+
vb Lc i l
Us D -
S - + ic RL UL
vc Uc
Cc IL +
-

Figura 5.40 - Conversor com circuito para desligamento a tenso nula

Considerando a presena da sobre-tenso, o mximo ciclo de trabalho que ainda garante uma
comutao sob tenso nula ser inferior a 50% A amplitude da tenso sobre o capacitor Cc depende
do valor de sua capacitncia. Com uma dada indutncia de disperso a tenso pode ser expressa em
funo da impedncia do circuito formado por Cc e a referida indutncia, chamada aqui de Ld.

Ld I L
Uc = U L N + + r (5.27)
Cc N

http://www.dsce.fee.unicamp.br/~antenor 5-26
Fontes Chaveadas - Cap. 5 Conversores com Outras Tcnicas de Comutao Suave J. A. Pomilio

Como se nota na figura 5.39, a presena do capacitor Cc retarda ligeiramente a entrada em


conduo do diodo de sada, o que significa, do ponto de vista da carga, um maior ciclo de trabalho
em relao quele do transistor.
Os resultados experimentais apresentados a seguir foram colhidos em um conversor
operando com as seguintes caractersticas:
Tenso de entrada: 220V (valor RMS de linha)
Freqncia de chaveamento: 50kHz
Corrente nominal de sada: 10A
Carga: 4, 4mH (400 W)
Ca: 1F; Cb: 56F; Cc:20nF
Li: 330H; Ls:50H ; Lc: 160H
N: 7,4

A figura 5.41 mostra corrente e tenso sobre o IGBT, vendo-se claramente o desligamento
sob tenso nula e o rabo de corrente. Note-se que a corrente inicial no nula, apresentando um
valor igual corrente de sada refletida ao primrio do transformador. A sobre-tenso de
aproximadamente 150V.
A eficincia medida do conversor, potncia nominal foi de 90%. O fator de potncia
medido, potncia nominal foi de 0,98.

i
s

Us

Figura 5.41 - Corrente (2A/div) e tenso (200V/div) no interruptor. Horiz.: 4s/div.

5.9 Referncias Bibliogrficas

[5.1] F. C. Lee: High-Frequency Quasi-Resonant Converter Technologies. Proceedings of IEEE,


vol. 76, no. 4, April 1988, pp. 377-390
[5.2] D. Maksimovic and S. Cuk: A General Approach to Synthesis and Analysis of Quasi-
Resonant Converters. IEEE Trans. on Power Electronics, vol.6, no. 1, Jan. 1991, pp. 127-
140.
[5.3] I. Barbi, J. C. Bolacell, D. C. Martins, F. B. Libano: Buck Quasi-Resonant Converter
Operating at Constant Frequency: Analysis, Design, and Experimentation. IEEE PESC89,
pp. 873-880.
[5.4] D. Maksimovic and S. Cuk: Constant-Frequency Control of Quasi-Resonant Converter.
IEEE Trans. on Power Electronics, vol 5. No. 1, Jan. 1991, pp. 141-150.

http://www.dsce.fee.unicamp.br/~antenor 5-27
Fontes Chaveadas - Cap. 5 Conversores com Outras Tcnicas de Comutao Suave J. A. Pomilio

[5.5] O.D. Patterson and D. M. Divan: Pseudo-Resonant Converter Technologies. Proceedings


of IEEE, vol. 76, no. 4, April 1988.
[5.6] I. Barbi: Progress in the Development of High-Frequency Non-Dissipative Commutation
Power converter Technologies. Proc. of I Power Electronics Seminar, LAMEP,
Florianpolis, 1988, pp. 01-15.
[5.7] S. Suzuki, and I. Barbi: Boost Zero-Voltage Switching Semi-Resonant Converter Analysis
(ZVS-SRC). Proc. of I Power Electronics Seminar, LAMEP, Florianpolis, 1988, pp. 43-
49.
[5.8] G. Hua, C.S. Leu and F. C. Lee: Novel Zero-Voltage-Transition PWM Converters. Proc.
of PESC 92, Toledo, Spain, 1992, pp. 55-61.
[5.9] L. Stefanovic AND S. Cuk: "Capacitive Idling Converters with Decoupled Input Voltage
and Output Load Regulation Loops". PESC '93 Conference Record, Seattle, USA, 1993.
[5.10] E. A. Vendrusculo and J. A. Pomilio: "Low-Loss, High-Power Factor Voltage Supply Using
a Capacitive Idling Converter". Proc. of IEEE International Symposium on Industrial
Electronics, Warsaw, Poland, June 17-20, pp. 767-772.
[5.11] J. A. Pomilio and G. Spiazzi: "High-Precision Current Source Using Low-Loss, Single-
Switch, Three-Phase AC/DC Converter". IEEE Trans. on Power Electronics, July 1996, vol.
11, no. 4, pp. 561-566.
[5.12] L. Malesani, L. Rossetto, G. Spiazzi, P. Tenti, I. Toigo, and F. Dal Lago: "Single-Switch
Three-Phase AC/DC Converter with High Power Factor and Wide Regulation Capability".
Proc. of INTELEC '92, Oct. 1992, Washington, USA, pp. 279-285.
[5.13] K. Heumann, Ch. Keller and R. Sommer: "Behavior of IGBT Modules in Zero-Voltage-
Switch Applications". Proc. of PESC '92, Jun. 1992, Toledo, Spain, pp. 19-25.
[5.14] J.A.Pomilio and G.Spiazzi: "Soft-Commutated Cuk and SEPIC Converters as Power Factor
Preregulators". Proc. of IECON '94, Bologna, Italy, Sept. 1994
[5.15] P. Caldeira, R. Liu, D. Dalal and W.J. Gu: "Comparison of EMI Performance of MLP and
Resonant Power Converters". Proc. of PESC '93, Seatle, USA, Jun. 1993, pp. 134-140.

5.10 Exerccios

1. Considere um conversor Buck quase-ressonante, ZCS, onda completa, com as seguintes


caractersticas:
E=100V Vo=50V IoMAX=10A
fs=200kHz (freq. de chaveamento mxima carga)
Determine os valores de Cr e Lr que permitam a operao do circuito nas condies dadas e
que produza o mnimo pico de corrente pelo interruptor.
Desenhe (ou simule) as formas de onda da tenso sobre Cr e da corrente por Lr para esta
situao.

2. Para os mesmos parmetros do exercco anterior, e usando Cr=40nF e Lr=4H, determine o


valor da tenso de sada quando a corrente da carga for de 5A.

3. Considere o circuito mostrado abaixo. Trata-se de um conversor elevador de tenso com um


circuito auxiliar para desligamento sob tenso nula. O conversor opera no modo de conduo
descontnuo.

http://www.dsce.fee.unicamp.br/~antenor 5-28
Fontes Chaveadas - Cap. 5 Conversores com Outras Tcnicas de Comutao Suave J. A. Pomilio

a) Descreva qualitativamente o seu funcionamento, descrevendo cada intervalo de


funcionamento. Suponha que os comandos dos transistores sejam iguais e que os componentes so
ideais.
b) Simule o circuito e fornea as formas de onda da tenso e da corrente nos interruptores.

D1
Li S2 D3

Vi Lr Vo
D2

S1 Cr

Vi = 300V Vo = 600V
Li = 100uH (corrente inicial zero) Lr = 25uH (corrente inicial zero)
Cr = 100nF (tenso inicial = 600V)

Na simulao em Pspice, use:


Diodos com parmetro IS = 1E-18
RELTOL = .0001 (ou menor)
Freqncia de chaveamento de 40kHz com ciclo de trabalho de 40%
Simule poucos ciclos (4 ou 5)

http://www.dsce.fee.unicamp.br/~antenor 5-29
Fontes Chaveadas - Cap. 6 Componentes Passivos Utilizados em Fontes Chaveadas J. A. Pomilio

6. COMPONENTES PASSIVOS UTILIZADOS EM FONTES


CHAVEADAS

6.1 Capacitores

Pode-se considerar o modelo para um capacitor mostrado na figura 6.1.a, na qual:


C: capacitncia
Rse: resistncia srie equivalente
Lse: indutncia srie equivalente
Deste circuito, pode-se afirmar que em baixas frequncias o capacitor tem seu
comportamento determinado pela capacitncia. medida que aumenta a frequncia, no
entanto, o elemento indutivo se torna mais significativo, sendo dominante em altas
frequncias. Tal elemento decorrente, principalmente, das conexes do dispositivo. A
resistncia se deve, basicamente, ao eletrlito (em capacitor eletroltico) e s conexes,
variando significativamente com a temperatura. A figura 6.1 mostra o circuito equivalente e
curvas tpicas para capacitores eletrolticos.

C Rse Lse
a) Circuito equivalente de capacitor

C = 100 uF L = 100 nH

10

R = 1 ohm (T = -40 C)

R=.1 ohm (T=0 C)


100m

R = .01 ohm (T = 85 C)

1.0m
10Hz 100Hz 1.0KHz 10KHz 100KHz 1.0MHz 10MHz 100MHz

Figura 6.1 b) Comportamento tpico da impedncia de capacitores

A resistncia tem um efeito significativo em termos da ondulao da tenso observada


nos terminais do componente, alm de ser responsvel pelas perdas (aquecimento) do
dispositivo.
Para uma variao de corrente I, a resistncia srie produz uma variao de tenso
V=Rse.I, a qual pode ser muito maior que a variao determinada pela carga ou descarga da
capacitncia. Muitas vezes em funo da resistncia Rse que se determina o capacitor a ser
usado como filtro de sada de uma fonte, de modo a se obter a desejada variao de tenso.

http://www.dsce.fee.unicamp.br/~antenor 6-1
Fontes Chaveadas - Cap. 6 Componentes Passivos Utilizados em Fontes Chaveadas J. A. Pomilio

A figura 6.2 mostra a tenso de sada de um conversor abaixador de tenso, indicando


claramente a predominncia da variao de tenso causada pela queda resistiva em Rse. Os
valores utilizados foram obtidos do catlogo do fabricante (Icotron/Siemens/Epcos).

L
L=1mH
C=220uF
+ Rse=.45 ohm
Rse Ro=.5 ohm
E Ro Vo E=20V
Vo=10V
C

10.04V

10.02V

10.00V

9.98V

9.96V
0s 0.2ms 0.4ms 0.6ms 0.8ms 1.0ms
Ondulao relativa capacitncia Ondulao nos terminais do capacitor

Figura 6.2 Ondulao da tenso de sada e sobre a capacitncia C.

Usa-se definir o "fator de perdas" do capacitor (tg ), o qual se relaciona com Rse pela
seguinte expresso:

tg
R se = (6.1)
2fC

6.1.1 Capacitores eletrolticos


O capacitor eletroltico tem seu funcionamento baseado em fenmenos eletroqumicos.
A principal caracterstica reside no fato que um dos eletrodos, o catodo, constitudo pelo
prprio fludo condutor (eletrlito), e no por uma placa metlica. O outro eletrodo, o anodo,
constitudo de uma folha de alumnio em cuja superfcie formada (por um processo
eletroqumico) uma camada de xido de alumnio, a qual serve de dieltrico [6.1].
A principal vantagem destes capacitores a alta capacitncia especfica (F/m3). Isto se
deve, principalmente espessura da camada de xido, tipicamente de 0,7 m (outros materiais
dieltricos dificilmente tem espessura inferior a 6 m), mesmo para componentes para baixas
tenses. A intensidade de campo permitida de aproximadamente 800 V/ m.
O mtodo de bobinagem o mais empregado na fabricao dos componentes. A bobina
contm, alm da folha do anodo, uma segunda folha de alumnio (chamada de folha do catodo)
que tem, no mnimo, a mesma dimenso da folha do anodo.Esta segunda folha no oxidada e
sua funo servir como uma grande rea supridora de corrente para o eletrlito.

http://www.dsce.fee.unicamp.br/~antenor 6-2
Fontes Chaveadas - Cap. 6 Componentes Passivos Utilizados em Fontes Chaveadas J. A. Pomilio

Ambas as folhas so separadas por camadas de papel, cujas funes so: armazenador
de eletrlito (nos poros do papel absorvente) e separador das folhas metlicas (para evitar
curto-circuito).
Capacitores construdos como descrito s funcionam convenientemente quando se liga
o potencial positivo ao anodo. A ligao inversa produz um processo eletroltico de deposio
de xido sobre a folha do catodo. Neste processo ocorre gerao interna de calor e gs, que
pode destruir o componente. Por outro lado, a capacitncia diminui, uma vez que aumentada
a espessura do dieltrico.
Assim, a aplicao tpica em tenses contnuas. Tenses alternadas, sobrepostas
contnua, desde que no alterem a polaridade, podem ser utilizadas. Na verdade as
polarizaes invertidas podem ocorrer at cerca de 2 V, que o potencial no qual se inicia o
processo de deposio de xido.
Existem capacitores eletrolticos bipolares que, por construo, j tem ambas folhas de
alumnio oxidadas. Obviamente, a capacitncia especfica menor.
Como aplicaes tpicas em fontes chaveadas pode-se citar:
Filtros de entrada: usa-se capacitor eletroltico de alumnio, com alto produto capacitncia x
tenso (CV) e baixas perdas.
Filtros de sada: capacitor eletroltico de alumnio, com baixo Rse e Lse, especiais para
operao em altas frequncias.
Outra caracterstica importante dos capacitores refere-se sua confiabilidade. Os
fabricantes especificam seus componentes em funo de sua expectativa de vida, sendo os de
alta confiabilidade aqueles que apresentam a maior durabilidade. Esta varivel determinada,
para os capacitores eletrolticos de alumnio, pela qualidade dos materiais utilizados na
fabricao.
Em geral, a um aumento de temperatura corresponde uma reduo na vida do capacitor
eletroltico, de acordo com a expresso:

T To


BT = Bo 2 (6.2)

BT o tempo de vida esperado. Bo o tempo de vida de referncia, T a temperatura do


capacitor, To a temperatura de referncia (To=40C). o intervalo de temperatura de meia-
vida ( 10 K) [6.2].
O fator de perdas diminui com o aumento da temperatura e aumenta com a elevao da
frequncia de operao. Os valores so indicados, geralmente para 120 Hz e 85C. Para os
capacitores eletrolticos especiais para operao em alta frequncia (srie HFC da Siemens, por
exemplo), os valores especificados so para 100 kHz e 85C. Quanto Rse, ela tambm varia
com estes parmetros, mas, usualmente, diminui com a elevao da frequncia, devido ao
aumento da viscosidade do eletrlito, o que aumenta a mobilidade inica [6.3].

D
R se = R s (Tc ) + (6.3)
2fC

Rs so as perdas hmicas do eletrlito, folhas e contatos. O segundo termo da equao


representa as perdas no dieltrico. D o fator de dissipao (D 0,013, f a frequncia (Hz) e
C a capacitncia (F). Rs normalmente tem um coeficiente negativo com a temperatura (1 a
2% por C em torna da temperatura ambiente)

http://www.dsce.fee.unicamp.br/~antenor 6-3
Fontes Chaveadas - Cap. 6 Componentes Passivos Utilizados em Fontes Chaveadas J. A. Pomilio

Como as perdas no capacitor esto diretamente relacionadas com a corrente RMS por
ele, a uma variao de Rse corresponde uma mudana na mxima corrente admissvel. Assim,
se a frequncia de operao de um capacitor eletroltico comum for acima de 2 kHz, admite-se
uma corrente 40% maior do que a especificada para 120 Hz (devido reduo de Rse). Para
uma temperatura ambiente de 40C, admite-se uma corrente 220% maior do que a especificada
para 85C, o que se justifica pela maior facilidade de troca de calor com o ambiente.
Por todos estes fenmenos, o valor equivalente do capacitor sofre profundas alteraes,
podendo, em ltima anlise, ser obtido para cada frequncia e temperatura, das curvas de
impedncia mostradas anteriormente. Em geral, capacitores para uso em CC sofrem menores
variaes do que aqueles para uso em CA.

6.1.2 Capacitores de filme plstico metalizado


Seu dieltrico um filme plstico (polister ou polipropileno) em cuja superfcie
depositada, por vaporizao, uma camada fina de alumnio com espessura de 0,02 a 0,05 m.
Na fabricao do capacitor pode-se bobinar ou dispor o conjunto armaduras/dieltrico em
camadas. Atravs da realizao de contato das superfcies laterais dos capacitores com metal
vaporizado obtm-se bom contato entre as armaduras e os terminais. Este mtodo tambm
assegura baixa indutncia e baixas perdas.
Estes capacitores tm como caracterstica a propriedade de auto-regenerao. No caso
de uma sobre-tenso que perfure o dieltrico, a camada de alumnio existente ao redor do furo
submetida a elevada temperatura, transformando-se em xido de alumnio (isolante),
desfazendo o curto-circuito. O tempo necessrio para ocorrer a regenerao menor que 10s.
A constante dieltrica dos filmes plsticos dependente da frequncia e a capacitncia
apresenta um decrscimo com o aumento da frequncia (tipicamente de 3% a 1 MHz, do valor
a 1 kHz). A variao com a temperatura reversvel, a capacitncia se altera, tipicamente,
poucos porcento numa faixa de 100oC.
Com tenses alternadas (senoidais ou no) de alta frequncia, certos cuidados precisam
ser tomados, uma vez que o componente pode estar submetido a elevados picos de corrente,
causando problemas para os contatos e aumentado sua temperatura. Os manuais fornecem
bacos que permitem determinar, para uma dada aplicao (componente, frequncia, forma da
tenso alternada: pulso, senide, trapzio, dente-de-serra), a amplitude da tenso que o
componente suporta. Fornece ainda a taxa de subida da tenso (V/s) e o valor caracterstico
do pulso (Ko [V2/ s]). O valor Ko da aplicao, bem como o dv/dt, devem ser inferiores ao
especificado.
O fator de perdas depende principalmente das perdas no dieltrico (que variam com a
temperatura e frequncia). As resistncias dos contatos e armaduras so de valores
relativamente menores e praticamente constantes.
A indutncia prpria depende da bobina e das indutncias dos terminais. A frequncia
de ressonncia est, tipicamente, entre 1 e 10 MHz.
Em circuitos pulsados, quando o capacitor fica sujeito a valores elevados de dv/dt
(como nos circuitos amaciadores) deve-se usar componentes com dieltrico de polipropileno,
especiais para regime de pulsos.
Os capacitores de polipropileno so tambm utilizados nos filtros de interferncia
eletromagntica (IEM), fazendo a conexo da entrada do conversor com a fonte de
alimentao. Os de tipo X so usados para conexo entre os terminais de alimentao, e os de
tipo Y so usados para ligar cada condutor de alimentao ao terra. Para proteo do usurio,
estes componentes so de altssima confiabilidade.

http://www.dsce.fee.unicamp.br/~antenor 6-4
Fontes Chaveadas - Cap. 6 Componentes Passivos Utilizados em Fontes Chaveadas J. A. Pomilio

6.2 Componentes magnticos

As caractersticas ideais de um componente magntico so: resistncia nula,


capacitncia parasita nula, densidade de fluxo magntico (B) no-saturvel (eventualmente
pode-se desejar corrente de magnetizao e indutncia de disperso nulas).
O desejo de no-saturao conduz a um elemento com ncleo de ar, o que implica num
nmero elevado de espiras, com fio fino e, assim, elevada resistncia e capacitncia parasita. O
uso de fios com maior seco transversal leva a enrolamentos muito grandes e pesados.
necessrio, assim, o uso de algum ncleo magntico permitindo, com nmero razovel de
espiras e volume aceitvel, obter-se a indutncia desejada, com reduzido fluxo disperso.
O correto dimensionamento de um elemento magntico, seja ele um indutor ou um
transformador no um trabalho simples e seu sucesso depende em grande parte da quantidade
e qualidade das informaes disponveis a respeito do ncleo a ser utilizado. Diferentes
autores e diferentes fabricantes indicam diferentes formas de dimensionamento destes
elementos. No entanto, a prpria forma construtiva pode alterar significativamente o
desempenho do dispositivo, especialmente em termos das indutncias de disperso e
capacitncias parasitas.
A principal caracterstica de um material ferromagntico a ser usado na construo de
um elemento magntico utilizado em uma fonte chaveada a capacidade de trabalhar em
frequncia elevada sem apresentar elevadas perdas, o que significa possuir um lao de
histerese com pequena rea. Desejveis so o maior valor possvel de densidade de fluxo
magntico, Bmax, bem como uma elevada permeabilidade. Alm disso, a resistividade do
ncleo deve ser elevada a fim de reduzir as perdas relativas s correntes induzidas no prprio
ncleo.

6.2.1 Materiais
Os materiais mais utilizados so ferrites, as quais possuem valores relativamente
reduzidos de Bmax (entre 0,3 T e 0,5 T), apresentando, porm, baixas perdas em alta frequncia
e facilidades de manuseio e escolha, em funo dos diversos tipos de ncleos disponveis. As
ferrites so constitudas por uma mistura de xido de ferro (Fe2O3) com algum xido de um
metal bivalente (NiO, MnO, ZnO, MgO, CuO, BaO, CoO). Possuem resistividade muito maior
do que os materiais metlicos (da ordem de 100k.cm) o que implica em perdas por correntes
de Foucault desprezveis quando operando com um campo magntico alternado.
Algumas aplicaes em que no se pode admitir distoro no campo magntico deve-se
utilizar ncleo de ar, com o inevitvel valor elevado do fluxo disperso.
Ncleos de ferro laminado so utilizados apenas em baixa frequncia por apresentarem
lao de histerese muito largo, embora possuam um Bmax de cerca de 1,5 T.
Um terceiro tipo de material so os aglomerados de ferro (iron powder) [6.4] que so
constitudos por minsculas partculas de compostos de ferro, aglomerados entre si, mas que
apresentam um entreferro distribudo ao longo de todo comprimento magntico. um material
adequando para aplicaes em que devem coexistir campos de baixa frequncia (60 Hz) e de
alta frequncia, garantindo, ao mesmo tempo, que o ncleo no sature e no apresente elevadas
perdas.

http://www.dsce.fee.unicamp.br/~antenor 6-5
Fontes Chaveadas - Cap. 6 Componentes Passivos Utilizados em Fontes Chaveadas J. A. Pomilio

6.2.2 Formatos de ncleos


Os ncleos de tipo "pot core" (e seus derivados tipos RM, PM, EP, cube core, etc.) so
geralmente usados na construo de indutores e transformadores para pequenas e mdias
potncias, com baixa disperso, devido sua forma fechada.

Figura 6.3 Ncleos de ferrite da Thornton Inpec [6.5]

Os ncleos EE e EI apresentam valores mais elevados de Bmax, sendo mais usados em


aplicaes de potncia mais elevada. Apresentam valores maiores de fluxo disperso.
J os ncleos tipo U e UI so utilizados em transformadores de alta tenso, devido
possibilidade de alocar-se cada enrolamento numa das pernas, facilitando a isolao, custa de
um maior fluxo disperso. Tanto os ncleos E como os ncleos tipo U podem ser associados,
criando maiores seces transversais, possibilitando a obteno de transformadores para
potncia na faixa dos quilowatts.
Finalmente, os ncleos toroidais so usados em aplicaes nas quais o fluxo disperso
deve ser mnimo, permitindo obter-se indutores muito compactos. So usados especialmente
em transformadores de pulso e filtros de IEM [6.6].

6.2.3 Histerese, saturao e fluxo residual


A figura 6.4 mostra a relao entre B (densidade de fluxo magntico [G] ou
[T=Wb/m2]) e H (campo magntico [A.esp/m]) quando uma tenso alternada aplicada ao
enrolamento que magnetiza o ncleo.
B proporcional ao fluxo magntico [Wb] e H proporcional corrente que circula
pelo enrolamento.
Nota-se que o caminho seguido quando o fluxo (ou B) cresce no o mesmo seguido
quando o fluxo diminui. Este comportamento chamado histerese.
Quando H=0, a densidade de fluxo no zero, tendo um valor + Br, chamada
magnetizao remanente, ou densidade de fluxo residual. Quando B=0, o campo magntico
no nulo, mas vale + Hc, parmetro chamado fora coerciva do material.
A inclinao B/H a permeabilidade incremental do material, i, a qual tende a 0
(permeabilidade do vcuo) quando B tende para seu valor mximo, Bmax, que caracteriza a
saturao do ncleo.
Na maior parte das aplicaes, a operao na regio de saturao evitada. A razo
para isso que, na saturao, ocorre uma drstica reduo na indutncia com a consequente

http://www.dsce.fee.unicamp.br/~antenor 6-6
Fontes Chaveadas - Cap. 6 Componentes Passivos Utilizados em Fontes Chaveadas J. A. Pomilio

grande elevao de corrente (associada a H) para pequenas variaes de tenso (associada a B).
Para um transformador, a saturao significa ainda uma reduo no fator de acoplamento entre
os enrolamentos, uma vez que o ncleo perde sua caracterstica de menor relutncia em relao
ao ar.
B(G)
5.0K
Bmax
A

Br

-Hc
-3.0 -2.0 -1.0 0.0 Hc 1.0 2.0 3.0

-Br H (A.esp/m)

1 T = 10000 G

-Bmax

-5.0K

Figura 6.4 Curva de histerese tpica.

O dimensionamento de um elemento magntico feito, via de regra, em situaes de


regime permanente, ou seja, considerando-se que a tenso mdia nos terminais do dispositivo
nula e a densidade de campo magntico excursiona entre os valores simtricos de B.
O problema da saturao agravado nas situaes transitrias, especialmente no incio
de operao do dispositivo (start-up). Partindo-se de uma situao em que B=0, no primeiro
semi-ciclo de funcionamento tem-se a possibilidade de variar o fluxo em apenas metade da
excurso necessria. A soluo, bvia, de projetar o elemento para suportar o dobro de
variao de fluxo, no muito razovel por aumentar demasiadamente (4 vezes) o volume do
componente. A melhor soluo controlar eletronicamente a partida do conversor (soft-start).
O problema de start-up agravado quando Br tem valor elevado. Suponhamos que o
circuito foi desenergizado quando se estava no ponto A da curva B x H (figura 6.4). A corrente
ir a zero e tem-se B=Br. O reincio de operao a partir deste ponto leva a resultados ainda
piores do que uma partida com B=0.
A figura 6.5 mostra a trajetria na curva B x H e as formas de onda de tenso e corrente
em um transformador a partir de sua energizao. Note que, com fase inicial nula na tenso, a
corrente apresenta um deslocamento CC devido resposta do circuito RL, o que leva a um
aprofundamento na regio de saturao. Com o passar do tempo este nvel CC se anula e as
variveis passam a ter uma excurso simtrica em relao ao zero. No entanto, os instantes
iniciais podem ser danosos para o dispositivo pois a saturao profunda, ao reduzir a
indutncia, pode aumentar em demasia a corrente, alm dos limites dos componentes.
Este deslocamento CC no ocorre se a tenso aplicada partir de um ngulo de 90. No
entanto, isto nem sempre fcil de ser ajustado.
A soluo normalmente empregada em fontes chaveadas est indicada na figura 6.6.
Trata-se de uma partida suave, em que a tenso aplicada ao transformador aumentada
gradualmente. Note que a excurso no plano B x H se torna simtrica, assim como a corrente.

http://www.dsce.fee.unicamp.br/~antenor 6-7
Fontes Chaveadas - Cap. 6 Componentes Passivos Utilizados em Fontes Chaveadas J. A. Pomilio

Figura 6.5 Transitrio de energizao de transformador.

Figura 6.6 Transitrio de energizao de transformao com partida suave.

A magnetizao remanente pode ser atenuada pela incluso de um entreferro no ncleo.


Para uma dada fora magneto motriz (Fmm=N.i) tem-se:

Hg g + Hm l c = N i (6.4)

B = 0 Hg = c H m (6.5)

Hm e Hg so as intensidades do campo magntico no ncleo e no entreferro, respectivamente.


l c o comprimento do circuito magntico (no ncleo) e g o comprimento do entreferro. o
a permeabilidade do ar e c a permeabilidade do ncleo.
A densidade do campo magntico (B) mantm-se constante ao longo de todo caminho
magntico (desconsiderando a disperso). O valor de campo magntico para o qual se atinge o
limite de saturao estabelecido em projeto :

http://www.dsce.fee.unicamp.br/~antenor 6-8
Fontes Chaveadas - Cap. 6 Componentes Passivos Utilizados em Fontes Chaveadas J. A. Pomilio

N i Bm g
Hm = (6.6)
lc 0 l c

Nota-se na figura 6.7 que a introduo do entreferro faz com que Hm seja atingido para
valores maiores de corrente. O efeito sobre a curva B x Ni mostrado na figura 6.7.b. A
indutncia incremental se reduz, mas linearizada. O valor de Br tambm se reduz. Bmax no
se altera por ser uma caracterstica do material.
O fluxo magntico proporcional a B, enquanto a corrente proporcional a H. Assim,
a curva de magnetizao que relaciona com i, cuja inclinao a indutncia do elemento
magntico, tem o mesmo comportamento da curva B x H.
Em sntese, a presena do entreferro leva a uma diminuio da indutncia,
manuteno de um valor constante, independente da corrente, e aumenta o valor da corrente na
qual ocorre a saturao.

Figura 6.7. a) Curva de histerese tpica de ferrite.


b) Curva de histerese em indutor com entreferro de 0,1mm

6.2.4 Perdas nos elementos magnticos

6.2.4.1 Perdas no ncleo


Estas perdas so devidas s correntes induzidas no ncleo (correntes de Foucault) e
histerese do material magntico.
As perdas por histerese so o resultado da energia consumida para girar a orientao
dos domnios magnticos dentro do material. Esta energia corresponde rea interna do lao
de histerese. Seu valor por ciclo e por unidade de volume do material :
r r
E = H dB (6.7)

Os materiais atualmente disponveis no conduzem simultaneamente a boas solues


para ambas perdas. Quando se obtm uma curva B-H estreita (como em materiais com
mangans e zinco), a resistividade baixa. Em ferrites base de nquel tem-se elevada
resistividade, mas um lao de histerese consideravelmente maior.

http://www.dsce.fee.unicamp.br/~antenor 6-9
Fontes Chaveadas - Cap. 6 Componentes Passivos Utilizados em Fontes Chaveadas J. A. Pomilio

Em materiais de baixa resistividade faz-se a laminao do ncleo a fim de elevar a


resistncia. As lminas devem ser isoladas entre si, o que ocorre, via de regra, pela prpria
oxidao do material ou pelo uso de verniz. Ncleos laminados podem ser utilizados em
frequncias at 20 kHz. Acima deste valor deve-se utilizar cermicas (ferrites) ou ncleos de
p de ferro.
As perdas no ncleo podem ser expressas por:

R fe = L (a B f + c f + e f 2 ) (6.8)

Rfe: resistncia equivalente para as perdas totais no ncleo


: permeabilidade
L: indutncia
a: coeficiente de perdas por histerese (dado de catlogo)
c: coeficiente de perdas residuais (dado de catlogo)
e: coeficiente de perdas por correntes de Foucault (dado de catlogo)
B: fluxo mximo de trabalho (especificao do projeto)
f: frequncia

Como as perdas por histerese dependem de B, usualmente utiliza-se um valor


relativamente baixo para este parmetro (50% de Bmax para os circuitos MLP e 15% para os
ressonantes). As perdas devido s correntes induzidas crescem com o quadrado da frequncia,
o que leva necessidade do uso de materiais com elevada resistividade volumtrica, como as
ferrites.

6.2.4.2 Perdas nos enrolamentos


As perdas nos enrolamentos no so devidas unicamente resistncia dos fios de cobre
utilizados, mas, principalmente, ao efeito pelicular ("skin effect").
O efeito pelicular devido presena de componentes de corrente em alta frequncia,
que produzem um elevado campo eltrico no interior do condutor, o qual normal superfcie
do fio. Isto "empurra" a corrente do centro para a periferia do condutor, reduzindo a rea por
onde, efetivamente, passa a corrente, elevando a resistncia do caminho e as perdas.
A expresso para o efeito pelicular, para um condutor de cobre, pode ser aproximada
por:

4,35 10 3
= (6.9)
f

: dimenso dentro da qual, para uma dada frequncia, no ocorre reduo significativa na
superfcie condutora (em metros)
Por exemplo, para 20 kHz, = 0,47 mm, ou seja, um fio com dimetro de 0,94 mm
pode ser usado para conduzir uma corrente a 20 kHz sem ter sua rea condutora
significativamente reduzida pelo efeito pelicular.
Relembre-se aqui que as correntes no so, via de regra, senoidais, de modo que deve
ser considerado um certo fator de folga para acomodar as perdas devidas s componentes
harmnicas.
A figura 6.8 mostra, para cada frequncia, qual condutor (de cobre) pode ser usado de
maneira evitar o aumento das perdas pelo efeito pelicular.

http://www.dsce.fee.unicamp.br/~antenor 6-10
Fontes Chaveadas - Cap. 6 Componentes Passivos Utilizados em Fontes Chaveadas J. A. Pomilio

A maneira usual de se contornar este problema o uso de "fio Litz", o qual um cabo
composto por diversos fios (isolados entre si) de dimetro adequado frequncia de operao,
cuja seco transversal total permita uma densidade de corrente suficientemente baixa para no
causar perdas elevadas (em geral inferior a 3 A/mm2). Outra possibilidade o uso de fitas de
cobre com espessura inferior a 2. Como, geralmente, estas fitas no so isoladas, deve-se
tomar cuidados adicionais com este aspecto.
Um outro aspecto que deve ser lembrado refere-se induo de corrente nos
condutores prximos s regies do ncleo nas quais ocorre um estrangulamento do fluxo
magntico com uma consequente disperso local pelo ar. bvio que este problema mais
grave se for utilizado um enrolamento com fita metlica, a qual apresenta uma resistncia
menor do que um cabo Litz de rea equivalente (em virtude da isolao entre cada fio).

Dimetro do fio em mm
10

0.1 4 5 6
1000 1 10 1 10 1 10
f(Hz)
Figura 6.8 Dimetro de fio que deve ser usado em funo da frequncia.

Em um transformador, caso se faa uso de condutores slidos, de cabos Litz e fitas, a


colocao de cada um no ncleo deve seguir a seguinte ordem: cabo Litz mais prximo ao
ncleo (e, assim, mais susceptvel ao fluxo disperso), metade do enrolamento do primrio, os
secundrios com fita, e a segunda metade do primrio. Note-se que a posio do secundrio
enrolado com fio Litz no contido pelo primrio, leva a um aumento do fluxo de disperso,
com os inconvenientes j citados. A figura 6.9 mostra o arranjo recomendado [6.7].

Fitas de isolao
Ncleo

Fio Litz Secundrios

1/2 primrio

Figura 6.9 Arranjo de enrolamentos em transformador de alta frequncia

http://www.dsce.fee.unicamp.br/~antenor 6-11
Fontes Chaveadas - Cap. 6 Componentes Passivos Utilizados em Fontes Chaveadas J. A. Pomilio

6.2.5 Modelo para um transformador


Um modelo de parmetros concentrados pode ser usado para anlise de um
transformador, incluindo seus elementos parasitas e no-idealidades, associados a um
transformador ideal. A figura 6.10.a mostra um circuito de parmetros concentrados para
modelagem de transformadores.
Rp e Rs so as resistncias dos enrolamentos de primrio e secundrio,
respectivamente. Lp e Ls representam as indutncias de disperso. Lm a indutncia de
magnetizao do primrio, enquanto Rfe representa as perdas no ncleo por causa da histerese
e das corrente de Foucault. Cp e Cs so as capacitncias existentes entre espiras de cada
enrolamento, enquanto Cps indica a capacitncia entre os enrolamentos. Na verdade estas
capacitncias so elementos distribudos e o modelo vlido apenas dentro de certos limites
de frequncia, acima do qual deixa de representar adequadamente o dispositivo. Este modelo
no inclui os efeitos da saturao (o que daria uma caracterstica no-linear s indutncias),
uma vez que o projeto do transformador deve evitar a operao nos limites da saturao.
Para os transformadores de alta tenso, nos quais o nmero de espiras do secundrio
elevado, a capacitncia Cs pode assumir valores muito significativos, especialmente quando
refletida ao primrio. J a capacitncia entre enrolamentos produz um caminho de baixa
impedncia entre primrio e secundrio, em altas frequncias, fazendo um acoplamento muito
danoso, especialmente em termos de interferncia eletro-magntica.
A resposta em frequncia de um transformador, obtida por simulao do modelo
estudado (com os parmetros estimados a partir de resultados experimentais de um
transformador de alta frequncia e alta tenso) mostrada na figura 6.10.b.
Cps
Rp Lp Rs Ls

Lm
Cp Cs
Rfe

1:N
a) IDEAL
90d Fase
Rp=.01
Lp=1uH
Rfe=10k
Cp=10pF
Lm=100uH
Cps=10pF
-90d
N=40
10k Mdulo Cs=100pF
Ls=10uH
Rs=1

10m
1.0kHz 10kHz 100kHz 1.0MHz 10MHz 100MHz
b)
Figura 6.10 .a) Modelo de parmetros concentrados para transformador
b) Impedncia, vista pelo primrio, de transformador.

http://www.dsce.fee.unicamp.br/~antenor 6-12
Fontes Chaveadas - Cap. 6 Componentes Passivos Utilizados em Fontes Chaveadas J. A. Pomilio

Em baixas frequncias e efeito dominante o da indutncia de magnetizao.


medida que se eleva a frequncia, a reatncia das capacitncias dos enrolamentos vai se
tornando mais importante, chegando-se a uma ressonncia paralela entre estas capacitncias e
Lm, com o fator de qualidade dado principalmente por Rfe. Em frequncias ainda mais altas
surge o efeito da indutncia de disperso, que produzir uma ressonncia srie com as
capacitncias dos enrolamentos e se tornar dominante aps tal frequncia.

6.2.6 A posio dos enrolamentos


A forma construtiva dos enrolamentos muito significativa para a determinao dos
valores da indutncia de disperso e das capacitncias. Para obter uma pequena disperso de
fluxo deve-se colocar os enrolamentos numa disposio que permita ao fluxo produzido por
um deles enlaar de maneira mais efetiva as espiras do outro. Por exemplo, a disposio
mostrada na figura 6.11, com todo o secundrio colocado sobre o primrio, apresenta um
maior fluxo disperso do que um arranjo no qual o primrio enrolado entre 2 segmentos do
secundrio. Outra possibilidade fazer um enrolamento bifilar, mas isto s possvel quando
ambos condutores tiverem dimetros semelhantes, e quando no for necessria uma maior
isolao entre os enrolamentos.
Se, por um lado este arranjo reduz a disperso, por outro aumenta a capacitncia entre
os enrolamentos.
A reduo da capacitncia entre enrolamentos pode ser obtida pela colocao de um
filme ou fita entre cada enrolamento. Uma fita metlica pode ser usada ainda como uma
blindagem eletrosttica, o que pode ser til para efeito de reduo de interferncia eletro-
magntica. Obviamente a fita no pode se constituir numa espira em curto, devendo ser
adequadamente isolada.

Primrio Primrio

NCLEO NCLEO

Isolamento Secundrio
Secundrio
Figura 6.11 Posies de enrolamentos em transformador.

6.2.6.1 Regulao Cruzada


Em transformadores com mais de um secundrio, normalmente a realimentao para
efeitos de controle feita a partir do secundrio que fornece a maior potncia. esta sada que
determinar se o ciclo de trabalho deve aumentar ou diminuir, a fim de manter estvel a tenso
de sada. As demais sadas sofrero alterao de sua tenso em virtude da mudana na largura
do pulso.
Por exemplo, consideremos uma fonte que fornea +5 V, +12 V e -12 V, com a sada
de +5 V sendo utilizada para efeito de realimentao. A figura 6.12 mostra as caractersticas de
regulao (normalizadas). Um aumento na carga desta sada provoca uma queda maior nas
resistncias dos enrolamentos (primrio e secundrio +5 V), produzindo uma reduo na

http://www.dsce.fee.unicamp.br/~antenor 6-13
Fontes Chaveadas - Cap. 6 Componentes Passivos Utilizados em Fontes Chaveadas J. A. Pomilio

tenso de 5 V, o que leva o circuito de controle a aumentar a largura do pulso a fim de


recuperar a tenso esperada (caso A). Supondo que no tenha havido variao significativa nas
cargas conectadas s sadas de +12 V e -12 V, suas tenses sero aumentadas indevidamente
(caso B).
De maneira oposta, se ocorrer um aumento na carga de uma das sadas no
realimentadas, o circuito de controle no se dar conta da alterao, no alterando o ciclo de
trabalho e, assim, no corrigindo a tenso (caso C). Tais variaes podem, facilmente
ultrapassar 20%, podendo colocar em risco as cargas alimentadas pela fonte.
As medidas relativas aos enrolamentos e que podem minimizar estes fenmenos
referem-se tambm a buscar o mximo acoplamento possvel entre todos os enrolamentos. A
melhor maneira de se obter este acoplamentos se fazer um cabo com todos os fios dos
enrolamentos de sada, enrolando-os juntos no ncleo (desde que a isolao propiciada pelo
verniz dos fios seja suficiente para a aplicao especfica). Isto permite que a variao de carga
em uma das sadas afete a tenso nas demais, de modo a que o circuito de controle perceba a
perturbao. A figura 6.13 mostra diferentes arranjos, e a tabela 6.I d os resultados
experimentais [6.8].

Tenso de sada (normalizada)

B
A Sada realimentada

100 120
Potncia de sada (%)

Figura 6.12 Tenses de sada normalizadas para fonte com mltiplas sadas.

Caso este tipo de enrolamento no seja possvel, deve-se buscar a melhor disposio
relativa dos enrolamentos, como mostrado nas figuras abaixo.

T1 T2 T3 T4
Primrio Secundrio 1 Secundrio 2
Figura 6.13 Diferentes arranjos de enrolamentos em transformador com mltiplas sadas.

http://www.dsce.fee.unicamp.br/~antenor 6-14
Fontes Chaveadas - Cap. 6 Componentes Passivos Utilizados em Fontes Chaveadas J. A. Pomilio

TABELA 6.I
Resultados de variao da tenso da sada no realimentada (secundrio 2, 12 V) com a
variao da carga na sada realimentada (Vo1 = 5 V e Ro2 = 7,8 )
T1 (V) T2 (V) T3 (V) T4 (V) R01()
18,20 17,20 16,40 16,30 0,44
17,97 16,97 16,26 16,15 0,50
17,78 16,75 16,15 16,00 0,56
17,59 16,45 15,96 15,85 0,65
17,41 16,19 15,76 15,70 0,77
17,20 15,97 15,61 15,55 0,96
17,13 15,74 15,51 15,45 1,27
16,85 15,55 15,36 15,30 1,83
13,36 12,14 12,27 12,26 3,5

6.3 Supercapacitores

Um capacitor tradicional acumula energia no campo eltrico criado pela separao das
cargas eltricas. Este campo existe no dieltrico que se torna polarizado. A capacitncia
proporcional permissividade do material e rea das placas, sendo inversamente
proporcional distncias entre as placas.
J em um supercapacitor no h um dieltrico, mas um eletrlito. A principal diferena
a grande rea propiciada por materiais porosos, aliada pequena distncia entre as cargas,
que da ordem de nanmetros. Com um eletrlito aquoso, a tenso por capacitor de cerca de
1 V, enquanto para um eletrlito orgnico este valor cresce para 2,5 V. A obteno de tenso
elevada feita pela associao em srie de capacitores [6.9].
Hermann Helmholtzi, em 1853, descreveu que quando uma tenso aplicada entre dois
eletrodos de carbono, imersos em um fluido condutor, no h circulao de corrente at que
uma certa tenso limiar seja atingida. Ao se iniciar a conduo h tambm a formao de gs
devido reao qumica na superfcie dos eletrodos. Abaixo desta tenso limiar o dispositivo
se comporta como um capacitor [6.10 e 6.11].
Diferentemente de uma bateria, no h acmulo de energia qumica. Em torno de um
eletrodo poroso de carbono situa-se o eletrlito, carregado de cargas. Na realidade, conforme
mostra a figura 6.14, h dois eletrodos e, nas adjacncias de cada um, ocorre o acmulo de
ons positivos e negativos O separador isola os eletrodos, mas permite a livre passagem dos
ons. Por esta razo estes dispositivos so tambm denominados capacitores de dupla camada.
Do ponto de vista de uma aplicao, a principal diferena entre um supercapacitor e
uma bateria o fato da bateria ter um melhor desempenho como fonte de energia, enquanto o
capacitor tem um comportamento superior em termos de fonte de potncia. Ou seja, para uma
dada tenso, um supercapacitor capaz de responder a uma demanda de corrente de maneira
muito mais rpida do que uma bateria, o que se deve a uma resistncia interna muito menor.
No entanto, mesmo podendo atingir capacitncias muito elevadas (da ordem de
milhares de Farads), a energia acumulada, merc da baixa tenso, muito inferior que se
consegue numa bateria com volume/peso equivalente. A figura 6.15 mostra um mapeamento
i
Interessantes transcries de conferncias de Helmholtz esto disponveis em :
http://www.fordham.edu/halsall/mod/1862helmholtz-conservation.html (em 04/04/2003), On The Conservation
Of Force, 1863.
http://dbhs.wvusd.k12.ca.us/Chem-History/Helmholtz-1881.html (em 04/04/2003), THE MODERN
DEVELOPMENT OF FARADAY'S CONCEPTION OF ELECTRICITY, 1881.
Uma biografia de Helmholtz pode ser obtida em: http://www.geocities.com/bioelectrochemistry/helmholtz.htm
(em 04/04/2003).

http://www.dsce.fee.unicamp.br/~antenor 6-15
Fontes Chaveadas - Cap. 6 Componentes Passivos Utilizados em Fontes Chaveadas J. A. Pomilio

de diferentes dispositivos de acmulo de energia em funo de densidade de potncia e de


energia, chamado diagrama de Ragone.
Nota-se que os SC (na figura designados como capacitores eletroqumicos), podem
apresentar densidade de potncia similar a um capacitor eletroltico, o que significa que o
produto tenso x corrente similar. No entanto, a densidade de energia de uma a duas ordens
de grandeza superior, o que significa que um SC capaz de acumular muito mais energia. Em
relao s baterias e clulas a combustvel, apresentam densidade de energia muito menor, mas
com densidade de potncia muito mais elevada.
No entanto um supercapacitor no se comporta exatamente como o modelo de dupla
camada de Helmholtz, pois as cargas do eletrlito no se acumulam na superfcie
imediatamente vizinha ao eletrodo, mas se distribuem de uma maneira mais complexa, que
pode ser modelada de vrias formas, como ilustra a figura 6.16 [6.12]. No modelo de
Helmholtz, a separao entre as cargas seria igual ao dimetro molecular do eletrlito. Para um
eletrlito aquoso, isto levaria a uma capacitncia tpica de 340 F/cm2 de superfcie do
eletrodo, o que mais de uma ordem de grandeza superior ao que se obtm na prtica.

Fig. 6.15 - Mapa comparativo de caractersticas


de densidade de potncia e de energia de
Fig. 6.14 Estrutura bsica de
diferentes dispositivos de acmulo
supercapacitor e vario idealizada do
(Figura obtida em [6.12]).
potencial eltrico no interior do mesmo
(Figura obtida de [6.12]).

O modelo de Stern, leva em conta que parte da carga se apresenta difusa no eletrlito,
podendo-se considerar que h duas capacitncias em srie, uma devido camada compacta e
outra camada difusa. A capacitncia total ser menor do que esta ltima. Um modelo eltrico
que represente todos estes comportamentos fsicos e qumicos no simples. A complexidade
do modelo adotado, no entanto, depende da aplicao especfica e do erro admissvel em cada
anlise.
Um melhor modelo eltrico deve considerar que processos de carga e descarga no so
simultneos em toda superfcie do material poroso, levando a um circuito com capacitncias
distribudas, acopladas por resistncias, como mostra a figura 6.16. Tais capacitncias so
ainda dependentes da tenso aplicada.

http://www.dsce.fee.unicamp.br/~antenor 6-16
Fontes Chaveadas - Cap. 6 Componentes Passivos Utilizados em Fontes Chaveadas J. A. Pomilio

a) b)
Figura 6.16 Modelo de distribuio de cargas de Helmholtz (a) e de Stern (b)
(Figura obtida em [6.13]).

Figura 6.17 Circuito equivalente para cada poro do eletrodo (Figura obtida de [6.12]).

Conforme citado em [6.12], a primeira patente deste tipo de dispositivo de 1957


[6.14], com os primeiros componentes aparecendo no mercado em 1970 [6.15], com o
chamado SOHIO. Mas apenas nos anos 90 os supercapacitores comearam a ter um uso mais
intenso.
H vrias companhias fabricantes, como a Maxwell Technologies [6.16], a Siemens
Matsushita (atravs da EPCOS) [6.17], NEC-Tokin [6.18], Panasonic [6.19], ELNA [6.20],
AVX [6.21] (estes quatro ltimos com componentes para aplicaes eletrnicas, ou seja, de
baixa tenso), Evans [6.22], etc.
Como caractersticas gerais de um supercapacitor, pode-se indicar:
Densidade de energia 100 vezes maior do que um capacitor convencional;
Densidade de potncia dez vezes maior do que baterias convencionais;
Densidade de energia na faixa at 10 Wh/kg;
Densidade de potncia: 18 kW/l
Capacitncias at 5000 F por clula;
Tenso nominal entre 2,3 e 100 V (mdulos com associao em srie);
Corrente nominal entre 3 e 1000 A;
Faixa de potncia at 100 kW;
Baixa Rse, o que aumenta a capacidade de suportar elevadas correntes
Temperatura de operao entre 20o C e +55o C;
Modular e empilhvel;
Menor custo por Farad em relao aos capacitores eletrolticos;
No necessita de manuteno;
No provoca danos ambientais.

Em relao ao custo destes dispositivos, seu valor ainda relativamente elevado. No


entanto, este custo fortemente determinado pelo fator de escala de produo, sendo esperada

http://www.dsce.fee.unicamp.br/~antenor 6-17
Fontes Chaveadas - Cap. 6 Componentes Passivos Utilizados em Fontes Chaveadas J. A. Pomilio

uma reduo medida que se ampliem as aplicaes. Do ponto de vista tcnico, no h


dvidas quanto ao papel mpar que estes componentes ocupam.

6.4 Referncias Bibliogrficas

[6.1] Capacitores Eletrolticos de Alumnio. Catlogo Icotron.

[6.2] Capacitores Eletrolticos de Alumnio, Boletim Tcnico Informativo Icotron, Ano V,


n 29, Abril/Maio 1980.

[6.3] S. G. Parler Jr., Deriving Life Multipliers for Electrolytic Capacitors. IEEE Power
Electronics Society Newsletter, First Quarter, 2004, pp. 11-12.
[6.4] http://www.micrometals.com (em 23/11/2004)
[6.5] http://www.thornton.com.br/Port/p_linha_de_produtos.htm (em 08/12/2004)
[6.6] http://www.mag-inc.com/pdf/2004_Design_Information.pdf (em 08/03/2005)

[6.7] G. Chryssis: High-frequency switching power supplies, McGraw-Hill Book Co. New
York, 1986.
[6.8] W.B.M. Nascimento e J. C. Fagundes, Static Cross Regulation Analysis Using a
Multiple Output Forward Converter 1 Congresso Brasileiro de Eletrnica de
Potncia. Florianpolis, Dezembro de 1991.
[6.9] P. Barrade, S. Pittet, A. Rufer: Energy storage system using a series connection of
supercapacitors, with an active device for equalizing the voltages, IPEC 2000:
International Power Electronics Conference, 3-7 April, Tokyo, Japan

[6.10] H. L. F. von Helmholtz, Uber einige Gesetze der Vertheilung elektrischer Strome in
korperlichenLeitern mit Anwendung auf die thierisch-elektrischen Versuche [Some
laws concerning the distribution of electrical currents in conductors with applications to
experiments on animal electricity]. Annalen der Physik und Chemie, 89(6):211233,
1853.

[6.11] H. Michel, C. Raible: Bursting with Power, PCIM Europe Magazine, 3/1999, pp. 36-
37.
[6.12] R. Kotz, M. Carlen: Principles and Applications of Electrochemical Capacitors,
Electrochimica Acta, vol. 45, 2000, pp. 2483-2498.
[6.13] F. Belhachemi, S. Rael, B. Davat, A physical based model of power electric double-
layer supercapacitors, Proc. of the IEEE IAS Annual Meeting, Rome, Italy, Oct. 2000.

[6.14] H. E. Becker, U.S. patent 2 800 616 (to General Electric), 1957.

[6.15] D. I. Boos, U. S. Patent 2 536 963 (to Standard Oil, SOHIO), 1970.

[6.16] http://www.maxwell.com/ultracapacitors/ (em 01/04/2003)

[6.17] http://www.epcos.com/web/home/html/home_e.html (em 01/04/2003)

http://www.dsce.fee.unicamp.br/~antenor 6-18
Fontes Chaveadas - Cap. 6 Componentes Passivos Utilizados em Fontes Chaveadas J. A. Pomilio

[6.18] http://www.nec-tokin.net/now/english/product/pdf_dl/SuperCapacitors.pdf (em


01/04/2003)

[6.19] http://www.panasonic.com/industrial/components/pdf/double_appguide_dne.pdf (em


01/04/2003)

[6.20] http://www.elna-america.com/dlc.htm (em 01/04/2003)

[6.21] http://www.avxcorp.com/docs/techinfo/bcapdim.pdf (em 01/04/2003)

[6.22] http://www.evanscap.com/MegaCap.pdf (em 01/04/2003). Refere-se ao artigo de R. S.


Blakeney, Performance of a New Line of Large Carbon Double Layer Capacitors,
38th Power Sources Conference, June 8 - 11, 1998 in Cherry Hill, NJ USA.

6.5 Exerccios
1. Com base no modelo apresentado abaixo, determine os parmetros para o transformador que
apresenta a seguinte resposta em frequncia:
Rp Lp

Lm
Cs
Rfe

1 : 100
IDEAL

Grfico superior: mdulo da impedncia vista pela entrada.


Grfico inferior: fase da impedncia vista pela entrada.

2. Com os valores calculados, simule o circuito e verifique se o seu modelo calculado


consistentes a resposta em frequncia dada acima.

3. Adicione uma carga de 500 k na sada do transformador e , usando o seu modelo (caso
esteja correto) refaa a anlise anterior (impedncia vista da entrada). Trace tambm a curva
referente ao ganho de tenso entre a sada e a entrada. Analise e comente.

http://www.dsce.fee.unicamp.br/~antenor 6-19
Fontes Chaveadas - Cap. 6 Componentes Passivos Utilizados em Fontes Chaveadas J. A. Pomilio

6. Simule no tempo o circuito anterior para trs situaes:


Tenso de entrada de 100 V (valor de pico) e 10 kHz.
Tenso de entrada de 100 V (valor de pico) e 100 kHz.
Tenso de entrada de 100 V (valor de pico) e 300 kHz.
luz da resposta em frequncia do item anterior, analise e comente os resultados referentes
tenso de sada e corrente de entrada.
Para esta simulao, imponha fase 90 na tenso de entrada e corrente inicial nula no
indutor de disperso. Simule pelo menos 10 ciclos para que o efeito do transitrio de partida se
extinga.
5. Simule em Pspice um conversor abaixador de tenso, com tenso de entrada de 20 V,
largura de pulso de 50%, L=100 uH, carga de 20 ohms, frequncia de comutao de 50
kHz. Estude e comente o comportamento da ondulao da tenso de sada para os casos de
capacitor ideal (100 uF), com Rse=0,1 ohm, e com Rse (0,1 ohm) e Lse de 100 nH.

http://www.dsce.fee.unicamp.br/~antenor 6-20
Fontes Chaveadas - Cap. 7 Modelagem de fontes chaveadas: mtodo de inspeo J. A. Pomilio

7. MODELAGEM DE FONTES CHAVEADAS: MTODO DE INSPEO

A implementao de uma (ou mais) malhas de controle tem por objetivo garantir a
preciso no ajuste da varivel de sada, bem como a rpida correo de eventuais desvios
provenientes de transitrios na alimentao ou mudanas na carga.
Embora o sistema a ser controlado seja obviamente no-linear, o fato de a frequncia de
chaveamento ser muito maior que a frequncia de corte dos filtros passa-baixas do sistema, torna
razovel fazer o modelo do sistema considerando os valores mdios das variveis sujeitas ao
chaveamento.
A ferramenta bsica de projeto , em geral, o diagrama de Bode (figura 7.1), usando-se
os critrios de margem de fase e margem de ganho para estabelecer o compensador adequado.
50dB

0 Margem de ganho: -10 dB

-50dB

Margem de fase: 66 graus


-180

-400
100Hz 1.0kHz 10kHz 100kHz 1.0MHz 10MHz

Figura 7.1 Diagrama de Bode indicando as margens de ganho e de fase.

O uso de realimentao negativa j produz uma defasagem de 180. Assim, o sistema no


deve acrescentar defasagem de mais 180 nas frequncias em que o ganho for maior que 1 (0
dB).
A maneira usual de se desenvolver a anlise buscar uma expresso para a relao entre
a tenso de sada e a tenso de controle. Em termos do compensador a ser utilizado, existe uma
infinidade de alternativas, das quais apresentaremos algumas a ttulo de ilustrao.
A tenso de controle aquela que determina o ciclo de trabalho da fonte, sendo fornecida
pelo compensador, a partir do erro existente entre a referncia e a tenso de sada.
O compensador deve ter como caracterstica, alm de assegurar a estabilidade do sistema,
um ganho que se reduza com o aumento da frequncia, de modo que o chaveamento do circuito
de potncia no seja sentido na malha de controle. Outra implementao interessante de um
ganho infinito para frequncia zero, o que garante um erro de regime nulo, ou seja, a tenso de
sada igual referncia. Adicionalmente, o aumento da banda passante interessante uma vez
que melhora a resposta dinmica do sistema, permitindo compensar com maior rapidez os
transitrios.
preciso, a priori, saber para qual modo de operao o modelo ser desenvolvido (Modo
de Conduo Contnua - MCC ou Modo de Conduo Descontnua - MCD), pois cada modelo
vlido apenas para um dos modos.
No MCC a corrente nos indutores e a tenso nos capacitores devem ser consideradas
variveis de estado (seu valor independe da topologia). No entanto, no MCD a corrente do
indutor, por sofrer limitaes da topologia (impossibilidade de inverso de sentido) no se
comporta como uma varivel de estado. A modelagem, neste caso, normalmente feita tomando

http://www.dsce.fee.unicamp.br/~antenor 7-1
Fontes Chaveadas - Cap. 7 Modelagem de fontes chaveadas: mtodo de inspeo J. A. Pomilio

o indutor como uma fonte de corrente e a tenso no capacitor ser a nica varivel de estado a
ser considerada.
A figura 7.2 mostra um resultado de um conversor abaixador de tenso que opera,
inicialmente, no MCC. Note que o sistema responde (em malha aberta) com comportamento
oscilatrio, tpico de um sistema de segunda ordem. Em 6ms h uma reduo na tenso de
entrada, mas o circuito continua no MCC. Em 10ms se d uma reduo na corrente de sada
(aumento na resistncia de carga), o que leva o circuito ao MCD. Observe que o sistema passa a
ter um comportamento de primeira ordem.

Figura 7.2 Comportamento tpico de tenso no capacitor (trao superior) e corrente no indutor
(trao inferior) em conversor abaixador de tenso nos modos MCC e MCD. (fchav=25kHz, L=200
uH, C=100 uF, Vi=30 V, ou 35 V, =50%.)

No caso dos conversores Cuk, SEPIC e zeta, preciso considerar a questo da


descontinuidade com mais cuidado, pois a corrente dos indutores no se anula. Alm disso, por
haver 2 indutores e 2 capacitores, o sistema pode se comportar como de quarta ordem.
Embora pouco comum, possvel tambm que se d uma descontinuidade da tenso, o
que pode ocorrer se a capacitncia de sada tiver valor muito reduzido e se descarregar
plenamente.

7.1 Conversor tipo "buck-boost " no modo tenso (conduo descontnua)


Procura-se a relao vo(s)/vc(s) para, conhecendo-a, determinar o compensador que
garanta a estabilidade do sistema. O circuito opera no modo descontnuo. A figura 7.3 mostra a
topologia com o sistema de controle. Na figura 7.4 tem-se a forma de onda da corrente de
entrada.

http://www.dsce.fee.unicamp.br/~antenor 7-2
Fontes Chaveadas - Cap. 7 Modelagem de fontes chaveadas: mtodo de inspeo J. A. Pomilio

- vo

Ii C
Vi L
Ro
Rse

io
Vs
Compensador
vc
+
ev

+
Vref

Figura 7.3 Conversor buck-boost controlado no modo tenso.

Ip Ip

Ii Ii
0 0
tT tT

Figura 7.4 Forma de onda da corrente de entrada e no indutor.

Vi t T
Ip = (7.1)
L

Vi t 2T
Ii = (7.2)
2 L

Vi 2 t T2
Pi = Vi Ii = (7.3)
2 L

Considerando um rendimento de 100%:

2
Po = Ro i o = Pi (7.4)

O ciclo de trabalho determinado pela relao entre a tenso de controle e a amplitude


da onda dente de serra.

tT v
== c (7.5)
Vs

http://www.dsce.fee.unicamp.br/~antenor 7-3
Fontes Chaveadas - Cap. 7 Modelagem de fontes chaveadas: mtodo de inspeo J. A. Pomilio

2 Vi 2 t T2 Vi vc
io = io = (7.6)
2 L Ro 2 L Ro f Vs

Seja:

Vi
A= (7.7)
2 L Ro f

Desprezando a resistncia srie equivalente do capacitor de sada, o circuito de sada


pode ser representado como na figura 7.5:

+
io C Ro vo

Figura 7.5 Circuito equivalente da sada, desprezando Rse.

dvo vo
io = C + (7.8)
dt Ro

dv o vo A v
+ = c (7.9)
dt C Ro C Vs

Aplicando a transformada de Laplace:

V o (s) A
s V o (s) + = Vc (s) (7.10)
R o C C Vs

A funo de transferncia :

V o (s) Vi 1 1
G (s) = = (7.11)
Vc (s) 2L Vs (1 + s R o C)
Ro

Da funo de transferncia tem-se que:


- um sistema de primeira ordem;
- ganho esttico (ou seja, quando s tende a zero) depende da carga.
Considerando Rse, introduz-se um zero em G(s).

Vi 1 (1 + s R se C)
G (s) = (7.12)
2L Vs (1 + s R o C)
Ro

http://www.dsce.fee.unicamp.br/~antenor 7-4
Fontes Chaveadas - Cap. 7 Modelagem de fontes chaveadas: mtodo de inspeo J. A. Pomilio

Nota-se claramente que a presena da resistncia srie do capacitor impede que o ganho
se reduza com o aumento da frequncia, o que implica na presena, no sinal realimentado, de
uma componente de tenso na frequncia do chaveamento.
Os diagramas mostrados na figura 7.6 indicam a resposta do circuito. Sem a presena da
resistncia srie do capacitor a amplitude sempre decrescente com o aumento da frequncia,
enquanto a fase se mantm em -90 graus. Considerando-se a presena de Rse e, portanto, de um
zero na funo de transferncia, o ganho deixa de decrescer com o aumento da frequncia e a
defasagem vai a -90 graus mas retorna para zero.
Dada a dependncia da carga, os diagramas devem ser analisados para as condies
extremas de Ro, fazendo-se o projeto em funo do pior caso.

20

0
Ganho (dB)
Fase (graus) Rse=0

-100

20

0
Ganho (dB)

Fase (graus) Rse>0

-100
100mHz 1.0Hz 10Hz 100Hz 1.0KHz 10KHz 100KHz 1.0MHz

Figura 7.6 Diagramas de Bode do conversor buck-boost, no modo descontnuo, para Rse=0 e
Rse>0.

7.1.1 O compensador
Considerando os diagramas de Bode apresentados anteriormente, fazendo uso de
realimentao negativa e de algum elemento integrador, dependendo da frequncia dos plos e
zeros da funo de transferncia, a mxima defasagem poder se aproximar de 360, produzindo
uma margem de fase muito pequena, que resulta em uma resposta oscilatria, com pouco
amortecimento. Quanto ao ganho, deve-se buscar elevar o ganho CC a fim de reduzir o erro
esttico, alm disso, para frequncias elevadas, deve-se garantir um ganho decrescente para
minimizar a realimentao da ondulao da tenso de sada.
A frequncia de cruzamento (ganho 0 dB), em malha fechada, deve ser ajustada at no
mximo, cerca de 1/5 da frequncia de chaveamento.
Um possvel compensador mostrado na figura 7.7, o qual tem uma caracterstica de
filtro passa-baixas, tendo o ganho CC ajustado pelas resistncias. Sua frequncia de corte dada
por: pa=1/RfCi.
Para evitar que a margem de fase se estreite muito (o que levaria a uma resposta sub-
amortecida), a frequncia de corte do compensador deve ser colocada prxima frequncia
determinada pelo zero da funo de transferncia.
Mostram-se a seguir os diagramas relativos a dois compensadores diferentes. Na figura
7.8 tem-se a frequncia de corte do filtro alocada em um valor bem abaixo (2 dcadas) da
frequncia determinada por Rse e pela capacitncia. Note-se a estreita margem de fase (30). No
segundo caso (figura 7.9) a frequncia do filtro foi alocada para a frequncia relativa ao zero da
funo de transferncia. Observa-se claramente a melhoria na margem de fase (90), a expanso
da faixa de passagem para 58 0Hz (contra 175 Hz do caso anterior), mantendo-se o ganho CC
(41 dB) e a atenuao para frequncias crescentes.

http://www.dsce.fee.unicamp.br/~antenor 7-5
Fontes Chaveadas - Cap. 7 Modelagem de fontes chaveadas: mtodo de inspeo J. A. Pomilio

Os valores usados na simulao so: Vi=100 V; Vs=10 V; Rse=0,1 ; Ci=30 uF ou 300


nF; Ri=20 ; Rf=100 ; Ro=100 ; =50 us; L=500 uH.
A figura 7.10 mostra as respostas no tempo a um degrau na referncia, sendo claro o
efeito subamortecido do primeiro ajuste, e a resposta rpida e no-oscilatria do segundo caso. O
pequeno erro CC devido ao fato do compensador ter um ganho limitado em baixas frequncias.
Rf

Ganho CC = Rf/Ri

Ri Ci
Ve - Vc
Tenso de erro Ve=Vr-Vo
+

Figura 7.7 Compensador para buck-boost no modo descontnuo.

Ganho (dB)

Fase (graus)

Figura 7.8 Resposta de buck-boost, em malha aberta, realimentado com frequncia de corte do
compensador muito baixa.

Ganho (dB)

Fase (graus)

Figura 7.9 Resposta de buck-boost, em malha aberta, com frequncia de corte do compensador
igual frequncia do zero (Rse.C).

http://www.dsce.fee.unicamp.br/~antenor 7-6
Fontes Chaveadas - Cap. 7 Modelagem de fontes chaveadas: mtodo de inspeo J. A. Pomilio

Figura 7.10 Resposta no tempo de buck-boost, em malha fechada, para ambos ajustes do
compensador.

7.2 Conversor buck-boost no modo de conduo contnua

A operao de um conversor tipo abaixador-elevador, operando no modo de conduo


contnua, apresenta uma importante dificuldade do ponto de vista do controle em malha fechada,
em virtude da existncia de um zero da funo de transferncia no semiplano direito (RHP). Os
diagramas de Bode da funo de transferncia (7.13) so mostrados na figura 7.11.
A funo de transferncia para pequenas perturbaes em torno do ponto de operao :

D sL
1
Vo (s) Vi (1 D ) Ro
2

= (7.13)
d (s) (1 D )2 sL 1
2
2 1
2

1+ + s L C
Ro 1 D 1 D

Figura 7.11 Diagramas de Bode do conversor abaixador-elevador de tenso no modo de


conduo contnua.
Parmetros: Vi=10 V, L=100 uH, C=100 uF, Ro=10 ohms, D=0,8.

http://www.dsce.fee.unicamp.br/~antenor 7-7
Fontes Chaveadas - Cap. 7 Modelagem de fontes chaveadas: mtodo de inspeo J. A. Pomilio

Um zero no RHP provoca, sobre o ganho, uma variao de +20 dB/dec (como um plo
no semiplano esquerdo). No entanto, produz uma defasagem de -90, como se v na figura 7.12.
0

Ganho Fase

50

100
freq freq
Figura 7.12 Resposta em frequncia de um zero no semiplano direito.

Isto o torna muito difcil de compensar, uma vez que se tentamos compensar o ganho
crescente (pelo uso de um filtro passa baixas, por exemplo), a defasagem tende a 360,
reduzindo drasticamente a margem de fase. Ao se tentar compensar a fase, o ganho se torna
crescente medida que se eleva a frequncia, impedindo a atenuao do sinal determinado pelo
chaveamento do conversor. A nica alternativa simples reduzir o ganho, o que traz a
frequncia de cruzamento (cross-over, 0 dB) para valores muito baixos, tornando extremamente
pobre a resposta do sistema s perturbaes.
Alm das dificuldades de compensao j comentadas, outro problema que a frequncia
do zero no RHP varia com o ponto de operao (Ro ou Vo), tornando ainda mais difcil a
determinao de um compensador. Esta frequncia dada pela expresso a seguir:

2
Ro (1 D)
z ( RHP) = (7.14)
L D

A manifestao desta caracterstica do conversor fly-back no modo contnuo pode ser


visualizada considerando o comportamento do sistema (supondo malha fechada), como
mostrado na figura 7.13.

iL

Io
T D
T D

Figura 7.13 Efeito de variao de carga sobre o ciclo de trabalho em malha fechada.

Na ocorrncia de um aumento em degrau na carga (o que provoca uma reduo na tenso


de sada, devido s perdas do circuito e regulao do transformador), o amplificador de erro
produz um aumento no ciclo de trabalho do conversor, buscando elevar a tenso de sada. No
entanto, um maior ciclo de trabalho implica num menor intervalo de tempo no qual ocorre a
conduo do diodo de sada, intervalo este no qual ocorre a transferncia de energia para a sada.
Ora, se o crescimento da corrente mdia pelo indutor demora alguns ciclos para se
estabilizar, a reduo do intervalo de conduo do diodo instantnea a partir da a mudana no

http://www.dsce.fee.unicamp.br/~antenor 7-8
Fontes Chaveadas - Cap. 7 Modelagem de fontes chaveadas: mtodo de inspeo J. A. Pomilio

ciclo de trabalho. Assim, o primeiro efeito que se observa sobre a carga , na verdade, o de uma
reduo ainda maior na tenso, causada pela diminuio na corrente de sada. Isto continua at
que a corrente pelo indutor cresa para o novo e adequado valor.

7.3 Conversor tipo abaixador de tenso (forward)

Estes conversores so aqueles que possuem um filtro de segunda ordem na sada, como o
abaixador de tenso ou o push-pull. A figura 7.14 mostra uma topologia tpica com controle de
tenso.
O filtro LC produz a mais baixa frequncia de corte do sistema e significa um plo duplo
(-40 dB/dec e defasagem de -180). O capacitor e sua resistncia srie representam um zero (+20
dB/dec e defasagem de +90).

1 1
f LC = o = (7.15)
2 LC LC

1
fz = (7.16)
2 C Rse

Vi
.. V2
L
C
+Vo

N3
. N1 N2
Rse Ro

Vs
-
+
Compensador

Vc -
Vr
+

Figura 7.14. Conversor forward com controle de tenso.

A tenso no secundrio, no MCC, dada por:

N2 Vi N 2 Vc
V2 = Vi = (7.17)
N1 N 1 Vs

V2 Vi N 2
= (7.18)
Vc Vs N 1

http://www.dsce.fee.unicamp.br/~antenor 7-9
Fontes Chaveadas - Cap. 7 Modelagem de fontes chaveadas: mtodo de inspeo J. A. Pomilio

A relao entre a tenso no secundrio e a tenso de sada dada pela resposta do filtro
de segunda ordem da sada. Desconsiderando o efeito da resistncia da carga e de Rse tem-se um
fator de qualidade infinito.

Vo 1
= 2
(7.19)
V2 1 + s L C

A funo de transferncia :

Vo(s) Vi N 2
G (s) = = (7.20)
Vc(s) Vs N1 (1 + s2 / o 2 )

Quando se considera Rse, adiciona-se um zero funo:

Vo(s) Vi N 2 (1 + s / z )
G (s) = = (7.21)
Vc(s) Vs N1 (1 + s2 / o2 )

1
z = (7.22)
Rse C

Os diagramas mostrados na figura 7.15 ilustram a resposta do filtro de segunda ordem


para diferentes resistncias de carga. medida que aumenta a resistncia, o ganho na frequncia
de ressonncia se eleva e a mudana de fase se torna mais abrupta.
Nos diagramas da figura 7.16 tem-se o efeito da presena de Rse associado ao capacitor,
introduzindo o zero na funo, o que faz com que a atenuao passe a ser de 20 dB/dec, e a
defasagem se reduz para 90 graus em altas frequncias.
Note-se em ambos os casos que a defasagem produzida apenas pelo filtro de sada j de
180. Adicionando-se a defasagem proveniente da realimentao negativa, chega-se aos 360, o
que significa que se deve ter muito cuidado na escolha do compensador, o qual deve garantir
uma melhora na margem de fase.
50

Ganho (dB)

-200

0d

Fase (graus)

-200d
1.0Hz 10Hz 100Hz 1.0KHz 10KHz 100KHz 1.0MHz

Figura 7.15 Resposta de filtro de segunda ordem, para diferentes resistncias de carga.

http://www.dsce.fee.unicamp.br/~antenor 7-10
Fontes Chaveadas - Cap. 7 Modelagem de fontes chaveadas: mtodo de inspeo J. A. Pomilio

50

Ganho (dB)

-200

0d

Fase (graus)

-200d
1.0Hz 10Hz 100Hz 1.0KHz 10KHz 100KHz 1.0MHz

Figura 7.16 Resposta de filtro de segunda ordem, considerando Rse, para diferentes resistncias
de carga.

7.3.1 O compensador
O compensador mostrado na figura 7.17 tem como principal caracterstica oferecer uma
defasagem positiva, o que permite uma melhoria na margem de fase.
Sua funo de transferncia dada por:

v c (s) (1 + R iz C i s) (1 + C f R fz s)
= (7.23)
v e (s) R ip R iz
s C f (R ip + R iz ) 1 + s C i
R iz + R ip

Ci
Rfz
Cf
ve
- vc
Rip Riz
+

Figura 7.17 Compensador com dois plos e dois zeros.

Pela funo de transferncia do circuito indicado, observa-se a presena de dois plos e


dois zeros, nas seguintes frequncias:

p1 = 0
R ip + R iz
p2 =
C i R ip R iz
1 (7.24)
z1 =
C i R iz
1
z2 =
C f R fz

Usualmente z1=z2=o e p2=5o<z.

http://www.dsce.fee.unicamp.br/~antenor 7-11
Fontes Chaveadas - Cap. 7 Modelagem de fontes chaveadas: mtodo de inspeo J. A. Pomilio

O ganho CC , teoricamente, infinito, levando a um erro de regime nulo. O desvio


positivo na fase provoca uma melhoria na margem de fase. Para frequncias elevadas o
compensador apresenta um ganho determinado, mas, a reduo garantida, em malha fechada,
pelo filtro de sada.
O diagrama de Bode deste compensador mostrado na figura 7.18. Note que o ganho no
se reduz com o aumento da frequncia, sendo dado pela relao das resistncias. Mas o efeito
mais importante o de ter-se uma defasagem positiva, o que permitir a melhoria da margem de
fase do sistema.
100

Ganho (dB)
50

-50

Fase (graus)

-100
100mHz 1.0Hz 10Hz 100Hz 1.0KHz 10KHz 100KHz 1.0MHz

Figura 7.18 Resposta em frequncia do compensador.

Isto pode ser observado nos diagramas da figura 7.19, quando se obtm uma margem de
fase de 31, numa frequncia de cross-over de 97 Hz. O ganho decrescente para altas frequncias
atingido pelo efeito do prprio filtro de sada.
100

Ganho (dB)

Fase (graus)
-100

-200
100mHz 1.0Hz 10Hz 100Hz 1.0KHz 10KHz 100KHz 1.0MHz

Figura 7.19 Resposta em frequncia do circuito completo.

7.4 Conversor boost

Embora com funo de transferncia distinta, o conversor boost apresenta


comportamento semelhante ao do conversor fly-back, ou seja, no modo contnuo possui um
zero no semiplano direito. A figura 7.20 mostra os diagramas de Bode.
A funo de transferncia entre a tenso de sada e a tenso de controle, no modo
contnuo, dada por:

http://www.dsce.fee.unicamp.br/~antenor 7-12
Fontes Chaveadas - Cap. 7 Modelagem de fontes chaveadas: mtodo de inspeo J. A. Pomilio

1 sL
1
Vo (s) Vi (1 D )2 Ro
= (7.25)
d (s) (1 D )2 sL 1
2
2 1
2

1+ + s L C
Ro 1 D 1 D

No modo descontnuo no existe o zero no RHP e a funo de transferncia :

v (s) Vi 2 Ro Vi 1
G (s) = = 1 (7.26)
v c (s) Vs L Vo 2 Vi + 1 Vi s C Ro

Vo Vo

Os diagramas de Bode, para o modo descontnuo, esto mostrados na figura 7.21.

Figura 7.20 Diagramas de Bode do conversor elevador de tenso no modo de conduo


contnua.
Parmetros: Vi=10 V, L=100 uH, C=100 uF, Ro=10 ohms, D=0,8.
40 0
Ganho (dB) Fase (graus)
20

0 50

20

40 4 100 4
10 100 1000 1 10 10 100 1000 1 10
f(Hz) f(Hz)
Figura 7.21 Resposta em frequncia de conversor boost no modo descontnuo, em malha aberta.

7.5 Controle feed-forward

Como se pode apreender das expresses das funes de transferncia apresentadas, se


ocorre uma mudana na tenso de entrada, produz-se um erro na sada, o qual, eventualmente,
corrigido pela realimentao. Isto significa um desempenho dinmico lento, especialmente por
causa da elevada constante de tempo dos filtros de sada.
Se o ciclo de trabalho puder ser ajustado diretamente para acomodar a alterao na tenso
de entrada, ento a sada poder nem sentir que ocorreu alguma mudana.

http://www.dsce.fee.unicamp.br/~antenor 7-13
Fontes Chaveadas - Cap. 7 Modelagem de fontes chaveadas: mtodo de inspeo J. A. Pomilio

Isto pode ser obtido fornecendo um sinal da tenso de entrada para o circuito que produz
o sinal MLP, mais especificamente, ao gerador de rampa, o qual deve ter sua amplitude varivel
em funo da tenso de entrada, como mostrado na figura 7.22.
Nota-se que a um aumento da tenso de entrada eleva-se o valor de pico da onda dente de
serra, provocando, para uma mesma referncia, uma reduo no ciclo de trabalho, levando a uma
estabilizao da tenso de sada, desde que o ganho que realiza o aumento da amplitude da
rampa esteja corretamente dimensionado.

Vi maior Vs2

Vs1
Vc

Figura 7.22 Variao na amplitude da onda dente de serra e no ciclo de trabalho com controle
feed-forward.

O uso desta tcnica em fontes tipo abaixador de tenso e fly-back (modo descontnuo)
tem excelente resultado. J sua aplicao em conversores tipo push-pull, meia-ponte e ponte
completa, necessita de ateno para evitar a saturao do transformador, o que poderia ocorrer
caso a forma de onda deixasse de ser simtrica.

7.6 Controle no modo corrente

O controle MLP da tenso de sada est mostrado na figura 7.23. Neste caso, a tenso de
controle, obtida a partir do erro de tenso e do compensador, determina a largura do pulso pela
comparao com uma onda dente de serra de frequncia fixa.
Este controle da chave de potncia ajusta por quanto tempo se aplica tenso sobre o
indutor e, assim, sua corrente.
Em termos de modelagem dinmica, ao se fazer o controle da corrente, tem-se uma
reduo na ordem do sistema (a exemplo do que ocorre no MCD). No entanto, para os
conversores boost e buck-boost mantm-se o comportamento de fase no-mnima.
No controle no modo corrente, uma malha adicional de corrente usada como mostra a
figura 7.24, para um conversor abaixador de tenso. Neste caso, a referncia de corrente (Ir)
determina diretamente a corrente do indutor (seu valor mdio) e, consequentemente, a tenso de
sada.
Existem diferentes tipos de controle no modo corrente:
a) corrente mdia;
b) histerese;
c) tempo ligado ou desligado constante;
d) frequncia constante com acionamento sincronizado.

http://www.dsce.fee.unicamp.br/~antenor 7-14
Fontes Chaveadas - Cap. 7 Modelagem de fontes chaveadas: mtodo de inspeo J. A. Pomilio

.
Vi
+
Ro Vo

.
Compensador C
Vr
+ Comparador
Vc
+
- Acionador

Figura 7.23 Esquema bsico de controle no modo tenso (exemplo de circuito fly-back).

Vi
Regulador de
tenso L +
Clock C Ro Vo
Vr
+ S
Ir FF Q
+ Acionador
- R
iL
- Comparador

Figura 7.24 Controle de corrente em conversor abaixador de tenso.

Em todas estas alternativas, ou a corrente do indutor, ou a corrente pela chave de


potncia (a qual proporcional corrente do indutor) medida e comparada com a tenso de
controle. A figura 7.25 mostra as diferentes tcnicas.
No caso de controle pela corrente mdia, a medio desta varivel deve ser feita de modo
a se obter um sinal proporcional ao valor mdio da corrente, e utilizada quando se faz um
controle MLP. Normalmente a corrente medida a do indutor.
No controle por histerese (tambm chamado de Modulao por Limites de Corrente -
MLC), a tenso de controle determina o valor mdio da corrente do indutor. A variao da
corrente I em torno deste valor mdio desejado um parmetro de projeto. A frequncia de
chaveamento varia com diversos parmetros do circuito, como o prprio I, as tenses de
entrada e de sada, a indutncia, a carga. Note-se que enquanto a corrente for menor do que o
limite superior a chave permanece fechada. Atingido tal limite, a chave se abre e assim
permanece at que seja atingido o limite inferior.
Este controle da corrente funciona bem apenas no modo contnuo. No modo descontnuo,
como a corrente atinge zero, os limites estabelecidos para I exigiriam uma corrente negativa.
Se o circuito no puder atender a tal exigncia, a chave no voltar a se fechar, uma vez que no
se atinge o limite inferior, fazendo com que a corrente decaia para zero.
No controle com tempo desligado constante, a tenso de controle determina o valor
mximo da corrente. Uma vez atingido este valor, a chave de potncia desligada por um
intervalo fixo. Tambm aqui a frequncia de chaveamento varivel com os parmetros do
circuito. A corrente monitorada , normalmente, a corrente no transistor.

http://www.dsce.fee.unicamp.br/~antenor 7-15
Fontes Chaveadas - Cap. 7 Modelagem de fontes chaveadas: mtodo de inspeo J. A. Pomilio

Imax

Imdio=K.Vc
I
Imin

a) Histerese
Imax=K.Vc

toff=cte
b) Tempo desligado constante

Imax=K.Vc

= cte
c) Freqncia constante com acionamento sincronizado

Figura 7.25 Tcnicas de controle no modo corrente.

No controle com frequncia constante com acionamento sincronizado (o mais usado dos
mtodos), a chave fechada no incio de cada perodo. A tenso de controle determina a
corrente mxima e o instante de desligamento. A chave permanece desligada at o incio do
prximo ciclo. O uso de uma frequncia fixa facilita o dimensionamento do filtro de sada. Este
mtodo bastante utilizado nos conversores push-pull, pois evita a saturao do ncleo do
transformador.
Se a resposta da malha de corrente for suficientemente mais rpida do que a da malha de
tenso, pode-se modelar todo o controlador de corrente como um ganho (Kc).
Isto ocorre quando se faz um controle ciclo-a-ciclo da corrente, como nos casos
mostrados na figura 7.26, ou quando de faz controle de corrente mdia e a frequncia de corte da
malha de corrente est, por exemplo, uma dcada acima da frequncia de corte da malha de
tenso.

I
Vr + ir io Ro Vo
Gr Kc
+ 1+sCRo

Hv
Figura 7.26 Diagrama de blocos de conversor abaixador de tenso com controle de corrente.

A funo de transferncia para o conversor buck com controle de corrente :

http://www.dsce.fee.unicamp.br/~antenor 7-16
Fontes Chaveadas - Cap. 7 Modelagem de fontes chaveadas: mtodo de inspeo J. A. Pomilio

V o (s) Kc R o
= (8.55)
i r (s) 1 + s C R o

A figura 7.27 mostra a resposta deste conversor a uma variao na referncia, com a
corrente do indutor controlada por histerese. O regulador de tenso um simples PI (bloco Gr na
figura 7.26). Observe o comportamento de primeira ordem (compare com a figura 8.4), mesmo
operando em malha fechada e no MCC.
Para um sistema semelhante ao usado no resultado anterior, a figura 7.28 mostra
resultados de simulao para o conversor boost. Note-se que se mantm o comportamento de
fase no mnima, apesar da resposta do sistema apresentar-se com ordem reduzida em relao ao
controle direto da tenso de sada.

Figura 7.27 Resposta de converso buck com controle de corrente do indutor (histerese), com
malha externa de tenso de sada.

A funo de transferncia para o conversor boost com controle de corrente, no MCC, :


s L Vi2
1
V o (s) Vi R o R o Vo2
= (8.56)
i r (s) Vo sCRo
1+
2

Repare que esta relao, ao utilizar o valor de Vo, se modifica caso a tenso de sada se
altere, como o caso da figura 7.28.
O controle no modo corrente apresenta diversas vantagens sobre o controle pela tenso
de sada:
a) Limite do pico de corrente pela chave de potncia. Como se faz uma medida da corrente, seja
no indutor, seja na prpria chave, possvel estabelecer um valor mximo para a tenso de
controle de modo a proteger a chave semicondutora contra sobre-corrente.
b) Reduo da ordem do sistema. O fato de se controlar a corrente pelo elemento indutivo (o que
o torna uma "fonte de corrente") altera significativamente o comportamento dinmico dos
sistemas.
c) Modularidade. Sadas de mais de uma fonte podem ser facilmente paraleladas, mantendo uma
distribuio equilibrada de corrente, quando se usa uma mesma tenso de controle para
todos os mdulos.

http://www.dsce.fee.unicamp.br/~antenor 7-17
Fontes Chaveadas - Cap. 7 Modelagem de fontes chaveadas: mtodo de inspeo J. A. Pomilio

Variao da referncia de
tenso de 20V para 40V

Corrente no indutor com


controle por histerese

Efeito do comportamento de
fase no-mnima

Diminuio da
resistncia da carga

Figura 7.28 Resposta de converso boost com controle de corrente do indutor (histerese), com
malha externa de tenso de sada.

d) Simetria de fluxo. Em conversores push-pull ou em ponte, o controle de corrente elimina o


problema de desequilbrio de fluxo, dado que se monitora os picos de corrente. Caso o
circuito tenda para a saturao, ocorre um aumento no valor instantneo da corrente,
levando a uma reduo da largura de pulso e, assim, da tenso aplicada, saindo-se da
saturao.
e) Comportamento antecipativo (feed-forward) em relao tenso de entrada. Como a
derivada da corrente depende do valor da tenso de entrada, caso ocorra uma alterao em
tal tenso, a nova inclinao da corrente produz uma variao na largura de pulso que
automaticamente compensa a perturbao, de modo que ela no seja observada na sada,
conforme se v na figura 7.29.

Imdia
I

Figura 7.29 Efeito da variao da tenso sobre a taxa de crescimento da corrente.

claro que existem problemas com esta estratgia de controle, dentre as quais os
principais so:
a) Necessidade de um sensor de corrente. Caso se use um sensor de baixo custo, como um
resistor, o sinal detectado deve ser de pequeno valor de modo que sua presena no

http://www.dsce.fee.unicamp.br/~antenor 7-18
Fontes Chaveadas - Cap. 7 Modelagem de fontes chaveadas: mtodo de inspeo J. A. Pomilio

circuito seja desprezvel e no produza perdas considerveis. O uso de um sensor


magntico tem a vantagem de poder produzir um sinal de maior valor, melhorando a
relao sinal/rudo. Dado o nvel CC que a corrente apresenta preciso ateno na
escolha do sensor, assim como em sua banda passante, adequada frequncia de
comutao.
b) Sensibilidade a rudo. Especialmente para correntes baixas, os rudos presentes na
corrente, provenientes principalmente de ressonncias entre capacitncias parasitas
associadas ao indutor e indutncias parasitas do circuito, podem levar, erroneamente,
mudana de estado da chave. A reduo destes rudos pode ser obtida pelo uso de filtros
passa-baixas, os quais, no entanto, tambm afetaro a corrente real, levando a uma
deteriorao da resposta dinmica do sistema.
c) Tendncia para oscilaes sub-harmnicas. No modo de controle com tempo
ligado/desligado constante com acionamento sincronizado, caso haja uma perturbao no
sistema e o mesmo esteja com largura de pulso maior que 50%, possvel que, em ciclos
sucessivos, a largura de pulso varie, embora mantendo o nvel mdio correto da tenso, o
que leva a uma maior ondulao da tenso de sada, a qual no sentida na
realimentao (em virtude da filtragem). A condio de estabilidade que a rampa
ascendente da corrente tenha (em mdulo) inclinao maior do que a rampa descendente.
A soluo para esta instabilidade a adio de um sinal em forma de rampa ao sinal de
realimentao da corrente. Esta rampa deve ter inclinao maior do que a que se tem no
sinal da corrente. A figura 7.30 ilustra a situao.
A figura 7.31 mostra um resultado experimental com oscilao sub-harmnica. Observe
que a corrente mdia, mesmo com uma significativa oscilao em baixa frequncia,
segue a referncia.

clock

Iref

distrbio

antes do distrbio

aps o distrbio
Figura 7.30 Oscilaes sub-harmnicas em sistema com comando sincronizado e frequncia
constante.

http://www.dsce.fee.unicamp.br/~antenor 7-19
Fontes Chaveadas - Cap. 7 Modelagem de fontes chaveadas: mtodo de inspeo J. A. Pomilio

Figura 7.31 Resultado experimental de oscilao sub-harmnica em conversor boost com


comando PWM. Os sinais mostrados so: Corrente no indutor, referncia de corrente e largura
de pulso.

7.7 Referncias bibliogrficas


S. Kislovski, R. Redl and N. O. Sokal: Dynamic Analysis of Switching-Mode DC/DC
Converters, Van Nostrand Reinhold Ed., New York, 1991.

G. Chryssis: High-frequency Switching Power Supplies, McGraw-Hill Book Company, New


York, 1984.

P. Tenti: Appunti dale lezioni di Elettronica di Potenza Parte I, DIE, Universit di Padova,
Italia, 1994/95.

http://www.dsce.fee.unicamp.br/~antenor 7-20
Fontes Chaveadas - Cap. 8 Modelagem de Fontes Chaveadas J. A. Pomilio

8. MODELAGEM DE FONTES CHAVEADAS: MTODO DAS


VARIVEIS DE ESTADO

Middlebrook e Cuk (1976, 1977) desenvolveram uma tcnica para obter um modelo
de variveis mdias no espao de estado, resultando em um modelo linear para o estgio de
potncia, incluindo o filtro de sada, modelo este vlido para pequenas perturbaes, fazendo-
se a linearizao em torno do ponto de operao.
Por variveis mdias entende-se o valor mdio de cada varivel considerada
(normalmente corrente no indutor e tenso no capacitor), valor mdio calculado a cada
perodo de comutao. Ou seja, o modelo no capaz de representar o ripple da corrente ou
da tenso, mas representa a evoluo do valor mdio destas variveis. As realimentaes
necessrias operao em malha fechada no devem conter sinais de alta frequncia, ou seja,
devem ser devidamente filtradas, de maneira que o modelo reproduza de maneira fiel o
comportamento do sistema.
Caso o ripple de alta frequncia no seja suficientemente atenuado, sua presena no
circuito pode levar a funcionamentos no previstos pelo modelo e que, portanto, no podem
ser explicados por este.
A figura 8.1 mostra um diagrama de blocos do sistema (domnio do tempo), enquanto
em 8.2 tem-se uma representao em termos de funes de transferncia (domnio da
frequncia).
Cada bloco do sistema mostrado na figura 8.2 pode ser representado por uma funo
de transferncia. Os pequenos sinais causadores, ou resultados, da perturbao so indicados
por uma letra no formato v, d, i.

Zf
Vs
Vi
Zi

Vc Controlador Estgio de Vo
Potncia e
Vr + PWM filtro
Compensador

Figura 8.1 Diagrama de blocos do conversor.


T1(s)=
Vo
Vc

Tm(s)=
d Tp(s)=
Vo
Tc(s) Vc d
Vr=0 + Ve Vc Controlador d Estgio de Vo
Compensador Potncia e
- PWM filtro

b)
Figura 8.2 Funes de transferncias do conversor.

http://www.dsce.fee.unicamp.br/~antenor 8-1
Fontes Chaveadas - Cap. 8 Modelagem de Fontes Chaveadas J. A. Pomilio

8.1 Linearizao do estgio de potncia usando valores mdios das variveis de estado
para obter vo(s)/d(s)

O objetivo deste estudo obter uma funo de transferncia para pequenos sinais entre
a tenso de sada (vo) e o ciclo de trabalho (), em torno de seus pontos de operao, Vo e D,
respectivamente.
Quando for indicada a varivel em tipo maisculo (Vo, por exemplo), refere-se ao
valor mdio da varivel. Quando for indicado vo, indica-se apenas o componente alternado,
relativo perturbao, e quando se expressar a varivel em tipo minsculo (vo), refere-se
soma de Vo com vo.
A anlise que se segue refere-se operao no modo contnuo.

a) Passo 1: Descrio no espao de estado

Operando no modo contnuo, existem apenas duas configuraes topolgicas para o


circuito, uma quando a chave controlada est conduzindo e outra quando est bloqueada e o
diodo est conduzindo.
Durante cada subintervalo, o circuito (linear) descrito atravs de seu vetor de estado,
x, o qual composto pelas correntes dos indutores e pelas tenses sobre os capacitores.
possvel incluir no modelo as resistncias de indutores e capacitores, assim como algumas no
idealidades dos interruptores. Normalmente, por sua importncia no comportamento
dinmico, o elemento parasita includo a resistncia srie equivalente do capacitor.
Seja Vi a tenso de entrada do conversor. A1 e A2 so matrizes de estado, quadradas,
com a mesma dimenso do nmero de variveis de estado, e B1 e B2 so vetores.

x& = A 1 x + B 1 Vi durante (8.1)

x& = A 2 x + B 2 Vi durante (1 - ) (8.2)

Para um conversor tipo buck, boost ou buck-boost tem-se apenas duas variveis de
estado:
iL
x=
v C

Geralmente a varivel de sada (tipicamente a tenso aplicada carga) pode ser escrita
em termos apenas das variveis de estado:

v o = C1 x d ur a nt e (8.3)

v o = C2 x d ur a nte (1-) (8.4)

onde C1 e C2 so vetores transpostos.

b) Passo 2: Mediar a descrio das variveis de estado usando o ciclo de trabalho ()

Para produzir uma descrio mdia das variveis em um perodo de chaveamento, as


equaes correspondentes s duas variaes topolgicas so ponderadas em relao ao tempo,
resultando em:

http://www.dsce.fee.unicamp.br/~antenor 8-2
Fontes Chaveadas - Cap. 8 Modelagem de Fontes Chaveadas J. A. Pomilio

x& = [A 1 + A 2 (1 )] x + [B 1 + B 2 (1 )] Vi (8.5)

v o = C1 + C 2 (1 ) x (8.6)

Passo 3: Introduo de pequena perturbao e separao de componentes CC e CA


As variveis sero decompostas em:

x = X+x
v o = Vo + v o (8.7)
= D+d

Em geral, vi=Vi+vi. Entretanto, como o objetivo aqui obter uma funo entre vo e ,
consideraremos a tenso de entrada sem variao, de modo que vi=Vi.
Usando as equaes precedentes e reconhecendo que X & =0, tem-se:

x& = A X + B Vi + A x + [( A 1 A 2 ) X + (B 1 B 2 ) Vi ] d (8.8)

H ainda termos contendo produtos de x e d, os quais sero desprezados, visto serem o


produto de duas variaes as quais, por definio, so pequenas.

A = A 1 D + A 2 (1 D) (8.9)

B = B 1 D + B 2 (1 D) (8.10)

O comportamento em regime permanente pode ser obtido da equao (8.8), fazendo-se


nulos os termos variveis no tempo e as perturbaes, resultando em:

A X + B Vi = 0
(8.11)
X = A 1 B Vi

A expresso apenas para a componente alternada :

x& = A x + [( A 1 A 2 ) X + (B 1 B 2 ) Vi ] d (8.12)

Analogamente,

Vo + v 0 = C X + C x + [(C1 C 2 ) X] d (8.13)

C = C1 D + C 2 (1 D) (8.14)

Das equaes precedentes, em regime permanente tem-se:

Vo = C X (8.15)

v o = C x + [(C1 C 2 ) X] d (8.16)

http://www.dsce.fee.unicamp.br/~antenor 8-3
Fontes Chaveadas - Cap. 8 Modelagem de Fontes Chaveadas J. A. Pomilio

De 8.15 e 8.11 obtm-se a relao entrada/sada, em regime permanente, dada por:

Vo
= C A 1 B (8.17)
Vi

Passo 4: Transformao da equao CA para o domnio da frequncia para obter a funo de


transferncia

Aplicando a transformada de Laplace equao (8.12) tem-se:

s x (s) = A x (s) + [( A 1 A 2 ) X + (B 1 B 2 ) Vi ] d (s) (8.18)

ou,

1
x (s) = [s I A ] [( A 1 A 2 ) X + (B 1 B 2 ) Vi ] d (s) (8.19)

onde I uma matriz identidade.


A funo de transferncia buscada expressa por:

v o (s) 1
Tp (s) = = C [s I A ] [( A 1 A 2 ) X + (B 1 B 2 ) Vi ] + (C 1 C 2 ) X (8.20)
d (s)

Observe que, alm das matrizes A, B e C, preciso conhecer o vetor X, o qual


corresponde aos valores mdios de regime permanente para as variveis de estado. Este vetor
deve ser escrito como funo dos valores CC das entradas (por exemplo, a tenso Vi) e da
largura de pulso, D.

8.2 Funo de transferncia (S)/vc(S) de um modulador MLP a partir de onda dente de


serra

A tenso de controle, vc(t), que a tenso de erro modificada pelo compensador,


comparada com uma onda peridica, vs(t), a qual determina a frequncia do sinal MLP. Esta
onda tem um valor mximo Vs, conforme ilustra a figura 8.3.
A tenso de controle, que varia entre 0 e Vs, formada por um nvel CC e uma
componente alternada (por hiptese, senoidal):

v c (t)= Vc + v c (t) (8.21)

v c (t)= a sin(t + ) (8.22)

A figura 8.3 mostra as ondas estudadas:


O sinal (t) pode ser expresso como:

( t ) = 1 se v c ( t ) v s ( t )
(8.23)
( t ) = 0 se vc ( t ) < v s ( t )
V a sin(t + )
( t ) = c + + componentes de frequncia maior (8.24)
Vs Vs

http://www.dsce.fee.unicamp.br/~antenor 8-4
Fontes Chaveadas - Cap. 8 Modelagem de Fontes Chaveadas J. A. Pomilio

v s (t) v c (t)
Vs

Vc

t
(t) Componente fundamental
1

D
0
t
Figura 8.3 Tenso de controle e sinal MLP.

Os termos em frequncia elevada presentes em (t) no se refletem significativamente


na tenso sada em funo do filtro passa baixas na sada do conversor, podendo ser
ignorados. Assim:

( t ) = D + d ( t ) (8.25)

Vc
D= (8.26)
Vs

a sin (t + )
d (t ) = (8.27)
Vs

A relao buscada bastante simples, e no possui qualquer elemento dinmico, ou


seja, o modulador PWM pode ser substitudo por um ganho:

d (s) 1
Tm (s) = = (8.28)
v c (s) Vs

8.3 Caracterstica dinmica do conversor buck no MCC


Para obter a funo de transferncia vo(s)/d(s) em um conversor abaixador de tenso,
operando no modo de conduo contnua, as duas variantes da topologia esto indicadas na
figura 8.4.
L RL x2 L RL x2
C C
+ +
x1 x1
Ro Vo Ro Vo
Vi Rse Rse

(a) (b)
Figura 8.4 Alternativas topolgicas (modo contnuo) de conversor abaixador de tenso:
conduo do transistor (a) e conduo do diodo (b).

http://www.dsce.fee.unicamp.br/~antenor 8-5
Fontes Chaveadas - Cap. 8 Modelagem de Fontes Chaveadas J. A. Pomilio

A resistncia srie do capacitor indicada como Rse, enquanto a resistncia do indutor


RL. x1 a corrente pelo indutor e x2 a tenso sobre o capacitor.
Considerando a malha externa no circuito mostrado na figura 8.4.a tem-se:

Vi + L x& 1 + R L x 1 + Ro ( x 1 C x& 2 ) = 0 (8.29)

Escrevendo a equao de tenses para a malha de sada:

x 2 C R se x& 2 + Ro ( x 1 C x& 2 ) = 0 (8.30)

Numa forma matricial, as equaes anteriores, que so vlidas durante o intervalo


normalizado , podem ser escritas como:

Ro ( R se + R L ) + R se R L Ro
1
x& 1 L ( Ro + R se ) x1

L ( R se + Ro)
x& = Ro 1
+ L Vi (8.31)
2 x2 0
C ( Ro + R se )

C ( Ro + R se )

As equaes de estado para o circuito na situao em que o transistor est desligado,


por inspeo, podem ser obtidas facilmente, apenas observando que a tenso Vi vale zero.
Assim A2 = A1 e B2 = 0.
A tenso de sada, em ambos os casos dada por:

Ro R se x 1 + Ro x 2
v o = Ro ( x 1 C x& 2 ) = (8.32)
Ro + R se

Ento:

Ro R se Ro
C1 = C 2 = (8.33)
Ro + R se Ro + R se

Assim, a matriz e os vetores mediados so:


A = A1
B = B 1 .D
C = C1

As seguintes simplificaes podem ser feitas: usualmente, Ro >> Rse , e tanto RL


quanto Rse so pequenos, o que simplifica as matrizes e vetores para:

R se + R L 1

A = A1 = A2 = L L (8.34)
1 1

C C Ro

C = C1 = C 2 R se 1 (8.35)

http://www.dsce.fee.unicamp.br/~antenor 8-6
Fontes Chaveadas - Cap. 8 Modelagem de Fontes Chaveadas J. A. Pomilio

1
B = B1 D = L D (8.36)
0

A inversa da matriz A :

1 1
L C Ro
C Ro L
A 1 = R se + R L (8.37)
Ro + R se + R L 1
C L

A caracterstica esttica do conversor obtida aplicando 8.17:

Vo Ro + R se
= D D (8.38)
Vi Ro + R se + R L

Para o conversor abaixador de tenso, os elementos do vetor X so dados por:

Vo D Vi
IL = Io = = e (8.39)
Ro Ro
Vc = Vo = Vi D

A funo de transferncia vo(s)/d(s), aplicando a equao 8.20, :

v o (s) 1 + s R se C
Tp (s) = Vi (8.40)
d (s) 1 R + RL 1
L C s 2 + s + se +
Ro C L L C

Os diagramas de Bode so mostrados na figura 8.5. A figura 8.6 mostra a resposta do


conversor, operando no MCC, a uma mudana em Vi ou em (so equivalentes do ponto de
vista dinmico). Note que a funo de transferncia idntica caso se obtenha a relao
vo(s)/vi(s), bastando trocar Vi por D no numerador. A concordncia dos resultados absoluta.

Figura 8.5 Diagramas de Bode do conversor abaixador de tenso.


Parmetros: Vi=20 V, L=200 uH, C=100 uF, Ro=10 ohms, Rse=0,1 ohm, RL=0,1 ohm.

http://www.dsce.fee.unicamp.br/~antenor 8-7
Fontes Chaveadas - Cap. 8 Modelagem de Fontes Chaveadas J. A. Pomilio

Figura 8.6 Resposta a uma variao na tenso de entrada (equivalente a uma mudana de
largura de pulso) em conversor abaixador de tenso operando no MCC. Em cima: resposta do
modelo. Embaixo: resposta no circuito.

8.4 Caractersticas dinmicas dos conversores boost e buck-boost no MCC

Procedimento anlogo ao do exemplo anterior pode ser feito para obter as


caractersticas dinmicas de qualquer outra topologia.
Para o conversor boost, a funo de transferncia da tenso de sada para a largura de
pulso (para o circuito sem perdas) dada por:

1 sL
1
Vo (s) Vi (1 D )2 Ro
= (8.41)
d (s) (1 D )2 sL 1
2
2 1
2

1+ + s L C
Ro 1 D 1 D

A figura 8.7 mostra o comportamento em frequncia desta funo de transferncia.

Figura 8.7 Diagramas de Bode do conversor elevador de tenso.


Parmetros: Vi=10 V, L=100 uH, C=100 uF, Ro=10 ohms, D=0,8.

http://www.dsce.fee.unicamp.br/~antenor 8-8
Fontes Chaveadas - Cap. 8 Modelagem de Fontes Chaveadas J. A. Pomilio

Para o conversor buck-boost, a funo de transferncia da tenso de sada para a


largura de pulso (para o circuito sem perdas) dada por:

D sL
1
Vo (s) Vi (1 D )2 Ro
= (8.42)
d (s) (1 D )2 sL 1
2
2 1
2

1+ + s L C
Ro 1 D 1 D

Figura 8.8 Diagramas de Bode do conversor abaixador-elevador de tenso.


Parmetros: Vi=10 V, L=100 uH, C=100 uF, Ro=10 ohms, D=0,8.

Observe que se tratam de comportamentos de segunda ordem mas que apresentam um


zero no semi-plano direito (RHP) (raiz do numerador com parte real positiva).

8.5 Referncias Bibliogrficas

R. D.Middlebrook and S. Cuk: "A General Unified Approach to Modeling Switching


Converter Power Stage". 1976 IEEE Power Electronics Specialists Conference
Record, pp. 18-34.

S.Cuk and R. D.Middlebrook: "A General Unified Approach to Modeling Switching DC-to-
DC Converter in Discontinuous Conduction Mode". 1977 IEEE Power Electronics
Specialists Conference Record, pp 36-57

S. Kislovski, R. Redl and N. O. Sokal: Dynamic Analysis of Switching-Mode DC/DC


Converters, Van Nostrand Reinhold Ed., New York, 1991.

G. Chryssis: High-frequency Switching Power Supplies, McGraw-Hill Book Company,


New York, 1984.

P. Tenti: Appunti dale lezioni di Elettronica di Potenza Parte I, DIE, Universit di Padova,
Italia, 1994/95.

http://www.dsce.fee.unicamp.br/~antenor 8-9
Fontes Chaveadas - Cap. 8 Modelagem de Fontes Chaveadas J. A. Pomilio

8.6 Exerccios

1. Demonstre que a funo de transferncia vo(s)/d(s) para o conversor boost, no MCC :


1 sL
1
Vo (s) Vi (1 D )2 Ro
= .
2 2 2
d (s) (1 D ) sL 1 2 1
1+ + s L C
Ro 1 D 1 D
No inclua as resistncias do capacitor ou do indutor no modelo.
Trace os diagramas de Bode utilizando os seguintes valores: Vi=10 V, D=0,5, L=100
uH, C=100 uF, Ro=2 , Vs=5 V, fchav=20 kHz. Comente os resultados.

2. Demonstre que a funo de transferncia vo(s)/d(s) para o conversor buck-boost, no


D sL
1
Vo (s) Vi (1 D) Ro
2

MCC : = .
d (s) (1 D )2 sL 1
2
2 1
2

1+ + s L C
Ro 1 D 1 D
No inclua as resistncias do capacitor ou do indutor no modelo.
Trace os diagramas de Bode utilizando os seguintes valores: Vi=10 V, D=0,5, L=100
uH, C=100 uF, Ro=2 , Vs=5 V, fchav=20k Hz. Comente os resultados.

3. Obtenha a funo de transferncia vo(s)/d(s) para o conversor buck, no MCC. Inclua


apenas a resistncia do capacitor no modelo.
Trace os diagramas de Bode utilizando os seguintes valores: Vi=20 V, D=0,5, L=200
uH, C=100 uF, Ro=10 , Vs=10 V, fchav=2 0kHz, Rse=0,1 . Comente os resultados.
Simule no tempo o conversor e compare os resultados do modelo com os do circuito
quando ocorrer uma alterao na tenso de entrada de 20 para 22 V. Note que a funo
de transferncia idntica, caso se obtenha a relao vo(s)/vi(s), bastando trocar Vi por
D no numerador.

http://www.dsce.fee.unicamp.br/~antenor 8-10
Fontes Chaveadas - Cap. 9 Modelagem de conversores: modelo da chave PWM J. A. Pomilio

9. MODELAGEM DE CONVERSORES: MODELO DA CHAVE PWM

As topologias bsicas de conversores CC-CC possuem uma chave controlada e outra no-
controlada associadas a elementos lineares invariantes no tempo. Ao conjunto destas duas chaves
pode-se dar o nome de chave PWM [9.1].
O objetivo neste captulo desenvolver um modelo linear para estas chaves, vlido em torno
do ponto de operao. O projeto adequado do compensador necessita um conhecimento do modelo
matemtico do comportamento do conversor frente a pequenas perturbaes.

9.1 Propriedades invariantes das chaves PWM

A figura 9.1 mostra os conversores bsicos, indicando terminais chamados a, p e c,


denominados ativo, passivo e comum.

a ia
c L ic L ic
c p

Vi C Vi C
p a ia

L1 a p L2 a c p
ia C1 ia
Vi C Vi L C
c
ic ic

Figura 9.1 Conversores bsicos indicando terminais ativo (a), passivo (p) e comum (c).

A chave pode ser modelada da seguinte forma:

a c
ia ic
*

Figura 9.2 Modelo da chave PWM.

onde o ciclo de trabalho e *=(1-), o seu complemento.


No modo contnuo, ic ser sempre diferente de zero. No intervalo (.) (chave controlada
fechada), independentemente da topologia, tem-se:

i a (t)= i c (t) (9.1)

v ap (t)= v cp (t) (9.2)

http://www.dsce.fee.unicamp.br/~antenor 9-1
Fontes Chaveadas - Cap. 9 Modelagem de conversores: modelo da chave PWM J. A. Pomilio

No intervalo complementar:

i a (t)= 0 (9.3)

v cp (t)= 0 (9.4)

Novamente, tambm neste tipo de anlise, interessam os valores mdios das variveis (uma
vez que se pretende utilizar ferramentas de anlise linear de sistemas). No estudo do
comportamento dinmico, as perturbaes estudadas sero, por hiptese, em frequncia muito
menor do que a frequncia de chaveamento e de pequena amplitude.
As grandezas mdias sero expressas por tipos maisculos, enquanto os termos relativos s
perturbaes sero indicados com uma letra em estilo: d,v, etc.
Pode-se demonstrar que a seguinte relao verdadeira:

Ia = Ic (9.5)

Considerando as formas de corrente ia(t) e ic(t) mostradas na figura 9.3, e ainda a presena
da resistncia srie do capacitor do filtro de sada, tem-se as ondas de vap(t) e vcp(t) indicadas na
figura 9.4, considerando e desprezando a ondulao na corrente.

ia (t)

Ia=Ic.

tT t

ic (t)
Ic

Figura 9.3 Corrente nos terminais ativo e comum.

A forma retangular de vap(t) (exceto no conversor abaixador, quando vap(t) sempre igual
tenso de entrada), decorre, assim, da presena de resistncia no caminho da corrente ic(t).
Desprezando a ondulao desta corrente, a ondulao na tenso vap(t) pode ser dada por:

Vr = I c R e (9.6)

onde Re funo da resistncia srie equivalente do capacitor e da carga, Ro.

http://www.dsce.fee.unicamp.br/~antenor 9-2
Fontes Chaveadas - Cap. 9 Modelagem de conversores: modelo da chave PWM J. A. Pomilio

vap (t) vap (t)

Vr
Vap
tT tT

vcp (t) t vcp (t) t

Vcp
t t

(a) (b)

Figura 9.4 Tenses nos terminais da chave PWM sem (a) e com (b) a ondulao na corrente
considerada.

Nos conversores elevador e abaixador-elevador, o capacitor de sada est em paralelo com a


carga, de modo que o valor de Re a associao em paralelo de Rse e R. No conversor Cuk Re =
Rse.
Da figura anterior, pode-se obter:

Vcp = ( Vap I c R e *)

Caso a queda de tenso na juno do diodo, vd, deva ser considerada, a equao precedente
deve ser reescrita como:

Vcp = ( Vap I c R e *) v d * (9.7)

9.2 Modelo CC da chave PWM

Seja o ciclo de trabalho composto por uma componente de valor constante e uma
perturbao:

= D +d (9.8)

Para um ciclo de trabalho constante (=D), e supondo que as variveis sofram alguma
perturbao devido a mudana na tenso de entrada ou na carga, tem-se:

(I a + i a ) = D (I c + i c ) (9.9)

Ia = D Ic (9.10)

Vcp = D Vap D* D R e I c v d D * (9.11)

Das equaes anteriores, obtm-se o circuito equivalente dado na figura 9.5, no qual o
"transformador" um elemento fictcio e que permite a transformao de tenses CA ou CC.
http://www.dsce.fee.unicamp.br/~antenor 9-3
Fontes Chaveadas - Cap. 9 Modelagem de conversores: modelo da chave PWM J. A. Pomilio

D.D*.Re c
a
Ia . . Ic
vd.D*
Vap 1: D
Vcp

Figura 9.5 Circuito CC equivalente (fictcio) para chave PWM com transformador CC.

9.3 Modelo CA da chave PWM

Para uma pequena perturbao no ciclo de trabalho, desprezando os termos em que as


perturbaes aparecem multiplicadas entre si, tem-se:

ia = D ic + Ic d (9.12)

v cp = D (v ap + I c R e d i c R e D*) + d (Vap I c R e D * + v d ) (9.13)

v cp
v ap =
D
+ i c R e D * Vap + I c (D D*) R e + v d
[ ] dD (9.14)

VD = Vap + I c R e (D D*) + v d (9.15)

Destas equaes pode-se representar a chave como mostrado na figura 9.6:


Na verdade, este modelo geral, podendo ser usado para a anlise CC fazendo-se d=0 e ic =
Ic. O elemento relativo queda na juno do diodo (vd) no tem efeito dinmico significativo. Sua
influncia significativa na anlise CC, pois afeta o valor da tenso mdia de sada Assim, supor
vd=0 nas anlises dinmicas uma simplificao muito razovel.

D.D*.Re c
a
- +
ia
VD d
. . vd.D*
ic
D 1: D
d.Ic
vcp

p
Figura 9.6 Modelo CA da chave.

http://www.dsce.fee.unicamp.br/~antenor 9-4
Fontes Chaveadas - Cap. 9 Modelagem de conversores: modelo da chave PWM J. A. Pomilio

9.4 Efeito das perdas em conduo e do tempo de armazenamento sobre o modelo da chave
PWM

Especialmente para os transistores bipolares, a atraso decorrente do tempo de


armazenamento provoca uma alterao no ciclo de trabalho efetivo do conversor, de modo que a
perturbao no ciclo de trabalho pode ser representada por:

ic
ef = (9.16)
I me

onde Ime um parmetro que depende do tipo de circuito de acionamento de base do transistor.
Substituindo (16) em (12) e (14) chega-se a:

I
i a = D c i c + I c d (9.17)
I me

v cp r V
v ap = + ic R e D * + m D d (9.18)
D D D

VD
rm = (resistncia modulada)
I me

Como geralmente D >> Ic/Ime, pode-se reescrever (9.17):

ia = D ic + Ic d (9.19)

Isto significa que, no modelo, a incluso do tempo de armazenamento no afeta o


comportamento da corrente, mas apenas o da tenso, como se pode observar na figura 9.7, na qual
so includas as resistncias de conduo do diodo (rd) e do transistor (rt).

D.D*.Re rm
a c
ia rt ic
vd.D*

rd

Figura 9.7 Modelo da chave incluindo resistncias do diodo, do transistor e modulada.

Vcp = D ( Vap I c D * R e I c rt ) D * I c rd (9.20)

Admitindo uma perturbao no ciclo de trabalho, = D + d, de (9.20) chega-se a:

http://www.dsce.fee.unicamp.br/~antenor 9-5
Fontes Chaveadas - Cap. 9 Modelagem de conversores: modelo da chave PWM J. A. Pomilio

v cp VD
v ap = + i c rc d (9.21)
D D

rc = rm + D rt + D * rd + D D * R e (9.22)

VD = Vap + ( D D*) I c R e + I c ( rd rt ) (9.23)

O que leva ao modelo mostrado na figura 9.8:

a
- +
ia . . D.D*.Re rm Drt + D*rd i c c
VD d vd.D*
D 1: D
d.Ic

Figura 9.8 Modelo completo da chave PWM.

9.5 Anlise do conversor abaixador de tenso

As seguintes relaes sero obtidas:

vo(s)/vi(s) : variao da sada frente a perturbao na entrada


M = Vo/Vi : taxa de converso
Zin : impedncia de entrada
Zout : impedncia de sada
vo(s)/d(s) : variao da sada frente a perturbao no ciclo de trabalho

O circuito (figura 9.9) e o modelo (figura 9.10) esto indicados a seguir.

a c L
ia ic
Vi C
p

Figura 9.9 Conversor abaixador de tenso.

http://www.dsce.fee.unicamp.br/~antenor 9-6
Fontes Chaveadas - Cap. 9 Modelagem de conversores: modelo da chave PWM J. A. Pomilio

VD d
D r m D r t+D*rd L RL
a a1 c1 D.D*'.Re io
- +
ia . . ic
vd.D*
c
+
Rse
d.Ic 1: D
vc1p Ro vo
vap vi va1p
vcp C
i1
p

Figura 9.10 Modelo para o conversor abaixador de tenso.

9.5.1 Anlise CC
Analisando o modelo, e considerando que: o ciclo de trabalho constante (d = 0); os
indutores so representados apenas por suas resistncias; os capacitores esto abertos; a tenso de
entrada; Vi constante; Re = 0, obtm-se:

Vap = Vi (9.24)

Vc1p = D Vap (9.25)

Vc1p Vo = (R L + rm + D rt + D * rd ) I c + v d D * (9.26)

Vo
I c = Io = (9.27)
Ro

de cujas equaes se obtm:

D Ro (Vi D * v d )
Vo = (9.28)
Ro + R L + rm + rt D + rd D *

Desprezando a tenso vd (relativa queda na juno do diodo):

Vo D Ro
M= = (9.29)
Vi Ro + R L + rm + rt D + rd D *

Desprezando ainda rm, RL, rt e rd, tem-se ento a relao do conversor sem perdas:

Vo
M= =D
Vi

9.5.2 Determinao de vo(s)/vi(s)


Admitindo ciclo de trabalho constante (d = 0), desprezando o efeito de vd e ainda
considerando que a tenso se entrada sofre pequenas perturbaes (vi = Vi + vi), da inspeo do
modelo tem-se:

http://www.dsce.fee.unicamp.br/~antenor 9-7
Fontes Chaveadas - Cap. 9 Modelagem de conversores: modelo da chave PWM J. A. Pomilio

di c
D v i v o = (rm + D rt + D * rd + R L ) i c + L (9.30)
dt

v o = Ro i o (9.31)

R 1 = rm + D rt + D * rd + R L (9.32)

1
C
v o = R se i 1 + i 1 dt (9.33)

ic = i o + i1 (9.34)

Aplicando a transformada de Laplace s equaes anteriores e resolvendo-se, chega-se ao


diagrama de blocos mostrado na figura 9.11:
Pelo diagrama, obtm-se:

D Ro (s C R se + 1)
v o (s) (Ro C L + R se C L)
= (9.35)
v i (s) C (Ro R 1 + Ro R se + R 1 R se ) + L Ro + R 1
s2 + s +
L C (Ro + R se ) L C (Ro + R se )

vi + 1 ic + i1 1 vo
Rse+
- sL+R 1 sC
-

io
1
Ro

Figura 9.11 Diagrama de blocos do sistema.

Desprezando os elementos parasitas do modelo, recai-se na expresso clssica para o


conversor:

1
v o (s) LC
= D (9.36)
v i (s) 1 1
s2 + s +
Ro C L C

A simulao da equao 9.35 resulta nos diagramas de Bode mostrados na figura 9.12.

http://www.dsce.fee.unicamp.br/~antenor 9-8
Fontes Chaveadas - Cap. 9 Modelagem de conversores: modelo da chave PWM J. A. Pomilio

Ganho (dB)
Fase ()
-100

-200

Hz
Figura 9.12 Diagramas de Bode da relao vo(s)/vi(s) para conversor abaixador de tenso no MCC.

Utilizando o modelo da figura 9.10, e lembrando que, para esta anlise d=0, o circuito
resultante mostrado na figura 9.13. A respectiva resposta em frequncia mostrada ao lado, a qual
coincidente com a obtida pela funo de transferncia. Verifica-se, deste modo, a praticidade
desta modelagem, pois permite obter o comportamento dinmico do sistema a partir do prprio
circuito.
Os parmetros usados so: L=10 mH, C=100 uF, Rse=0,3 , rt=0,1 , rd=0,3 , RL=0,
Ro=10 , rm=0, D=0,5, vd=0,8 V.
A resposta no tempo a um degrau na tenso de entrada mostrada na figura 9.14, tanto para
o circuito completo (com transistor e diodo) quanto para o modelo. Neste caso, a incluso do
parmetro vd no modelo essencial para a exatido da resposta.

Figura 9.13. Circuito utilizando modelo da chave PWM e respectiva resposta em frequncia.

Figura 9.14 Resposta a um degrau na tenso de entrada: circuito com chaveamento e modelo.

http://www.dsce.fee.unicamp.br/~antenor 9-9
Fontes Chaveadas - Cap. 9 Modelagem de conversores: modelo da chave PWM J. A. Pomilio

9.5.3 Clculo de vo(s)/d(s)


Sabendo que Vap = Vi, e admitindo vi constante (vi = 0) e que o ciclo de trabalho sofra
pequena perturbao, da anlise do modelo tem-se:

d
v ap = v a1p VD =0 (9.37)
D

v c1p = D v a1p (9.38)

o que resulta em:

v c1p = VD d (9.39)

Como no existe ondulao de tenso em vap (j que para este conversor Re = 0), pode-se
escrever, de (9.23):

VD = Vi + I c ( rd rt ) (9.40)

Definindo R2 = rd - rt +RL (9.41)

chega-se ao seguinte sistema de equaes, o qual leva ao diagrama de blocos mostrado na figura
9.15:

di c
VD d v o = R 2 i c + L (9.42)
dt

v o = Ro i o (9.43)

1
C
v o = R se i 1 + i 1 dt (9.44)

ic = i o + i1 (9.45)

d + 1
ic + i1 1 vo
VD Rse+
- sL+R 2 sC
-
io
1
Ro

Figura 9.15 Diagrama de blocos do sistema.

Do circuito equivalente (figura 9.10) obtm-se:

http://www.dsce.fee.unicamp.br/~antenor 9-10
Fontes Chaveadas - Cap. 9 Modelagem de conversores: modelo da chave PWM J. A. Pomilio

v o (s)
= VD F(s) (9.46)
d(s)

Ro (1 + s C R se )
L C ( Ro + R se )
F(s) = (9.47)
2 C ( Ro R 2 + Ro R se + R se R 2 ) + L Ro + R 2
s + s +
L C ( Ro + R se ) L C ( Ro + R se )

VD = Vi + I c ( rd rt ) (9.48)

Nota-se que a resposta independe do valor mdio do ciclo de trabalho, ou seja, do ponto de
operao.
A figura 9.16 mostra os diagramas de Bode da funo de transferncia entre a tenso de
sada e o ciclo de trabalho, considerando e desprezando as resistncias parasitas do modelo.

50
Ganho (db)
0 Com Rse e R2
Sem Rse e R2
50
Valores usados:
-100 Vi=100 rm=0

0
Ro=10 =0,5
Rse=0,3
Fase
Po=250W
100
rt=0,1 rd=0,3
L=10mH
-200
3 4 5
C=100uF
10 100 1 .10 1 .10 1 .10

f (Hz)
Figura 9.16 Diagramas de Bode relativos figura 9.15.

9.5.4 Clculo de Zin (impedncia dinmica de entrada)


Por definio:

Zin = vin(s)/iin(s) (9.49)

Do modelo, vin(s) = vi(s) e iin(s) = ia(s). Admitindo um ciclo de trabalho constante (d = 0), tem-se:

ia = D ic (9.50)

Do diagrama de blocos tem-se:

http://www.dsce.fee.unicamp.br/~antenor 9-11
Fontes Chaveadas - Cap. 9 Modelagem de conversores: modelo da chave PWM J. A. Pomilio

s C Ro R 1
se + + 1
i c (s) L C (Ro + R se ) Ro s C Ro
= (9.51)
D v i (s) 2 L + C (Ro (R 1 + R se ) + R 1 R se ) R 1 + Ro
s +s +
L C (Ro + R se ) L C (Ro + R se )

L + C ( Ro ( R1 + R se ) + R1 R se ) R1 + Ro
E = s2 + s + (9.52)
L C ( Ro + R se ) L C ( Ro + R se )

v i (s) 1 E C L (Ro + R se )
Z in = = 2 (9.53)
i a (s) D 1 + s C (Ro + R se )

Figura 9.17 Comportamento da impedncia de entrada, obtido pela simulao do circuito


equivalente.

9.5.5 Clculo de Zout (impedncia dinmica de sada)


Por definio, curto-circuitando as fontes de tenso, e abrindo as fontes de corrente, tem-se:

v (s) 1
Z out = o // Ro // R se + (9.54)
i c (s) s C

Do diagrama de blocos,

v o (s)
= s L + R1 (9.55)
i c (s)

Trabalhando as equaes precedentes, tem-se:

http://www.dsce.fee.unicamp.br/~antenor 9-12
Fontes Chaveadas - Cap. 9 Modelagem de conversores: modelo da chave PWM J. A. Pomilio

Ro R 1 s L
1 + [1 + s C R se ]
L C (Ro + R se ) R1
Z out = (9.56)
E

Figura 9.18 Comportamento da impedncia de sada.

9.6 Referncias Bibliogrficas

[9.1] Vorprian, V.: Simplify PWM Converter Analysis Using a PWM Switch Model. PCIM,
March 1990, pp. 10-15.

http://www.dsce.fee.unicamp.br/~antenor 9-13
Fontes Chaveadas - Cap. 10 Projeto de Sistemas de ControleLinear para Fontes Chaveadas J. A. Pomilio

10. PROJETO DE SISTEMAS DE CONTROLE LINEAR PARA


FONTES CHAVEADAS

Este captulo apresenta uma metodologia (Vanable, 1983) para determinao de


compensadores para o controle de variveis de sada. O ponto de partida a resposta em
frequncia do conversor, modelado a partir do valor mdio das variveis.

10.1 Projeto de compensador usando o fator K

Os circuitos mostrados utilizam amplificadores operacionais para realizar as funes de


compensao. Um sinal proporcional ao erro entre a referncia e o sinal realimentado
processado, de modo a produzir a tenso de controle necessria.
Como a montagem realiza uma realimentao negativa da varivel de sada, a anlise
aqui feita considera que o critrio de estabilidade se d no limiar da defasagem em 180o, para
ganhos maiores que 0 dB.

10.1.1 Definio dos tipos de compensadores


Definem-se 3 tipos bsicos de compensadores, em funo do nmero de plos e zeros
de sua respectiva funo de transferncia e, principalmente, em funo de sua caracterstica de
defasagem.

a) Tipo 1
10

Cf
Ri
ve - v v c( ) 1
c
Tenso de erro +

ve=-(Vr-vo) 0.1 4 5
1000 1 10 1 10

Figura 10.1 Compensador Tipo 1 e respectivo diagrama de ganho

A tenso de sada do integrador :

1 v e (t )
v c (t) =
Cf R i dt (10.1)

Este circuito apresenta um plo na origem, o que significa uma defasagem constante de
-90 e uma atenuao de 20 dB/dec. A funo de transferncia e a frequncia de ganho unitrio
so, respectivamente:

v c (s) 1
= (10.2)
v e (s) R i Cf s

onde v e (s) = (Vr v o (s) )

http://www.dsca.fee.unicamp.br/~antenor 10-1
Fontes Chaveadas - Cap. 10 Projeto de Sistemas de ControleLinear para Fontes Chaveadas J. A. Pomilio

1
fc = (10.3)
2 R i C f

b) Tipo 2
R2 C1

C2
ve R1
- vc
Tenso de erro
ve=-(Vr-vo) +

Figura 10.2 Compensador Tipo 2.

Aqui se tem um zero e dois plos, sendo um na origem (devido ao integrador). A


defasagem sofre um crescimento entre -90 e 0. O circuito apresenta um ganho AV que
pode melhorar a faixa de resposta, tendo os seguintes valores caractersticos:

v c (s) 1 + s C1 R 2
= (10.4)
v e (s) s R1 (C1 + C 2 + s R 2 C1 C 2 )

R2
O ganho AV dado por: AV =
R1

0d

Fase (graus)

-100d

Ganho (dB)
-20 dB/dec

AV

1.0mHz 100mHz 10Hz 1.0KHz 100KHz 1.0MHz


Figura 10.3 Diagramas de Bode do compensador Tipo 2.

As frequncias do zero e do segundo plo so:

1
fz = (10.5)
2 R 2 C1

C1 + C 2 1
fp2 = se C1 >> C 2 (10.6)
2 R 2 C1 C 2 2 R 2 C 2

http://www.dsca.fee.unicamp.br/~antenor 10-2
Fontes Chaveadas - Cap. 10 Projeto de Sistemas de ControleLinear para Fontes Chaveadas J. A. Pomilio

c) Tipo 3
Este circuito, mostrado na figura 10.4, apresenta 2 zeros e 3 plos (sendo um deles na
origem). Isto cria uma regio em que o ganho aumenta (o que pode melhorar a resposta
dinmica), havendo ainda um avano de fase.

R2
AV1 = (10.7)
R1

R 2 (R 1 + R 3 ) R 2
AV2 = se R 1 >> R 3 (10.8)
R1 R 3 R3

C3 R3 R2 C1

C2
ve R1
- vc
Tenso de erro
+
ve=-(Vr-vo)

Figura 10.4 Compensador Tipo 3.

1
f1 = (10.9)
2 R 2 C1

1 1
f2 = (10.10)
2 C 3 (R 1 + R 3) 2 C 3 R 1

1
f3 = (10.11)
2 C3 R 3

C1 + C 2 1
f4 = se C1 >> C 2 (10.12)
2 C1 C 2 R 2 2 C 2 R 2

Para um melhor desempenho deste controlador, em malha fechada, a frequncia de


corte deve ocorrer entre f2 e f3.
100

Fase (graus)

-100

Ganho (dB)
AV2
-20 dB/dec +20 dB/dec
-20 dB/dec

AV1

1.0mHz 100mHz 10Hz 1.0kHz 100kHz 1.0MHz


f1 f2 f3 f4

Figura 10.5 Diagramas de Bode do compensador Tipo 3.

http://www.dsca.fee.unicamp.br/~antenor 10-3
Fontes Chaveadas - Cap. 10 Projeto de Sistemas de ControleLinear para Fontes Chaveadas J. A. Pomilio

d) O fator k
O fator k uma ferramenta matemtica para definir a forma e a caracterstica da funo
de transferncia. Independente do tipo de controlador escolhido, o fator k uma medida da
reduo do ganho em baixas frequncias e do aumento de ganho em altas frequncias, o que se
faz controlando a alocao dos plos e zeros do controlador, em relao frequncia de
cruzamento do sistema (fc).
Para um circuito do tipo 1, k vale sempre 1. Para o tipo 2, o zero colocado um fator k
abaixo de fc, enquanto o plo fica um fator k acima de fc. No tipo 3, um zero duplo est
alocado um fator k abaixo de fc, e o plo (duplo), k acima de fc.
Sendo fc a mdia geomtrica entre as alocaes dos zeros e plos, o pico do avano de
fase ocorrer na frequncia de corte, o que melhora a margem de fase.
Seja o avano de fase desejado. Para um circuito do tipo 2, o fator k dado por:


k = tg + (10.13)
2 4

Para um circuito tipo 3, tem-se:


2

k = tg + (10.14)
4 4

A figura 10.6 mostra o avano de fase em funo do fator k.


200

Avano
de fase Tipo 3
(graus) 150

100
Tipo 2

50

0 4
1 10 100 1000 1 10
Fator k
Figura 10.6 Avano de fase para diferentes compensadores.

10.1.2 Sntese de compensador


Passo 1: Diagrama de Bode do conversor: vo(s)/vc(s)

Passo 2: Escolha da frequncia de corte (em malha fechada) desejada.


Quanto maior esta frequncia, melhor a resposta dinmica do sistema. No entanto, para
evitar os efeitos do chaveamento sobre o sinal de controle, tal frequncia deve ser inferior a 1/5
da frequncia de operao da fonte.

Passo 3: Escolha da margem de fase desejada.


Entre 30 e 90. 60 um bom compromisso

http://www.dsca.fee.unicamp.br/~antenor 10-4
Fontes Chaveadas - Cap. 10 Projeto de Sistemas de ControleLinear para Fontes Chaveadas J. A. Pomilio

Passo 4: Determinao do ganho do compensador.


Conhecida a frequncia de corte e o ganho do sistema (em malha aberta), o ganho do
controlador deve ser tal que leve, nesta frequncia, a um ganho unitrio em malha fechada.

Passo 5: Clculo do avano de fase requerido.


= M - P - 90
M: margem de fase desejada, P: defasagem provocada pelo sistema

Passo 6: Escolha do tipo de compensador.

Passo 7: Clculo do fator k.


O fator k pode ser obtido das equaes j indicadas ou das curvas decorrentes. A
alocao dos zeros e plos determinar os componentes, de acordo com as equaes mostradas
a seguir.
O plo na origem causa uma variao inicial no ganho de -20 dB/dec. A frequncia na
qual esta linha cruza (ou deveria cruzar) o ganho unitrio definida como a "frequncia de
ganho unitrio" - UGF. G o ganho necessrio dar ao compensador para que se obtenha a
frequncia de corte desejada. A frequncia de ganho unitrio corresponde, quando o sistema
operar em malha fechada, frequncia de corte.

Tipo 1:

1
UGF = (10.15)
2 C f R i G

Tipo 2:

1
UGF = (10.16)
2 R 1 (C1 + C 2 )

1
C2 = (10.17)
2 f G k R1

C1 = C 2 (k 2 1) (10.18)

k
R2 = (10.19)
2 f C1

Tipo 3:

1
UGF = (10.20)
2 R 1 (C1 + C 2 )

1
C2 = (10.21)
2 f G R1

http://www.dsca.fee.unicamp.br/~antenor 10-5
Fontes Chaveadas - Cap. 10 Projeto de Sistemas de ControleLinear para Fontes Chaveadas J. A. Pomilio

C1 = C 2 (k 1) (10.22)

k
R2 = (10.23)
2 f C1

R1
R3 = (10.24)
k 1

1
C3 = (10.25)
2 f R3 k

10.2 Exemplo 1
Considere um conversor em meia ponte, operando a 20 kHz, cuja funo de
transferncia apresenta os diagramas de Bode (vo(s)/vc(s)) mostrados na figura 10.7.
Determinar um compensador para que se tenha uma margem de fase de 60.

Figura 10.7 Diagramas de Bode de conversor meia-ponte (tipo abaixador de tenso). Vi=20 V,
Rse=0,12 , Ro=4 , Vs=5 V, L=250 uH, C=100 uF.

Soluo:
A frequncia de corte em malha fechada ser de 4 kHz.
Nesta frequncia, o sistema apresenta uma atenuao de 12 dB. Assim, o compensador
deve ter um ganho de 12 dB (4 vezes).
Ainda em 4 kHz, a defasagem provocada pelo sistema de 155. O avano de fase
necessrio :
Avano = 60 - (-155) - 90 = 125
Isto significa que devemos usar um controlador do tipo 3.
Usando as curvas mostradas anteriormente, determinamos um fator k = 16.
Os componentes so agora calculados, arbitrando um valor para R1 de 10 k.
C2 = 1 nF
C1 = 15 nF
R2 = 10,6 k
R3 = 667
C3 = 15 nF
O zero duplo estar alocado em 1 kHz, enquanto o plo duplo estar em 16 kHz.

http://www.dsca.fee.unicamp.br/~antenor 10-6
Fontes Chaveadas - Cap. 10 Projeto de Sistemas de ControleLinear para Fontes Chaveadas J. A. Pomilio

O diagrama de Bode do compensador est mostrado na figura 10.8.

50d 40

Ganho (dB)

30

0d

20

-50d

10

Fase (graus)

-100d 0
10Hz 100Hz 1.0KHz 10KHz 100KHz
Figura 10.8 Diagrama de Bode do compensador tipo 3.

A figura 10.9 mostra a resposta em frequncia, em malha aberta, sendo possvel


verificar que o sistema apresenta os resultados esperados, quais sejam, uma frequncia de
ganho unitrio de 4 kHz com uma margem de fase de 60.
A figura 10.10 mostra a resposta no tempo a um degrau de referncia utilizando o
modelo do conversor e uma simulao do circuito completo. Note-se a excelente concordncia
entre ambos os resultados. O pequeno desvio devido ao atraso relacionado a um ciclo de
chaveamento, sendo menor que 30 s (frequncia de chaveamento de 33 kHz).

Figura 10.9 Resposta do sistema com compensador, em malha aberta.

http://www.dsca.fee.unicamp.br/~antenor 10-7
Fontes Chaveadas - Cap. 10 Projeto de Sistemas de ControleLinear para Fontes Chaveadas J. A. Pomilio

Figura 10.10 Resposta no tempo a um degrau de referncia: modelo linearizado e resposta do


circuito com chaveamento.

10.3 Exemplo 2
Consideremos um conversor elevador de tenso, operando no modo de conduo
contnua. Como j foi visto no captulo anterior, neste caso tem-se um sistema que apresenta
um zero no semi-plano direito, sendo de difcil controle.
A frequncia de corte escolhida de 400 Hz, quando a fase de 219. Para obter uma
margem de fase de 30, o avano de fase necessrio de 159, devendo-se usar um
compensador tipo 3. O fator k vale 118, e os componentes do compensador esto mostrados na
figura 10.15. O indutor do conversor de 10 mH, o capacitor de 100 uF e a carga de 100
ohms. A tenso de entrada de 100 V e a de sada de 200 V, com uma largura de pulso de
0,5. A onda triangular tem amplitude de 10 V.
A figura 10.11 mostra a resposta do sistema sem o compensador, assim como a resposta
em frequncia do compensador, obtida a partir do circuito cujos parmetros esto mostrados na
figura 10.12.
A figura 10.13 mostra a resposta do sistema completo, em malha aberta, sendo possvel
verificar que so atendidas as especificaes de projeto. No entanto, a resposta do sistema no
ser ditada por este resultado, uma vez que h situaes muito mais crticas na faixa de baixa
frequncia, na qual o ganho resultante inferior a 0 dB. Ou seja, o sistema s ter capacidade
de resposta numa faixa de frequncia abaixo de 1 Hz.
Na figura 10.14 tem-se a resposta no tempo a uma mudana de 2,5% na referncia,
podendo-se notar a variao da sada inicialmente no sentido oposto ao desejado (sistema de
fase no mnima) e o comportamento estvel, mas subamortecido e o longo tempo de
estabilizao, devido ao baixo ganho em baixas frequncias.

http://www.dsca.fee.unicamp.br/~antenor 10-8
Fontes Chaveadas - Cap. 10 Projeto de Sistemas de ControleLinear para Fontes Chaveadas J. A. Pomilio

100 100

Fase (graus)
Ganho (dB)
0 50

Ganho (dB)

-100 0

Fase (graus)
-50
-200

-100
100mHz 10Hz 1.0KHz 100KHz
1.0Hz 100Hz 10kHz
100Hz 10kHz
100mHz 1.0Hz 10Hz 1.0KHz 100KHz

Figura 10.11 Resposta em frequncia de conversor boost operando no modo contnuo, e do


compensador do Tipo 3 projetado.

Ou seja, o mtodo de projeto realiza exatamente o que se prope, isto , ajustar a


frequncia de corte e a margem de fase. Funciona muito bem com circuitos que no apresentam
problema de fase no mnima. Em sistemas com zero no RHP, embora a estabilidade esteja
assegurada, o resultado global pode no ser adequado.

1-s*100U*4

10
o

s*s*1u+s*100u+4

1511
R2 C1 2.86u
R3 C3
C2
855 43n 24.2n
e 0 c
-
Compensador
-
+
R1 100k
+
E1
tipo 3
V3
+-

Referncia
0
Figura 10.12 Diagrama do conversor boost simulado, incluindo o compensador.

100

Ganho (dB)

-100
Fase (graus)

-200

-300

-400
100mHz 10Hz 1.0KHz 100KHz
1.0Hz 100Hz 10kHz

Figura 10.13 Resposta em frequncia, em malha aberta, com o compensador.

http://www.dsca.fee.unicamp.br/~antenor 10-9
Fontes Chaveadas - Cap. 10 Projeto de Sistemas de ControleLinear para Fontes Chaveadas J. A. Pomilio

210.0V

200.0V

10.0ms 20.0ms 30.0ms 40.0ms 50.0ms 60.0ms


240V

220V

200V

0s 100ms 300ms 500ms

Figura 10.14 Resposta no tempo a uma variao em degrau na referncia.

10.4 Referncias Bibliogrficas

H. D. Venable: "The k-factor: A New Mathematical Tool for Stability Analysis and Synthesis"
Proc. of Powercon 10, March 22-24, 1983, San Diego, USA.

http://www.dsca.fee.unicamp.br/~antenor 10-10
Fontes Chaveadas - Cap. 10 Projeto de Sistemas de ControleLinear para Fontes Chaveadas J. A. Pomilio

10.5 Exerccios

1) Considere um conversor abaixador de tenso com as seguintes caractersticas: Vi=300


V, Vo=100 V, Po=1 kW, L=500 uH, C=100 uF, Rse=1 , Vs=10 V, frequncia de
chaveamento de 20 kHz, rendimento 100%.
Determine a resposta em frequncia deste conversor.
Determine um compensador para o controle da tenso de sada de modo a obter uma
frequncia de corte de 2 kHz e uma margem de fase de 70.
Verifique a resposta no tempo a uma variao de 10% da referncia, utilizando o
modelo dinmico.
Simule o circuito real e verifique sua resposta no tempo, comparando com a resposta do
modelo linearizado.

http://www.dsca.fee.unicamp.br/~antenor 10-11
Fontes Chaveadas - Cap. 11 Circuitos Integrados Dedicados J. A. Pomilio

11. CIRCUITOS INTEGRADOS DEDICADOS AO ACIONAMENTO E


CONTROLE DE FONTES CHAVEADAS

Nos ltimos 20 anos, uma variedade de circuitos integrados dedicados ao controle de


fontes chaveadas foi desenvolvida. Os controladores que operam no modo tenso
(controlando o valor mdio da tenso de sada) ainda dominam o mercado, embora diversos
permitam operao no modo corrente (controlando a corrente sobre o elemento indutivo do
circuito). O mtodo de controle mais utilizado o de Modulao por Largura de Pulso,
embora existam circuitos que operam com Modulao em Frequncia.
Alguns CIs possuem apenas 1 sada, enquanto outros fornecem 2 sadas deslocadas de
180 eltricos entre si. Alm disso, a maioria possui um amplificador de erro e uma referncia
interna, permitindo a implementao da malha de controle.
A tabela 11.I indica algumas caractersticas de diferentes circuitos.

TABELA 11.I Classificao e exemplos de circuitos integrados para fontes chaveadas

Modo Tenso Modo Tenso com Modo Corrente


Latch

Osc. S
Tcnica de controle Osc. Osc.
(esquemtico) MLP S I
R
vc Q
vc R
MLP
Ref.

Sada nica MC34060 MPC1600 UC1842


Sada dupla TL494/594 SG3525/26/27 UC1846
Caracterstica Baixo custo Limite digital de Especial para Fly-
corrente. back.
Boa imunidade a Inerente
rudo compensao da
tenso de entrada

Formas de onda

As caractersticas especficas de cada CI variam em funo da aplicao, do grau de


desempenho esperado, das protees implementadas, etc. Em linhas gerais pode-se dizer que
os atuais CIs possuem as seguintes caractersticas:
oscilador programvel (frequncia fixa at 500 kHz)
sinal MLP linear, com ciclo de trabalho de 0 a 100%
amplificador de erro integrado
referncia de tenso integrada
tempo morto ajustvel

http://www.dsce.fee.unicamp.br/~antenor 11-1
Fontes Chaveadas - Cap. 11 Circuitos Integrados Dedicados J. A. Pomilio

inibio por subtenso


elevada corrente de sada no acionador (100 a 200 mA)
opo por sada simples ou dupla
"soft start"
limitao digital de corrente
capacidade de sincronizao com outros osciladores

11.1 Tcnicas de isolao de sistemas com reguladores chaveados

A implementao de uma fonte de tenso desacoplada da rede deve prever a


capacidade de oferecer na sada uma tenso com boa regulao. Outra caracterstica deve ser
a isolao entre entrada e sada, de modo a proteger o usurio de choques devido fuga de
corrente e ao elevado potencial da entrada.
A figura 11.1 indica 2 possibilidades de implementao de fontes de alimentao
isoladas, podendo-se notar os diferentes "terras".

T1
Vi (ac)
Retificador e Vo
Retificador de Elementos de
Filtro de
entrada e filtros Chaveamento
Sada

T2

Amplif. de erro e
Controlador MLP

T1
Vi (ac)
Retificador e Vo
Retificador de Elementos de
Filtro de
entrada e filtros Chaveamento
Sada
Ampl.
Ref erro

Controlador Isolador tico


MLP

Figura 11.1 Algumas alternativas para isolao do circuito de controle e acionamento

Na primeira figura, o circuito de controle est no mesmo potencial da sada, ficando a


isolao por conta dos transformadores T1 (de potncia) e T2 (de acionamento). J na figura
(b) o circuito de controle est no potencial da entrada e a isolao feita pelo transformador
T1 (potncia) e por um isolador tico, o qual realimenta o sinal de erro da sada.

http://www.dsce.fee.unicamp.br/~antenor 11-2
Fontes Chaveadas - Cap. 11 Circuitos Integrados Dedicados J. A. Pomilio

11.2 TL494

A figura 11.2 mostra o diagrama interno do CI TL494.

Modo de controle da sada 13


Vcc
6

5
.
R
C
Oscilador
FF . Q1
.
. .
Comparador Q
com tempo morto CK

. 4
- Q
.
0,12V
0,7V
+
. Q2

.
-
0,7mA
+
MLP

+
-
1 . +
2-
GND
Referncia
Vref
Vcc
12
Amplif. de erro

7 5V
1 2 3 15 16 14

Figura 11.2 Diagrama interno do CI TL494

O TL494 possui 2 sadas, com deslocamento de 180 eltricos, de modo a ser possvel
o acionamento de uma topologia tipo push-pull. Caso ambas sadas sejam conectadas em
paralelo, tem-se um acionamento para um conversor de uma nica chave.
A onda dente de serra utilizada para gerar o sinal MLP vem de um oscilador interno
cuja frequncia determinada por um par RC conectado externamente.
O sinal MLP obtido pela comparao da tenso sobre o capacitor (dente de serra)
com o sinal proveniente de um dos sinais de controle. A cada subida do sinal MLP altera-se o
estado do flip-flop, de modo a selecionar uma das sadas a cada perodo do oscilador. Uma
operao lgica entre o sinal MLP e as sadas do FF, enviada s sadas. Alm disso, um
sinal de controle de modo de sada (pino 13) faz com que, quando em nvel alto, as sadas
sejam adequadas a um conversor push-pull. Quando em nvel baixo, ambas as sadas variam
simultaneamente, uma vez que os sinais do FF ficam inibidos.
O sinal MLP depende ainda de um comparador que determina o tempo morto, ou seja,
uma largura de pulso mxima em cada perodo, o que garante um intervalo de tempo em que
ambas as sadas esto desligadas. Em uma topologia push-pull ou em ponte isto impede a
conduo simultnea de ambas as chaves, o que colocaria em curto-circuito a fonte. Uma
tenso interna de 120 mV associada entrada de tempo morto garante um valor mnimo de
cerca de 4%, limitando assim o ciclo de trabalho mximo a 96%. Um potencial mais elevado
conectado a este pino (4), aumenta o tempo morto, numa faixa de variao de 0 a 3,3 V
(tempo morto de 100%).
A regulao da tenso de sada usualmente feita por meio dos amplificadores de
erro, com o sinal de realimentao disponvel no pino 3. Os 2 amplificadores de erro podem
ser usados para fazer a realimentao de tenso e limitar a corrente pelo circuito. As sadas
dos amplificadores esto conectadas de modo a que o sinal na entrada do comparador MLP
(pino 3) seja determinado pelo amplificador que apresentar a tenso mais elevada, o que leva

http://www.dsce.fee.unicamp.br/~antenor 11-3
Fontes Chaveadas - Cap. 11 Circuitos Integrados Dedicados J. A. Pomilio

menor largura de pulso nas sadas. A tenso neste pino encontra-se entre 0,5 e 3,5 V. O CI
dispe de uma fonte de referncia interna de 5 V

11.3 UC1840

A famlia dos circuitos integrados UC1840 (Unitrode) foi desenvolvida especialmente


para uso no lado da entrada em conversores fly-back ou forward. A figura 11.3 mostra o
diagrama de blocos do circuito.

11: Vin (sensor)


Ger.
Rampa 10: Rampa
Clock
Rt/Ct : 9 Osc.

15: Vin (fonte)


Drive
Latch
Compensao: 1
R 14: Polarizao
Ent. inv: 17 do driver
-
S 12: sada MLP
Amp +Comp. Latch
Ent. NI: 18 + + MLP MLP
+
Start/sub-tenso: 2
+
Comp.
200uA
Histerese 5V
16: Ref. de 5V
Fonte
3V (int.)
S Interna
Start 40V
latch
Reset: 5 S Reset 13: GND
Comp. R
3V(int.) Latch 8: Partida suave ou
+
limitador de largura
R

Parada ext.: 4
Comp. + 6: Limiar de
R
+ Comp. limite de corrente
S Erro
Latch

Comp. + 7: sensor de corrente


Comp.
sobre-tenso: 3 +
400mV
Figura 11.3 Diagrama de blocos interno do UC1840

O integrado oferece as seguintes caractersticas:


operao em frequncia fixa, ajustvel por um par RC externo
gerador de rampa com inclinao varivel de modo a manter um produto (Volt x
segundo) constante, possibilitando regulao de tenso mesmo em malha aberta,
minimizando ou at eliminando a necessidade de controle por realimentao
auto-inicializao de funcionamento
referncia de tenso interna, com proteo de sobre-tenso
proteo contra sobre e subtenso, incluindo desligamento e religamento programvel
acionador de sada nico, para alta corrente, otimizado para rpido desligamento da
chave de potncia
Um circuito tpico de aplicao mostrado na figura 11.4.

http://www.dsce.fee.unicamp.br/~antenor 11-4
Fontes Chaveadas - Cap. 11 Circuitos Integrados Dedicados J. A. Pomilio

Entrada cc

Rr Rin N3

Entrada ca +Vin N1
Vref
R4 16 15
Cin N4
11
Rt Ger.
Vref
9 Rampa 10
Osc.
Ct Cr N5
N2
+Vin
R1
Rf Cf 1 Drive

17
Rb Cd
14
R5 Vref
18 Ampl.
PWM 12
Erro
2 Vref Rd

R6 R8
sub-tenso
R2
6
sobre-tenso 3 7

Limite
R3 corrente
R7
Rs
Stop 4 Rcs
Remoto Partida 8
Reset 5 Suave

13 Rdc
UC1804 Cs

Figura 11.4 UC1840 acionando conversor fly-back.

No incio da operao, e antes que a tenso no pino 2 atinja 3 V, o comparador de


partida/subtenso (UV) puxa uma corrente de 200uA, causando uma queda de tenso
adicional em R1. Ao mesmo tempo o transistor de sada est inibido, fazendo com que a
nica corrente por Rin seja devido ao "start-up". O transistor de partida lenta est conduzindo,
mantendo o capacitor Cs descarregado.
Enquanto a tenso de controle permanecer abaixo do limite de partida (determinado
pelos resistores R4 e R5), o latch de partida no monitora subtenso. Atingido o limite, o
comparador de partida/UV elimina os 200 uA, setando o FF de partida para monitorar a
subtenso. Alm disso, ativa o transistor de sada para alimentar a chave de potncia, desliga
o transistor de partida lenta, permitindo a carga de Cs (via Rs) e o aumento gradativo da
largura de pulso.
O pino 8 pode ser usado tanto para partida lenta quanto para limitar o mximo ciclo de
trabalho, bem como uma entrada de inibio do sinal MLP. A largura de pulso pode variar de
0 a 90%, podendo o valor mximo ser limitado por um divisor de tenso colocado no pino 8
(Rdc).
Quando se deseja uma rampa constante, Rr deve ser conectado referncia interna de
5 V. Quando se quiser uma operao com o produto (Volt x segundo) fixo, Rr deve ser ligado
linha de alimentao CC.
A inclinao da rampa ser dada por:

dv V ( linha )
= (11.1)
dt R R C R

http://www.dsce.fee.unicamp.br/~antenor 11-5
Fontes Chaveadas - Cap. 11 Circuitos Integrados Dedicados J. A. Pomilio

Seu valor mximo de 4,2 V e o mnimo de 0,7 V. A frequncia determinada por


RT (entre 1 k e 100 k) e CT (entre 300 pF e 100 nF).
A parte MLP do integrado formada pelo oscilador, pelo gerador de rampa, pelo
amplificador de erro, pelo comparador MLP, pelo FF de latch e pelo transistor de sada.
O amplificador de erro um operacional convencional, com uma tenso de modo
comum entre 1 e (Vin-2)V. Assim, qualquer das entradas pode ser conectada referncia de 5
V. A outra entrada deve monitorar a tenso de sada (ou a de entrada).
O comparador MLP possui entradas para o gerador de rampa, o amplificador de erro,
o circuito de partida lenta e o limitador de corrente. sada deste comparador tem-se um
pulso que se inicia ao final do pulso de clock do oscilador e termina quando a rampa cruza o
menor dos trs sinais de entrada citados. A durao do sinal do oscilador determina a mxima
durao possvel para o pulso MLP. O FF assegura a existncia de apenas 1 pulso por
perodo.
O transistor de sada capaz de fornecer 200 mA, podendo acionar diretamente
transistores MOSFET ou bipolares.
Circuitos auxiliares para permitir deteco de sobre-tenso, parada e acionamento
comandados externamente tambm esto presentes.
Limitao de corrente e desligamento em caso de sobre-corrente so implementados
com comparadores de diferentes limiares. Na ocorrncia de uma sobrecarga, estes
comparadores estreitam o sinal MLP, ao mesmo tempo em que ligam o transistor de partida
lenta, descarregando Cs, assegurando um reincio de operao adequado, quando cessar a
falha.

11.4 UC1524A

O circuito integrado UC1524A uma verso melhorada dos primeiros controladores


MLP, o SG1524. O diagrama de blocos est mostrado na figura 11.5.
Um gerador de onda dente de serra tem sua frequncia determinada por um par RC
conectado externamente. O limite usual de 500kHz. A rampa gerada tem uma excurso de
aproximadamente 2,5 V. O comparador MLP tem uma entrada (positiva) proveniente deste
gerador de rampa e a outra pode ser fornecida pelo amplificador de erro da tenso de sada ou
pelo limitador de corrente da sada..
O integrado possui uma fonte interna de referncia de 5 V, +1%. Desta forma, tal
tenso pode ser usada no amplificador de erro como referncia direta para sadas de 5 V. Caso
a sada seja de maior valor, usa-se um divisor de tenso. O amplificador de erro do tipo
transcondutncia, ou seja, apresenta uma elevada impedncia de sada, comportando-se como
uma fonte de corrente. O compensador pode ser utilizado tanto entre a sada (pino 9) e a
entrada inversora ou entre a sada e o terra. O amplificador limitador de corrente pode ser
usado no modo linear ou com limitao pulso a pulso. Sua tenso de limiar de 200 mV.
Um sensor de subtenso inibe o funcionamento dos circuitos internos, exceto a
referncia, at que a tenso de entrada (Vin, pino 15) seja superior a 8 V.
O sinal do oscilador aciona um flip-flop de modo a selecionar a qual das sadas ser
enviado o sinal MLP. Este sinal passa por um latch, de modo a garantir um nico pulso por
ciclo, podendo ainda ser inibido pela entrada de shutdown (pino 10), o qual atua em 200 ns. A
sada dupla permite o acionamento de uma topologia push-pull. Os transistores podem
fornecer 200 mA, suportando 60V, podendo ser paralelados.
A figura 11.6 mostra um conversor implementado com este CI.

http://www.dsce.fee.unicamp.br/~antenor 11-6
Fontes Chaveadas - Cap. 11 Circuitos Integrados Dedicados J. A. Pomilio

Vin
15
. + 5V
Referncia 16
Vref

Sub- Para circuitos internos


tenso
Osc.
. 12
Ca

. .
3 Flip-

. . .
Rt Clock Flop Ea
11
6 Osc.
Ct
7
R
. 13
Cb

.
+ Eb
Compensao PWM 14
- S Latch
9 Ampl. Erro
Inv.

N. Inv.
1 -
+
. 8
GND

4
200mV
-
+
. 1k 10
Shutdown
5
Limite de corrente . 10k

Figura 11.5 Diagrama de blocos interno do UC1524A

Figura 11.6 Conversor forward usando UC1524A.

http://www.dsce.fee.unicamp.br/~antenor 11-7
Fontes Chaveadas - Cap. 11 Circuitos Integrados Dedicados J. A. Pomilio

Quando a alimentao ligada, a partida possibilitada pelo capacitor C2, o qual se


carrega via R1. O enrolamento N2 assume a alimentao quando se atinge a operao em
regime. A realimentao da tenso de sada fornecida por um circuito composto pelo
transistor Q3 e transformador T2, o qual permite amostrar a sada de 5 V a uma frequncia de
40 kHz.
A cada ciclo, a tenso de sada transferida de N1 para N2 (em T2), onde o retificador
D1 carrega o capacitor de 20 nF, fornecendo um sinal mdio proporcional sada. O diodo
D2 (conectado referncia interna de 5 V) usado para compensar em termos de temperatura
o efeito de D1. D3 realiza uma limitao do ciclo de trabalho.
Um sensor resistivo usado para limitar, a cada ciclo, a corrente pelo enrolamento N1
de T1. O compensador utilizado, basicamente do tipo PI, conectado ao pino 9.

11.5 UC1846

Este CI, mostrado na figura 11.7, adequado ao controle no modo corrente [11.1].
Possui uma fonte interna de referncia de 5,1 V +1%, usada tambm para alimentar
circuitos de baixo consumo. Um gerador de rampa, com frequncia fixa, determinada por um
par RC conectado externamente (pinos 9 e 8), pode produzir um sinal de 1 MHz. Um sinal de
sincronismo fornecido no pino 10. O sinal de sada do oscilador tem um tempo baixo
mnimo, o qual inibe ambas as sadas durante um intervalo, garantindo um tempo morto
mnimo. A durao deste intervalo depende tambm do resistor e do capacitor do oscilador,
sendo coincidente com o intervalo de diminuio da tenso da onda dente de serra.

Vin . + 5,1 V
Vref

.
15 Referncia 2
Vc

. .
Sub-
tenso 13
Sada
Sinc. Q

.
10 T 11 A
FF
Rt Clock Q

..
9 Osc.
Ct
8
Comp.
. . Sada

.
B
3 - PWM 14
X3 +
+ R GND
S 12
4 - S Q
Sensor de corrente
0,5 mA
0,5V
. .
1 Limite de
Corrente

6
Ampl. Erro
-
. . +
-
16
Shutdown
+ 350mV 6k
5 Comp.

7 Compensao
Figura 11.7 Diagrama de blocos do UC1846

http://www.dsce.fee.unicamp.br/~antenor 11-8
Fontes Chaveadas - Cap. 11 Circuitos Integrados Dedicados J. A. Pomilio

O amplificador de erro admite tenses na entrada entre 0 e (Vin-2)V. Sua sada


comparada com a corrente (caracterstica de operao no modo corrente), definindo a largura
do pulso.
Diferentes mtodos de se observar a corrente podem ser usados. O mtodo resistivo
o mais simples, embora em geral, para reduzir a dissipao de potncia, tenha-se uma tenso
reduzida. Um filtro RC recomendado para eliminar rudos esprios, os quais poderiam
alterar o comportamento da largura do pulso de maneira errada. Um acoplamento via
transformador permite isolao e aumento de eficincia, embora aumente a complexidade e o
custo do sistema. A figura 11.8 mostra algumas possibilidades de medida da corrente.

Rs Sada
+ 4
X3
+ Rs - 3
3
X3
-
(c)
4

(a)

+ 4 I
X3
+ - 3
Cf Rs
3
X3 Trafo de corrente
-
4
(d)
Spike

(b)

Figura 11.8 Mtodos para medio da corrente pelo transistor

O CI permite ainda um limitador de corrente, atravs de uma limitao do mximo


valor do erro de tenso, cujo valor pode ser estabelecido pelo usurio, atravs do pino 1. Este
mesmo pino, pela colocao de um par RC pode ser usado para partida suave.
Uma funo de inibio do funcionamento do CI (impedindo a sadas dos pulsos)
pode ser feita atravs do pino 16 (shutdown), por meio da aplicao de uma tenso superior a
350 mV.
Subtenso detectada, atravs da medida da tenso Vin (pino 15), inibindo a sada dos
pulsos. Os transistores de sada podem fornecer 100 mA contnuos ou 400mA de pico.
A figura 11.9 mostra um conversor push-pull utilizando o UC1846. Note-se que no
existe nenhuma implementao visando impedir o desbalanceamento de corrente entre os
enrolamentos, o que levaria saturao do ncleo. Tal funo naturalmente realizada pela
operao no modo corrente, pois, caso o ncleo entrasse em saturao, a corrente cresceria
muito rapidamente, o que implicaria numa reduo na largura do pulso, diminuindo a tenso
aplicada numa das polaridades.

http://www.dsce.fee.unicamp.br/~antenor 11-9
Fontes Chaveadas - Cap. 11 Circuitos Integrados Dedicados J. A. Pomilio

Figura 11.9 Conversor push-pull usando o UC1846

11.6 GP605

O GP605 [11.2] utiliza modulao em frequncia ao invs de MLP. O pulso mantido


com largura constante enquanto a frequncia varia dentro de uma faixa determinada por um
capacitor (frequncia mnima) e por um resistor (frequncia mxima). A figura 11.10 mostra
seu diagrama de blocos.
Vcc
2 7
OLRD GND
4
16 Sobrecarga Shutdown
OL
sncrono

1 Sobretenso 12
RSD Soft-start
Subtenso
Soft-start
Remoto

15
UV/OV
13
VCO
14 VCO Monoestvel
R
11 3
C 5V Vref
9
Ton
8
Out A
10 FF
Seq.
6
Out B
5
GND

Figura 11.10 Diagrama de blocos do GP605

http://www.dsce.fee.unicamp.br/~antenor 11-10
Fontes Chaveadas - Cap. 11 Circuitos Integrados Dedicados J. A. Pomilio

A realimentao de tenso controla a frequncia do sinal nas duas sadas


complementares, as quais tem capacidade de acionamento direto de MOSFETs. Estas sadas
podem ser conectadas de modo a atuarem conjuntamente, fornecendo uma sada com o dobro
da frequncia. A frequncia de operao vai at 2 MHz.
O CI inclui ainda funes auxiliares como partida suave, desligamento remoto, fonte
interna de 5 V, protees contra subtenso, sobre-tenso e sobre-carga, . Em caso de
desligamento (comandado ou por sobre-carga) o sistema se reinicializa sozinho quando a
causa da parada deixa de existir.
O atraso na volta ao funcionamento determinado por um par RC conectado ao pino
2, o qual passa a atuar quando a sobre-carga (monitorada pelo pino 16) deixa de existir.
A largura do pulso tambm determinada por um par RC conectado em paralelo e
ligados ao pino 9. A durao do pulso deve ser tal que, na mxima frequncia de operao,
seja possvel haver um tempo desligado mnimo de cerca de 300ns, necessrio para a correta
operao do CI.
O capacitor conectado ao pino 11 controla a mnima frequncia do VCO. J o resistor
ligado ao pino 14 determina a mxima frequncia. Seu mnimo valor 10 k. A partida lenta
feita atravs de um capacitor conectado ao pino 12.
A entrada do VCO projetada para utilizar diretamente um opto-acoplador cujo diodo
esteja referenciado sada. A faixa de operao linear entre 1,1 e 6,5 V.
A proteo contra sub e sobre-tenso feita por um comparador com janela. Na
ocorrncia de falha inibe-se a sada de pulsos, at que a falha cesse.
Uma aplicao tpica em conversor ressonante (meia ponte), com carga em paralelo,
mostrada na figura 11.11.

Figura 11.11 Conversor ressonante (meia-ponte) usando GP605

http://www.dsce.fee.unicamp.br/~antenor 11-11
Fontes Chaveadas - Cap. 11 Circuitos Integrados Dedicados J. A. Pomilio

A partida feita aproveitando-se a prpria alimentao CC, a qual substituda


atravs de um enrolamento auxiliar do transformador principal. R6 deve ser elevado o
suficiente para produzir baixas perdas. O acionamento de um dos transistores feito
diretamente, enquanto para o outro necessria isolao, o que feito por T3.
A sobre-carga detectada por um transformador de corrente, conectado em srie com
o primrio de T1. Do secundrio vai a informao para o pino 16.
A referncia dada por uma fonte estabilizada e ajustvel (U4), sendo que o
compensador implementado no potencial da sada. A informao transferida para o
potencial da entrada pelo opto-acoplador, diretamente para a entrada do VCO.

11.7 Referncias bibliogrficas

[11.1] Linear/Switchmode Voltage Regulator Handbook, Motorola Inc., 4 Ed., 1989, USA

[11.2] Product Catalog, Gennum Corporation, Canada, 1989.

http://www.dsce.fee.unicamp.br/~antenor 11-12
Fontes Chaveadas - Cap. 12 Caracterizao de Fontes Chaveadas J. A. Pomilio

12. CARACTERIZAO DE FONTES CHAVEADAS

Apresentaremos aqui alguns aspectos que servem caracterizao do desempenho das


fontes chaveadas, bem como outros temas relacionados com o enquadramento do equipamento
dentro de normas internacionais de comportamento.

12.1 Requisitos de qualidade na alimentao de equipamentos sensveis

Especialmente para os equipamentos de computao, so estabelecidos limites em termos


da qualidade da energia a ele suprida. No existem, ainda, padres industriais reconhecidos, no
entanto, graas ao de grandes usurios (especialmente militares), a CBEMA (Computer
Business Equipment Manufacturers Association) adotou as curvas mostradas na figura 12.1. Estas
curvas aparecem na norma IEEE 446 como prtica recomendada para sistemas de alimentao de
emergncia, em aplicaes industriais e comerciais.
As curvas definem um envelope dentro do qual deve estar o valor eficaz da tenso suprida
ao equipamento. Ou seja, quando os limites forem violados, o sistema de alimentao ininterrupta
deve atuar, no sentido de manter a alimentao dentro de valores aceitveis.
Em outras palavras, se a tenso de alimentao estiver dentro dos limites no deve ocorrer
mal-funcionamentos do equipamento alimentado. Violaes dos limites podem, ento, provocar
falhas, que devem ser evitadas.
Via de regra, quem suporta a alimentao do equipamento na ocorrncia de falhas de curta
durao so as capacitncias das fontes de alimentao internas, de modo que, eventualmente,
mesmo violaes mais demoradas do que aquelas indicadas podem ser suportadas.
Nota-se na figura 12.1 que, em regime, a tenso deve estar limitada a uma sobre-tenso de
6% e uma subtenso de 13%. Quanto menor a perturbao, maior a alterao admitida, uma vez
que os elementos armazenadores de energia internos ao equipamento devem ser capazes de
absorv-la. Assim, por exemplo, a tenso pode ir a zero por meio ciclo, ou ainda haver um surto de
tenso com 3 vezes o valor nominal (eficaz), desde que com durao inferior a 100 s.

12.2 Tempo de sustentao da tenso de sada (Hold-up)

Este teste determina o intervalo de tempo no qual a sada capaz de manter a corrente
nominal de sada quando ocorre uma interrupo na alimentao.
Esta interrupo na alimentao do equipamento pode ter origem em manobras de
equipamentos alimentados pela mesma rede, causando uma queda na tenso CA (ou CC) com
durao maior que 1/2 ciclo (8,33 ms).
O desempenho esperado determina a energia a ser acumulada nos capacitores a serem
utilizados na entrada e na sada do equipamento, o que pode levar a valores muito maiores do que
os necessrios para a operao em regime, ou seja, apenas para reduzir a ondulao de tenso
advinda do chaveamento.
A figura 12.2 indica o procedimento de teste.

http://www.dsce.fee.unicamp.br/~antenor 12-1
Fontes Chaveadas - Cap. 12 Caracterizao de Fontes Chaveadas J. A. Pomilio

Figura 12.1 Envelope de tolerncia de tenso tpico para sistema de tecnologia da informao
(curva CBEMA superior e curva ITIC inferior).

http://www.dsce.fee.unicamp.br/~antenor 12-2
Fontes Chaveadas - Cap. 12 Caracterizao de Fontes Chaveadas J. A. Pomilio

+ +

Fonte
carga
Vi sob teste nominal

osciloscpio
- -

Tenso de entrada
100%

0
Tempo de sustentao

Vo Vomin

Figura 12.2 Teste para verificao do tempo de sustentao da tenso de sada.

12.3 Regulao de linha

O teste relativo chamada regulao de linha mede a alterao na tenso de sada em


resposta a uma mudana na tenso de entrada.
O teste se faz com a fonte operando carga nominal, ou seja, todas as sadas devem estar
fornecendo a corrente nominal. A tenso de sada medida (0,1% de preciso mnima) em 3
situaes de tenso de entrada: mnima, nominal e mxima. A figura 12.3 mostra o arranjo para
medio. A regulao de linha, dada em porcentagem :

Vo max Vomin
Regula o de Linha = 100 (12.1)
Voideal

onde Vomax e Vomin so medidas, respectivamente, mxima e mnima tenso de entrada.

+ +

Fonte
Carga
Vi V sob teste nominal Vo
ajustvel

- -

Figura 12.3 Teste de regulao de linha.

http://www.dsce.fee.unicamp.br/~antenor 12-3
Fontes Chaveadas - Cap. 12 Caracterizao de Fontes Chaveadas J. A. Pomilio

12.4 Regulao de carga

Este teste mede a alterao na tenso de sada em resposta a uma mudana na corrente
mdia de cada sada da fonte.
O teste feito com tenso nominal na entrada. Cada sada medida com 50% e com 100%
da corrente nominal.

Vo max Vomin
Regula o de carga = 100 (12.2)
Voideal

onde Vomax e Vomin so medidas, respectivamente, a 50% e 100% da carga nominal.

+ +

Fonte
1/2
Vi sob teste carga Vo
nominal 1/2
nominal carga
nominal
- -

Figura 12.4 Teste de regulao de carga.

12.5 Resposta dinmica variao de carga

Embora este parmetro no seja usualmente publicado, ele uma informao interessante,
especialmente para o projetista, uma vez que permite verificar o desempenho do sistema de
controle utilizado.
basicamente um teste para medir o tempo necessrio para que a realimentao corrija a
tenso de sada na ocorrncia de uma variao em degrau na carga.
Este um parmetro que pior nas fontes chaveadas do que nas lineares, dada a limitao
(ao inverso da frequncia de chaveamento) no mnimo tempo de resposta.
Em geral so necessrios alguns ciclos para que ocorra a correo desejada. Isto ocorre
principalmente por que o filtro de sada impede uma resposta rpida mudana na carga, sendo
necessrio algum tempo para que todo o sistema atinja o novo ponto de operao e possa corrigir a
sada.
Tempos muito longos podem indicar um ganho CC muito baixo e ainda uma frequncia de
corte muito reduzida. Quanto mais os parmetros do compensador so ajustados para uma situao
conservativa em termos de estabilidade, pior a resposta dinmica.
A figura 12.5 mostra o arranjo para a realizao do teste.

http://www.dsce.fee.unicamp.br/~antenor 12-4
Fontes Chaveadas - Cap. 12 Caracterizao de Fontes Chaveadas J. A. Pomilio

+ +

Fonte
1/2
Vi sob teste carga
nominal 1/2
nominal carga
nominal
osciloscpio
- -

carga

100%

50%

tempo de resposta

Vo

Figura 12.5 Teste de resposta dinmica variao de carga.

12.6 Teste de isolao

Este teste verifica se a isolao entre a entrada, chassis e sada(s) excede um valor de
tenso mnima especificada. As tenses de teste so, tipicamente, CA (50 ou 60 Hz), podendo ser
substitudas por uma tenso CC com um valor equivalente ao pico da tenso CA.
O propsito do teste assegurar que no exista possibilidade de que tenses
potencialmente letais advindas da rede ou do prprio equipamento atinjam o usurio final do
produto.
As reas crticas para este teste so as isolaes do transformador de potncia, o
espaamento entre as trilhas da placa de circuito impresso e a isolao para o chassi.
A falha detectada caso ocorra uma corrente acima da especificada durante a aplicao da
tenso ao equipamento.
Alguns cuidados devem ser tomados durante a verificao da isolao, com o intuito de
no danificar os componentes do equipamento. Por exemplo, os fios de entrada devem ser curto-
circuitados, bem como os de sada. O uso de tenso CC mais conveniente por no permitir a
ocorrncia de fugas pelo transformador (acoplamento capacitivo), o que poderia danificar algum
componente. A figura 12.6 mostra o teste com tenso aplicada entre entrada e sada, enquanto na
figura 12.7 tem-se o teste entre entrada e chassis. Realiza-se tambm o teste entre chassis e sada.
Os componentes colocados entre os terminais de entrada ou de sada e o chassis devem
suportar uma tenso maior que a tenso de teste. Tais componentes so basicamente os capacitores
do filtro de IEM. Tambm aqui deve ser usada uma tenso CC.
A tenso de teste deve ser rampeada em um tempo sempre superior a 2 segundos, de modo
a evitar a induo de tenses elevadas no circuito.

http://www.dsce.fee.unicamp.br/~antenor 12-5
Fontes Chaveadas - Cap. 12 Caracterizao de Fontes Chaveadas J. A. Pomilio

+ +
Fonte Todas as
Entrada e retorno sob teste sadas e
curtocircuitados retornos
curtocircuitados
conjuntamente
Alta - -
Tenso
CC

Figura 12.6 Teste de alta tenso entre entrada e sada.

+ +
Todas as
Fonte
Entrada e retorno sadas e
sob teste
Curto-circuitados retornos
curto-circuitados
conjuntamente
Alta - -
Tenso
Chassi/terra
CC

Figura 12.7 Teste de alta tenso entre entrada e carcaa.

12.7 Interferncia Eletromagntica (IEM)

Dois tipos de interferncia devem ser considerados: a conduzida pela rede de alimentao e
a irradiada.
Diferentes normas, nacionais (VDE - Alemanha, FCC - EUA) e internacionais (CISPR -
IEC), determinam os valores limites admissveis para o rudo eletromagntico produzido pelo
equipamento. No Brasil, a adoo de normas especficas sobre este assunto est em discusso,
seguindo-se, em princpio, as normas IEC-CISPR [12-1] a [12-4].
Estas normas, alm dos limites de sinal irradiado ou conduzido, determinam os mtodos de
medida, os equipamentos de teste e classificam os produtos a serem testados em funo de suas
caractersticas prprias e do local onde devem ser utilizados (CISPR 16). Via de regra, as fontes
chaveadas so elementos internos aos equipamentos, devendo-se utilizar os limites e
procedimentos explicitados para tal equipamento.
Os limites mais severos referem-se a produtos utilizados em ambientes "domsticos"
(classe B), o que significa que so alimentados por uma rede na qual existem usurios que no so
indstrias ou estabelecimentos comerciais. Ambientes industriais e comerciais tm seus
equipamentos includos na chamada classe A.
No que se refere IEM conduzida, equipamentos de informtica possuem suas normas
(CISPR 22), enquanto os aparelhos de uso industrial, cientfico e mdico (ISM), so regulados
pela CISPR 11. Aparelhos eletrodomsticos so controlados pela CISPR14.
De modo simplificado, os testes de IEM irradiada devem ser feitos em ambientes
anecicos, quer seja um campo aberto ou uma cmara especial. J as medidas de IEM conduzida
fazem uso de uma impedncia artificial de linha, sobre a qual se realiza a medida dos sinais de alta
frequncia injetados pelo equipamento.

http://www.dsce.fee.unicamp.br/~antenor 12-6
Fontes Chaveadas - Cap. 12 Caracterizao de Fontes Chaveadas J. A. Pomilio

12.7.1 IEM irradiada


As medidas de IEM irradiada so feitas, tipicamente, para frequncias de 30 MHz a 1 GHz.
As normas VDE estabelecem tambm limites para a faixa entre 10 kHz e 30 MHz. Tal
procedimento, no entanto, no adotado pelas normas CISPR nem pela maioria das normas
nacionais, que definem apenas a faixa de frequncias mais elevadas.
Os equipamentos ISM so divididos em grupos. No grupo 1 tm-se aqueles nos quais
existe energia em rdio-frequncia intencionalmente gerada e/ou condutivamente acoplada, a qual
necessria para o funcionamento interno do equipamento. No grupo 2 tm-se aqueles nos quais
existe energia em rdio-frequncia intencionalmente gerada e/ou usada em forma de radiao
eletromagntica para o tratamento de materiais ou eletro-eroso.
O perfil relativo aos limites da classe A determinado pela diviso do espectro, em funo
da sua ocupao pelo sistema de comunicao. Quando houver uma faixa de uso comercial, a o
limite deve ser mais baixo. Por esta razo, este perfil pode ser diferente em cada pas, adaptando-
se utilizao real do espectro.
A captao dos campos eltrico e magntico emitidos pelo equipamento feita por meio de
antenas localizadas em posies normalizadas.
A figura 12.8 mostra os limites da norma CISPR 11 (equipamento ISM) para classe B. Os
limites entre 150 kHz e 30 MHz esto sob considerao.
A origem do rudo irradiado est na presena de componentes de alta frequncia presentes
nas tenses e correntes da fonte (ou mesmo de outros subsistemas do equipamento). Tais
componentes, associados a elementos parasitas (indutncias e capacitncias), podem produzir
fenmenos de ressonncia que potencializam os efeitos de tal rudo. Para frequncias elevadas, os
condutores nos quais circulam as correntes, ou os terminais nos quais se tem tenso, atuam como
antenas, irradiando para o ambiente.
Do ponto de vista do projeto da fonte, no existe uma sistemtica explcita para minimizar
tais problemas, pode-se, no entanto, tomar algumas precaues que visam evitar o agravamento da
situao.
Todos os caminhos nos quais circula corrente elevada devem ter o menor comprimento
possvel, o que implica na proximidade fsica entre os componentes de potncia. Os elevados dv/dt
e di/dt advindos do chaveamento devem ser minimizados por meio de supressores e amaciadores.
Normalmente as fontes so colocadas dentro de caixas metlicas, as quais confinam os
campos magnticos produzidos (baseando-se na teoria da esfera Gaussiana). A blindagem deve
envolver todo o circuito que produz interferncia, formando um "curto-circuito" em torno a ele.
Qualquer juno na blindagem deve ter uma resistncia de contato muito baixa, sob o risco de se
perder sua eficcia.

Limite
dB(uV) Medidas distncia de 10 m
50

40 37dB

30

10 30 100 300 1000


Frequncia (MHz)

Figura 12.8 Limites de IEM irradiada para equipamento ISM, grupo 1, classe B

http://www.dsce.fee.unicamp.br/~antenor 12-7
Fontes Chaveadas - Cap. 12 Caracterizao de Fontes Chaveadas J. A. Pomilio

12.7.2 IEM conduzida pela rede


A principal motivao para que se exija um limitante para a IEM que um equipamento
injeta na rede evitar que tal interferncia afete o funcionamento de outros aparelhos que estejam
sendo alimentados pela mesma rede. Esta susceptibilidade dos aparelhos aos rudos presentes na
alimentao no est sujeita a normalizao, embora cada fabricante procure atingir nveis de
baixa susceptibilidade.
A medio deste tipo de interferncia feita atravs de uma impedncia (LISN - Line
Impedance Stabilization Network) colocada entre a rede e o equipamento sob teste, cujo esquema
est mostrado na figura 12.9. A indutncia em srie evita que os rudos produzidos pelo
equipamento fluam para a rede, sendo direcionados para a resistncia de 1 k, sobre a qual feita
a medio (com um analisador de espectro com impedncia de entrada de 50 ). Os eventuais
rudos presentes na linha so desviados pelo capacitor de 1 F, no afetando a medio.
Esta impedncia de linha pode ser utilizada na faixa entre 150 kHz e 30 MHz, que a
banda normatizada pela CISPR. A faixa entre 10 kHz e 150 kHz definida apenas pela VDE,
estando em estudo por outras agncias. Nesta faixa inferior, a LISN implementada com outros
componentes, como mostrado na mesma figura 12.9.
Tambm so feitas as distines quanto aplicao e ao local de instalao do
equipamento. A figura 12.10 mostra estes limites para a norma CISPR 11 (equipamentos ISM). O
ambiente de medida composto basicamente por um plano terra sobre o qual colocada a LISN.
Acima deste plano, e isolado dele, coloca-se o equipamento a ser testado.
As elevadas taxas de variao de tenso presentes numa fonte chaveada e as correntes
pulsadas presentes em estgios de entrada (como nos conversores para correo de fator de
potncia) so os principais responsveis pela existncia de IEM conduzida pela rede.
No caso das correntes pulsadas, esta razo bvia, uma vez que a corrente presente na
entrada do conversor est sendo chaveada em alta frequncia, tendo suas harmnicas dentro da
faixa de verificao de IEM conduzida.

. L1
. L2
. 9 a 150 kHz
L1=250uH
150kHz a 30MHz
L1=0
C1 C2 C3 Fonte L2=50uH L2=50uH
C1=4uF C1=0
Rede Vo C2=8uF C2=1uF
CA R1 R2 R3 C3=250nF C3=100nF

.. . . R1=10
R2=5
R3=1k
R2=0
R3=1k

Analisador
de Espectro
(50 ohms)

Figura 12.9 Impedncia de linha normatizada (LISN).

http://www.dsce.fee.unicamp.br/~antenor 12-8
Fontes Chaveadas - Cap. 12 Caracterizao de Fontes Chaveadas J. A. Pomilio

dBuV
100

90

80

70

60 Classe A

50 Classe B

10k 100k 1M 10M 100M


f (Hz)

Figura 12.10 Limites de IEM conduzida pela norma CISPR 11 (equipamentos de uso Industrial,
Cientfico e Mdico - ISM)

A reduo dos nveis de IEM conduzida pode ser obtida com o uso de filtros de linha
[12.6]. Seu objetivo criar um caminho de baixa impedncia de modo que as componentes de
corrente em alta frequncia circulem por tais caminhos, e no pela linha. Devem-se considerar 2
tipos de corrente: a simtrica e a assimtrica.
No caso de correntes simtricas (ou de modo diferencial), sua existncia na linha de
alimentao se deve ao prprio chaveamento da fonte. A figura 12.11 mostra esta situao. A
reduo da circulao pela linha pode ser obtida pelo uso de um filtro de segunda ordem, com a
capacitncia oferecendo um caminho de baixa impedncia para a componente de corrente que se
deseja atenuar. Os indutores criam uma oposio fuga da corrente para a rede. Em 60 Hz a queda
sobre tais indutncias deve ser mnima.
J para as correntes assimtricas (ou de modo comum), como sua principal origem est no
acoplamento capacitivo do transistor com o terra, a reduo se faz tambm com um filtro de
segunda ordem. No entanto, o elemento indutivo deve ser do tipo acoplado e com polaridade
adequada de enrolamentos, de modo que represente uma impedncia elevada para correntes
assimtricas, mas no implique em nenhuma impedncia para a corrente simtrica. Os capacitores
fornecem o caminho alternativo para a passagem de tal componente de corrente.

rede
.. fonte

aterramento
Filtro de linha

Figura 12.11 Circuito tpico com filtro de linha.

http://www.dsce.fee.unicamp.br/~antenor 12-9
Fontes Chaveadas - Cap. 12 Caracterizao de Fontes Chaveadas J. A. Pomilio

12.8 Referncias Bibliogrficas:

[12.1] CISPR specification for radio interference measuring apparatus and measurement
methods. International Electrotechnical Comission, International Special Committee on
Radio Interference, CISPR 16, second edition, 1987.

[12.2] Limits ans methods of measurement of electromagnetic disturbance characteristics of


industrial, scientific and medical (ISM) radio-frequency equipment. International
Electrotechnical Comission, International Special Committee on Radio Interference,
CISPR 11, second edition, 1990.

[12.3] Limits and methods of measurement of radio disturbance characteristics of electrical


lighting and similar equipment. International Electrotechnical Comission, International
Special Committee on Radio Interference, CISPR 15, fourth edition, 1992.

[12.4] Limits and methods of measurement of radio disturbance characteristics of electrical


motor-operated and thermal appliances for household and similar purposes, electric tools
and electrical apparatus. International Electrotechnical Comission, International Special
Committee on Radio Interference, CISPR 14, third edition, 1993.

[12.5] Barbi, Ivo: Curso de fontes chaveadas, Florianpolis, 1987.

[12.6] Nave, Mark J.: Power Line Filter Design for Switched-Mode Power Supplies. Van
Nostrand Reinhold, New York, 1991.

http://www.dsce.fee.unicamp.br/~antenor 12-10
Fontes Chaveadas Cap. 13 Componentes Semicondutores Rpidos de Potncia J. A. Pomilio

13. COMPONENTES SEMICONDUTORES RPIDOS DE POTNCIA

Este captulo apresenta, de forma resumida, as principais caractersticas dos dispositivos


semicontudores de maior uso na construo de fontes chaveadas: diodos de juno e Schottky,
transistores MOSFET e IGBTs. No sero abordados os transistores bipolares de potncia, pois
os mesmos j no tm aplicao em fontes chaveadas.

13.1 Diodos de Potncia

Um diodo semicondutor uma estrutura P-N que, dentro de seus limites de tenso e de
corrente, permite a passagem de corrente em um nico sentido. Detalhes de funcionamento, em
geral desprezados para diodos de sinal, podem ser significativos para componentes de maior
potncia, caracterizados por uma maior rea (para permitir maiores correntes) e maior
comprimento (a fim de suportar tenses mais elevadas). A figura 13.1 mostra, simplificadamente,
a estrutura interna de um diodo.

Juno metalrgica

P + + + + + + + _ _ + + _ _ _ _ _ _N _
++++++++ _ _ + + _ _ _ _ _ _ _
++++++++ _ _ + Anodo Catodo
+ _ _ _ _ _ _ _
++++++++ _ _ _ _ _ _ _ _ _
+ +
++++++++ _ _ + + _ _ _ _ _ _ _

+ Difuso
_

0 Potencial
1u

Figura 13.1. Estrutura bsica de um diodo semicondutor

Aplicando-se uma tenso entre as regies P e N, a diferena de potencial aparecer na


regio de transio, uma vez que a resistncia desta parte do semicondutor muito maior que a
do restante do componente (devido concentrao de portadores).
Quando se polariza reversamente um diodo, ou seja, aplica-se uma tenso negativa no
anodo - regio P - e positiva no catodo - regio N, mais portadores positivos (lacunas) migram
para o lado N, e vice-versa, de modo que a largura da regio de transio aumenta, elevando a
barreira de potencial.
Por difuso ou efeito trmico, certa quantidade de portadores minoritrios penetra na
regio de transio. So, ento, acelerados pelo campo eltrico, indo at a outra regio neutra do
dispositivo. Esta corrente reversa independe da tenso reversa aplicada, variando, basicamente,
com a temperatura.
Se o campo eltrico na regio de transio for muito intenso, os portadores em trnsito
obtero grande velocidade e, ao se chocarem com tomos da estrutura, produziro novos

http://www.dsce.fee.unicamp.br/~antenor 13-1
Fontes Chaveadas Cap. 13 Componentes Semicondutores Rpidos de Potncia J. A. Pomilio

portadores, os quais, tambm acelerados, produziro um efeito de avalanche. Dado o aumento na


corrente, sem reduo significativa na tenso na juno, produz-se um pico de potncia que
destri o componente.
Uma polarizao direta leva ao estreitamento da regio de transio e reduo da
barreira de potencial. Quando a tenso aplicada superar o valor natural da barreira, cerca de 0,7 V
para diodos de Si, os portadores negativos do lado N sero atrados pelo potencial positivo do
anodo e vice-versa, levando o componente conduo.
Na verdade, a estrutura interna de um diodo de potncia um pouco diferente desta
apresentada. Existe uma regio N intermediria, com baixa dopagem. O papel desta regio
permitir ao componente suportar tenses mais elevadas, pois tornar menor o campo eltrico na
regio de transio (que ser mais larga, para manter o equilbrio de carga).
Esta regio de pequena densidade de dopante dar ao diodo uma significativa
caracterstica resistiva quando em conduo, a qual se torna mais significativa quanto maior for a
tenso suportvel pelo componente. As camadas que fazem os contatos externos so altamente
dopadas, a fim de fazer com que se obtenha um contato com caracterstica hmica e no
semicondutor (como se ver adiante nos diodos Schottky).
O contorno arredondado entre as regies de anodo e catodo tem como funo criar
campos eltricos mais suaves (evitando o efeito de pontas).
No estado bloqueado, pode-se analisar a regio de transio como um capacitor, cuja
carga aquela presente na prpria regio de transio.
Na conduo no existe tal carga, no entanto, devido alta dopagem da camada P+, por
difuso, existe uma penetrao de lacunas na regio N-. Alm disso, medida que cresce a
corrente, mais lacunas so injetadas na regio N-, fazendo com que eltrons venham da regio N+
para manter a neutralidade de carga. Desta forma, cria-se uma carga espacial no catodo, a qual
ter que ser removida (ou se recombinar) para permitir a passagem para o estado bloqueado.
O comportamento dinmico de um diodo de potncia , na verdade, muito diferente do de
uma chave ideal, como se pode observar na figura 13.2. Suponha-se que se aplica uma tenso vi
ao diodo, alimentando uma carga resistiva (cargas diferentes podero alterar alguns aspectos da
forma de onda).
trr
t3
t1 dir/dt
dif/dt
Qrr
i=Vr/R
Anodo iD

P+ 10e19 cm-3 10 u
Vfp Von t4 t5
vD
_ Vrp
N 10e14 cm-3 Depende -Vr t2
da tenso
+Vr
vi
vD -Vr
250 u
N+ 10e19cm-3
substrato
iD
vi R
Catodo
Figura 13.2. Estrutura tpica de diodo de potncia e formas de onda tpicas de comutao de
diodo de potncia.

http://www.dsce.fee.unicamp.br/~antenor 13-2
Fontes Chaveadas Cap. 13 Componentes Semicondutores Rpidos de Potncia J. A. Pomilio

Durante t1, remove-se a carga acumulada na regio de transio. Como ainda no houve
significativa injeo de portadores, a resistncia da regio N- elevada, produzindo um pico de
tenso. Indutncias parasitas do componente e das conexes tambm colaboram com a sobre-
tenso. Durante t2 tem-se a chegada dos portadores e a reduo da tenso para cerca de 1V. Estes
tempos so, tipicamente, da ordem de centenas de ns.
No desligamento, a carga espacial presente na regio N- deve ser removida antes que se
possa reiniciar a formao da barreira de potencial na juno. Enquanto houver portadores
transitando, o diodo se mantm em conduo. A reduo em Von se deve diminuio da queda
hmica. Quando a corrente atinge seu pico negativo que foi retirado o excesso de portadores,
iniciando-se, ento, o bloqueio do diodo. A taxa de variao da corrente, associada s indutncias
do circuito, provoca uma sobre-tenso negativa.
Diodos rpidos possuem trr da ordem de, no mximo, poucos micro-segundos, enquanto
nos diodos normais de dezenas ou centenas de micro-segundos.
O retorno da corrente a zero, aps o bloqueio, devido sua elevada derivada e ao fato de,
neste momento, o diodo j estar desligado, uma fonte importante de sobre-tenses produzidas
por indutncias parasitas associadas aos componentes por onde circula tal corrente. A fim de
minimizar este fenmeno foram desenvolvidos os diodos soft-recovery, nos quais esta variao
de corrente suavizada, reduzindo os picos de tenso gerados.
A figura 13.3 mostra resultados experimentais de um diodo de potncia lento
(retificador) em um circuito como o da figura 13.2, no qual a indutncia desprezvel, como se
nota na figura (a), pela inverso quase imediata da polaridade da corrente. A corrente reversa
limitada pela resistncia presente no circuito. J na entrada em conduo, a tenso aplicada ao
circuito aparece instantaneamente sobre o prprio diodo, o que contribui para limitar o
crescimento da corrente. Quando esta tenso cai, a corrente vai assumindo seu valor de regime.

(a) (b)

c)
Figura 13.3 - Resultados experimentais das comutaes de diodos: (a) desligamento de diodo
lento; (b) entrada em conduo de diodo lento; (c) desligamento de diodo rpido.

http://www.dsce.fee.unicamp.br/~antenor 13-3
Fontes Chaveadas Cap. 13 Componentes Semicondutores Rpidos de Potncia J. A. Pomilio

13.2 Diodos Schottky

Quando feita uma juno entre um terminal metlico e um material semicondutor, o


contato tem, tipicamente, um comportamento hmico, ou seja, a resistncia do contato governa o
fluxo da corrente. Quando este contato feito entre um metal e uma regio semicondutora com
densidade de dopante relativamente baixa, o efeito dominante deixa de ser o resistivo, passando a
haver tambm um efeito retificador.
Um diodo Schottky formado colocando-se um filme metlico em contato direto com um
semicondutor, como indicado na figura 13.4. O metal usualmente depositado sobre um material
tipo N, por causa da maior mobilidade dos portadores neste tipo de material. A parte metlica
ser o anodo e o semicondutor, o catodo.
Numa deposio de Al (3 eltrons na ltima camada), os eltrons do semicondutor tipo N
migraro para o metal, criando uma regio de transio na juno.
Note-se que apenas eltrons (portadores majoritrios em ambos os materiais) esto em
trnsito. O seu chaveamento muito mais rpido do que o dos diodos bipolares, uma vez que no
existe carga espacial armazenada no material tipo N, sendo necessrio apenas refazer a barreira
de potencial (tipicamente de 0,3 V). A regio N tem uma dopagem relativamente alta, a fim de
reduzir as perdas de conduo, com isso, a mxima tenso suportvel por estes diodos de cerca
de 100 V.
A aplicao deste tipo de diodos ocorre principalmente em fontes de baixa tenso, nas
quais as quedas sobre os retificadores so significativas.

contato Al Al contato
retificador hmico
SiO2
N+

Tipo N

Substrato tipo P

Figura 13.4 - Diodo Schottky construdo atravs de tcnica de CIs e formas de onda tpicas no
desligamento.

http://www.dsce.fee.unicamp.br/~antenor 13-4
Fontes Chaveadas Cap. 13 Componentes Semicondutores Rpidos de Potncia J. A. Pomilio

13.3 Transistor Bipolar de Potncia (TBP)


Os transistores bipolares foram os primeiros dispositivos de estado slido criados.
Inicialmente foram construdos em germnio, mas como tal elemento apresenta grande variao
de parmetros com a temperatura, seu uso como componente de potncia no era possvel. Com a
tecnologia de silcio foi possvel desenvolver os transistores bipolares de potncia (TBP), que, de
certa forma, permitira a emergncia de toda tecnologia de fontes chaveadas.
Com o surgimento dos transistores MOSFET e, posteriormente, dos IGBTs, no houve
ulteriores desenvolvimentos nos TBPs, de modo que seu desempenho, atualmente, inferior aos
dos outros transistores de potncia. No entanto, continua-se a utilizar tal dispositivo,
principalmente em aplicaes que no exijam maiores desempenhos em termos de perdas e
velocidade, o que se deve ao seu custo menor em relao ao outros dispositivos.

13.3.1 Princpio de funcionamento


A figura 13.5 mostra a estrutura bsica de um transistor bipolar.

Rc saturao
quase-saturao
Vcc
J2 J1 Ic
C R
N+ N- P N+ Vcc/R
Ib
C - - E
B regio ativa Vcc
- - Vce

Vb E

B
Rb corte

Vcc Vce

Figura 13.5 - Estrutura bsica de transistor bipolar tipo NPN, seu smbolo e caracterstica esttica
com carga resistiva.

A operao normal de um transistor feita com a juno J1 (B-E) diretamente polarizada,


e com J2 (B-C) reversamente polarizada.
No caso NPN, os eltrons so atrados do emissor pelo potencial positivo da base. Esta
camada central suficientemente fina para que a maior parte dos portadores tenha energia
cintica suficiente para atravess-la, chegando regio de transio de J2, sendo, ento, atrados
pelo potencial positivo do coletor.
O controle de Vbe determina a corrente de base, Ib, que, por sua vez, se relaciona com Ic
pelo ganho de corrente do dispositivo.
Na realidade, a estrutura interna dos TBPs diferente. Para suportar tenses elevadas,
existe uma camada intermediria do coletor, com baixa dopagem, a qual define a tenso de
bloqueio do componente.
A mnima queda de tenso vce ocorre quando o transistor est na chamada regio de
saturao (caracterizada pelo fato de ambas junes ficarem diretamente polarizadas). s baixas
perdas de conduo nesta situao contrape-se o fato de que, no momento do desligamento do
TBP haver um significativo atraso entre o comando de base e o efetivo aumento da tenso vce,
decorrente da necessidade do desaparecimento dos portadores minoritrios da regio do coletor
(lacunas injetadas pela base).
Para minimizar tal atraso normalmente impede-se que o TBP entre na regio de saturao,
atuando na assim chamada regio de quase-saturao, na qual a juno J2 no chega a ficar
diretamente polarizada, minimizando a quantidade de portadores minoritrios no coletor.
O TBP no sustenta tenso no sentido oposto porque a alta dopagem do emissor provoca a
ruptura de J1 em baixas tenses (5 a 20 V).

http://www.dsce.fee.unicamp.br/~antenor 13-5
Fontes Chaveadas Cap. 13 Componentes Semicondutores Rpidos de Potncia J. A. Pomilio

O uso preferencial de TBP tipo NPN se deve s menores perdas em relao aos PNP, o
que ocorre por causa da maior mobilidade dos eltrons em relao s lacunas, reduzindo,
principalmente, os tempos de comutao do componente.

13.3.2 Mtodos de reduo dos tempos de chaveamento


Um ponto bsico utilizar uma corrente de base adequada, como mostra a figura 13.6. As
transies devem ser rpidas, para reduzir os tempos de atraso. Um valor elevado Ib1 permite
uma reduo de tri. Quando em conduo, Ib2 deve ter tal valor que faa o TBP operar na regio
de quase-saturao. No desligamento, deve-se prover uma corrente negativa, acelerando assim a
retirada dos portadores armazenados.
Para o acionamento de um transistor nico, pode-se utilizar um arranjo de diodos para
evitar a saturao, como mostrado na figura 13.7.
Neste arranjo, a tenso mnima na juno B-C zero. Excesso na corrente Ib desviado
por D2. D3 permite a circulao de corrente negativa na base.
Ib1

Ib2
dib/dt
dib/dt

Ibr
Figura 13.6 Forma de onda de corrente de base recomendada para acionamento de TBP.

D1
D2

D3
Figura 13.7 Arranjo de diodos para evitar saturao.

13.3.3 Conexo Darlington


Como o ganho dos TBP relativamente baixo, usualmente so utilizadas conexes
Darlington (figura 13.8), que apresentam como principais caractersticas:
- ganho de corrente = 1(2+1)+2
- T2 no satura, pois sua juno B-C est sempre reversamente polarizada
- tanto o disparo quanto o desligamento so sequenciais. No disparo, T1 liga primeiro,
fornecendo corrente de base para T2. No desligamento, T1 deve comutar antes, interrompendo a
corrente de base de T2.

T1

T2

Figura 13.8 Conexo Darlington.

Os tempos totais de comutao dependem, assim, de ambos transistores, elevando, em


princpio, as perdas de chaveamento.

http://www.dsce.fee.unicamp.br/~antenor 13-6
Fontes Chaveadas Cap. 13 Componentes Semicondutores Rpidos de Potncia J. A. Pomilio

13.4 MOSFET

13.4.1 Princpio de funcionamento (canal N)


O terminal de gate isolado do semicondutor por SiO2. A juno PN- define um diodo
entre Source e Drain, o qual conduz quando Vds<0. A operao como transistor ocorre quando
Vds>0. A figura 13.9 mostra a estrutura bsica do transistor.
Quando uma tenso Vgs>0 aplicada, o potencial positivo no gate repele as lacunas na
regio P, deixando uma carga negativa, mas sem portadores livres. Quando esta tenso atinge
certo limiar (Vth), eltrons livres (gerados principalmente por efeito trmico) presentes na regio
P so atrados e formam um canal N dentro da regio P, pelo qual se torna possvel a passagem de
corrente entre D e S. Elevando Vgs, mais portadores so atrados, ampliando o canal, reduzindo
sua resistncia (Rds), permitindo o aumento de Id. Este comportamento caracteriza a chamada
"regio resistiva".
A passagem de Id pelo canal produz uma queda de tenso que leva ao seu afunilamento,
ou seja, o canal mais largo na fronteira com a regio N+ do que quando se liga regio N-. Um
aumento de Id leva a uma maior queda de tenso no canal e a um maior afunilamento, o que
conduziria ao seu colapso e extino da corrente! Obviamente o fenmeno tende a um ponto de
equilbrio, no qual a corrente Id se mantm constante para qualquer Vds, caracterizando a regio
ativa do MOSFET. A figura 13.10 mostra a caracterstica esttica do MOSFET,

Vdd
Vgs

G
S +++++++++++++++

- - - - - - - - - - - - - - - -- - - - - - - -
- - - - - - - - - - - - - - -- - - - - -
N+ ----------------
- - - - - - - -- - - --
-Id -Id D

N- G

N+ S

Smbolo
D

SiO2
metal
Figura 13.9 Estrutura bsica de transistor MOSFET.

Uma pequena corrente de gate necessria apenas para carregar e descarregar as


capacitncias de entrada do transistor. A resistncia de entrada da ordem de 1012 ohms.
Estes transistores, em geral, so de canal N por apresentarem menores perdas e maior
velocidade de comutao, devido maior mobilidade dos eltrons em relao s lacunas.
A mxima tenso Vds determinada pela ruptura do diodo reverso. Os MOSFETs no
apresentam segunda ruptura uma vez que a resistncia do canal aumenta com o crescimento de Id.
Este fato facilita a associao em paralelo destes componentes.
A tenso Vgs limitada a algumas dezenas de volts, por causa da capacidade de isolao
da camada de SiO2.

http://www.dsce.fee.unicamp.br/~antenor 13-7
Fontes Chaveadas Cap. 13 Componentes Semicondutores Rpidos de Potncia J. A. Pomilio

Id
regio
resistiva Vgs3

regio ativa
Vgs2

Vgs1

Vdso
Vds
vgs3>Vgs2>Vgs1
Figura 13.10 Caracterstica esttica do MOSFET.

13.4.2 rea de Operao Segura


A figura 13.11 mostra a AOS dos MOSFET. Para este componente no existe o fenmeno
de segunda ruptura (tpico dos componentes bipolares), pois a um aumento de temperatura tem-se
um aumento na resistncia do caminho condutor de corrente, o que tende a distribuir igualmente a
corrente por toda rea condutora do dispositivo.
Para baixas tenses tem-se a limitao da resistncia de conduo.
A: Mxima corrente de dreno contnua
B: Limite da regio de resistncia constante
C: Mxima potncia (relacionada mxima temperatura de juno)
D: Mxima tenso Vds

log Id
Id pico

Id cont
A
B
C

Vdso log Vds


Figura 13.11 AOS para MOSFET.

13.4.3 Caracterstica de chaveamento - carga indutiva


a) Entrada em conduo (figura 13.12)
Ao ser aplicada a tenso de acionamento (Vgg), a capacitncia de entrada comea a se
carregar, com a corrente limitada por Rg. Quando se atinge a tenso limiar de conduo (Vth),
aps td, comea a crescer a corrente de dreno. Enquanto Id<Io, Df se mantm em conduo e
Vds=Vdd. Quando Id=Io, Df desliga e Vds cai. Durante a reduo de Vds ocorre um aparente
aumento da capacitncia de entrada (Ciss) do transistor (efeito Miller), fazendo com que a
variao de Vgs se torne muito mais lenta (em virtude do "aumento" da capacitncia). Isto se
mantm at que Vds caia, quando, ento, a tenso Vgs volta a aumentar, at atingir Vgg.
Na verdade, o que ocorre que, enquanto Vds se mantm elevado, a capacitncia que
drena corrente do circuito de acionamento apenas Cgs. Quando Vds diminui, a capacitncia
dentre dreno e source se descarrega, o mesmo ocorrendo com a capacitncia entre gate e dreno. A

http://www.dsce.fee.unicamp.br/~antenor 13-8
Fontes Chaveadas Cap. 13 Componentes Semicondutores Rpidos de Potncia J. A. Pomilio

descarga desta ltima capacitncia se d desviando a corrente do circuito de acionamento,


reduzindo a velocidade do processo de carga de Cgs, o que ocorre at que Cgd esteja descarregado.
Os manuais fornecem informaes sobre as capacitncias operacionais do transistor (Ciss,
Coss e Crss), mostradas na figura 13.13, as quais se relacionam com as capacitncias do
componente por:
Ciss = Cgs + Cgd , com Cds curto-circuitada
Crs = Cgd
Coss ~ Cds + Cgd

V gg
V+

Io

V gs Df
V+
V th
C gd
Id Id=I V dd

V ds Cds
Rg
V ds
V ds V gs
V gg
C gs Id
td

CA R G A IN D U TIV A

Figura 13.12 Formas de onda na entrada em conduo de MOSFET com carga indutiva.

b) Desligamento
O processo de desligamento semelhante ao apresentado, mas na ordem inversa. O uso de
uma tenso Vgg negativa apressa o desligamento, pois acelera a descarga da capacitncia de
entrada.
Quando em conduo, os MOSFETs no apresentam cargas minoritrias estocadas, ou
seja, no h acmulo de eltrons na regio P, nem de lacunas na regio N. A conduo feita
toda com base na formao do canal, assim que o canal se desfaz, pela retirada da polarizao do
gate, a conduo cessa.

C [nF]
C [nF]

4
Ciss 4
Cgs
3
3
Cos Cds
2
2
1
Crss 1 Cgd
0
0
0 10 20 30 40 Vds 0 10 20 30 40 Vds
Figura 13.13 Capacitncias de transistor MOSFET.

O principal problema dos MOSFET, especialmente os de alta tenso (centenas de Volts),


o elevado valor da resistncia RDS, quando em conduo. Isto provoca uma queda de tenso
significativa, levando a importantes perdas de conduo.

http://www.dsce.fee.unicamp.br/~antenor 13-9
Fontes Chaveadas Cap. 13 Componentes Semicondutores Rpidos de Potncia J. A. Pomilio

13.5 IGBT (Insulated Gate Bipolar Transistor)

O IGBT alia a facilidade de acionamento dos MOSFET com as pequenas perdas em


conduo devido a uma mudana na estrutura do componente.

13.5.1 Princpio de funcionamento


A estrutura do IGBT similar do MOSFET, mas com a incluso de uma camada P+ que
forma o coletor do IGBT, como se v na figura 13.14.
Em termos simplificados pode-se analisar o IGBT como um MOSFET no qual a regio N-
tem sua condutividade modulada pela injeo de portadores minoritrios (lacunas), a partir da
regio P+, uma vez que J1 est diretamente polarizada. Esta maior condutividade produz uma
menor queda de tenso em comparao a um MOSFET similar.
O controle de componente anlogo ao do MOSFET, ou seja, pela aplicao de uma
polarizao entre gate e emissor. Tambm para o IGBT o acionamento feito por tenso.
A mxima tenso suportvel determinada pela juno J2 (polarizao direta) e por J1
(polarizao reversa). Como J1 divide 2 regies muito dopadas, conclui-se que um IGBT no
suporta tenses elevadas quando polarizado reversamente.
Os IGBTs apresentam um tiristor parasita. A construo do dispositivo deve ser tal que
evite o acionamento deste tiristor, especialmente devido s capacitncias associadas regio P, a
qual se relaciona regio do gate do tiristor parasita. Os modernos componentes no apresentam
problemas relativos a este elemento indesejado.

G a te
E m is s o r

N+ J3 N+
C
P
J2 B

N-
E

N+
J1
P+

C o le to r
S iO 2
m e ta l
Figura 13.14 Estrutura bsica de IGBT.

13.5.2 Caractersticas de chaveamento


A entrada em conduo similar ao MOSFET, sendo um pouco mais lenta a queda da
tenso Vce, uma vez que isto depende da chegada dos portadores vindos da regio P+.
Para o desligamento, no entanto, tais portadores devem ser retirados. Nos TBPs isto se d
pela drenagem dos portadores via base, o que no possvel nos IGBTs, devido ao acionamento
isolado. A soluo encontrada foi a incluso de uma camada N+, na qual a taxa de recombinao
bastante mais elevada do que na regio N-. Desta forma, as lacunas presentes em N+
recombinam-se com muita rapidez, fazendo com que, por difuso, as lacunas existentes na regio
N- refluam, apressando a extino da carga acumulada na regio N-, possibilitando o
restabelecimento da barreira de potencial e o bloqueio do componente.

http://www.dsce.fee.unicamp.br/~antenor 13-10
Fontes Chaveadas Cap. 13 Componentes Semicondutores Rpidos de Potncia J. A. Pomilio

13.6 Alguns Critrios de Seleo


Um primeiro critrio o dos limites de tenso e de corrente. Os MOSFETs possuem uma
faixa mais reduzida de valores, ficando, tipicamente entre: 100 V/200 A e 1000 V/20 A.
J os TBP e IGBT atingem potncias mais elevadas, indo at 1200 V/500 A. Tais limites,
especialmente para os IGBTs tm se ampliado rapidamente em funo do intenso trabalho de
desenvolvimento que tem sido realizado.
Como o acionamento do IGBT muito mais fcil do que o do TBP, seu uso tem sido
crescente, em detrimento dos TBP.
Outro importante critrio para a seleo refere-se s perdas de potncia no componente.
Assim, em aplicaes em alta frequncia (acima de 50 kHz) devem ser utilizados MOSFETs. Em
frequncias mais baixas, qualquer dos 3 componentes pode responder satisfatoriamente.
No entanto, as perdas em conduo dos TBPs e dos IGBTs so sensivelmente menores
que as dos MOSFET.
Como regras bsicas: em alta frequncia e baixa potncia: MOSFET
em baixa tenso: MOSFET
em alta potncia: IGBT
em baixa frequncia: IGBT
custo mnimo, sem maiores exigncias de desempenho: TBP

13.7 Circuitos amaciadores (ou de ajuda comutao) - "snubber"


O papel dos circuitos amaciadores garantir a operao do transsitor dentro da AOS,
especialmente durante o chaveamento de cargas indutivas, de forma a minimizar a potncia
dissipada sobre o componente.

13.7.1 Desligamento
Objetivo: atrasar o crescimento de Vce (figura 13.15)
Quando Vce comea a crescer, o capacitor Cs comea a se carregar (via Ds), desviando
parcialmente a corrente, reduzindo Ic. Df s conduzir quando Vce>Vcc.
Quando o transistor ligar o capacitor se descarregar por ele, com a corrente limitada por
Rs. A energia acumulada em Cs ser, ento, dissipada sobre Rs.
Sejam as formas de onda mostradas na figura 13.16. Considerando que Ic caia linearmente
e que IL constante, a corrente por Cs cresce linearmente. Fazendo-se com que Cs complete sua
carga quando Ic=0, o pico de potncia se reduzir a menos de 1/4 do seu valor sem circuito
amaciador.

13.7.2 Dimensionamento simplificado de circuito amaciador de desligamento


Considerando que Io constante, a tenso por Cs cresce linearmente, durante um tempo tr,
especificado pelo projetista para um valor prximo do tempo de crescimento da tenso sem o
amaciador.
O valor de Rs deve ser tal que permita toda a descarga de Cs durante o mnimo tempo
ligado do transistor e, por outro lado, limite o pico de corrente em um valor inferior mxima
corrente de pico repetitiva do componente. Deve-se usar o maior Rs possvel.
Os valores da capacitncia e da resistncia (e sua potncia) so dados, respectivamente
por:
Io t r
Cs = (13.1)
Vcc
Vcc min
Rs (13.2)
Id pico 3 fs Cs

http://www.dsce.fee.unicamp.br/~antenor 13-11
Fontes Chaveadas Cap. 13 Componentes Semicondutores Rpidos de Potncia J. A. Pomilio

Io
log
Lcarg Df sem
Io
Cs
R
carg
Vcc

Ic
Cs Vcs Vcc log
Vce
Ds Rs

Figura 13.15 Circuito amaciador de desligamento e trajetrias na AOS

Ic Vcc Ic Vcc
Io
Vce Vce
Io.Vcc
P P

tfi
Figura 13.16 Formas de onda no desligamento sem e com o circuito amaciador.

Cs Vcc 2
PRs = fs (13.2)
2
fs a frequncia de chaveamento,
Idpico a mxima corrente de pico repetitiva suportvel pelo transistor
min o mnimo ciclo de trabalho especificado para o conversor (tipicamente alguns %, para
fontes de tenso ajustvel).
As figuras a seguir mostram o efeito da incluso de um snubber de desligamento em um
conversor buck..

http://www.dsce.fee.unicamp.br/~antenor 13-12
Fontes Chaveadas Cap. 13 Componentes Semicondutores Rpidos de Potncia J. A. Pomilio

Figura 13.17 De cima para baixo:Tenso VDS, corrente ID (invertida) e potncia instantnea no
transistor (invertida).

Figura 13.18 Detalhe do desligamento (esq.) e entrada em conduo (dir), sem snubber.

Figura 13.19 Detalhe do desligamento (esq.) e entrada em conduo (dir), com snubber.

13.7.3 Entrada em conduo


Objetivo: reduzir Vce e atrasar o aumento de Ic (figura 13.20)
No circuito sem amaciador, aps a entrada em conduo do transistor, Ic cresce, mas Vce
s se reduz quando Df deixar de conduzir. A colocao de Ls provoca uma reduo de Vce, alm
de reduzir a taxa de crescimento de Ic.
Normalmente no se utiliza este tipo de circuito, considerando que os tempos associados
entrada em conduo so bem menores do que aqueles de desligamento. A prpria indutncia
parasita do circuito realiza, parcialmente, o papel de retardar o crescimento da corrente e diminuir
a tenso Vce. Inevitavelmente, tal indutncia ir produzir alguma sobre-tenso no momento do
desligamento, alm de ressoar com as capacitncias do circuito.

http://www.dsce.fee.unicamp.br/~antenor 13-13
Fontes Chaveadas Cap. 13 Componentes Semicondutores Rpidos de Potncia J. A. Pomilio

Df Ds Rs

Vcc
Ls
carga

Figura 13.20 Circuito amaciador para entrada em conduo.

Esta mesma anlise vlida para os TBP e MOSFET.

13.8 Referncias Bibliogrficas

N. Mohan, T. M. Undeland and W. P. Robbins: Power Electronics - Converters, Applications


and Design, John Wiley & Sons, Inc., Second Ed., 1995

Tsuneto Sekiya, S. Furuhata, H. Shigekane, S. Kobayashi e S. Kobayashi: Advancing Power


Transistors and Their Applications to Electronic Power Converters, Fuji Electric Co., Ltd.,
1981

Edwin S. Oxner: MOSPOWER Semiconductor, Power Conversion International,


Junho/Julho/Agosto/Setembro 1982, Artigo Tcnico Siliconix TA82-2

B. Jayant Baliga: Evolution of MOS-Bipolar Power Semiconductos Technology, Proceedings


of the IEEE, vol 76, no. 4, Abril 1988, pp. 409-418

Bimal K. Bose Power Electronics - A Technology Review, Proceedings of the IEEE, vol 80,
no. 8, August 1992, pp. 1303-1334.

C. G. Steyn; J. D. van Wyk: Ultra Low-loss Non-linear Turn-off Snubbers for Power Electronics
Switches. I European Conference on Power Electronics and Applications, 1985.

http://www.dsce.fee.unicamp.br/~antenor 13-14
Fontes Chaveadas Cap. 13 Componentes Semicondutores Rpidos de Potncia J. A. Pomilio

13.9 Exerccios

1) Considere o circuito mostrado abaixo, relativo ao acionamento de um IGBT.

Utilizando o PSpice, (verso Evaluation/Student ou Profissional) (anlise Transient),


simule o circuito nas seguintes abaixo. A fonte V2 produz um pulso que varia de 10 V a +10 V,
com tempo de subida de 10 ns, tempo alto de 10 us e perodo de 20us, Rcarga=2 . Simule 50 us.

a) Lg=0, Rg=100 , sem o capacitor


b) Lg=0,Rg=10 , sem o capacitor
c) Lg=0, Cg=20 nF,Rg=100
d) Lg=1 nH, Cg=20 nF, Rg=100

Verifique e analise as formas de onda da tenso de coletor do IGBT, da corrente da carga,


da tenso entre gate e emissor, e a tenso da fonte V2. Analise tambm a potncia instantnea
sobre o transistor (Vce x Ic). Analise com se alteram os resultados em funo dos diferentes
circuitos de acionamento.
A verso Evaluation do Pspice pode ser obtida em:
http://www.dsce.fee.unicamp.br/~antenor/ee831.html

2) Os circuitos abaixo utilizam o diodo reverso presente no MOSFET, de modo que se


comportam como o circuito equivalente indicado na sequncia.
Simule em Pspice. Analise e comente o comportamento da corrente e da tenso sobre este
diodo em ambos os circuitos, especialmente no desligamento.
A tenso Vi um pulso quadrado que varia de -10 V a +10 V, numa frequncia de 25
kHz. Os tempos de subida e de descida devem ser de 1 ns.
A modelagem do dispositivo pode no representar perfeitamente o que acontece num
componente real, devido, principalmente, aos fenmenos no-lineares presentes num dispositivo
e que no so facilmente implementados no modelo. Um bom modelo deve, no entanto, ser capaz
de reproduzir as principais caractersticas do componente.

http://www.dsce.fee.unicamp.br/~antenor 13-15
Fontes Chaveadas Cap. 13 Componentes Semicondutores Rpidos de Potncia J. A. Pomilio

2 ohms

Vi
L

3) Considere o circuito abaixo e a forma de onda da corrente pelo transistor. Esboce, indicando os
valores pertinentes, as formas de onda das tenses vd, vo e da corrente pelo diodo. Considere que
o diodo se comporta como uma chave que no apresenta queda de tenso quando conduz e que
muda de estado instantaneamente.

iT iT 50A

100nH
vd

20V vo 30A
0,1uH
0
1us t

200ns

http://www.dsce.fee.unicamp.br/~antenor 13-16