Escolar Documentos
Profissional Documentos
Cultura Documentos
So Lus
05/062016
Sumrio
5) SoC (Sistemas-em-um-Chip)
6) Xilinx Zynq-7000
A estrutura geral de uma FPGA est ilustrada na Figura 1, onde os trs componentes
bsicos de um FPGA se fazem presentes: os retngulos representam blocos de entrada e
sada, os quadrados brancos representam blocos lgicos e os azuis Switches.
Hoje j so comuns blocos de memria, DSP e at mesmo um processador ARM
na arquitetura de FPGAs.
O arquivo de entrada, seja ele HDL ou diagrama de blocos sintetizado por uma
ferramenta normalmente fornecida pelo fabricante do FPGA e gerado um arquivo
binrio com a configurao de hardware que aquele FPGA deve adotar.
A utilizao do Fpga
FPGA utilizado em diversos setores da industria, est presente em setores onde
desempenho, paralelismo e tempo real so cruciais. Por se tratar de hardware, possvel
realizar uma instruo por ciclo de clock! Voc pode ter, por exemplo, N clculos
rodando em paralelo e entregando o resultado no mesmo pulso de clock. Algo
completamente impossvel para um software realizar.
Chips so verificados quanto sua exatido lgica antes de ser enviado para
fundio. Este processo chamado de verificao funcional e responsvel por uma
parcela significativa do tempo e energia gasta no ciclo da vida de design de chips
(embora a figura frequentemente citado de 70% provavelmente um exagero). Com o
crescimento da complexidade dos chips, as lnguas de verificao de hardware, como
SystemVerilog, SystemC e OpenVera esto sendo usados. Bugs encontrados na etapa de
verificao so relatados para o designer. Tradicionalmente, os engenheiros tm
utilizado simuladores de acelerao, emulao e/ou um prottipo de FPGA para
verificar e depurar tanto hardware e software para SoC para projetos prvios de tapeout.
Com alta capacidade e tempo de compilao rpida, acelerao e emulao so
poderosas tecnologias que proporcionam ampla visibilidade em sistemas. Ambas as
tecnologias, contudo, operar-se lentamente, a fim de MHz, que pode ser
significativamente mais lento - at 100 lento - SOCs que a frequncia de operao.
Acelerao e emulao de caixas tambm so muito grandes e caros em US $1M +.
Aps depurar o hardware do SOC segue a fase de lugar e rota (Place and route)
do projeto de um circuito integrado ou ASIC antes de ser fabricado.
Xilinx Zynq-7000
Produtividade comprovada
A maioria plataforma flexvel e escalvel para reutilizao mxima e melhor
TTM
ferramentas de design lderes da indstria, C / C ++, e Open CL abstraes de
design
Maior portflio de SW e HW ferramentas de design, SOMs, kits de design e
projetos de referncia
aplicaes