Você está na página 1de 2

Intel® 6 Series Chipset

Power Management Interface Signals

DPWROK: DPWROK: Indicação Power OK para o trilho de tensão VccDSW3_3.


Este A entrada está vinculada com RSMRST # em plataformas que não
suportam Deep S4 / S5. Esse sinal está bem no RTC.

DRAMPWROK: DRAM Power OK: Este sinal deve se conectar ao SM_DRAMP


WORK do processador. A PCH afirma esse pino para indicar quando a
energia DRAM é estável. Este pino requer um pull-up externo.

PLTRST#: Reinicialização da plataforma: o PCH afirma PLTRST # para


redefinir os dispositivos no plataforma (como SIO, FWH, LAN,
processador, etc.). A PCH afirma PLTRST # durante a inicialização e
quando o S / W inicia uma reinicialização Seqüência através do registro
Reset Control (Registro de E / S CF9h). O PCH lança PLTRST # ativo um
mínimo de 1 ms quando iniciado através de o registro Reset Control
(Registro de E / S CF9h). NOTA: PLTRST # está no VccSus3_3 bem.

PWRBTN#: Botão Liga / Desliga: O botão Liga / Desliga causará SMI # ou SCI para
indicar um solicitação do sistema para ir para um estado de suspensão. Se o sistema já
estiver em um estado do sono, esse sinal causará um evento de despertar. Se PWRBTN #
for pressionado por mais de 4 segundos, isso causará uma transição incondicional
(substituição do botão de energia) para o estado S5. A substituição ocorrerá mesmo que
O sistema está nos estados S1-S4. Este sinal possui um pull-up interno
resistor e tem um rebote interno de 16 ms na entrada. Este sinal
está no DSW bem.

PWROK: Power OK: quando afirmado, o PWROK é uma indicação para o PCH de que todos
dos seus principais trilhos de potência foram estáveis por 10 ms. PWROK pode ser
conduzido de forma assíncrona. Quando PWROK é negado, o PCH afirmaPLTRST #.
NOTAS:
1. É necessário que os trilhos de energia associados a PCI / PCIe
tipicamente os trilhos de núcleo de 3.3 V, 5 V e 12 V) foram
válido por 99 ms antes da afirmação da PWROK para cumprir
com a especificação 100 ms PCI 2.3 / PCIe 1.1 em PLTRST #
deassertion.
2. PWROK não deve falhar, mesmo que RSMRST # seja baixo.

RSMRST#: esume Well Reset: Este sinal é usado para redefinir o currículo
lógica do plano de potência. Este sinal deve ser afirmado pelo menos por t201 depois
os poços de suspensão são válidos. Quando declarado, este sinal é um
Indicação de que os poços de suspensão são estáveis.

SLP_S3#: 3 Sleep Control: SLP_S3 # é para controle de plano de energia. Este sinal
desliga o poder para todos os sistemas não críticos quando em S3 (Suspend To To S3
RAM), S4 (Suspend to Disk) ou S5 (Soft Off).
SLP_S4#: S4 Sleep Control: SLP_S4 # é para controle de plano de energia. Este sinal
fecha o poder para todos os sistemas não críticos quando no S4 (Suspender para
Disco) ou S5 (Soft Off).
NOTA: Este pino deve ser usado para controlar a energia DRAM para
use o recurso de ciclagem de DRAM da PCH. Referir-se
Capítulo 5.13.10.2 para detalhes

SYS_PWROK: Sistema de energia OK: Esta entrada genérica boa potência para o PCH é
conduzido e utilizado de forma específica da plataforma. Enquanto PWROK sempre
indica que os poços centrais do PCH são estáveis, SYS_PWROK é
usado para informar o PCH de que o poder é estável em algum outro sistema
componente (s) e o sistema está pronto para iniciar a saída da reinicialização.

SYS_RESET#: Reset do sistema: este pino força um reset interno depois de ser
devolvido. O PCH será reiniciado imediatamente se o SMBus estiver ocioso;
Caso contrário, ele aguardará até 25 ms ± 2 ms para que o SMBus esteja ocioso antes
forçando uma reinicialização no sistema.

PROCPWRGD: Poder do processador bom: Este sinal deve ser conectado à entrada
UNCORE PWR GOOD do processador para indicar quando a potência do processador é válida.