Escolar Documentos
Profissional Documentos
Cultura Documentos
RAM
• Guido Stolfi
A/D CPU
D/A
ROM
“GLUE LOGIC”
POWER
PERIFÉRICOS
2
Lógica Discreta (SSI - MSI)
• Baixa Densidade
• Alto Consumo
• Baixa Confiabilidade
• Baixo Desempenho
• Diversidade de Ítens em Estoque
3
Consumo, Desempenho, Confiabilidade
Materiais
diferentes
Soldas
Terminal Terminal
Buffer Buffer
Lógica 4
Lógica Integrada "Custom" (LSI)
5
Lógica Programável
• Alta Velocidade
• Alta Densidade
• Baixo Consumo
• Facilidade de Projeto
• Baixo "Time to Market"
• Possibilidade de Alterações Posteriores no
Projeto
• Inviolabilidade do Projeto
6
Dispositivos de Lógica Programável (PLD)
7
Lógica com Memórias PROM
• Tabela Verdade
PROM
Entradas Saídas
(Endereços) (Dados)
8
Estrutura de uma PROM
Matriz OR Saídas
(Programável)
Matriz AND
Entradas (Fixa)
Estrutura de uma PAL
Matriz OR Saídas
(Fixa)
Entradas
Matriz AND
(Programável)
Bloco Lógico de uma PAL Combinatória
Saída
Entradas
Realimentação
PAL Sequencial (c/ Flip-Flop)
Elemento Programável com Fusível (PAL)
Elemento Programável com MOSFET de
Porta Flutuante (EPLD)
Elemento Programável com RAM (FPGA)
Topologia (“Floorplan”) de um Dispositivo de
Lógica Programável
16
Célula Lógica de uma EPLD
Bloco de Entrada / Saída de uma EPLD
Interconexões entre Blocos
19
FPGA com Blocos de Memória RAM
20
Bloco Lógico de uma FPGA
21
Bloco de E/S de uma FPGA
22
Terminação para E/S Desbalanceada
23
Padrões de Interfaces Digitais
25
Roteamento de Sinais na FPGA
26
Distribuição de Clock
27
Retardo Zero com Delay Lock Loop (DLL)
28
Modelo de Atrasos de Propagação
29
Atrasos Internos (Modo Combinatório)
30
FPGA de Alto Desempenho
31
Roteamento de Alto Desempenho
32
Ferramentas de Desenvolvimento para
PLD's
34
Tendências para Lógica Programável