Eletrônica Analógica Rev.

01

TRANSISTORES DE EFEITO DE CAMPO

O Transistor de Efeito de Campo – JFET é um semicondutor cuja corrente é controlada pela tensão.

Aspectos Construtivos do JFET

O JFET é um dispositivo unipolar (o que significa que apenas um tipo de portador, elétron ou lacuna, é
responsável pela corrente controlada). Fisicamente, podem ser encontrados dois tipos de JFET: Canal N e
Canal P. Na figura a seguir, tem-se o aspecto construtivo e o símbolo de cada um deles.

a) Canal  b) Canal P

O JFET é formado pelos terminais:

Fonte (Source) – por onde os elétrons

entram
Dreno (Drain) – por onde os elétrons
saem
Porta (Gate) – que faz o controle
dos elétrons.

A grande vantagem do FET sobre o transistor bipolar é a sua altíssima impedância de entrada (dezenas
a centenas de MΩ), o que o torna praticamente imune a ruídos. Por ser praticamente imune a ruídos, é
muito utilizado para estágios de entrada de amplificadores de baixo nível, mais especificamente em
estágios de entrada de receptores de FM de alta fidelidade.

COMPARAÇÃO BIPOLAR – FET

Como vimos, os transistores bipolares são dispositivos operados por corrente, enquanto os JFET’s são
operados por tensão. Os transistores bipolares têm seu funcionamento baseado em elétrons e lacunas,
por isso o termo “Bi”, enquanto os FET’s têm seu funcionamento baseado em elétrons ou lacunas, por
isso, são chamados também de Transistores Unipolares.

Bipolar JFET Em um transistor bipolar, polarizamos diretamente o diodo base-emissor,

E ---------------------- S
B ---------------------- G
C ---------------------- D
porém, em um JFET sempre polarizamos reversamente o diodo porta-fonte.
Por causa da polarização reversa, apenas uma pequena corrente pode existir
no terminal da porta. Por isso, o JFET é menos sensível às variações de tensão
na entrada devido à alta resistência de entrada (ordem de centenas de MΩ).
Na maioria dos JFET’s, uma variação de 0,1V em VGS produz uma variação
na corrente de dreno ID menor que 10mA, enquanto no bipolar, a mesma
variação em VBE produz uma variação na corrente IC maior que 10mA.

Isso significa que o JFET apresenta ganho de tensão muito menor do que o
bipolar, por isso a regra de projeto é: use transistores bipolares para altos
ganhos de tensão, e JFET’s para altas impedâncias de entrada.

Eletrônica Analógica II – Rev. 1 - Prof. Milton 2014 - Pág. 1

Eletrônica Analógica Rev. 01

VGS(off)
canal se fecha em toda a sua extensão.

VP
um canal se aproxima do outro em um único ponto e ID é
Funcionamento do JFET praticamente constante e igual a IDSS. Ocorre quando VGS = 0

O princípio de funcionamento do JFET é bem simples. O objetivo é controlar a corrente ID que circula
entre a fonte e o dreno. Isto é feito aplicando-se uma tensão negativa na porta, como mostra a figura a
seguir.

a) Variando a tensão de gate (VGS) e mantendo VDS fixa

No momento em que a alimentação da porta é aplicada,

os elétrons circulam do Dreno para a Fonte e os
elétrons passam através do estreito canal entre as duas
camadas de depleção. Quanto mais negativa for a
tensão da porta, mais estreito o canal ficará.

Em outras palavras, a tensão da porta pode controlar a

corrente através do canal: quanto mais negativa for a
tensão na porta, menor será a corrente entre dreno e
fonte.

Com uma pequena tensão entre porta e fonte VGS , a região N funciona como uma resistência, com a corrente
ID diminuindo linearmente com o aumento de VGS . À medida que aumentamos negativamente a tensão da
porta, o volume da camada de depleção aumenta, estreitando o canal, o que aumenta a resistência da região
N, fazendo com que a taxa de crescimento de ID diminua, como se vê na figura abaixo.
Camada de Depleção

ID1 > ID2 > ID3

Para um dado VGS , as camadas de depleção se tocam em toda a extensão e o canal se fecha.
Neste caso, a corrente de dreno é NULA: a tensão VGS que produz o corte é simbolizada por VGS(Off).
Esta tensão também é chamada de TESÃO DE DESLIGAMETO, OU DE CORTE.
OBSERVAÇÃO: o JFET possui uma capacitância intrínseca entre G-S. Por isso, a impedância de entrada
entre G-S tende a cair quando o JFET opera em altas freqüências. Xc = 1 / (2π.f.C)

Eletrônica Analógica II – Rev. 1 - Prof. Milton 2014 - Pág. 2

Eletrônica Analógica Rev. 01

b) Mantendo VGS = 0 , e variando a tensão entre Dreno-Source (VDS)

Agora consideremos VGS = 0 e apliquemos uma tensão entre dreno e source com a polaridade indicada.
Inicialmente com o VDS pequeno o canal praticamente não se altera e dentro de certos limites o dispositivo
se comporta como uma resistência (figura a). À medida que VDS aumenta, a corrente de dreno aumenta
provocando uma queda de tensão ao longo do canal que faz com que o estreitamento não seja uniforme
(figura b). Na figura b a corrente de dreno provoca entre o ponto A e Source uma tensão VA e entre o ponto
B e Source uma tensão VB , estando claro que VA > VB. Estas tensões são aplicadas na junção de forma
reversa e no ponto onde a tensão reversa é maior a região de carga espacial avança mais no canal,isto é, o
estreitamento é maior próximo do dreno.

PINÇAMENTO:
Estreitamento máximo do
canal, próximo ao ponto A.
Vds1 Vds2 VGS = 0 e ID = IDSS

O estreitamento é maximo quando a tensão de dreno for igual à tensão de pinçamento em modulo. Se a
tensão de dreno aumentar mais ainda, as regiões de carga espacial não se tocam, ao invés disso o
estreitamento aumenta ao longo do canal conforme figura abaixo e a corrente de dreno se mantem
aproximadamente constante em IDSS , isto é, o dispositivo passa a se comportar como uma fonte de
corrente constante. Na pratica existe um pequeno aumento em ID quando VDS aumenta alem de VP.

VDS3 > VDS2 > VDS1

Vds3

Corrente de
dreno máxima
(IDSS)

Se a tensão de dreno aumentar mais ainda, eventualmente será atingida uma tensão que provocará a ruptura
da junção, destruindo o dispositivo. Esta tensão é designada por BVDSS
IDSS ocorre quando VGS = 0V para um determinado valor de VDS .

Eletrônica Analógica II – Rev. 1 - Prof. Milton 2014 - Pág. 3

Eletrônica Analógica Rev. 01

Curvas de dreno
Se a tensão de porta for fixada, digamos em VGS = 0V, e a tensão de dreno for variada, o gráfico da
corrente de dreno em função da tensão de dreno é obtido, ID x VDS, tendo VGS como parâmetro.

Legenda:
VP = Tensão de ESTRANGULAMENTO
Vgs = 0V
(ou “PI>ÇAME>TO”) do canal
VDS (MAX) = Tensão máxima ou TENSÃO DE
RUPTURA do JFET
IDSS = Corrente máxima que o transistor pode
produzir

Inicialmente com VDS = 0 a corrente de dreno ID também é zero. Com VDS aumentando e inicialmente
bem menor do que VP o comportamento é de uma resistência, isto é, se a tensão de dreno dobrar de valor,
a corrente de dreno também dobra de valor. Dizemos que a região de operação é chamada de região
ôhmica (o JFET se comporta como uma resistência controlada por VGS).
À medida que a tensão de dreno se aproxima da tensão de pinçamento (VP) e o canal se aproxima do
estreitamento máximo, a curva começa a se inclinar (resistência do dreno aumenta). A corrente de dreno
para VDS = VP é denominada de IDSS, corrente na “saturação”. Se a tensão de dreno aumentar além desse
valor a variação da corrente de dreno fica constante em IDSS.
Se a tensão de dreno aumentar mais ainda, eventualmente será atingida a tensão de ruptura VDSmax , para a
qual a junção PN sofrerá ruptura.
Observe que a partir de um certo valor de VDS (=VP), ocorre o estrangulamento do canal, fazendo com
que a corrente ID permaneça praticamente constante. Neste momento, atingimos a tensão de
estrangulamento e corresponde à tensão de saturação do JFET. A corrente de dreno para VGS = 0, no seu
ponto máximo, é denominada corrente de curto-circuito entre dreno e fonte ou drain-source shorted
current (IDSS) e corresponde à corrente máxima de dreno que o JFET pode produzir.

Eletrônica Analógica II – Rev. 1 - Prof. Milton 2014 - Pág. 4

Eletrônica Analógica Rev. 01

Corrente de dreno máxima

A corrente de dreno máxima de saída de um JFET ocorre quando a tensão VGS = 0V (Fig. b).

+
VDS
+
VGS VDS
VDD
+ VGS VDD
VGG

(a) Polarização Normal (b) Tensão porta-fonte nula

TESÃO DE CORTE
Na figura ao lado, podemos observar
que para VGS = - 4V, temos ID ~ 0A.
Por isso, VGS = - 4V é chamada de
TE>SÃO DE CORTE ou VGS (OFF).

REGIÃO ÔHMICA
Quando o JFET opera na região quase
vertical da curva entre 0 e 4V (região
ôhmica), ele se comporta como um
resistor de valor aproximado a:

RDS = VP / IDSS
Acima de Vp , a corrente ID é
praticamente constante.

Vp = -VGS(off)

Corrente de Dreno mínima

A corrente de dreno mínima de saída de

um JFET ocorre quando VGS = -VGS(OFF) ,
e VDS = 0.

VGS(OFF) :
As camadas de
depleção se tocam em
toda sua extensão

Eletrônica Analógica II – Rev. 1 - Prof. Milton 2014 - Pág. 5

Eletrônica Analógica Rev. 01

Curva de Transcondutância do JFET

ID

O JFET opera somente

em duas regiões:

Região ôhmica IDSS ATIVA ou CORTE.

VGS
VGS(OFF) 0

Região Corte Região Ativa

VGS ≤ VGS(OFF) VGS > VGS(OFF)
VGS(OFF) < 0

A curva de transcondutância mostra a variação de ID em função da tensão VGS aplicada à porta.

Essa curva é um trecho de parábola definido pela Equação de Schockley:

2
 V 
I D = I DSS ⋅ 1 − GS  VGS(off) = -Vp
 V 
 GS ( off ) 
VP = RDS . IDSS

Legenda dos JFET’s:

VGS(off) = Tensão de desligamento do JFET (V)

RDS = Resistência entre dreno e Fonte (Ω)
ID = Corrente de dreno (A)
IDSS = Corrente de dreno máxima que o JFET pode produzir,ou seja, é igual à corrente de dreno com a
porta curto-circuitada à fonte (VGS = 0V)
VP = Tensão de “pinçamento” ou estrangulamento do JFET (V)

Vp = tensão de “pinçamento” ou de estrangulamento. Está associada ao estreitamento do canal de

condução. Ocorre quando ID passa a se tornar praticamente constante (ver gráfico ID x VDS). A partir de
Vp a corrente de dreno ID se torna praticamente constante, mesmo com o aumento da tensão VDS.
Nesta situação, o JFET atua como fonte de corrente (região de fonte de corrente).
Para definir o valor de VP do JFET, basta considerar a curva VGS = 0 e a tensão VDS em que a corrente ID
é máxima e passa a se tornar praticamente constante.

VGS(off) = tensão de desligamento do transistor, ou seja, quando ID = 0A , o transistor desliga.

Eletrônica Analógica II – Rev. 1 - Prof. Milton 2014 - Pág. 6

Eletrônica Analógica Rev. 01

Interpretação gráfica - Tensão de Pinçamento (Vp)

Observe que quando a a curva de VGS = - 4V cruza com o eixo da tensão VDS , estes dois valores se
tornam iguais em módulo, ou seja:

Vp = - VGS(OFF)

Vp = - ( - 4) = 4V

Eletrônica Analógica II – Rev. 1 - Prof. Milton 2014 - Pág. 7

Eletrônica Analógica Rev. 01

AUTOPOLARIZAÇÃO

A polarização de um transistor JFET se faz de maneira semelhante à polarização de transistor bipolar

comum. Em outras palavras, usa-se o transistor JFET como se fosse um transistor bipolar.
Para um JFET funcionar corretamente devemos lembrar que, primeiramente, o mesmo deve estar
reversamente polarizado entre porta e fonte. Na Figura a seguir vemos um JFET polarizado, ou seja, com
resistores ligados aos terminais para limitar tensões e correntes convenientemente, como visto na
polarização de transistores bipolares.

Esse é o tipo de polarização mais comum e se chama autopolarização por derivação de corrente, pois o
VGS aparece devido à corrente de dreno sobre RS , o que resulta em VRS.

Essa tensão, distribui-se entre RG e a junção reversa, que, como tal, possui uma alta resistência. Assim
aparecem VRS e VGS que somadas compõem VRG :

VRG = VRS + VGS

Como vimos, a corrente IG é uma pequena corrente de fuga aproximadamente igual a zero: IG ≈ 0A .
Assim: VRG = IG . RG ≈ 0 Alta impedância de entrada (ordem de MΩ)
Portanto: 0 = VRS + VGS
Ou seja: VRS = - VGS = RS . IS
A corrente de fonte é a soma da corrente de dreno e de porta. Naturalmente a corrente de dreno é muito
maior que a de porta. Então:

ID ≈ IS
- VGS = RS . ID

Análise da malha (II) do lado direito do circuito:

VDD = VRD + VRS + VDS
VDD = ID . (RD + RS) + VDS

Eletrônica Analógica II – Rev. 1 - Prof. Milton 2014 - Pág. 8

Eletrônica Analógica Rev. 01

RETA DE AUTOPOLARIZAÇÃO

Para a polarização do JFET, uma alternativa é o uso da curva de transcondutância para encontrar o ponto
Q de operação.
Seja a curva da Fig. 43, fornecida para que encontremos o ponto quiescente Q.
No gráfico da Fig. 43, vemos que a corrente de dreno máxima é de 13,5mA e a tensão de corte da porta-
fonte é de -4V. Isso significa que a tensão da porta VGSQ tem de estar entre 0 e -4V.
Para descobrir este valor, basta verificar onde a reta intercepta a curva de transcondutância.

Exemplo resolvido 1:

Se o resistor RS da fonte de um circuito de autopolarização for igual a 300Ω, calcule o ponto Q .

Utilize o gráfico abaixo.

P2
IDSS = 13,5mA

Reta de Carga

Q
IDQ = 5mA

P1
VGSQ = -1,5V
Solução:

A equação de VGS é: VGS = - Rs . Is (Eq. 3) mas como ID ≈ IS
VGS = - 300 . ID

Para traçar a reta, precisamos encontrar de 2 pontos: P1 e P2

Basta considerar ID = 0 e ID = IDSS :

a) Ponto P1: transistor cortado
ID = 0
VGS = - 300 . 0 = 0V

Ponto P1: ID = 0 e VGS = 0

a) Ponto P2: transistor saturado
ID = IDSS = 13,5mA
VGS = - 300 . 13,5m = -4V
Ponto P2: ID = 13,5mA e VGS = - 4V

Quando traçamos a reta de carga passando pelos pontos P1 e P2 , o ponto Q é obtido (graficamente):

VGSQ = -1,5V e IDQ = 5mA

Eletrônica Analógica II – Rev. 1 - Prof. Milton 2014 - Pág. 9

Eletrônica Analógica Rev. 01

Exercício resolvido 2:

Para o circuito abaixo, calcule a tensão Dreno-Fonte (VDS) para VGS = 0V.
V1

3,6K

D
Dados:
+
G +
10V IDSS = 10mA
VDS VGS(off) = - 4V
Vgs -
S
+
Vgs ID

Solução:

a) Vamos admitir que o JFET está operando na região de FO>TE DE CORRE>TE , ou seja:
( VDS > 0 , e VDS > VP )
corrente ID passando pelo JFET

* Como vimos, quando VGS = 0 , a corrente de dreno (ID) está no seu valor máximo, ou seja, IDSS = 10mA
V1 = 3,6K . IDSS = 3,6k . 10m = 36V
IMPOSSÍVEL !
Desta forma: 10 = V1 + VDS = 0 ► VDS = 10 – 36 = - 26V ► A tensão de dreno VDS
não pode ser negativa.
Vp = -Vgs(off) = 4V

Isso significa que o JFET, com esta polarização >ÃO ESTÁ operando na região de Fonte de Corrente.

b) Vamos admitir que o JFET está operando na região ôhmica ( VDS > 0 e VDS < VP ):

* Precisamos calcular a resistência RDS: a região ôhmica (reta quase vertical): RDS = VP / IDSS
Pinçamento para IDSS = 10mA: VP = -VGS (off) = 4V
RDS = VP / IDSS = 4 / 10m = 400Ω
Circuito equivalente:
JFET se comportando como uma resistência

3,6K Pelo método de divisor de tensão, calculamos a tensão VDS :

. 10 = VDS
3,6K+400 400
+
10V VDS = 1V
VDS
VDS = 1V ; VP = 4V
Rds = 400 ohms
Conclusão: as condições VDS > 0 e VDS < VP são verdadeiras.
Portanto, o transistor ESTÁ operando na região ôhmica.
VDS = 1V.

Eletrônica Analógica II – Rev. 1 - Prof. Milton 2014 - Pág. 10

Eletrônica Analógica Rev. 01

Exercício resolvido 3:

Referente ao exercicio 2, qual é a tensão VDS para VGS = - 0,5V ?

3,6K

Dados:

G + IDSS = 10mA
10V
VGS(off) = - 4V
Vgs
S
+
Vgs

Solução:
VGS mudou de 0V para – 0,5V:

a) Supor JFET operando na região de FO>TE DE CORRE>TE ( VDS > 0 , e VDS > VP ):
ID = IDSS . { 1 – ( - 0,5 / - 4)}2 = (1- 0,125)2 = 10m . 0,765 = 7,65mA
Portanto:

ID = 7,65mA
10 = V1 + VDS
10 = (3K6 . 7,65m) + VDS
VDS = -17,5V
Pinçamento para ID = 7,65mA: VP = RDS . ID
VP = 400 . 7,65m
VP = 3,06V

Conclusão: As condições VDS > 0 , e VDS > VP não são verdadeiras, portanto o transistor >ÃO
ESTÁ operando na região de FO>TE DE CORRE>TE.

b) Supor JFET operando na região Ôhmica ( VDS > 0 e VDS < VP ):

3,6K
Pela Eq. de Shockley
ID = 7,65mA (já calculada) :
a região ôhmica (reta quase vertical): RDS = VP / IDSS = 400Ω
+
10V
Pinçamento para ID = 7,65mA: VP = RDS . ID = 400.7,65m = 3,06V
Por divisor de tensão:
Rds = 400 ohms
10 / (3,6K + 400 ) = VDS / 400
VDS = 1V

Conclusão: A condições VDS > 0 , e VDS < VP são verdadeiras, portanto o transistor ESTÁ operando
na região ôhmica.

Eletrônica Analógica II – Rev. 1 - Prof. Milton 2014 - Pág. 11

Eletrônica Analógica Rev. 01

Exercício resolvido 4:
Referente ao exercicio 2, qual é a tensão VDS para VGS = -2,2V ?

3,6K

Dados:

G + IDSS = 10mA
10V
VGS(off) = - 4V
Vgs
S
+
Vgs

Solução:
VGS mudou de 0V p/ – 2,2V : é possível que o JFET esteja operando na região de Fonte de Corrente:

a) Supor JFET operando na região de FO>TE DE CORRE>TE ( VDS > 0 , e VDS > VP ):

ID = IDSS . { 1 – ( -2,2 / - 4)}2 = 10m . (1- 0,55)2 = 2,03mA

Portanto:
ID = 2,03mA
10 = V1 + VDS
10 = (3K6 . 2,03m) + VDS
VDS = 2,69V
Pinçamento para ID = 2,03mA: VP = RDS . ID
VP = 400 . 2,03m
VP = 0,812V

Conclusão: As condições VDS > 0 , e VDS > VP são verdadeiras, portanto o transistor ESTÁ
operando na região de FO>TE DE CORRE>TE, e VDS = 2,69V.

b) Supor JFET operando na região Ôhmica ( VDS > 0 e VDS < VP ):

3,6K
Pela Eq. de Shockley
ID = 2,03mA (já calculada) :
Pinçamento para ID = 2,03mA:
+
10V VP = RDS . ID = 400 . 2,03m
VP = 0,812V
Por divisor de tensão:
Rds = 400 ohms 10 / (3,6K + 400 ) = VDS / 400
VDS = 1V

Conclusão: A condição VDS < VP não é verdadeira, portanto o transistor >ÃO ESTÁ operando na
região ôhmica.

Eletrônica Analógica II – Rev. 1 - Prof. Milton 2014 - Pág. 12

Eletrônica Analógica Rev. 01

Exercício resolvido 5:

Referente ao exercicio 2, qual é a tensão VDS para VGS = -3,5V ?

3,6K

Dados:

G + IDSS = 10mA
10V
VGS(off) = - 4V
Vgs
S
+
Vgs

Solução:
Como VGS mudou de – 2,2V para – 3,5V, é possível que o JFET esteja operando na região de Fonte de
Corrente:
a) Supor JFET operando na região de FO>TE DE CORRE>TE ( VDS > 0 , e VDS > VP ):
ID = IDSS . { 1 – ( -3,5 / - 4)}2 = 10m . (1- 0,875)2 = 0,156mA

Portanto:
ID = 0,156mA
10 = V1 + VDS
10 = (3K6 . 0,156m) + VDS
VDS = 9,44V
Pinçamento para ID = 0,156mA: VP = RDS . ID
VP = 400 . 0,156m
VP = 0,061V

Conclusão: As condições VDS > 0 , e VDS > VP são verdadeiras, portanto o transistor ESTÁ
operando na região de FO>TE DE CORRE>TE, e VDS = 9,44V.

b) Supor JFET operando na região Ôhmica ( VDS > 0 e VDS < VP ):

3,6K
ID = 0,156mA (já calculada) :
Pinçamento para ID = 0,156mA:
+
10V
VP = RDS . ID = 400 . 0,156m
VP = 0,061V
Por divisor de tensão:
Rds = 400 ohms
10 / (3,6K + 400 ) = VDS / 400
VDS = 1V

Conclusão: A condição VDS < VP não é verdadeira, portanto o transistor >ÃO ESTÁ operando na
região ôhmica.

Eletrônica Analógica II – Rev. 1 - Prof. Milton 2014 - Pág. 13

Eletrônica Analógica Rev. 01

Interpretação
Reunindo todos os resultados obtidos, variando a tensão de porta VGS, temos:

VGS (V) VP (V) V*DS = VP (V) ID (mA) Região

0 4 4 10 Ôhmica
- 0,5 3,06 3,06 7,65 Ôhmica
- 2,2 0,812 0,812 2,03 Fonte Corrente
- 3,5 0,061 0,061 0,156 Fonte Corrente
Estes resultados comprovam que quanto mais negativa for a tensão de porta (VGS):
• Mais estreito ficará o canal, e menor será a corrente de dreno (ID).
• Menor será a tensão de estrangulamento (VP)
• Menor será a tensão em que ocorre o pinçamento.

IDSS =

= VP

Antes do estrangulamento Após o estrangulamento

ID = [1 – Vgs/Vgs(off) ]2 . IDSS

Eletrônica Analógica II – Rev. 1 - Prof. Milton 2014 - Pág. 14

Eletrônica Analógica Rev. 01

Exercício resolvido 6:

Determine os valores de VGSQ , IDQ e VDSQ para o circuito a seguir:

+ 16V

2K
VG
VDS
1M VDD
G IDSS = 10mA
VGSS(OFF) = - 8V
VGG Vgs
S
+ 2V
(I)

a) Solução analítica

Analisando a malha ( I ) , obtêm-se:

VGS + VGG = VG ► VGS + VGG = RG.IG

Como IG ≈ 0 ► VRG ≈ 0 ► VGS = -VGG

Então: VGS = -2V
VGSQ = -2V

2
 V 
I D = I DSS ⋅ 1 − GS  Obs: VGSoff = -VP
 V 
 GS ( off ) 
2
 -2
I D = 10m . 1 - 
 -8 

2
 1
I D = 10m . 1 -  ► ID = 10m . (0,75)2 .............. IDQ = 5,625mA
 4

Analisando a malha de Drain – Source, obtêm-se:

VDD = RD . IDQ + VDSQ

VDSQ = VDD – RD . IDQ

VDSQ = 16 – 2K . 5,625m ► VDSQ = 4,75V

Eletrônica Analógica II – Rev. 1 - Prof. Milton 2014 - Pág. 15

Eletrônica Analógica Rev. 01

b) Solução gráfica: Como IG ≈ 0 ► VGS = -VGG ► Então: VGSQ = -2V

Traça-se uma reta vertical a partir do valor de VGSQ = - 2V na curva de transcondutância e obtêm-se o
valor de IDQ = 5,6 mA >O PO>TO QUIESCE>TE.
VDSQ calcula-se da mesma forma que no item a :
VDD = RD . IDQ + VDSQ ► VDSQ = VDD – RD . IDQ ► VDSQ = 16 – 2K . 5,6m ► VDSQ = 4,8V
Confira no gráfico a seguir:

Exercícios propostos:

1. No circuito abaixo, calcule o valor da tensão VDS correspondente para VGS = -1V.

Sugestão:

a) Calcule ID para VGS = -1V (Eq. Schockley)

b) Obtenha a tensão V1 no resistor de 4K7

utilizando a corrente ID calculada.
c) Na malha Drain-Source, calcule a tensão
VDS utilizando os valores obtidos em a e b.

2. Se um JFET tem a curva quadrática abaixo, calcule o valor da corrente de dreno quando VGS = -1V.

ID Sugestão:

Aplique a equação de Schockley:

32mA
2
 V 
I D = I DSS ⋅ 1 − GS 
 V 
 GS ( off ) 
- 8V
VGS

Eletrônica Analógica II – Rev. 1 - Prof. Milton 2014 - Pág. 16

Eletrônica Analógica Rev. 01

Exercício resolvido

Com os dados das figuras abaixo, determine graficamente o ponto quiescente de operação do JFET.

Solução:

Do gráfico, obtemos: IDSS = 10mA e VGS (off) = - 6V. Assim:

Malha (I)
VRS + VGS = VRG . Mas IG ~ 0 . Portanto
VRG = 0 . Assim
VGS = -VRS
VGS = - RS . IS

Como ID ≈ IS
VGS = - RS . ID

a) Saturado: ID = IDSS = 10mA

Ponto 1
VGS = - 470 . 10m = - 4,7V
b) Cortado: ID = 0mA
Ponto 2
VGS = - 470 . 0 = 0V

Ponto Q IDQ = 4,5mA ... (valores obtidos graficamente)

VGSQ = -2V

Eletrônica Analógica II – Rev. 1 - Prof. Milton 2014 - Pág. 17

Eletrônica Analógica Rev. 01

Exercício proposto

No exercício anterior, se RS = 1KΩ, determine o novo ponto quiescente de operação do JFET.

Qual foi a conclusão observada com relação à inclinação da reta de polarização, quando aumentamos o
valor do resistor RS ?

Solução:

Eletrônica Analógica II – Rev. 1 - Prof. Milton 2014 - Pág. 18