Você está na página 1de 6

EXPERIMENTO 1 - LAB.

DE
ELETRÔNICA DIGITAL
Prof. Eric Fagotto

Carlos Eduardo Nunes Marchi 17101080


Murilo Alves Brandão Corrêa 17254780
Pedro Gengo Vendrame 18469965
1. Apresentação do Problema
Neste tem-se que controlar individualmente cada uma das 4 máquinas, onde só
duas podem funcionar ao mesmo tempo, e elas tem ordem de prioridade onde
A,B,C e D, onde A tem a maior prioridade e D a menor. Desta forma, para resolver
esse exercício são necessários 4 resultados independentes para o mapa de
Karnaugh, um para cada máquina. Então foi montado um mapa de Karnaug 4x16, e
resolvido a partir da lista de prioridades das máquinas, resultando nos seguintes
mapas apresentados nas figuras 1 a 4 abaixo.

Figura 1: Tabela da Verdade e Mapa de Karnaugh da primeira saída.

No mapa acima é possível observar que o resultado do mesmo é apenas “A”, e


isto está correto, pois “A” é a principal variável. Portanto sempre que ela estiver
ativa ela deve ocorrer.
Figura 2 : Tabela da Verdade e Mapa de Karnaugh da segunda saída.

No mapa acima é possível observar que o resultado do mesmo é apenas “B”, e


isto está correto, pois “B” é a principal variável. Portanto sempre que ela estiver
ativa ela deve ocorrer.
Figura 3 : Tabela da Verdade e Mapa de Karnaugh da terceira saída.

Analisando o resultado do mapa acima se obtém a expressão A’C+ B’C.

Figura 4 : Tabela da Verdade e Mapa de Karnaugh da quarta saída.

Analisando o resultado do mapa acima se obtém a expressão A’C’D + A’B’D +


B’C’D.
2. Analisando o Projeto na simulação

Após o problema ser solucionado no papel, foi aberta a ferramenta “Quartus Prime
17.0 lite version”, para fazer uma simulação com intuito de observar a concordância
dos resultados. E neste foi inserida as quatro entradas ligadas, de tal forma que
resulte no mesmo obtido no papel, como é apresentado na figura 5 deste relatório.

Figura 5 : Circuito feito na ferramenta Quartus Prime 17.0 Lite Edition.

Assim, foi feito uma simulação do circuito para observar o resultado no diagrama de
temporização, como apresentado na figura 6, em que pode-se analisar exatamente
o resposta esperada para o problema. Então, analisando os pinos de sáida é claro
que “A” tem a maior preferência e “D” a menor. Também é importante ressaltar que
para se obter esse resultado, tivemos que plotar o instante 100ns no pino chamado
“A”, 200ns no pino chamado “B”, 400ns no pino chamado “C” e, por fim, 800ns no
pino chamado “D”.

Figura 6 : Simulação feito na ferramenta Quartus Prime 17.0 Lite Edition.


Por fim, foi utilizada a Placa DE2-115 da Altera para validar as observações conseguidas.
Assim, conectamos a placa no computador e a configuramos corretamente seguindo as
instruções do docente. Também utilizamos uma tabela de excel disponibilizada pelo mesmo
no “AVA” com os nomes corretos dos pinos de entrada e saídas que foram escolhidos para
configurar no programa. Os mesmo são possíveis identificar pela figura 7 abaixo.

Figura 6 : Configuração dos pinos de entrada e saída feito na ferramenta Quartus Prime
17.0 Lite Edition.

Você também pode gostar