Circuitos Digitais - 4452B-04

Experiência 10
Cronômetro Digital

Entrega Deadline
14/11 18/06

Objeto do Estudo:

1. Portas Lógicas;
2. Tabela Verdade;
3. Equações Booleanas;
4. Mapa de Karnaugh;
5. Decodificadores;
6. Display de 7-Segmentos;
7. Flip-Flops;
8. Contadores Assíncronos;
9. Contadores Síncronos;
10. Projeto de Hardware.

Procedimento:

1. Projete um cronômetro digital, baseado em contadores (síncronos ou assíncronos), que

realize a contagem progressiva de tempo de 00 a 59 segundos;

2. A implementação deverá ser realizada através simulador Proteus ISIS;

3. Os dados da contagem deverão ser apresentados em dois displays de 7-segmentos;

4. Para a implementação do circuito combinacional decodificador dos displays de 7-

segmentos poderá ser utilizado o circuito decodificador comercial 7447;

5. A base de tempo do contador deverá ser obrigatoriamente implementada utilizando um

circuito integrado LM555, com Duty Cycle de 55%, e frequência de operação de 1Hz.
Utilize o documento anexo como referência para o projeto deste circuito oscilador.

6. O cronômetro digital deverá possuir um botão para reset da contagem, isto é, quando
este botão for pressionado, o cronômetro deverá apresentar o valor inicial “00”.

7. Caso você opte pelo emprego de contadores assíncronos, a Figura 1 poderá ser utilizada
como referência para a sua implementação:

Contador Contador Oscilador

(0..5) (0..9) (LM555)

Decoder Decoder
(7447) (7447)

Figura 1 – Diagrama de Referência do Projeto.

Prof. Marlon Moraes, Msc 1/4

marlon.moraes@pucrs.br
 Circuitos Digitais - 4452B-04

Critérios de Avaliação

A Avaliação desta experiência seguirá os critérios indicados abaixo:

1. Desenvolvimento / Funcionamento / Apresentação (60%)

o Oscilador (Frequência / Duty Cycle);
o Contador;
o Lógica de Reset;
o Decodificação;
2. Relatório (40%)
o Simulações Proteus (*.dsn)
o Cálculos;
o Tabela Verdade;
o Mapa de Karnaugh;
o Funções Booleanas.

Entrega do Relatório

O relatório contendo as informações sobre o desenvolvimento dos itens anteriores

deverá ser postado na Área Moodle da disciplina até a data de entrega prevista nesta
especificação.

Prof. Marlon Moraes, Msc 2/4

marlon.moraes@pucrs.br
 Circuitos Digitais - 4452B-04

ANEXO
Oscilador Astável – Timer LM555:
O oscilador Astável é um circuito que opera em dois estados instáveis, permanecendo
determinado intervalo de tempo em cada um deles. Seu funcionamento pode ser controlado pelo
projetista e/ou usuário do circuito, em especial, quando o oscilador é implementado usando um
circuito integrado (CI) LM555.
Podemos denominar os períodos dos dois estados instáveis do oscilador como T 1 e T2.
O pino de saída do CI LM555 (pino 3) gera, em configuração astável, um sinal periódico que
oscila entre o Nível Lógico Alto (período T 1) e Nível Lógico Baixo (período T 2) sem que haja a
necessidade de excitação externa (apenas alimentação).
A Figura 2 apresenta o diagrama esquemático do CI LM555 em modo de operação
astável.

Figura 2 – Modo de Operação Astável Figura 3 - Pinout - LM555

As formas de onda das tensões obtidas sobre a saída do circuito (Vs) e sobre o capacitor
(Vc) podem ser vistas na Figura 4.

Figura 4 - Formas de Onda das Tensões.

Os períodos do sinal de saída do circuito (T 1 e T2) podem ser modulados através dos
tempos de carga (T1) e de descarga (T2) do capacitor, baseados na variação dos valores dos
resistores (RA e RB) e do próprio capacitor (C).

𝑻𝟏 = 𝟎, 𝟔𝟗 × (𝑹𝑨 +𝑹𝑩 ) × 𝑪

𝑻𝟐 = 𝟎, 𝟔𝟗 × 𝑹𝑩 × 𝑪

A frequência de oscilação do circuito é dada pelas seguintes relações:

𝟏
𝒇=
𝑻

Prof. Marlon Moraes, Msc 3/4

marlon.moraes@pucrs.br
 Circuitos Digitais - 4452B-04

Onde,
𝑻 = 𝑻𝟏 + 𝑻𝟐
Portanto:
𝟏 𝟏 𝟏
𝒇= = =
𝑻 𝑻𝟏 + 𝑻𝟐 𝟎, 𝟔𝟗 × (𝑹𝑨 + 𝟐 × 𝑹𝑩 ) × 𝑪

 Ciclo de Operação (D)

Define-se Ciclo de Operação (Duty Cycle) de um oscilador como sendo a razão entre o
tempo em que o sinal de saída permanece em Nível Lógico Alto (T 1) e o Período Completo do
ciclo (T). Isto é, o ciclo de operação representa simplesmente o tempo percentual que o sinal
astável se encontra em Nível Lógico Alto:
𝑻𝟏 𝟎, 𝟔𝟗 × (𝑹𝑨 + 𝑹𝑩 ) × 𝑪
𝑫= =
𝑻 𝟎, 𝟔𝟗 × (𝑹𝑨 + 𝟐 × 𝑹𝑩 ) × 𝑪
𝑹 𝑨 + 𝑹𝑩
𝑫=
(𝑹𝑨 + 𝟐 × 𝑹𝑩 )

 Observações Importantes:
Utilizar os resistores RA e RB na faixa entre 1kΩ e 1 MΩ.
Não existem limites para o valor da capacitância C, no entanto capacitores eletrolíticos
de grandes valores apresentam correntes de fuga que podem provocar variações no resultado
esperado do circuito.

Prof. Marlon Moraes, Msc 4/4

marlon.moraes@pucrs.br