Tecnologias de Lógica Combinacional

Portas Padrão
-Pacotes de portas
-Bibliotecas de células
Lógica Regular
-Multiplexadores
-Decodificadores
Lógica Programável em 2 níveis
-PALs
-PLAs
-ROMs
---
Lógica Aleatória
-Transistores foram integrados às portas lógicas
-Quais portas usar?
-Mapear da lógica para redes NAND/NOR
-Determinar nro. mínimo de pacotes (pequenas alterações na função podem
diminuir o custo)
-Alterações difíceis de realizar: religar peças, novas peças, design com peças de
reposição (poucos inversores e portões extras em cada placa)
---
Lógica Regular
  -Tornar o design + rápido, facilitar alterações, + fácil entender e mapear
funcionalidades (+ difícil pensar em portas específicas, melhor em termos de bloco multiuso)
---
Conexões
-Ponto a ponto diretas entre portas
-Multiplexador (Mux): Encaminhar uma das muitas entradas para uma única saída
-Demultiplexador (Demux): Única entrada para uma das muitas saídas
---
Multiplexadores
-Seletores: conceito geral
-2 entradas de dados, n entradas de controle (chamadas "seleciona"), 1 saída
n

-Para conectar 2 pontos a um único ponto

n

-Padrão de sinal de controle forma o índice binário da entrada conectada à saída

Multiplexadores como lógica de uso geral
-Um Mux 2 : 1 pode implementar qualquer função de n variáveis
n

-Com as variáveis usadas como entradas de controle e as entradas de dados

vinculadas a 0 ou 1 (em essência, uma tabela de pesquisa)
-Um Mux 2 : 1 pode implementar qualquer função de n variáveis
n-1

-Com n-1 variáveis usadas como entradas de controle e as entradas de dados

vinculadas à última variável ou seu complemento
---
Demultiplexadores/Decodificadores
-Conceito geral:  entrada única de dados, n entradas de controle, 2 saídas
n

-Entradas de controle (chamadas “seleciona” (S)) representam o índice binário de saída ao qual
a entrada está conectada
-Entrada de dados geralmente chamada de “habilitação” (G)
Demultiplexadores como lógica de uso geral
-Um decodificador n:2 pode implementar qualquer função de n variáveis com as
n

variáveis usadas como entradas de controle 

-As entradas de habilitação vinculadas a 1
-Mintermos apropriados somados para formar a função
*n é o número de sinais de controle
---
Arrays de lógica programável
-Bloco de construção pré-fabricado de muitas portas AND / OR  (na vdd NOR ou
NAND)
-"Personalizados" fazendo / interrompendo conexões entre as portas
-Diagrama de blocos de array programável para a forma soma de produtos
---
PALs e PLAs
Matriz lógica programável (PLA)
-O que vimos até agora
-Arrays AND e OR totalmente gerais sem restrições
Lógica de matriz programável (PAL)
-Topologia restrita da array OR 
-Inovação por Memórias Monolíticas
-Plano OR mais rápido e menor
ROM vs. PLA
-Abordagem de ROM vantajosa quando:
-Tempo de design é curto (não é necessário minimizar as funções de saída)
-É necessária a maioria das combinações de entrada (por exemplo, conversores de
código)
-Poucos termos de produto comuns entre as funções de saída
-Problemas de ROM
-O tamanho dobra para cada entrada adicional
-Não é possível explorar os don’t cares
-Abordagem do PLA é vantajosa quando:
-As ferramentas de design estão disponíveis para minimização de múltiplas saídas
-Existem relativamente poucas combinações de mintermos únicas
-Muitos mintermos são compartilhados entre as funções de saída
-Problemas PAL:
-Fan-ins restritos no plano OR

Estruturas lógicas regulares para lógica de dois níveis

-ROM: plano AND completo, plano OR geral
-Barato (componente de alto volume)
-Pode implementar qualquer função de n entradas
-Velocidade média
-PAL: plano AND programável e plano, plano OR fixo
-Custo intermediário
-Pode implementar funções limitadas pelo número de termos
-Alta velocidade (apenas um plano programável que é muito menor que o
decodificador da ROM)
-PLA: planos AND e OR programáveis
-Mais caros (mais complexos em design, precisam de ferramentas mais sofisticadas)
-Podem implementar qualquer função até um limite de prazo do produto
-Lento (dois planos programáveis)
Estruturas lógicas regulares para lógica multinível
-Difícil conceber uma estrutura regular para conexões arbitrárias entre um grande conjunto de
tipos diferentes de portas
-Preocupações de eficiência / velocidade para essa estrutura
-Usa vários níveis de PALs / PLAs / ROMs
-Resultado intermediário de saída
-Entrada a ser usada em lógica adicional
Resumo da tecnologia de lógica combinacinal
-Lógica aleatória
-Portas simples ou em grupos
-Conversão para redes NAND-NAND e NOR-NOR
-Transição de portas simples para blocos de construção de porta mais complexos
-Contagem reduzida de portas, ventiladores, potencialmente mais rápidos
-Mais níveis, mais difíceis de projetar
-Tempo de resposta em redes combinacionais
-Atrasos de porta e tempo de formas de onda
-Hazards/glitches (o que são e por que acontecem)
-Lógica regular
-Multiplexadores / decodificadores
-ROMs
-PLAs / PALs
-Vantagens / desvantagens de cada