INTEGRACIÓN DE ENTIDADES EN

VHDL
 PROGRAMACIÓN DE IDENTIDADES INDIVIDUALES
El siguiente circuito lógico está formado por subsistemas: teclado, codificador, registro,
decodificador de 7 segmentos activo en bajo y display de siete segmentos.
La finalidad es observar en el display el numero decimal equivalente al de la tecla presionada.
library ieee;
use ieee.std_logic_1164.all:
entity display is port (
clk, x: in std_logic;
tecla: in std_logic_vector (0 to 8);
C: inout std_logic_vector (3 downto 0);
A: inout std_logic_vector(3 downto 0);
Q: inout std_logic_vector(3 downto 0);
D: inout std_logic_vector(3 downto 0);
seg: out std_logic_vector(0 to 6));
end display;
architecture arq_disp of display is
begin
C <= “0001” when tecla = “100000000” else
“0010” when tecla = “010000000” else
“0011” when tecla = “001000000” else
“0100” when tecla = “000100000” else
“0101” when tecla = “000010000” else
“0110” when tecla = “000001000” else
“0111” when tecla = “000000100” else
“1000” when tecla = “000000010” else
“1001”;
A <= C;
process (clk,A,D) begin
if (clk’event and clk =‘1’) then
Q<=A;
D <= Q;
end if;
case D is
when “0000” => seg <= “0000001”;
when “0001” => seg <= “1001111”;
when “0010” => seg <= “0010010”;
when “0011” => seg <= “0000110”;
when “0100” => seg <= “1001100”;
when “0101” => seg <= “0100100”;
when “0110” => seg <= “0100000”;
when “0111” => seg <= “0001110”;
when “1000” => seg <= “0000000”;
when others => seg <= “0001100”;
end case;
end process;
End arq_disp.;
PROGRAMACIÓN DE ENTIDADES INDIVIDUALES
MEDIANTE ASIGNACIÓN DE SEÑALES
Este tipo de programación es posible solo cuando los bloques individuales se
relaciones mediante señales internas.
El circuito solo recibe como entradas las líneas provenientes del teclado y como
salidas las 7 terminales del decodificador.
library ieee;
use ieee.std_logic_1164.all;
entity display is port (
clk, x: in std_logic;
tecla: in std_logic_vector (0 to 8);
seg: out std_logic_vector(0 to 6));
end display;
architecture arq_disp of display is
signal C: std_logic_vector (3 downto 0);
signal Q: std_logic_vector(3 downto 0);
begin
process (clk,tecla,C,Q) begin
if (clk’event and clk =‘1’) then
Q<=C;
end if;
if (tecla = “100000000”) then
C <= “0001”;
elsif (tecla = “010000000”) then
C <= “0010”;
elsif (tecla = “001000000”) then
C <= “0011”;
elsif (tecla = “000100000”) then
C<=“0100”;
elsif (tecla = “000010000”) then
C<=“0101” ;
elsif (tecla = “000001000”) then
C<=“0110”;
elsif (tecla = “000000100”) then
C<=“0111”;
elsif (tecla = “000000010”) then
C<=“1000”
else
C<= “1001”;
end if;
case Q is
when “0000” => seg <= “0000001”;
when “0001” => seg <= “1001111”;
when “0010” => seg <= “0010010”;
when “0011” => seg <= “0000110”;
when “0100” => seg <= “1001100”;
when “0101” => seg <= “0100100”;
when “0110” => seg <= “0100000”;
when “0111” => seg <= “0001110”;
when “1000” => seg <= “0000000”;
when others => seg <= “0001100”;
end case;
end process;
end arq_disp.;
 EJEMPLO
Realice la programación en
VHDL para integrar los
diferentes bloques lógicos
mostrados en el circuito.
DESCRIPCIÓN DEL PROBLEMA
El circuito se utiliza para automatizar el proceso de empaquetado de muñecas de porcelana.
Considere que las muñecas se pueden empaquetar en forma individual o con un máximo de
nueve unidades por paquete.

En un inicio el operador selecciona, mediante el teclado decimal, la cantidad de piezas que

va a empaquetar. Como sabemos, el número decimal se convierte a código BCD a través del
circuito codificador y luego pasa mediante el hacia el decodificador de 7 segmentos para
mostrar el valor seleccionado en el display.
Observe que este valor binario es a su vez la entrada del circuito comparador de 4 bits.
DESCRIPCIÓN DEL PROBLEMA
Después de seleccionar la cantidad de muñecas por empaquetar, el operador presiona el
botón de inicio, que desencadena una serie de acciones controladas por el bloque
denominado controlador. Comienza con una señal de salida llamada RESET, que coloca al
contador binario en estado CERO; enseguida, envía la señal de arranque (ENCENDIDO) al
motor que controla el avance de la banda transportadora.
Ahora bien, cada vez que una de las muñecas colocadas sobre la banda transportadora
para por el “sensor”, se origina un impulso eléctrico (pulso) que hace que el contador
aumente en 1 su conteo. Este proceso continúa incrementando al contador en una unidad
hasta el momento en que la cifra actual del contador (número B) es igual al número A dentro
del comparador (A=B). Cuando se cumple esta condición, el comparador envía una señal al
bloque del controlador que detiene la banda transportadora (APAGADO) y marca el fin del
proceso.
INTERCAMBIO DE SEÑALES QUE SE REALIZA ENTRE EL
CONTROLADOR Y CADA BLOQUE LÓGICO DEL SISTEMA
library ieee;
use ieee.std_logic_1164.all;
use ieee.std_arith.all;
entity control is port (
clk, reset: in std_logic;
tecla: in std_logic_vector (0 to 8);
sensor: in std_logic;
seg: out std_logic_vector(0 to 6)
compara: out std_logic);
end control;
architecture arq_con of control is
signal C, Q, R: std_logic_vector (3 downto 0);
begin
proceso1: process (sensor, reset, Q) begin
if (sensor’event and sensor =‘1’) then
Q<=Q+1;
if (reset = ‘1’ or Q = “1001”) then
Q<=“0000”;
end if;
end if;
end process proceso1;
proceso2: process(clk, tecla, R) begin
If (clk’event and clk=‘1’) then
R <= C;
if (tecla = “100000000”) then
C <= “0001”;
elsif (tecla = “010000000”) then
C <= “0010”;
elsif (tecla = “001000000”) then
C <= “0011”;
elsif (tecla = “000100000”) then
C<=“0100”;
elsif (tecla = “000010000”) then
C<=“0101” ;
elsif (tecla = “000001000”) then
C<=“0110”;
elsif (tecla = “000000100”) then
C<=“0111”;
elsif (tecla = “000000010”) then
C<=“1000”
else
C<= “1001”;
end if;
case R is
when “0000” => seg <= “0000001”;
when “0001” => seg <= “1001111”;
when “0010” => seg <= “0010010”;
when “0011” => seg <= “0000110”;
when “0100” => seg <= “1001100”;
when “0101” => seg <= “0100100”;
when “0110” => seg <= “0100000”;
when “0111” => seg <= “0001110”;
when “1000” => seg <= “0000000”;
when others => seg <= “0001100”;
end case;
end process proceso2;
compara <=‘1’ when Q = R else ‘0’;
end arq_disp.;