UNIVERSIDADE FEDERAL DE SANTA CATARINA

CENTRO TECNOLÓGICO
DEPARTAMENTO DE INFORMÁTICA E ESTATÍSTICA

Disciplina: INE5607 - Organização e Arquitetura de Computadores

Professores: Cristina Meinhardt e Mateus Grellert

Lista de Exercícios de Revisão para a Prova I

1. Converter os seguintes números:

a. 374(10) = X (2) = X (16)

b. 1110(2) = X (16) = X (10)
c. 2FDA(16) = X (2) = X (10)
d. E53(16) = X (2) = X (10)
e. 100111101(2) = X (10) = X (16)
f. 0,75 (10) = X(2) = X (16)
g. 11011, 1110001101 (X2) = X(10) = X(16)

2. Represente com 5 bits em Sinal Magnitude e em Complemento de 2, os valores decimais

abaixo:

a. -9
b. 10
c. -1
d. 4

3. Estenda a representação dos valores do exercício anterior para 8 bits.

4. Dado o valor binário 111100, indique os valores correspondentes no sistema decimal,

supondo que ele esteja representado em sinal-magnitude e depois em complemento de 2.

5. Realize as operações abaixo em binário considerando os números inteiros de 6 bits

armazenados em complemento de 2. Indique se acontecer overflow ou underflow.

a. -6 + 3
b. 4 + 5
c. -2 + -6
d. 11 – 25
e. -9 - 20

6. Qual será a faixa de valores que um número binário composto por 64 bits em complemento
de 2 poderá representar? E em Sinal Magnitude?
 UNIVERSIDADE FEDERAL DE SANTA CATARINA
CENTRO TECNOLÓGICO
DEPARTAMENTO DE INFORMÁTICA E ESTATÍSTICA

7. Monte a tabela verdade para as seguintes expressões lógicas:

a. S = A.B + A'
b. S = A'B + AB'
c. S = A.(B + B') + A'
d. S = A.B.C' + A.C

8. Projete uma arquitetura baseada no IAS, com tamanho de instrução e dados de 32 bits.
Considere o banco de memória com tamanho de palavra de 32 bits. A arquitetura possui 2
registradores acumuladores (ACC e R1) de 32 bits. O sistema deve possuir capacidade de
endereçar uma memória com 500 mil endereços. Os os são armazenados em formato
sinal-magnitude. Determine:

a. O máximo endereçamento de memória

b. O máximo valor positivo representável
c. O tamanho dos registradores
d. O tamanho máximo do conjunto de instruções

9. Projete uma arquitetura baseada no IAS, onde cada palavra tem 50 bits. Uma palavra
armazena duas instruções ou um dado. Os dados da ULA são armazenados em formato
sinal-magnitude. O conjunto de instruções tem no máximo 128 instruções. A arquitetura
possui também uma unidade de FPU com um registrador acumulador para executar
instruções no formato IEEE 754 de 32 bits. Determine:

a. O máximo endereçamento de memória

b. O máximo valor positivo representável
c. O tamanho dos registradores (desenhe a arquitetura IAS)
d. O tamanho do opcode

10. Na arquitetura IAS, qual a função dos registradores IBR, MAR e MQ?

11. Quais os três campos de um número representado na notação IEEE 754? Qual o formato
para precisão simples e para precisão dupla? O que é polarização (bias) e quais os valores
adotados na precisão simples e na precisão dupla no padrão IEEE 754?

12. Um dado é armazenado em ponto flutuante de 52 bits, onde 13 bits são utilizados para o
expoente. Determine o valor da polarização e desenhe o formato do dado, identificando os
campos e o número de bits de cada campo.

13. Um dado é armazenado em ponto flutuante de 66 bits, onde 14 bits são utilizados para o
expoente. Determine o valor da polarização e desenhe o formato do dado, identificando os
campos e o número de bits de cada campo.