1. O documento apresenta uma lista de exercícios sobre sistemas lógicos com 20 questões sobre conversão entre bases numéricas, circuitos lógicos, álgebra booleana e projetos de circuitos combinacionais e sequenciais.
1. O documento apresenta uma lista de exercícios sobre sistemas lógicos com 20 questões sobre conversão entre bases numéricas, circuitos lógicos, álgebra booleana e projetos de circuitos combinacionais e sequenciais.
1. O documento apresenta uma lista de exercícios sobre sistemas lógicos com 20 questões sobre conversão entre bases numéricas, circuitos lógicos, álgebra booleana e projetos de circuitos combinacionais e sequenciais.
CURSOS: ENGENHARIA DA COMPUTAÇÃO E ENGENHARIA ELÉTRICA
Disciplina: ENGC26 - Sistemas Lógicos Turmas: T02 e T03
Professor: Tiago Trindade Ribeiro Salas: 07.01.06 e 07.01.03 Semestre: 2017.2 Horários: Quintas - 18:30 às 20:20 e 16:40 às 18:30
Primeira Lista de Exercı́cios
1. Descreva resumidamente os principais elementos ne- b) 32,125
cessários para a conversão de informações analógicas c) 128,015625 para digitais. d) 230,5
2. Utilizando a técnica do complemento de 2, efetue as
seguintes operações: 6. Converta em decimal os valores representados no padrão IEEE 754: a) 1101110 - 101110 b) 1001100 - 110101 c) 1011,110 - 110,001 d) 10001,001 - 101,111
3. Quantos bits são necessários para codificar:
a) 30 elementos 7. Obtenha a tabela verdade da função F (A, B, C) = b) 155 elementos AB + AB + BC c) 310 elementos d) 835 elementos 8. Encontre o complemento das funções booleanas abaixo e simplifique a expressão obtida:
4. Os endereços das posições de memória de um computa- a) F (A, B, C, D) = (BC + AD)(AB + CD)
dor são números binários que identificam cada posição b) F (A, B) = ((AB)A)((AB)B) da memória onde um byte é armazenado. O número de bits que constitui um endereço depende da quantidade de posições de memória. Visto que o número de bits 9. Verifique através da álgebra booleana se são verdadei- pode ser muito grande, o endereço é especificado em ras as seguintes igualdades: hexa em vez de binário. a) X Y X · Y = X + Y a) Se um computador tem 32 bits de endereço, quan- b) X ⊕ Y ⊕ Z = X Y Z tas posições diferentes de memória ele tem? c) X ⊕ Y ⊕ Z ⊕ W = X Y Z W b) Quantos dı́gitos hexa são necessários para repre- d) (X Y ) Z = X ⊕ (Y Z) sentar um endereço de uma posição de memória? c) Qual é o endereço, em hexa, da posição de memória número 512? 10. Aplicando as leis da álgebra booleana, simplifique as seguintes expressões: d) Qual o número da posição de memória quando o endereço é 0xF0F0? a) (AB + AB)(A + B)AB b) ACD + AC 5. Converta para a representação de números em ponto c) (A + B)(A + BC) + A B + A C flutuante, padrão IEEE 754, precisão simples, os se- d) (X + XY )(X + XY ) guintes números reais: e) QRT + QR + QRT a) 13,13 f) A B C + ABC + AC g) BD + B(D + E) + D(D + F ) 15. De acordo com a figura a seguir, quais as combinações de endereços que habilitam os blocos de memória RAM h) A B C + (A + B + C) + A B C D 0/ RAM 1 e RAM 2/ RAM 3 ? i) (B + BC)(B + BC)(B + D) j) ABCD + AB(CD) + (AB)CD k) ABC(AB + C(BC + AC)) l) A B C D + A B CD + ABCD + ABCD m) XY + Y Z + XZ n) X Y + ZW + XY + Z W + ZW
11. Analise o seguinte circuito:
16. Projetar um circuito gerador do bit de paridade (par
e ı́mpar) para uma palavra de 4 bits. O bit de pari- 12. Projete um circuito combinacional com 4 variáveis de dade é um dı́gito binário de teste que é adicionado à entrada que apresente nı́vel alto na saı́da sempre que o palavra ou informação, o qual, através de adequada co- número formado pelos bits de entrada seja primo. dificação, pode possibilitar a detecção de um erro numa informação transmitida. Diz-se que o código gerado é do tipo paridade par, quando a soma dos bits de valor 13. Obtenha o diagrama de tempo dos dois circuitos a se- “1” presentes na informação total, incluindo o bit de guir. O que pode ser observado? teste, resulta em um número par. A recı́proca é ver- dadeira, para o caso do código do tipo paridade ı́mpar.
17. Trace o diagrama de tempo da saı́da Y em função das
entradas A2 , A1 , A0 , para o circuito a seguir:
14. Projetar um circuito conversor entre BCD e código
Gray.
18. Projetar um circuito que recebe uma entrada de quatro
bits, cuja saı́da produz o maior número primo menor ou igual ao número formado pelos bits de entrada. A implementação deve ser feita com portas lógicas.
19. Analise funcionamento do conversor BCD/7-
segmentos, considerando como entrada o diagrama de tempo a seguir. Determine a sequência de dı́gitos mostrados no display. – O sinal leste-oeste (L O) estará verde quando ou C ou D estiverem ocupadas, enquanto A e B es- tiverem vazias. – O sinal norte-sul (N S) estará verde quando ne- nhum veı́culo tiver sido detectado pelos sensores.
Usando as saı́das dos sensores A, B, C, e D como entra-
das, projete um circuito lógico para controlar os sinais. 20. Usando portas lógicas, projete um circuito combinaci- Deve haver duas saı́das, N S e L O, que vão para o onal com quatro entradas, cuja única saı́da vai a “1” nı́vel lógico ALTO quando a luz correspondente for a sempre que a maioria dos bits na entrada tem valor verde. lógico “0”.
21. Considere que x1 x0 representa um número binário
de dois bits que pode assumir qualquer um de seus possı́veis valores (00, 01, 10 ou 11). Igualmente, y1 y0 representa outro número binário de dois bits. Projete um circuito lógico que tenha para entradas x1 , x0 , y1 , y0 e cuja saı́da seja “1”, caso os números binários x1 x0 e y1 y0 sejam iguais.
22. Determine o diagrama de tempo (waveform) da saı́da
X do circuito abaixo em função das entradas A, B, C, D.
24. Considere a figura a seguir. A bomba d’água B1 leva
água de um riacho até o tanque inferior, e a bomba B2 leva água do tanque inferior para o superior. A bomba B1 deve ligar com o objetivo de manter a água sempre próxima do nı́vel máximo (S2), desligando ao atingir S2. A bomba B2 funciona da mesma forma, baseada nos nı́veis S3 e S4, mas não poderá funcio- nar caso o nı́vel do tanque inferior esteja abaixo de S1. Se qualquer combinação que os sensores enviarem for impossı́vel de ocorrer na prática, as duas bombas de- vem ser imediatamente desligadas, independentemente de qualquer outra situação. Projete o circuito descrito, fazendo as convenções necessárias. 23. A figura a seguir mostra a interseção de uma via pre- ferencial com outra secundária. Vários sensores de de- tecção de veı́culos estão colocados ao longo das mãos de direção A e B (via principal) e C e D (via secundária). A saı́da de tais sensores será nı́vel lógico BAIXO quando nenhum veı́culo for detectado, e será nı́vel lógico ALTO em caso de detecção. O sinal de tráfego no cruzamento deve ser controlado como se segue:
– O sinal norte-sul (N S) estará verde sempre que
existirem veı́culos em ambas as vias de direção A e B; – O sinal norte-sul (N S) estará verde sempre que existirem veı́culos ou em A ou em B, estando as outras duas vias, C e D, sem nenhum veı́culo de- tectado. 25. Projete um sistema de monitoramento veicular que, por meio de um alarme sonoro, alerte o motorista toda vez que seu veı́culo esteja trabalhando em regime perigoso, caracterizado por pressão do óleo insuficiente ou pela temperatura da água acima do valor estabelecido. Para tal controle, existem sensores que indicam a velocidade de rotação do motor, a pressão do óleo e a tempera- tura da água. Se o número de rotações do motor estiver acima de 2000 rpm, a temperatura da água deverá estar abaixo de 80o C. Porém, com o motor girando abaixo de 2000 rpm, tolera-se uma temperatura de até 90o C.
29. Com base no esquemático e nas formas de onda mos-
tradas nas figuras a seguir, desenhe a forma do sinal X. Considere que inicialmente o flip-flop está resetado.
26. Otenha o sı́mbolo, o diagrama esquemático e a tabela
verdade dos principais latches estudados.
30. No circuito da figura a seguir as entradas A, B e C têm
27. Dado os sinais de entrada e clock a seguir, desenhe a o valor inicial 0. Supõe-se que a saı́da Y vai a 1 ape- forma de onda de saı́da de um flip-flop D considerando: nas quando A, B e C mudam para 1 com uma certa sequência. – Flip Flop sensı́vel a borda positiva
– Flip Flop sensı́vel a borda negativa
a) Determine a sequência que leva Y a 1.
b) Explique a necessidade do pulso de start.
31. A frequência central de um processador é 1 GHz. Al-
guns circuitos da placa mãe, entretanto, funcionam a 250 MHz. Projete um circuito que, a partir de 1 GHz, 28. Determine a forma de onda da saı́da de cada um dos gere uma frequência de 250 MHz para atender ao re- circuitos das figuras a seguir, assumindo inicialmente quisito desejado. Q=0.