0.967652001330085126 130 Eletronica Digital

Cópia não autorizada. Reservados todos os direitos autorais.
is.
r a
uto
a
os
eit
r
di
os
Eletrônica Digital todos
os
ad
r v
se
e
. R
da
a
riz
to
au
ão
n
ia
óp
C
130
Cópia não autorizada. Reservados todos os Edireitos
LETRÔNICA D IGITAL
autorais.
4E
is.
r a
uto
a
os
eit
r
di
os
os
od
t
o s
a d
r v
s e
e
R
. Monitor Editorial Ltda.
Editora
Aline Palhares
a
d Rua dos Timbiras, 257/263 – São Paulo – SP – 01208-010
a Tel.: (11) 33-35-1000 / Fax: (11) 33-35-1020
Mediação pedagógica atendimento@institutomonitor.com.br
Equipe Técnico Pedagógica r
iz www.institutomonitor.com.br
do Instituto Monitor
to
u Impresso no Parque Gráfico do Instituto Monitor
Design gráfico a Rua Rio Bonito, 1746 – São Paulo – SP – 03023-000
Equipe Técnico Pedagógica Tel./Fax: (11) 33-15-8355
o
do Instituto Monitor grafica@monitorcorporate.com.br
nã Em caso de dúvidas referentes ao conteúdo, consulte o
i a e-mail: eletronica@institutomonitor.com.br
ó p
C Todos os direitos reservados
Lei nº 9.610 de 19/02/98
Proibida a reprodução total ou parcial, por qualquer meio,
principalmente por sistemas gráficos, reprográficos,
fotográficos, etc., bem como a memorização e/ou
recuperação total ou parcial, ou inclusão deste trabalho
em qualquer sistema ou arquivo de processamento de
dados, sem prévia autorização escrita da editora. Os
infratores estão sujeitos às penalidades da lei,
respondendo solidariamente as empresas responsáveis
4ª Edição - Março/2006 pela produção de cópias.
Índice r a i s.
u to
a
Apresentação ............................................................................................................ 9
s
Lição 1 – Entendendo o Mundo Digital i to
ire
Introdução .............................................................................................................. 11
1. Digital Analógico.......................................................................................
d 11
1.1 Eletrônica Analógica .............................................................................. 12
s
o
1.2 Eletrônica Digital ................................................................................... 13
o s
Exercícios Propostos .............................................................................................. 14
d
Lição 2 – Bases Numéricas to
o s
Introdução .............................................................................................................. 15
1. Bases Numéricas (2 e 10)..............................................................................
d 15
2. Conversão entre Binário e Decimal
a
v ............................................................ 17
2.1 De Decimal para Binário e r ....................................................................... 17
2.2 De Binário para Decimal s ....................................................................... 19
3. Bases Numéricas Binário,
e Decimal e Hexadecimal .................................. 21
R
4. Conversão entre Binário, . Decimal e Hexadecimal .................................... 22
4.1 De Binário para
a
d Hexadecimal .............................................................. 22
4.2 De Hexadecimal
z a para Binário ............................................................. 24
4.3 De Decimal i
r para Hexadecimal e Vice-versa ...................................... 25
5. Do Mundo t o Analógico para o Mundo Digital (Binário).............................. 25
Exercícios Propostos
u .............................................................................................. 29
a
o
Lição 3ã– Portas Lógicas
n .............................................................................................................. 35
Introdução
pia1. O que é uma Porta Lógica? .......................................................................... 35
ó 2. Funções Lógicas e Portas Lógicas............................................................... 35
C 3. Variáveis ....................................................................................................... 36
4. Tabela da Verdade ........................................................................................ 37
5. Expressão Booleana ..................................................................................... 38
5.1 Função Inversora e Porta Inversora ...................................................... 38
5.2 Função E e Porta E (AND) ..................................................................... 38
5.3 Função OU e Porta OU (OR).................................................................. 39
5.4 Função NOU e Porta NOU (NOR) ......................................................... 39
130/5
Cópia não5.5autorizada.
Função NE e Porta NE (NAND) .............................................................
Reservados todos os direitos autorais. 39
5.6 Função EXOU e Porta EXOU (EXOR) .................................................. 40
5.7 Função EXE e Porta EXE (EXAND) ..................................................... 40
Exercícios Propostos ............................................................................................. 41
Lição 4 – Circuitos Combinacionais

Introdução .............................................................................................................. 43
1. Funcionamento ............................................................................................. 43
Exercícios Propostos ............................................................................................. 48 i s.
r a
Lição 5 – Localização das Portas Lógicas
u to
Introdução ..............................................................................................................
a 53
1. Circuitos Integrados (CIs) com Portas Lógicas .......................................... s 53
1.1 Limitações das Portas Lógicas ...............................................................
t o 57
i
2. Famílias de Circuitos Integrados Lógicos................................................... 60
i re
2.1 Família TTL (Transistor Transistor Lógica) ......................................... 60
d
2.2 Família CMOS ......................................................................................... 61
o s
s
Lição 6 – Álgebra de Boole e Minimização de o
Circuitos Lógicos Combinacionais o
d
t
Introdução .............................................................................................................. 65
s
1. Circuito Minimizado ..................................................................................... 65
do
2. Postulados da Álgebra de Boolea.................................................................. 65
2.1 Aplicação Prática ....................................................................................
v 67
e r
e s
Lição 7 – Mapas de Karnaugh R
a .
Introdução .............................................................................................................. 71
1. Conceito ......................................................................................................... 71
2. Utilizando os z ad de Karnaugh ............................................................... 73
Mapas
2.1 Da Tabela
o ri da Verdade para os Mapas de Karnaugh ............................. 73
2.2 Agrupamentos
t e Considerações ............................................................. 75
a u
o
Lição 8ã– Interpretando os Mapas de Karnaugh
n
Introdução .............................................................................................................. 81
a
i 1. Cada Agrupamento é uma Parcela da Expressão Booleana ...................... 81
ó p
C
Lição 9 – Circuitos Multiplexadores e Demultiplexadores
Introdução .............................................................................................................. 89
1. Circuitos Multiplexadores ........................................................................... 89
2. Circuitos Demultiplexadores ....................................................................... 89
130 / 6
Cópia Lição
não10autorizada.
– Prática de Circuitos Combinacionais
Reservados todos os direitos autorais.
Introdução .............................................................................................................. 97
1. Fonte de Alimentação .................................................................................. 97
2. Aplicando a Eletrônica Digital .................................................................... 98
Exercícios Propostos ............................................................................................ 101
Lição 11 – Clock e Gerador de Clock

Introdução ............................................................................................................. 103
s.
1. O que é Clock? .............................................................................................. 103
i
a
2. Gerador de Clock ......................................................................................... 105
r
to
u
Lição 12 – Flip-Flop a
s
Introdução ............................................................................................................. 109
o
it
1. Flip-Flop RS ................................................................................................. 109
e
2. Acessórios dos Flip-Flops ........................................................................... 111
r
di
2.1 Clear ........................................................................................................ 111
2.2 Preset ...................................................................................................... 111
os
2.3 Clock ....................................................................................................... 111
s
3. Flip-Flop JK ................................................................................................. 112
o
d
to
Lição 13 – Ligações do Flip-Flop JK s
Introdução ............................................................................................................. 117
o
d
1. Flip-Flop Tipo Toogle .................................................................................. 117
a
v
2. Flip-Flop Tipo Data ..................................................................................... 117
r
3. Contadores Binários .................................................................................... 118
se
4. Preset e Clear Automáticos ........................................................................ 122
e
4.1 Circuito 1 ................................................................................................ 122
. R
4.2 Circuito 2 ................................................................................................ 122
a
d
5. Contadores Binários Encapsulados ............................................................ 123
a
6. Contadores Binários Programáveis ............................................................ 124
iz
r
6.1 Programando o Término da Contagem ................................................ 125
o
t
au
Lição 14 – Codificadores e Decodificadores
o
Introdução ............................................................................................................. 131
ã
n
1. Códigos em Sistemas Digitais ..................................................................... 131
ia 1.1 BCD 8421 ................................................................................................ 131
óp 1.2 Código Johnson ....................................................................................... 131
C 1.3 Código Excesso 3 (XS-3) ........................................................................ 132
2. Decodificadores ........................................................................................... 132
2.1 BCD to 7 Segment Decoder (CI 4511) ................................................... 133
2.2 BCD to Decimal Decoder (CI 4028) ...................................................... 135
Exercício Proposto ................................................................................................ 136
130 / 7
Lição 15 – Shift-Register ou Registrador de Deslocamento

Introdução ............................................................................................................. 137
1. Conceito ........................................................................................................ 137
2. Funcionamento ............................................................................................ 139
Lição 16 – Operações Aritméticas com Binários is.
a
Introdução ............................................................................................................. 145
r
1. Soma de Binários ......................................................................................... 145
to
2. Subtração de Binários ................................................................................. 148u
3. Unidade Lógica e Aritmética (ULA) .......................................................... 150
a
s
o
it
Respostas dos Exercícios Propostos ....................................................................
r e 152
d i
Bibliografia ............................................................................................................ 165
o s
o s
d
to
o s
a d
r v
s e
e
. R
d a
a
r iz
t o
au
ã o
n
ia
ó p
C
130 / 8
Apresentação is.
r a
O mundo contemporâneo já presenciou o desenvolvimento eto a
aplicação de diferentes tecnologias para a fabricação de aparelhos, u
instrumentos e equipamentos cada vez mais sofisticados que suprem
a
necessidades em diversas áreas da atividade humana.
s
ito
Dentre as mais fantásticas tecnologias que integram ireo mundo em
que vivemos está a Eletrônica Digital. Hoje, já não saberíamos
d mais
viver sem o telefone celular, o CD-player, o forno desmicroondas, o mi-
o
crocomputador... Portanto, é fácil perceber a importância da tecnologia
digital na vida prática do Técnico em Eletrônica.
o s
od
Neste fascículo você dará um importantet passo, do mundo analógico
ao mundo digital. Aprenderá a diferenciars
o sinais digitais de analógicos,
a elaborar circuitos de contagem edarmazenamento de informação, a
converter dados e informações parav a códigos conhecidos, a diferenciar
as tecnologias de construção dee rcircuitos integrados.
es mundo digital e entender as revolu-
Vamos entrar neste fascinante
R
ções do mundo em que.vivemos, com suas fantásticas máquinas!
d a
Bons estudos!za
ri
to
a u
o
nã
pia
ó
C
130/9
lição
1 Entendendo o Mundo Digital is.

r a
Introdução to
Os relógios eram à corda e analógicos;
u
Veremos, nesta lição, algumas noções
a
hoje, só encontramos relógios digitais.
básicas sobre o mundo digital, que abrirão as
s
portas para começarmos a entender como
to antigos tinham
Os fornos microondas
i
funciona um CD, um telefone celular, uma rehoje seus painéis são di-
painéis analógicos,
i
antena parabólica digital e qualquer apare- gitais. d
lho que apresente a palavra digital. s
o de automóveis eram controla-
Os freios
Após o estudo desta lição você saberá
s
dos pelao força da perna do motorista; hoje os
definir analógico e digital. freios
d
to ABS usam a tecnologia digital para
controlar a frenagem dos veículos.
1. Digital x Analógico os
d Microcomputadores são frutos da tecno-
Atualmente ouvimos na televisão, no ci- va logia digital.
nema, nas rádios, lemos nos jornais, notamos e r
na mídia em geral comentários sobre a tec-
nologia digital.
es Todos estes aparelhos de alta tecnologia
R são produto da eletrônica analógica e digital.
a .
Em digital tudo é melhor, maisd rápido, Para entendermos o que é eletrônica di-
ocupa um espaço menor, etc. za gital, precisamos lembrar o que é eletrôni-
ri ca analógica, que era o método como as
De onde vem tanta qualidade?
to Afinal, o coisas vinham sendo feitas no mundo até
que é digital? u então.
a
o de vinil são chamados
Os antigos discos
ã No começo da eletrônica tudo era analó-
de analógicos e nos CDs atuais são digitais. gico, portanto não havia a necessidade de usar
ia este termo. Quando surgiu a eletrônica digi-
óp
Os primeiros telefones celulares que tal, houve uma revolução na prática de con-
chegaram
C ao Brasil eram analógicos, hoje a trole e armazenamento de informações, e
maioria é digital. estes termos agora andam juntos em nossa
vida cotidiana.
A antena parabólica comum recebe sinais
analógicos do satélite; as novas miniparabó- Pelo dicionário Aurélio, Analógico é: [Do
licas recebem sinais digitais. gr. analogikós, pelo lat. analogicu.] Adj. 1.
Fundado na analogia. 2. Que tem analogia. 3.
O som dos cinemas antigamente era ana- Fís.todos
Diz-se de
Cópia não autorizada. Reservados osumdireitos
sistema cuja expressão
autorais.
lógico, hoje é digital. matemática da relação existente entre suas
130 / 11
Instituto Monitor
Cópia nãograndezas físicas é análoga

autorizada. ou semelhante
Reservados à mesma
todos osexpressão
direitosde autorais.
um outro sistema. 4. Fís. Diz-se de uma informação fornecida por
um instrumento a um observador, na qual a medida de uma gran-
deza física é fornecida explicitamente pela medida de uma segun-
da grandeza que tem com a primeira uma relação biunívoca. 5.
Inform. Que pode assumir valores contínuos. [Nesta acepção, opõe-
se a digital1.]
1.1 Eletrônica Analógica is.

r a
No caso da Eletrônica Analógica, isto significa que um sinal to
elétrico pode assumir infinitos valores de tensão para reproduzir, au
expressar, armazenar um fenômeno físico. s
o
Por exemplo, ao observarmos um sinal elétrico de áudio e it (músi-
ca ou voz) em um osciloscópio, observamos que este sinal ir elétrico
pode assumir diferentes valores de tensão no tempo. d
os
o s
o d
t
o s
ad
r v
e
es
R a uma música, visto em um osciloscópio.
Sinal elétrico referente
.
É preciso lembrard a que nós, seres humanos, somos analógicos.
za distinguir mais de 16 milhões de tonalidades
Nossa visão consegue
i
de cores diferentes.
r Nossa audição consegue ouvir sons de dife-
o
rentes freqüências. Nossa pele consegue sentir uma infinidade de
t
au
temperaturas, pressões, asperezas, etc.
ã o
n Anotações/dicas
ia
óp
C
130 / 12
Instituto Monitor
Eletrônica Digital Reservados todos os direitos autorais.
No que diz respeito à Eletrônica, analógico e digital são opos-

tos. Um trecho musical, se transportado para o mundo digital e
observado em um osciloscópio, seria:
is.
r a
uto
a
os
eit
Sinal elétrico de um trecho musical digitalizado.i
r
d
os
Note que agora só existem dois níveis de s tensão por onde o
sinal se alterna. o
o d
t
Assim, no mundo analógico, o sinal elétrico pode variar sua
tensão entre infinitos níveis. Já no o
s
mundo digital, o sinal elétrico
pode variar sua tensão somenteaentre d dois níveis.
r v
Para se gravar uma música e em fita cassete, eram necessários
e s
metros e metros de fita enrolados em torno de um carretel (grava-
ção analógica). Hoje aR mesma música pode ser gravada em alguns
centímetros de umaCD . (gravação digital).
a d
Mais recentemente, o padrão MP3 pode gravar a mesma música
riz
com menos centímetros no mesmo CD, fazendo caber muito mais
músicas no
o
t mesmo espaço.
a u
oVocê perguntaria:
nã
ia sinal- Como é que se transforma um sinal elétrico analógico em
elétrico digital? Como pode um sinal que tem infinitos níveis
óp de tensão ser convertido para apenas dois níveis?
C
Este sinal com dois níveis de tensão utiliza a teoria matemá-
tica do binário (que é o nosso próximo assunto) para converter de
analógico para digital.
Os circuitos digitalizadores ou conversores de analógico para

digital e de digital para analógico trabalham com binários.
130/13
Exercícios Propostos s.
ai
r
1 - Assinale a alternativa que apresenta produtos nitidamente digitais. to
( ) a) Liquidificador, batedeira, aspirador de pó. u
( ) b) Televisão, rádio, luminária.
a
( ) c) CD, vídeo-game, computador. os
( ) d) Automóvel, bicicleta, patins.
eit
( ) e) Câmeras, aparelho de som, termômetro. r
di
2 - O que caracteriza a eletrônica digital é:
( ) a) só ter dois níveis de tensão.
os
( ) b) não passar corrente por ela. os
( ) c) ser feita com dígitos. od
( ) d) transistores, resistores e capacitores. t
( ) e) eletrônica analógica. os
ad
3 - O ser humano é considerado analógico porque:
v
r
( ) a) só pode sentir as coisas em dois níveis.
e de variações.
( ) b) pode sentir as coisas com uma infinidade
s
( ) c) não pode sentir as coisas.
e
R
( ) d) usa transistores. .
a
( ) e) tem diferentes níveis de tensão.
d
a
iz significa:
4 - Digitalizar um sinal elétrico
r
( ) a) passar o dedo sobretoele.
( ) b) convertê-lo paraudois níveis de tensão.
a
( ) c) transformá-lo em analógico.
o
( ) d) filtrar o sinal.
( ) e) observá-lonãno osciloscópio.
pia
5 - Qual aóteoria matemática para converter de analógico para digital?
( ) a) monária.
C
( ) b) binária.
( ) c) trinária.
( ) d) quaternária.
( ) e) quinquinária.
130/14
lição
2 Bases Numéricas i s.
r a
Introdução Recordando: quando trabalhamos to com o nú-
mero 135, identificamos 1 centena,
u 3 dezenas
a
e 5 unidades e lemos cento (1 centena) e trin-
Nesta lição você irá conhecer a teoria s (5 unidades).
matemática que inspirou os cientistas a deta (3 dezenas) e cinco o
senvolverem o mundo digital, e ainda verá de Matemáticamente, oitnúmero 135 se apresen-
que forma um sinal analógico pode ser conta assim: ire
vertido em um sinal digital e vice-versa. d
1 × 10 +s3 × 10 + 5 × 10 =
2 1 0
1 × 100o+ 3 × 10 + 5 × 1 =
Conhecendo as formas de conversão, você 100o s30 + 5 = 135
+
estará entrando neste mundo novo onde tudo d
o que é analógico se traduz em digital. As- o
t O que nos interessa é como expressar um
sim, você começará a compreender a diferen- snúmero decimal, no formato de número bi-
ça entre o funcionamento de um disco de vi- do nário e vice-versa.
nil e um CD, de um relógio antigo e um reló- a
gio digital. r v Vamos aplicar o que vimos ao binário,
se que está matematicamente relacionado à
e base 2.
Os objetivos desta lição são os deR expli-
car a conversão da base numérica .decimal Expressamos o resultado de uma conta-
a
(analógica) para a binária (digital)de apresen- gem em binário como: (2 ), (2 ), (2 ), (2 ), (2 ),
0 1 2 3 4
tar as formas de simplificação dos
a números etc., sempre a partir da esquerda para a di-
iz por meio
binários resultantes desta conversão
or reita. Cada uma destas partes chama-se bit
da base numérica hexadecimal.
t (dígito binário).
a u
1. Bases Numéricas o (2 e 10) Já falamos em 8 bits, 16 bits, 32 bits; estas
ã expressões se referem a um conjunto de 8 dí-
n gitos binários, 16 dígitos binários, 32 dígitos
Matematicamente
ia falando, decimal está binários.
relacionado
ó p à base 10.
C Desta forma, o número binário 1011 (4
Expressamos o resultado de uma conta- bits), que dizemos: um, zero, um, um, é re-
gem em decimal como: (100), (101), (102), (103), presentado matematicamente por:
(104), etc.; ou seja, unidade, dezena, centena,
milhar, dezena de milhar, etc., respectiva- 1 × 23 + 0 × 22 + 1 × 21 + 1 × 20 =
mente, sempre a partir da direita para a 1×8+0×4+1×2+1×1=
esquerda. 8 + 0 + 2 + 1 = 11
130 / 15
Instituto Monitor
Chegamos
Cópia não a uma incoerência: como
autorizada. 1011
Reservados Vamos trazer
todos isto para a base
os direitos binária.
autorais.
pode ser igual a 11? São números de bases Contamos as coisas de 0 a 1 e dividimos esta
numéricas diferentes! contagem em bits, da mesma forma como em
decimal. Assim, contamos:
Para organizar esta situação, coloca-se
um índice ao lado do número que correspon- 0
de à sua base. Teremos então: 1
10
10112 = número binário de base 2 11 is.
100 r a
1110 = número decimal de base 10
101
uto
Agora sim, tudo fica mais claro: 1011 na 110 a
base 2 é igual a 11 na base 10. Ou 1011 em s111
binário é igual a 11 em decimal. o 1000
eit
Obs.: é normal você encontrar em livros o ir
Perceba asdsemelhanças. Em decimal o
número expresso em decimal sem o índi- número cresce para a esquerda, em binário
ce 10, pois é a forma do nosso cotidiano. também. Em osdecimal, quando chegamos ao úl-
Mas nunca podemos deixar de colocar o timo algarismo,
s voltamos ao primeiro, ou seja,
índice quando nos referirmos a números o
de 9 voltamos
d a 0. Em binário o mesmo ocorre:
de outras bases.
deto1 voltamos a 0 (1 é o último algarismo de
Nosso sistema de numeração é o decimal, osuma base que só tem dois algarismos).
fomos treinados a pensar em decimal, talvez d
porque tenhamos 10 dedos nas mãos. Conta- va A base binária combina perfeitamente
mos as coisas de 0 a 9 e dividimos esta conta-r com os transistores, que funcionam como cha-
gem em unidades, dezenas, centenas, milha- se ves. Transistor conduzindo é igual a chave fe-
res, etc. e chada e corresponde ao binário 1 ou bit = 1.
. R Transistor cortado é igual a chave aberta e
Cada uma destas divisões variaade zero a corresponde ao binário 0 ou bit = 0.
nove. Assim, contamos: ad
riz Como sabemos, os transistores desenvol-
0 unidades (nada)
o
1 unidade u t vidos pelos Laboratórios da Bell Telefônica
2 unidadesa (USA), apresentavam uma característica de
3 unidades
o controle de corrente elétrica. Portanto, tran-
n ã
4 unidades sistores podem funcionar também como cha-
5a unidades ve eletrônica aberta ou fechada. Aberta, a cor-
6i unidades rente elétrica não passa; fechada, a corrente
óp7 unidades elétrica passa.
C 8 unidades
9 unidades
10 = 1 dezena e 0 unidades Isto nos lembra dois estados: aberto ou
fechado. Dois em latim é bi, um sistema de
Perceba que a unidade voltou a zero (0) numeração binário, ou seja, composto somen-
quando completamos uma dezena. E assim te de dois dígitos.
acontece com as dezenas quando completamos
uma centena. E assim acontece com as cente- Pelo dicionário Aurélio dígito é: [Do lat.
nas quandonão
Cópia completamos um milhar, Reservados
autorizada. etc. todos os direitos autorais.
digitu, ‘dedo’.] S. m. 1. Poét. Dedo (1). 2. Arit.
130 / 16
Instituto Monitor
Cópia nãoQualquer dos algarismos

autorizada. Reservados 3. Astron.os
arábicos de 0 a 9.todos Cada uma das autorais.
direitos
12 partes iguais em que se dividem os diâmetros do Sol e da Lua,
para o cálculo dos eclipses. 4. Inform. Elemento de um conjunto de
caracteres numéricos ou daqueles que representam valores nu-
méricos.
Tudo muito bom, mas ainda somos humanos e pensamos em

decimal.
is.
Partimos agora para a conversão de bases decimal para biná- r
a
rio e de binário para decimal.
u to
a
2. Conversão entre Binário e Decimal s
ito
Vejamos como expressar um número decimal em formato e bi-
nário. Imaginemos uma tabela simples: r
di
... 512 256 128 64 32 16 8 4 2 o1s Valor decimal
... 2
9 8
2 7
2 6
2 5
2 4
2 23
2 2 1
2s 2 0
Base 2
... do Binário (bits)
t o
A partir da direita temos a base 2 elevada ao expoente 0 e,
acima, o correspondente valor decimal.
s
o Vamos caminhando para a
esquerda, incrementando o expoente
a da base 2 (2 , 2 , 2 ...).
d 0 1 2
v
rmesmo tempo multiplicando por 2 o
Notamos que estamos ao e
es2, 4, 8, 16...). Esta tabela pode ser tão
valor decimal anterior (1,
comprida quanto necessário,
R e a forma de construí-la é extrema-
mente simples. a.
d
iza
Vamos simplificá-la ainda mais até termos apenas o que real-
mente interessa:
r binário e decimal.
to
... 512 256 au 128 64 32 16 8 4 2 1 Valor decimal
... ã o Binário (bits)
n
ia 2.1 De Decimal para Binário
óp
C De acordo com a tabela, só existe uma soma possível entre os
valores decimais que resultem no número decimal que você deseja
converter para binário. Para cada valor decimal que você utilizar
na soma, coloque o número 1 sob ele (bit = 1). Para cada valor deci-
mal não utilizado coloque o número 0 sob ele (bit = 0). Pronto!
130 / 17
Instituto Monitor
Cópia nãoExemplos:
autorizada. Reservados todos os direitos autorais.
1 - Como fica o número 12 expresso em binário?
... 512 256 128 64 32 16 8 4 2 1 Valor decimal

... 0 0 0 0 0 0 1 1 0 0 Binário (bits)
• 512 é muito, não entra na soma, senão estoura! Portanto, 0 sob ele.
is.
• 256 é muito, não entra, portanto, 0 sob ele. a
r
• 128 é muito, não entra, portanto, 0 sob ele. to
• 64 é muito, não entra, portanto, 0 sob ele. au
• 32 é muito, não entra, portanto, 0 sob ele. os
• 16 é muito, não entra, portanto, 0 sob ele. eit
r
• 8 entra na soma, portanto, 1 sob ele. di
os
• 4 entra na soma, portanto, 1 sob ele. Até agora temos: 8 + 4 = 12.
• Pronto! Não precisamos de mais nada, então, 0 sob os restantes.
o s
o d
Assim: 1100 = 12. Não representamos
2 t os 0 à esquerda.
o s
2 - Como fica o número 233 expresso d em binário?
va
... 512 256 128 64 32 16r 8
... 0 0 1 1 1 s0
e 1 04 02 11 Binário Valor decimal
(bits)
e
• 512 é muito, não entra
. Rna soma, senão estoura! Portanto, 0 sob ele.
• 256 é muito, não daentra, portanto, 0 sob ele.
• 128 entra na
a portanto, 1 sob ele.
zsoma,
r i
• 64 entrato
na soma, portanto, 1 sob ele.
Até agora
au temos: 128 + 64 = 192, para 233 faltam 41.
• 32oentra na soma, portanto, 1 sob ele.
nãAté agora temos 192 + 32 = 224, para 233 faltam 9.
ia • 16 é muito, não entra, portanto, 0 sob ele. Continuamos com 224.
óp • 8 entra na soma, portanto, 1 sob ele. Até agora temos 232, para
C 233 falta 1.
• 4 estoura, portanto, 0 sob ele.
Continuamos com 232.
• 2 estoura, portanto, 0 sob ele.
130 / 18
Instituto Monitor
Cópia não• 1autorizada.

entra na soma, portanto, 1 sob ele. todos os direitos autorais.
Reservados
Pronto: 232 + 1 = 233.
Assim: 111010012 = 233
3 - Como fica o número 170 expresso em binário?
... 512 256 128 64 32 16 8 4 2 1 Valor decimal is.

... 0 0 1 0 1 0 1 0 1 0 Binário (bits) r a
uto
a
• 512 é muito, não entra na soma, senão estoura! Portanto, 0 sob s
ele. o
it
• 256 é muito, não entra, portanto, 0 sob ele. r e
• 128 entra na soma, portanto, 1 sob ele. di
Já temos 128. os
• 64 estoura, portanto, 0 sob ele. s
Continuamos com 128. d o
• 32 entra na soma, portanto, 1 sob ele. t
o
Até agora temos 128 + 32 = 160, para
o s 170 faltam 10.
• 16 estoura e não entra, portanto,
ad0 sob ele.
Continuamos com 160. r v
• 8 entra na soma, portanto,
se1 sob ele.
Até agora temos 160 + e
. R 8 = 168, para 170 faltam 2.
• 4 estoura, portanto,
a 0 sob ele.
Continuamos com d 168.
a
• 2 entra na soma,
iz portanto, 1 sob ele.
Pronto: 168
r
o + 2 = 170.
t
• 1 estoura,
a u portanto, 0 sob ele.
Continuamos
o com 170.
n ã
Assim: 10101010 = 170 2
ia
p
ó 2.2 De Binário para Decimal
C
Utilizamos a mesma tabela e encaixamos o binário a partir da
direita. Basta somar os valores decimais sobre cada binário igual
a 1. Pronto!
130 / 19
Instituto Monitor
Cópia nãoExemplos:
1 - Como fica o número 11100012 expresso em decimal?
... 512 256 128 64 32 16 8 4 2 1 Valor decimal

... 0 0 0 1 1 1 0 0 0 1 Binário (bits)
• Tem 1 sob o 64, portanto, entra na soma.

Até agora temos 64. is.
r a
Até agora temos 64 + 32 = 96. uto
a
Até agora temos 96 + 16 = 112. os
• Tem 0 sob o 8, portanto, não entra na soma. eit
r
di
• Tem 0 sob o 4, portanto, não entra na soma.
os
os
• Tem 0 sob o 2, portanto, não entra na soma. d
Continuamos com 112. to
s
o
Terminamos com 112 + 1 = 113. Pronto!
d
va
Assim: 1110001 = 113
2
r
s e
2 - Como fica o número e
. R 100111 expresso em decimal?
2
... 512 256 128 d64 a 32 16 8 4 2 1 Valor decimal

...
iza 0 1 0 0 1 1 1 Binário (bits)
oro 32, portanto, entra na soma.

• Tem 1 sob
t
Até agora
au temos 32.
• Tem
o 0 sob o 16, portanto, não entra na soma.
n Continuamos
ã com 32.
ia • Tem 0 sob o 8, portanto, não entra na soma.

óp Continuamos com 32.
C • Tem 1 sob o 4, portanto, entra na soma.
Ficamos com 32 + 4 = 36.
Ficamos com 36 + 2 = 38.
Terminamos com 38 + 1 = 39. Pronto!
Assim: 1001112 = 39
130 / 20
Instituto Monitor
Para finalizar: o dígito

Cópia não autorizada. binário (bit) mais
Reservados à direita
todos osdodireitos
número é autorais.
chamado de dígito binário menos significativo, ou LSb, do Inglês
Lower Significant bit. Note a letra b minúscula indicando bit. Ve-
remos mais tarde que B maiúsculo significará byte.
O dígito binário (bit) mais à esquerda do número é chamado de

dígito binário mais significativo, ou MSb, do inglês Most Significant bit.
is.
Seja bem-vindo ao mundo digital, onde tudo que é analógico é
expresso em binário. A prática de conversão leva à rapidez, e, se o
ra
você tiver um microcomputador com o sistema operacional Windows u t
instalado, a calculadora que vem com este software pode funcio-
a
nar como uma ferramenta de conversão e agilizar ainda maisoo pro-
s
cesso. Para isso, proceda da seguinte maneira: it
r e
Clique em iniciar ! programas ! acessóriosdi !
calculadora ! exibir ! científicas
o
os
d
to
o s
ad
r v
s e
e
. R
d a
a
riz
t o
au
ã o
3. Bases Numéricas Binário, Decimal e Hexadecimal
n
ia
claro então que nós pensamos em decimal, e as calcula-
óp dorasFicou
e computadores utilizam o binário. A conversão entre estas
C
bases é o meio óbvio de comunicação entre homem e máquina. No
entanto, os números em binário muito longos tornaram-se difíceis
para nós. Então, surgiu a idéia de converter cada 4 bits em um nú-
mero de outra base.
Com 4 bits conseguimos os decimais de 0 a 15, totalizando 16

combinações. Está foi a base escolhida e utilizada até hoje quando
Cópia fala em sistemas digitais.
nãoseautorizada. Reservados todos os direitos autorais.
130 / 21
Instituto Monitor
A vantagem de utilizar
Cópia não autorizada. esta base é a de
Reservados poder escrever
todos um nú- autorais.
os direitos
mero binário longo (composto de vários bits) com poucos caracte-
res e ainda assim ficar fácil a visualização do binário original.
A base 16, ou hexadecimal, foi implantada aos sistemas digi-

tais. Hexa, do Grego, significa seis. Hexadecimal significa seis além
do decimal.
is.
O Sistema de Numeração Decimal é composto de 10 símbolos: a
0, 1, 2, 3, 4, 5, 6, 7, 8 e 9. O Sistema de Numeração Hexadecimal é or
composto de 16 símbolos: 0, 1, 2, 3, 4, 5, 6, 7, 8, 9, A, B, C, D, E e F.
u t
Foram colocadas as seis primeiras letras do alfabeto para comple- a
tar os símbolos do Hexadecimal e, em Decimal: A = 10, B = 11, s
C = 12, D = 13, E = 14 e F = 15. ito
re
4. Conversão entre Binário, Decimal e Hexadecimal di
s
Vamos fazer uma pequena adaptação à nossaojá estudada tabe-
la. Separamos os bits de 4 em 4. É assim queosurges a base hexade-
cimal. Chamaremos cada um desses blocos
od de 4 bits de número
hexadecimal. t
o s
d
a 8 4 2 1 Valor decimal
... 512 256 128 64 32 16 v
... e r Binário (bits)
e s Hexadecimal
. R
O modo mais fácil a de se converter um número para qualquer
outra das duas bases
a d é a partir do binário.
z
o
4.1 De Binário
ri para Hexadecimal
u t
Para
a converter de binário para hexadecimal, olhamos apenas
asãlinhas binário e hexadecimal.
o
n
ia Encaixamos o número binário na tabela a partir da direita e a
óp cada bloco de 4 bits teremos um número em hexadecimal.
C Em cada bloco, o bit mais à direita (LSb) vale 1; o próximo à es-
querda vale 2; o próximo, 4 e o último mais à esquerda (MSb) vale 8.
Somam-se os valores cujos bits sejam 1, sem esquecer que:
• Não existe 10 em hexadecimal, mas sim A.

• Não existe 11 em hexadecimal, mas sim B.
130 / 22
Instituto Monitor
Cópia não• Não existe 12 em hexadecimal,

autorizada. Reservados mas simtodos
C. os direitos autorais.
• Não existe 13 em hexadecimal, mas sim D.
• Não existe 14 em hexadecimal, mas sim E.
• Não existe 15 em hexadecimal, mas sim F.
Exemplos:
is.
1 - Qual o equivalente em hexadecimal para o binário 11011 ?2 a
r
to
... 1 1 0 1 1 Binário
a u
... 1 B Hexadecimal
s
ito
Iniciando pelo bloco mais à direita: ire
d
• 1011 corresponde a 8 + 0 + 2 + 1 = 11. Mas em hexadecimal
s 11 não
existe, o que existe é B.
o
os
Para o bloco próximo da esquerda: o d
• 0001 corresponde a 0 + 0 + 0 + 1 = 1.s
t
Portanto: 11011 é equivalente aa1B do
2 16
r v
Note que aparece o 16 e
de um número da base e
s como índice para indicar que se trata
hexadecimal. Muitos livros técnicos, por
questões de impressão,Rpreferem colocar a letra h (minúsculo) ao
.
lado do número emavez do 16, para indicar número hexadecimal:
1B = 1Bh.
16
d
za
2 - Qual o o ri
equivalente em hexadecimal para o binário 11111001 ?
2
t
... au 1 1 1 1 1 0 0 1 Binário
... ã o F 9 Hexadecimal
n
ia Começando pelo bloco da direita:
óp 1001 = 8 + 0 + 0 + 1 = 9
C
Passando para o bloco ao lado:
1111 = 8 + 4 + 2 + 1 = 15, mas 15 não existe em hexadecimal, o que

existe é F.
Portanto: 111110012 = F9h

130 / 23
Instituto Monitor
Cópia não3 -autorizada.

Qual o equivalenteReservados
em hexadecimal para o binário
todos os1101101100
direitos2
? autorais.
... 1 1 0 1 1 0 1 1 0 0 Binário
... 3 6 C Hexadecimal
Começando pelo bloco da direita:

1100 = 8 + 4 + 0 + 0 = 12, que em hexadecimal se escreve C. is.
r a
Para o bloco ao lado:
uto
a
0110 = 0 + 4 + 2 + 0 = 6 s
o
Para o próximo bloco: eit
r
0011 = 0 + 0 + 2 + 1 = 3 di
os
Portanto: 11011011002 = 36Ch s
do
4.2 De Hexadecimal para Binário
to
s
Convertendo de hexadecimal para binário, encaixa-se o nú-
o
mero hexadecimal na tabela a partir da direita. Coloca-se o cor-
ad
respondente binário sobre ele. Pronto!
v
e r
Exemplos: e s
R
. binário:
1 - Converter A5h aem
a d
... 512 256 128 iz 64 32 16 8 4 2 1 Valor decimal
r
... to Binário
... au A 5 Hexadecimal
o
Começando
ã a partir da direita:
n
ia 5 = 0 + 4 + 0 + 1, ou seja, 0101.
óp
C Para o número à esquerda:
A = 8 + 0 + 2 + 0, ou seja, 1010
Portanto: A5h = 101001012
130 / 24
Instituto Monitor
Cópia não2 -autorizada.

Converter 10h emReservados
binário: todos os direitos autorais.
... 512 256 128 64 32 16 8 4 2 1 Valor decimal

... 0 0 0 1 0 0 0 0 Binário
... 1 0 Hexadecimal
Começando a partir da direita: is.

r a
0 = 0 + 0 + 0 + 0, ou seja, 0000.
uto
a
Para o número à esquerda: s
o
1 = 0 + 0 + 0 + 1, ou seja, 0001. eit
r
Portanto: 10h = 000100002 di
os
4.3 De Decimal para Hexadecimal e Vice-versa
o s
o d
Para converter de decimal para hexadecimal, passe primeiro
para binário e depois para hexadecimal.
t
o s
Para converter de hexadecimalad para decimal, passe primeiro
para binário e depois para decimal.
v Desta forma é muito mais fácil.
e r
A base octal tem sidoespouco utilizada, porém basta fazer outra
pequena adaptação emRnossa tabela. Assim como você separou de
4 em 4 bits para formar
a . um hexadecimal, separe de 3 em 3 bits, siga
o mesmo procedimento você terá a conversão para octal. Nunca
se esqueça do z ad 8 aoe pé
índice do número para que não seja confun-
i
dido com o decimal.
r
to
5. DoaMundo
u Analógico para o Mundo Digital (Binário)
o
n Lembrando a lição 1, um sinal analógico tem infinitos níveis de
ã
ia tensão. Digitalizar um sinal elétrico analógico é recortá-lo em pe-
quenos pedaços e expressar o valor do nível de tensão de cada pe-
óp daço pelo equivalente número em binário.
C
130 / 25
Instituto Monitor

VALOR BINÁRIO CORRESPONDENTE A CADA NÍVEL
DIGITALIZADO
1010
1001
1000
0111
0110
0101
0100
0011
0010
0001
0000
is.
r a
ANALÓGICO
uto
Sinal senoidal recortado, e cada nível representado por um número
a
s
binário equivalente ao número do nível de tensão naquele ponto.
o
eit
d ir
Para trabalhar com os sinais digitais, precisamos de circuitos
os lógicas for-
eletrônicos chamados de portas lógicas. Estas portas
s simplesmente, cir-
marão os chamados circuitos lógicos digitais ou,
cuitos lógicos. Cada porta é formada por um circuito eletrônico
o
que tem como base transistores funcionando
o d como chaves contro-
ladas. Assim:
t
o s
d
• Transistores formam portasalógicas.
rv
• Portas lógicas formam ecircuitos lógicos.
s
• Circuitos lógicos formam
e sistemas digitais.
. R
a
Sistemas digitaisdpodem ser:
za
• Microcomputadores
i
or
• CD-players
t
au
• Videogames
o
• Telefones celulares
ã
n
ia • DVDs
óp • Relógios digitais
C • Etc.
Para sabermos como funciona um relógio digital ou outro sis-

tema digital qualquer, precisamos conhecer as técnicas digitais,
que nos mostram como ligar portas lógicas de modo a obtermos os
resultados desejados, dependendo de cada aplicação. Veremos isso
no próximo capítulo.
130 / 26
Esse é médodo Bomum

Exercícios Propostos s.
a conversão
← Para fazer
.
ai
1 - Converta os seguintes números decimais em binário e hexadecimal. o que ficar
melhor
r
tdividindo
au .
a) 43
o s
... 512 256 128 64 32 16 8 4 2 1 Valor
it DECIMAL
... O °
O
° 1 O 1 O I | rBINÁRIO
e
i
... d HEXADECIMAL
O 2 B
os
os
od
t
os
a d
r v
se
e
. R
b) 111 da
a
... 512 256 128riz64 32 16 8 4 2 1 Valor DECIMAL
... O
to
0 1 O 1 I O I I 1
BINÁRIO
... au HEXADECIMAL
Oo 6 F
nã
ia
ó p
C
130 / 27
Instituto Monitor
c) 200não autorizada. Reservados todos os direitos autorais.

Cópia
... 512 256 128 64 32 16 8 4 2 1 Valor DECIMAL
... BINÁRIO
... HEXADECIMAL
is.
r a
uto
a
os
eit
r
d) 5 di
... 512 256 128 64 32 16 8 4 2 o1s Valor DECIMAL
... os BINÁRIO
... od HEXADECIMAL
t
os
ad
r v
se
e
. R
da
a
riz
e) 127 to
... 512
au
256 128 64 32 16 8 4 2 1 Valor DECIMAL
...
o BINÁRIO
...
nã HEXADECIMAL
ia
óp
C
130 / 28
Instituto Monitor
f) 63 não autorizada. Reservados todos os direitos autorais.

Cópia
... 512 256 128 64 32 16 8 4 2 1 Valor DECIMAL
... BINÁRIO
... HEXADECIMAL
is.
r a
uto
a
os
eit
r
g) 31 di
... 512 256 128 64 32 16 8 4 2 o1s Valor DECIMAL
... os BINÁRIO
... od HEXADECIMAL
t
os
ad
r v
se
e
. R
da
a
h) 15 riz
to
... 512 256 u 128 64 32 16 8 4 2 1 Valor DECIMAL
...
a BINÁRIO
o
... nã HEXADECIMAL
ia
ó p
C
130 / 29
Instituto Monitor
i) 7 não autorizada. Reservados todos os direitos autorais.

Cópia
... 512 256 128 64 32 16 8 4 2 1 Valor DECIMAL
... BINÁRIO
... HEXADECIMAL
is.
r a
uto
a
os
eit
dir
2 - Converta os seguintes números binários em decimal e hexadecimal:
os
a) 100000 2 s
o
... 512 256 128 64 32 16 8 4 d2 1 Valor DECIMAL
to
... BINÁRIO
... os HEXADECIMAL
a d
r v
e
es
. R
da
iza
o r
b) 100 2
t
au
... 512 256 128 64 32 16 8 4 2 1 Valor DECIMAL
o
... ã BINÁRIO
... a
n HEXADECIMAL
i
óp
C
130 / 30
Instituto Monitor
c) 10100
Cópia não2
... 512 256 128 64 32 16 8 4 2 1 Valor DECIMAL
... BINÁRIO
... HEXADECIMAL
is.
r a
uto
a
os
eit
r
d) 111112 di
... 512 256 128 64 32 16 8 4 2 o1s Valor DECIMAL
... os BINÁRIO
... od HEXADECIMAL
t
os
ad
r v
se
e
. R
da
a
e) 1111 riz
2
to
... 512 256 u 128 64 32 16 8 4 2 1 Valor DECIMAL
...
a BINÁRIO
o
... ã HEXADECIMAL
n
ia
ó p
C
130 / 31
Instituto Monitor
f) 111não
Cópia 2
... 512 256 128 64 32 16 8 4 2 1 Valor DECIMAL
... BINÁRIO
... HEXADECIMAL
is.
r a
uto
a
os
eit
r
di
os
os
od
t
os
g) 1010102 ad
v
... 512 256 128 64 32 16r 8 4 2 1 Valor DECIMAL
e
... BINÁRIO
es
... R HEXADECIMAL
a.
d
iza
tor
au
ão
n
ia
ó p
C
130 / 32
Instituto Monitor
3 - Por
Cópia nãoque autorizada.
precisamos de circuitos que convertamtodos
Reservados decimal para
os binário?
direitos autorais.
___________________________________________________________________________
___________________________________________________________________________
___________________________________________________________________________
___________________________________________________________________________
___________________________________________________________________________
s.
4 - Por que precisamos de circuitos que convertam binário para decimal? i
a
___________________________________________________________________________r
to
___________________________________________________________________________
u
a
___________________________________________________________________________
s
___________________________________________________________________________
ito
___________________________________________________________________________
ire
5 - O que significa Mundo Digital?
d
s
___________________________________________________________________________
o
s
___________________________________________________________________________
o
___________________________________________________________________________
d
to
___________________________________________________________________________
s
___________________________________________________________________________
o
a d
r v
s e
e
. R
d a
a
riz
to
au
ã o
n Anotações/dicas
ia
óp
C
130 / 33
lição
3 Portas Lógicas i s.
r a
Introdução Uma porta lógica nada mais toé que um cir-
cuito integrado de transistores, resistores e
u
Agora que você já conhece a lógica biná-
a
capacitores encapsulados num único invólu-
ria do mundo digital, já aprendeu a conver- cro que cumpre uma função
s lógica específi-
ter números decimais em binários, podemos
to
ca. Como o espaço iocupado por uma porta
passar para o estudo das Portas Lógicas, ou re
lógica após a integração
i é muito pequeno, é
seja, dos circuitos integrados de transistores, comum encontrarmos
d várias dessas portas
resistores e capacitores, tecnologia que per- num mesmosCI.
mitiu o desenvolvimento dos microcomputa-
o
dores. os
ELEVAÇÃO
o d
1. O que é uma Porta Lógica? t
os
A lógica combinacional era muito utili- d
zada na automatização de máquinas elétri- va
cas industriais, onde relés abriam e fechavam,e r
numa seqüência lógica e ordenada, contro-
lando os motores e acionadores.
es 16 15 14 13 12 11 10 9
. R
Com o advento dos semicondutores
d a eo PLANTA
surgimento dos transistoresza funcionando
ri
como chaves, a idéia era substituir os circui-
tos lógicos baseados em trelés por circuitos
o
baseados em transistores.
au Ocupariam um es-
paço menor, consumiriam menos energia, se-
o 1 2 3 4 5 6 7 8
riam mais baratos,ãteriam vida útil maior que
a dos relés, etc. n Vistas de um Circuito Integrado
ia
O passo
ó p seguinte na evolução era fabri-
car umCcircuito completo miniaturizado. Já 2. Funções Lógicas e Portas Lógicas
que eram feitos de transistores, por que não
colocar os circuitos lógicos todos juntos e in- As principais funções lógicas são:
tegrá-los?
Surgiram os primeiros circuitos integra- • INVERSORA (INVERTER)

dos (CIs), desenvolvidos para as calculado- • E (AND)
ras que, mais tarde, se tornariam os micro-
computadores
Cópia não de autorizada.
hoje. • OU
Reservados (OR)
todos os direitos autorais.
130 / 35
Instituto Monitor
Combinando
Cópia as funções lógicas Reservados
não autorizada. princi- Com exceção
todos do inversor, autorais.
os direitos que só tem
pais, temos: uma entrada, cada porta é composta de no
mínimo duas entradas e uma única saída.
• NE (NAND) Cada entrada de uma porta receberá uma
• NOU (NOR) variável, que pode assumir valor 0 ou 1 (bi-
nário).
NXOR= • EXE (EXCLUSIVE AND – EXAND)
• EXOU (EXCLUSIVE OR – EXOR)
s.
Chamaremos isso de nível lógico ou esta-
i
do lógico. Assim, quando a variável for 0, di-
a
Cada função lógica tem uma caracterís- r
remos que ela está em “nível lógico zero” ou
tica e pode ser expressa por meio da Álgebra to
“estado lógico zero” e, quando for 1, diremos
u
de Boole e sua expressão booleana.
que ela está em “nível lógico um” ou “estado
a
Cada função lógica tem uma porta lógica lógico um”. o s
associada a ela, que tem um símbolo gráfico
eit
que a representa em esquemas de sistemas A saída destairporta seguirá o nome da sua
digitais. função lógica, dresultando em saída igual a 0
ou 1. Respectivamente
s
o um”. “nível lógico zero” e
Cada porta lógica tem uma Tabela da “nível lógico
Verdade que mostra como ela funciona, re- o s
lacionando as combinações entre as entra- d
Estas entradas de variáveis são represen-
das. t o
stadas através de letras maiúsculas (A, B, C,
Cada porta lógica tem um circuito inte- do D, E, F, G, etc.).
grado, onde nós a encontramos para formar va
circuitos lógicos digitais. r 3. Variáveis
e
Vejamos tudo isso então: es Variáveis representam qualquer coisa
R
. que possa assumir somente duas condições
FUNÇÃO LÓGICA SÍMBOLO da opostas.
a
INVERSORA riz Exemplo: uma condição de lâmpada pode ser
to uma variável, representada pela letra D. As
au duas condições desta lâmpada podem ser:
E
o
ã - Boa ou Queimada (duas condições opostas).
OUn
ia D = 1 pode significar lâmpada boa e, portan-
p to, D = 0 significará lâmpada queimada.
ó NE
C
- Acesa ou Apagada (duas condições opostas).
NOU
D = 0 pode significar lâmpada acesa; por con-
seqüência, D = 1 significará lâmpada apagada.
E- ✗ ( e) EXE
Não importa a ordem 0 ou 1, mas sim que

EX / ou) EXOU
uma condição seja contrária à outra.
130 / 36
Instituto Monitor
Não existe
Cópia nãomeio termo em digitais:
autorizada. ou é E assim
Reservados todospor diante.
os direitos autorais.
um, ou é zero.
a) Tabela da Verdade para 1 variável:
Não importa quem seja considerado um,
seu oposto será o zero, e você já estará apli- A S
cando a lógica. 0
1
Se podemos ter somente duas condições
(binário), é lógico que se uma condição é um is.
b) Tabela da Verdade para 2 variáveis:
a outra será zero. r a
A B S
0 0
to
Ficou claro, não?! u
0 1 a
4. Tabela da Verdade os 1 0
eit 1 1
A Tabela da Verdade relaciona as dife- r
rentes combinações entre as variáveis, mos- di para 3 variáveis:
c) Tabela da Verdade
trando como fica a saída para cada uma destas os
combinações. sA B C S
o
d 0 0 0
A Tabela é composta de uma coluna para o
t 0 0 1
cada variável e uma coluna para a saída. A
s 0 1 0
quantidade de linhas desta Tabela depende o 0 1 1
do número de variáveis que você tem. d
a 1 0 0
r v 1 0 1
Podemos calcular o número de linhas de e 1 1 0
uma tabela da verdade da seguinte forma:s
e 1 1 1
R
número de variáveis
Número de linhas = 2 .
a
Este cálculo é o mesmo zque ad se aplica
ri de combi-
quando desejamos saber o número Construir uma Tabela da Verdade é sim-
nações possíveis entre um todeterminado nú- ples. Já sabendo do número de variáveis e cal-
mero de variáveis quea sóupodem assumir dois culando o número de linhas, comece pela va-
valores. Assim: riável mais à direita na tabela. Começando
ã o pelo 0, vá alternando com o 1 de linha para
n
• Para uma variável: 2 = 2 linhas ou 2 combi-
1 linha. Passe para a próxima coluna à esquer-
a
nações possíveis.
i da. Começando pelo 0, alterne com o 1 a cada
p duas linhas. Repita o procedimento para a
• Para duas
ó variáveis: 2 = 4 linhas ou 4 com-
2
C próxima coluna, alternando de quatro em
binações possíveis.
quatro linhas. Repita para a próxima, alter-
• Para três variáveis: 23 = 8 linhas ou 8 com- nando de oito em oito linhas.
binações possíveis.
• Para quatro variáveis: 24 = 16 linhas ou 16 A alternância de 0 para 1 de coluna para
combinações possíveis. coluna segue a ordem: 1, 2, 4, 8, 16, 32, 64...
130 / 37
Instituto Monitor
Cópia não5.autorizada.
Expressão Booleana
George Simon Boole (1815-1864), matemático inglês, desen-
volveu estudos matemáticos sobre a lógica, a partir de Aristóteles.
A Álgebra de Boole relaciona símbolos e estabelece as funções

lógicas como expressões matemáticas.
Aplicando este estudo aos sistemas digitais, temos: is.

r a
5.1 Função Inversora e Porta Inversora
uto
a
A função inversora, como o nome diz, inverte o estado lógico
s
da entrada. o
e it
Representamos uma variável invertida colocando sobre
ir ela uma
barra. Dessa forma: d
os
Se: A = 1, então S = 0 s
d o
Função Porta Lógica Expressão
o Tabela da Verdade
t
s A S
Inversora o S=A 0 1
d
a 1 0
r v
e
es com valor 0, chamamos de barrado
Quando a variável aparecer
e quando a variável aparecer
R com valor 1 chamamos de variável
sem barra. a .
d
5.2 Função E eza
ri Porta E (AND)
o E, como o nome diz, ativa a saída somente quando
A função
t
au e a outra estiverem ativas. Representamos a função E
uma entrada
através
o de um ponto (.).
ã
n Dessa forma: se A = 1 e B = 1, então S = 1, qualquer outra com-
a
i binação resulta em S = 0.
ó p
C Função Porta Lógica Expressão Tabela da Verdade
A B S
0 0 0
E S=A.B 0 1 0
1 0 0
1 1 1
130 / 38
Instituto Monitor
Cópia não5.3
autorizada. Reservados
Função OU e Porta OU (OR) todos os direitos autorais.
A função OU, como o nome diz, ativa a saída quando uma en-
trada ou a outra estiverem ativas. Representamos a função OU
através do sinal mais (+).
Função Porta Lógica Expressão Tabela da Verdade
A B is.
S
0 0
r a 0
OU S=A+B 0
uto1 1
1 0 1
a
1 1 1
os
eit
r
5.4 Função NOU e Porta NOU (NOR)
di
os
A função NOU combina a função INVERSORA com a função
OU. É o mesmo que colocar um inversor na saída da porta OU. Re-
s
presentamos a função NOU através de uma barra sobre toda a
o
função OU. od
t
Função Porta Lógica o s Expressão Tabela da Verdade
ad
v A B S
e r 0 0 1
NOU s S=A+B 0 1 0
e 1 0 0
R
. 1 1 0
da
a
iz
5.5 Função rNE e Porta NE (NAND)
to
u NE combina a função INVERSORA com a função E.
Aafunção
É oomesmo que colocar um inversor na saída da porta E. Represen-
ntamos
ã a função NE através de uma barra sobre toda a função E.
ia
p
óFunção Porta Lógica Expressão Tabela da Verdade
C
A B S
0 0 1
NE S=A.B 0 1 1
1 0 1
1 1 0
130 / 39
Instituto Monitor
Cópia não5.6autorizada. Reservados

Função EXOU e Porta EXOU (EXOR) todos os direitos autorais.
A função EXOU (exclusivamente OU) só ativa a saída quando

uma entrada estiver ativa ou a outra estiver ativa, excluindo os
outros casos. Representamos a função EXOU através de um círcu-
lo sobre o sinal de mais ( + ).
Função Porta Lógica Expressão Tabela da Verdade

is.
A Bra S
setar 0 o0 0
a- t
se for EXOU S=A+B 0u 1 1
não coincidência
a1 0 1
diferente .
= Exclusiva os 1 1 0
eit
r
5.7 Função EXE e Porta EXE (EXAND)
di
os
A função EXE (exclusivamente E) só ativa a saída quando as
entradas estiverem na mesma situação, excluindo os outros ca-
s
sos. Representamos a função EXE através de um círculo sobre o
o
ponto ( . ). od
t
Função Porta Lógica o s Expressão Tabela da Verdade
ad
v A B S
setor M e r 0 0 1
EXE s S=A B . 0 1 0
se forem e 1 0 0
(coincidência) R
iguais a . 1 1 1
a d
Vale lembrar
iz que,
verdade, a função
r
como o inversor na saída inverte a tabela da
NEXOU é a função EXE.
to
Já conhecemos
u cada uma das portas lógicas, suas funções, sa-
bemosacomo representá-las através da Álgebra de Boole e como
o a Tabela da Verdade para cada uma delas.
fazer
ã
n
a Agora é que vem o interessante: vamos aprender a ligar essas
i portas umas nas outras, de modo a formar um circuito lógico.
óp
C Isto recebe o nome de Circuito Lógico Combinacional.
Na prática, estas portas vêm encapsuladas em componentes

eletrônicos chamados CIs, Circuitos Integrados, e trabalham com
níveis de tensão representando níveis lógicos.
Nosso próximo assunto será como identificar estes CIs, como

Cópia nãoligá-los e quais suas Reservados
autorizada. características e limitações
todosparaos formar um autorais.
direitos
circuito combinacional.
130 / 40
Exercícios Propostos is.

r a
1 - Porta Lógica é: to
( ✗ ) a) um circuito integrado de transistores, resistores e capacitores, encapsulados
u
num único invólucro que cumpre uma função lógica específica.
a
amado único invólucro que cumpre uma função integrada específica. ito
s
( ) b)um circuito lógico de transistores, resistores e capacitores, encapsulados num
ire
( ) c) um circuito integrado de transistores, resistores e capacitores, encapsulados
num circuito único invólucro que cumpre especificamente
d uma função lógica.
( ) d)um circuito de transistores, de resistores e capacitores
s integrados, encapsula-
o
dos num único invólucro de circuito que cumpresuma função lógica específica.
( ) e) um circuito integrado de transistores, resistoresoe capacitores, num único invó-
od
lucro que não cumpre uma função lógica específica. ×
-
t
2 - Desenhe o símbolo e nomeie cada Porta Lógica
o s principal:
a d
r v
se
e
. R
da
a
riz
to
au
ã o
n
ia
ó p
C
130 / 41
Instituto Monitor
3 - Como
Cópia nãoconseguimos formar as
autorizada. Portas Lógicas NEtodos
Reservados e NOU? os direitos autorais.
____________________________________________________________________________
____________________________________________________________________________
____________________________________________________________________________
____________________________________________________________________________
4 - Circuitos combinacionais são:

( ) a) formados por Kombis feitas no Brasil. is.
( ) b)ligações entre portas lógicas. a
:
r
( ) c) circuitos que combinam analógico e digital. to
( ) d)cada uma das portas lógicas. u
( ) e) combinações de transistores lógicos.
a
os
5 - Para que serve uma Tabela da Verdade? e it
( ) a) Para mostrar como fica a saída da porta de acordo com asrentradas da porta.
( ) b)Para combinar Portas Lógicas. di
( ) c) Para converter de analógico para digital. os
( ) d)Para determinar a entrada do circuito. s
( ) e) Nenhuma das alternativas anteriores. o
od
t
os
a d
r v
e
es
. R
da
iza
tor
au
ão
n
ia
óp
C
130 / 42
lição
4 Circuitos Combinacionais is.

r a
Introdução Desejamos que uma lâmpada to se acenda à
noite e fique apagada durante o dia.
u
Pegue suas variáveis e conecte-as às en-
a
tradas de suas portas. Ligue as saídas destas Variável: Ambiente
s
o externo
portas às entradas de outras portas. Reúna it
Saída: Lâmpada re
as saídas destas portas às entradas de uma i
última porta. Teremos uma única saída que A variável
d
“Ambiente” pode assumir dois
está relacionada logicamente com as entra- s
valores: diaoou noite.
das. Pronto! Você já tem um circuito que s
combina portas lógicas, e a saída seguirá a o
Adsaída lâmpada pode assumir dois valo-
lógica destas portas.
t acesa ou apagada.
res:o
s
Agora, como fazer com que a saída se o Vamos chamar:
comporte de acordo com a nossa vonta- a
d
de? Esta é a importância de desenvolverr v O ambiente de variável A
circuitos lógicos. Para auxiliar nesta ta- e
A lâmpada de saída S
refa teremos o apoio da Álgebra de Boo- es
le, dos Diagramas de Veitch-Karnaugh R e
. A lógica é a seguinte: se for durante o dia,
dos Circuitos Multiplexadores. a
d a lâmpada deve ficar apagada; se for durante
a a noite, a lâmpada deve ficar acesa.
Nesta lição explicaremos iozfuncionamen-
r e os circui-
to dos circuitos combinacionais
o
t de Boole. Vamos definir:
tos lógicos a partir da Álgebra
u
a A = 0 é noite
1. Funcionamento ã o
n A = 1 é dia
Para entender
ia o funcionamento dos cir- S = 0 é lâmpada apagada
cuitos combinacionais,
p vamos partir dos
ó S = 1 é lâmpada acesa
exemplosC mais simples de uso de portas lógi-
cas até os mais complexos:
A expressão booleana é:
Exemplo 1
S=A
Ou seja, uma simples porta inversora re-
solve a situação.
130 / 43
Instituto Monitor
ACópia
Tabela da Verdade
não é:
autorizada. A saída teto
Reservados todos ossolar: pode serautorais.
direitos 1 se estiver
aberto e 0 se estiver fechado.
A S Interpretação
0 1 É noite, portanto, lâmpada acesa. Esta distribuição de 1 ou 0 para qual caso
é você quem estipula. Uma vez determinado
1 0 É dia, portanto, lâmpada apagada.
quem é o que, não se muda mais.
Exemplo 2 A lógica é a seguinte: se for dia e não

s.
chove, então a saída teto solar deve estar
i
a
aberto. Qualquer outra combinação entre as
r
to
variáveis resultará em teto solar fechado.
u
a
Chamemos as variáveis: chuva de A;
s
noite de B e o teto solar de S (saída).
o
eit
r
A expressãoiBooleana é:
d
S = A .oB
s
s
Odocircuito lógico seria uma simples
porta
to E.
os
ad
r v
se
e
R Interpretando: a saída só vai a nível lógico 1
a. quando a variável A e a variável B estiverem
d em nível lógico 1 ao mesmo tempo.
a
riz
Desejamos que o teto solar de nossa Como tínhamos decidido anteriormente,
to parte do dia.
garagem fique aberto aumaior para:
Mas pode ser que chova!
a Então, se chover,
queremos que o teto
o solar se feche automa- S = 1 é teto solar aberto
éã
ticamente. Não n só isso. Desejamos que ele
se feche também
a quando a noite chegar. A = 1 é não chove
i
óp chuva e noite
Variáveis: B = 1 é dia
C
Saída: teto solar A Tabela da Verdade ficaria:
A B S Interpretação
A variável chuva: pode ser 0 se estiver
chovendo e 1 se não estiver chovendo. 0 0 0 Teto solar fechado, pois chove e é noite.
0 1 0 Teto solar fechado, pois chove e é dia.
A variável noite: pode ser 0 se for noite 1 0 0 Teto solar fechado, pois não chove e é noite.
1 se for dia.
eCópia não autorizada. Reservados 1 1 1todos
Teto solar
osaberto, pois é dia
direitos e não chove.
autorais.
130/44
Instituto Monitor
Exemplo
Cópia3não • a variável
autorizada. Reservados todosAos for um, B for zero e
a variávelautorais.
direitos
a variável C for zero. Isto corresponde à
Sejam três variáveis quaisquer que pos- segunda parcela; OU
sam assumir somente duas condições, 1 ou 0.
• a variável A for um, a variável B for zero e
Seja uma saída que dependa da combinação
a variável C for um. Isto corresponde à ter-
entre essas variáveis e que também possa
ceira parcela; OU
assumir somente duas condições, 1 ou 0.
• a variável A for um, a variável B for um e a
O comportamento da saída em relação a is.
variável C for um. Isto corresponde à quarta
cada uma das combinações entre as variáveis parcela. r a
é representado pela Tabela da Verdade. to
A partir da expressão booleana o circui-
u
A B C S
a
to desejado pelo clientesfica facilmente visí-
0 0 0 0 vel. Trata-se de umaoporta OU (OR) com
0 0 1 1 quatro entradas, mais
eit quatro portas E (AND)
0 1 0 0 de três entradas icada
r uma, mais cinco portas
0 1 1 0 INVERSORASd(INVERTER), uma para cada
1 0 0 1 variável barrada
o s na parcela.
1 0 1 1
1 1 0 0 os
1 1 1 1 o d
t
Dizemos que a saída está ativa quando os
está em nível lógico 1 e dizemos que está de- ad
sativada ou desabilitada quando está em ní- v
vel lógico 0. e r
es
Neste exemplo, vamos supor que R as va-
riáveis A, B e C representam qualquer . coisa De posse destas portas lógicas, basta ligá-
a
que possa assumir somente duasdcondições. las conforme manda a expressão:
a
A Tabela da Verdade nos foi passada por um
iz
cliente. Ele deseja que implementemos
r um A B C
o
circuito lógico combinacional
t que cumpra a
Tabela da Verdade. Note u
a que não nos inte-
ressa saber o que sãoo as variáveis A, B e C,
somente a Tabela da Verdade.
ã
n S
Da Tabelaia escrevemos a expressão boole-
ana para a
p considerando apenas as situa-
ósaída
ções emCque a saída está ativa (nível lógico 1):
S=A.B.C+A.B.C+A.B.C+A.B.C
Pronto! Este é o circuito combinacional
Interpretando: a saída S estará ativa quando:
das variáveis de entrada A, B e C que con-
• a variável A for zero, a variável B for zero e trolam a saída S, seguindo a Tabela da Ver-
a variável C for um. Isto corresponde à pri- dade dada.
meira parcela;
Cópia não OU autorizada. Reservados todos os direitos autorais.
130 / 45
Instituto Monitor
Cópia nãoExemplo 4
Sejam quatro variáveis quaisquer que possam assumir somen-
te duas condições, 1 ou 0. Seja uma saída S que também possa as-
sumir somente duas condições, 1 ou 0.
Um cliente propõe a seguinte Tabela da Verdade:
A B C D S is.
0 0 0 0 0 r a
0 0 0 1 0
uto
0 0 1 0 0 a
0 0 1 1 0 s
0 1 0 0 1 o
0 1 0 1 1 eit
0 1 1 0 0 r
0 1 1 1 1
di
1 0 0 0 0 os
1 0 0 1 1 s
1 0 1 0 1do
1 0 1 1 t1
o
1 1 0 s 0 0
1 1 0 o 1 0
1 1 a d
1 0 0
1 1r v 1 1 1
e
A expressãoesbooleana para a saída será:
R
S =aA..B.C.D + A.B.C.D + A.B.C.D +
A.B.Cd.D + A.B.C.D + A.B.C.D + A.B.C.D
a
Interpretando:
riza saída S estará ativa quando:
to
au A for zero, a variável B for um, a variável C for zero e
• a variável
aovariável D for zero; OU
ã
n a variável A for zero, a variável B for um, a variável C for zero e
•
ia a variável D for um; OU
óp • a variável A for zero, a variável B for um, a variável C for um e a
C variável D for um; OU
• a variável A for um, a variável B for zero, a variável C for zero e
a variável D for um; OU
• a variável A for um, a variável B for zero, a variável C for um e a
variável D for zero; OU
• a variável A for um, a variável B for zero, a variável C for um e a
variável D for um; OU
130 / 46
Instituto Monitor
a variável A for um,

Cópia não• autorizada. a variável B for um,a
Reservados variável
todos osC for um e a autorais.
direitos
variável D for um.
A partir da expressão, fica fácil visualizar o circuito lógico.

Ele é composto de:
• uma porta OU (OR) de 7 entradas (uma para cada parcela da

expressão booleana);
is.
• 7 portas E (AND) de 4 entradas cada uma (uma para cada variá- a
vel);
r
to
• 11 portas INVERSORAS (INVERTER) (uma para cada variável a u
barrada da parcela). s
ito
ire
d
os
os
De posse destas portas lógicas, basta
d
expressão: to ligá-las conforme diz a
o s
A B C D
a d
r v
s e
e
. R
a
zad
ori
t S
a u
o
nã
ia
óp
C
Poderíamos seguir dando exemplos para 5 variáveis, 6 variá-
veis, 7 variáveis, etc.
O procedimento é sempre o mesmo: analisa-se a situação a ser

controlada; anotam-se quantas variáveis estão envolvidas; monta-
Cópia nãoseautorizada.
uma Tabela da Verdade; escreve-se a expressão
Reservados todosbooleana e mon-
ta-se o circuito lógico.
130 / 47

r a
1 - Num sistema com 5 variáveis, qual a quantidade de linhas da Tabela da Verdade?
to
( ) a) 5 u
( ) b)10
a
( ) c) 16
s
( ) d)32 ito
( ) e) 64 ire
d
2 - Uma variável em lógica digital é definida como um evento
s que pode assumir:
( ) a) somente dois estados, um oposto ao outro.
o
sigual.
( ) b) somente três estados, um oposto ao outro e outro
o
( ) c) somente um estado. o d
( ) d) diversos estados, um oposto ao outro. t
( ) e) somente quatro estados. os
d
a caso:
3 - Monte a expressão booleana para o seguinte
v
er
Chamaremos de A a variável umidade.
es
R
A = 0 é seco .
da
A = 1 é molhado
iza
Chamaremos de B a o r
variável tempo.
ut
B = 0 é dia a
o
B = 1 é noite
ã
n
a
Chamaremos
i de S a saída secador.
óp
C S = 0 é secador desligado
S = 1 é secador ligado
130 / 48
Instituto Monitor
A situação
Cópia não éautorizada.
a seguinte: Reservados todos os direitos autorais.
Ligar o secador somente se for noite e estiver molhado.
is.
r a
uto
a
os
eit
r
di
os
os
od
t
os
ad
4 - Monte a expressão booleana a partir vda Tabela Verdade passada pelo cliente.
e r
A B C D S
0 0 0 0 0 es
0 0 0 1 0 . R
0 0 1 0 0 d a
0 0 1 1 0 a
0 1 0 0 1ri
z
0 1 0 1 to1
0 1 1 0 u 0
0 1 1 a1 1
o
1 0 ã0 0 0
1 0n 0 1 1
1 ia0 1 0 1
ó11p 01 10 10 10
C
1 1 0 1 0
1 1 1 0 0
1 1 1 1 1
130 / 49
Instituto Monitor
is.
r a
uto
a
os
eit
r
di
os
os
5 - Para a expressão booleana S = A . B . C + A . B o
d+ A . B . C + A . B . C + A . B . C
.C
+ A . B . C:
t
s
( ) a) 1 Porta OU (OR) de 18 entradas, 12 Portas
o E (AND) de 3 entradas
e 8 INVERSORES (INVERTER). ad
( ) b)2 Portas OU (OR) de 5 entradas, r5vPortas E (AND) de 3 entradas
e 7 INVERSORES (INVERTER). e
s
( ) c) 1 Porta OU (OR) de 5 entradas,
e 6 Portas E (AND) de 3 entradas
e 8 INVERSORES (INVERTER).
R
a .
( ) d)1 Porta OU (OR) de 6 entradas, 6 Portas E (AND) de 3 entradas
e 8 INVERSORES (INVERTER).
d
a
( ) e) 6 Portas OU (OR)zde 3 entradas, 1 Porta E (AND) de 6 entradas
e 8 INVERSORES
i
tor (INVERTER).
au
ã o
n
i a
óp
C
130 / 50
Instituto Monitor
6 - Desenhe
Cópia o circuito lógico para
não autorizada. a seguinte expressão
Reservados todosbooleana:
S=A.B.C + A.B.C+A.B.C+A.B.C+A.B.C+ A.B.C
is.
r a
uto
a
os
eit
r
di
os
os
od
t
os
ad
r v
se
e
. R
da
a
riz
to
au
ão
n
ia
óp
C
130 / 51
lição
Localização
5 das Portas Lógicas i s.
r a
Introdução 1. Circuitos Integrados (CIs) to
com Portas Lógicas a u
Nesta lição você irá conhecer algumas
portas lógicas e seus circuitos integrados, suas
s combinacionais
Para formar circuitos
o
características e condições de operação. Co- precisamos de portas
e it lógicas. Mas onde es-
nhecerá, ainda, as diversas famílias de portas tão estas portasirlógicas? Em circuitos inte-
lógicas, suas funções e limitações práticas. d algumas delas:
grados. Vejamos
os
s
Família de Portas Lógicas do TTL
14 13 12 11 10 9 8
o
14 13 12 11 10 9 t 8 14 13 12 11 10 9 8
Vcc Vcc o s Vcc NC
ad
7400 7408
r v 7413
Gnd se Gnd NC Gnd
1 2 3 4 5 6 7
e 1 2 3 4 5 6 7
. R1 2 3 4 5 6 7
Quad Two-Input NAND Gate Quad Two-Input AND Gate Dual Four-Input NAND Schmitt Trigger
d a
14 13 12 11 10 9 8 a 14 13 12 11 10 9 8 14 13 12 11 10 9 8
z
Vcc
ori Vcc Vcc
t
7402 au 7410 7414
ão Gnd Gnd Gnd
1 2 3 4 n5 6 7 1 2 3 4 5 6 7 1 2 3 4 5 6 7
a
Quad Two-Input
i NOR Gate Triple Three-Input NAND Gate Hex Inverter Schmitt Trigger
p
ó 12 11 10 9 8
14 13 14 13 12 11 10 9 8 14 13 12 11 10 9 8
Vcc
C Vcc NC
Vcc
7404 7411 7420

Gnd Gnd NC Gnd
1 2 3 4 5 6 7 1 2 3 4 5 6 7 1 2 3 4 5 6 7
Hex Inverter Triple Three-Input AND Gate Dual Four-Input NAND Gate
130 / 53
Instituto Monitor
Família
Cópia não autorizada. de Portas Lógicas
Reservados todosTTL os direitos autorais.
14 13 12 11 10 9 8 14 13 12 11 10 9 8
Vcc NC Vcc NC NC NC
7430 1 B Vcc 16
7421 2 C f 15
NC Gnd Gnd .
3 LT
7 igs 14
1 2 3 4 5 6 7 1 2 3 4 5 6 7
Dual Four-Input AND Gate Eight-Input NAND Gate
4 BI/RBO
4ora a 13
5 RBI
ut b
4 12
14 13 12 11 10 9 8 14 13 12 11 10 9 8
a
Vcc Vcc
6 D
s 8 c 11
7
itAo d 10
7425 7432 8r
e Gnd e 9
di
Gnd Gnd
1 2 3 4 5 6 7 1 2 3 4 5 6 7 os BCD to-7-Segment Decoder

Dual Four-Input NOR Gate With Strobe Quad Two-Input OR Gate
os
14 13 12 11 10 9 8 14 13 12 11 10 9 8 d 14 13 12 11 10 9 8
Vcc Vcc to Vcc
os
7427 7437a d 7486
Gnd r v Gnd Gnd
e
1 2 3 4 5 6 7 1 s2 3 4 5 6 7 1 2 3 4 5 6 7
Triple Three-Input NOR Gate
eTwo-Input
Quad NAND Buffer Quad 2-Input Exclusive OR Gate
. R
da
14 a
1 CLR1 Vcc
iz 1 CK1 K1 16 1 CP1 CP2 14
2 D1 CLR2
to13r 2 PRE1 Q1 15
2 MR1 NC 13
3 CK1
7 au 12
D2
3 CLR1
7 Q1 14 3 MR 2
7 Q0 12
4 PRE1 4 ãoCK2 11
4 J1
4 Gnd 13 4 NC 4 Q3 11
5 Q1 7
n
PRE2 10
5 Vcc 7 K2 12
5 Vcc 9 Gnd 10
a
6 Q1 ó
pi 4 Q2 9 6 CK2
6 Q2 11 6 0 9
MR1 Q1
7 PRE2 Q2 10
7
C
Gnd Q2 8 7 MR 2 Q2 8
8 CLR2 J2 9
Dual D-Type Positive

Dual JK Flip-Flop Decade Counter
Edge-Triggered Flip-Flop
130 / 54
Instituto Monitor
Família
1 CP1 CP0 14 1 DS Vcc 14
2 NC NC 13 2 P0 O0 13
.
3 NC
7 Q0 12 3 P1
7 O1 12 is
a
4 NC 4 Q3 11 4 P2 4 O2 or11
t
5 Vcc 9 Gnd 10 5 P3 9 a O 3u 10
6 MR1 2 Q1 9 6 S 5os CK1 9

7 MR 2 Q2 8 7 Gnd eit CK2 8
r
di
Decade Counter
os4-Bit Shift-Register
os
14 13 12 11 10 9 8 14 13 12 11 10 9 8o
d 14 13 12 11 10 9 8
Vcc Vcc
t Vcc
o s
74125 74126a d 74132
r v
Gnd e Gnd Gnd
1 2 3 4 5 6 7
s
1 e2 3 4 5 6 7 1 2 3 4 5 6 7
Quad 3-State Buffers
. RQuad 3-State Buffers QUAD 2-Input Schmitt Trigger NAND Gate
da
iza 1 A 0 Vcc 16
16 15 14 13 12 11 10 9o
r 2 A 1 O 0 15 16 15 14 13 12 11 10 9
t 7 O
Vcc
au 3 A 2
4 O
1 14 Vcc NC
D 3 2 1 9
o 4 E 1 2 13
74135 ã 1 O 4 74147 A
n 5 E 2 3 12 5 6 7 8 C B
ia Gnd 6 E 3
3 O 4 11 Gnd
p
1 2ó 3 4 5 6 7 8 7 O 7
8 O 5 10 1 2 3 4 5 6 7 8
C
Quad Exclusive OR/NOR Gate 8 Gnd O6 9 10-line-to-4-line and 8 line-3-line
Priority Encoder
1 of 8 Decoder/Demultiplexer
130 / 55
Instituto Monitor
Família
1 I3 Vcc 16 1 MR Vcc 16
2 I2 I4 15 2 O0 O3 15
3 I1 7 I5 14 3 O0 7 O3 14
4 I0 4 I6 13 4 D0 4 D3 13 s.
1 1 ai
5 Z I7 12 5 D1 D2 12
r
6 Z
5 S0 11 6 O1
7 2
o
O t 11
1 5
u
aO 10
7 E S1 10 7 O1 2
o s
8 Gnd S2 9 8 Gnd t CK 9
i
8-Input Multiplexer i
Quad
reD Flip-Flop
d
os
Família de Portas Lógicas CMOS
s
do
VDD toV DD
os
4001 ad 4011
v
Vs
erSS VSS
e
Quad Two-Input NOR Gate .
R Quad Two-Input NAND Gate
da
VDD
a V
r iz DD
4049 to
au 4070
o V SS
n ã VSS
ia
p Hex Inverter Quad Two-Input Exclusiv OR Gate
ó
C
VDD VDD
4071 4081
VSS VSS

Quad Two-Input OR Gate Quad Two-Input AND Gate
130 / 56
Instituto Monitor

1.1 Limitações das Portas Lógicas
1ª) Na prática, em Digitais, não podemos deixar entradas em vazio.

Isto significa que sempre devemos garantir um nível lógico à
entrada de uma porta, seja um ou zero.
2ª) Teoricamente, cada saída de porta lógica pode se ligar a infini-

tas entradas de outras portas lógicas. Na prática o que ocorre é is.
que os componentes internos (transistores) não suportam for- r a
necer tanta corrente elétrica, ficando sua conexão limitada a
uto
apenas 3 ou 4 outras entradas. Esta característica chama-se fan- a
out que é a capacidade de uma saída de porta se ligar a outras s
entradas de portas. Por exemplo: uma saída de porta com fan- o
out = 3 pode ser conectada a, no máximo, 3 entradas de outraseit
portas lógicas. r
di
os
3ª) Conforme a família de circuitos integrados lógicos com que se
trabalha, os valores de tensão são bem específicos. A figura a
s
seguir mostra as características de operação de uma porta lógica
do
pertencente à família TTL. É importante observar a faixa não per-
o
t
mitida e de indeterminação para as tensões que representam os
s
níveis lógicos de entrada e saída; operando dentro destas faixas,
o
d
não há garantia de operação segura.
a
r v
se
e
. R
da
a
riz
t o LÓGICO
NÍVEL
1 NÍVEL LÓGICO
au VOH 1
o (min)
VNH
Tã VIH
nE (min)
ia N Faixa de Faixa de
indeterminação
óp S
Ã
indeterminação VIL
(máx)
C O VOL
VNL
(máx)
NÍVEL LÓGICO NÍVEL LÓGICO

0 0
Faixas de tensão Níveis de tensão na

na saída entrada
130 / 57
Instituto Monitor
Cópia não autorizada. Reservados

Comparando os Níveis de Tensãotodos os direitos autorais.
de Chaveamento
5V VCC 5V VCC 5V VCC

4,44 VOH
3,5 VIH
3,3V VCC
is. VCC
2,5 VIND 2,4 V 2,4 V 2,4 V 2,5V a
OH
V
OH
V
OH
2,3 V
or OH
2,0 2,0
V ut
IH IH
1,6 V IH 1,7 IH
1,5 V 1,5 V 1,5 V 1,5 V
IL
1,4
IND IND IND
1,2 V
a IND
V IL
s
0,8 V 0,8 V
IL 0,7to V
IL IL
0,5 V V V V i V
OL 0,4 OL 0,4 0,4
OL OL
e0,2 OL
0 GND 0 GND 0 GND 0 GND ir 0 GND

d
5V CMOS ETL 5VTTL LVTTLs 2,5V CMOS
Rail-to-Rail 5V Larger Noise Standard TLL LVT, LVC,
o ALVC, ALVT
HC, AHC, AC Margins ABTE ABT, AHCT, ALVC,sLV, ALVT
HCT o
d
V : tensão de alimentação.
CC to
V : tensão mínima que garante nívels1 na entrada.
IH o
V : tensão máxima que garante nível
IL a 0 na entrada.
d
V : Nível de tensão indeterminado
IND r v (valor não permitido).
V : tensão mínima que garante
OH s nível 1 na saída.
e
V : tensão máxima que garante nível 0 na saída.
OL
e
R
I : corrente de entrada
IH
. correspondente ao nível alto.
I : corrente de entrada
d a correspondente ao nível baixo.
IL
I : corrente ide
a
z saída correspondente ao nível alto.
OH
I : corrente
r
o de saída correspondente ao nível baixo
OL
t
au Família TTL AC
o Condições de Operação Recomendada
nã
ia SN54ACCT00 SN74ACT00
UNIT
óp MÍN MÁX MÍN MÁX
CV CC
Supply voltage 4,5 5,5 4,5 5,5 V
VIH High-level input voltage 2 2 V
VIL Low-level input 0,8 0,8 V
VI Input voltage 0 VCC 0 VCC V
VO Output voltage 0 VCC 0 VCC V
IOH High-level output current -24 -24 mA
IOL Low-level or current 24 24 mA
∆t/∆v Input transition rise our fall rate 0 8 0 8 ns/V
TA Operating free-air temperature -55 125 -40 85 o
C
130 / 58
Instituto Monitor
Observe nota do fabricante:

Cópia não autorizada. Reservados pinos de entrada
todos não
osutilizados de- autorais.
direitos
vem ser colocados em nível alto (high) ou baixo (low) para preveni-
los de flutuação (isto é, incerteza entre nível lógico um ou zero).
Família CMOS
Características em Corrente Contínua (CD4001BM, CD4011BM)
-55o C +25oC +125oC .
sUnits
Símbolo Parâmetro Condições i
Mín Máx Mín Typ Máx Mín Máxa
Quiescent Device VDD = 5V, VIN = VDD or VSS 0.25 0.004 0.25
tor 7.5 µA
IDD Current VDD = 10V, VIN = VDD or VSS 0.50 0.005 0.50 15 µA
VDD = 15V, VIN = VDD or VSS 1.0 0.005 1.0 au 30 µA
Low Level VDD = 5V 0.05 0 0.05 os 0.05 V

VOL Output Voltage VDD = 10V O < 1 µA 0.05 0 it
0.05
e 0.05 V
VDD = 15V 0.05 0 0.05
r 0.05 V
High Level VDD = 5V 4.95 4.95 5

di 4.95 V
VOH Output Voltage VDD = 10V
VDD = 15V
O < 1 µA 9.95
14.95
9.95
14.95
os
10
15
9.95
14.95
V
V
os
Low Level VDD = 5V, VO = 4.5V 1.5 2 1.5 1.5 V
VIL Input Voltage VDD = 10V, VO = 9.0V 3.0 od 4 3.0 3.0 V
VDD = 15V, VO = 13.5V 4.0
t 6 4.0 4.0 V
os
High Level VDD = 5V, VO = 0.5V 3.5 3.5 3 3.5 V
VIH Input Voltage VDD = 10V, VO = 1.0V 7.0 ad 7.0 6 7.0 V
VDD = 15V, VO = 1.5V
r 11.0 v 11.0 9 11.0 V
e 0.64 0.51 0.88 0.36 mA
es
Low Level Output VDD = 5V, VO = 0.4V
IOL Current VDD = 10V, VO = 0.5V 1.6 1.3 2.25 0.9 mA
(Note 3)
R
VDD = 15V, VO = 1.5V
. 4.2 3.4 8.8 2.4 mA
a
High Level Output VDD = 5V, VO = 4.6V
d - 0.64 - 0.51 - 0.88 - 0.36 mA
IOH Current
(Note 3)
za
VDD = 10V, VO = 9.5V
i
VDD = 15V, VO = 13.5V
- 1.6
- 4.2
- 1.3
- 3.4
- 2.25
- 8.8
- 0.9
- 2.4
mA
mA
IIN Input Current tor

VDD = 5V, VIN = 0V - 0.10 - 10 -5
- 0.10 - 1.0 µA
au
VDD = 10V, VIN = 15V 0.10 10 -5
0.10 1.0 µA
"
o
{
adiada a n As especificações do quadro referem-se às características com
ã
CIs operando em coletor fechado (toten-pole). A família TTL pos-
ou i sui blocos lógicos com construção em coletor aberto (open collec-
p
Cfechada
ó tor), que são semelhantes aos blocos que operam em coletor fechado
coleta (totem-pole), com a única diferença de não terem o resistor de co-
letor quando ligados ao +VCC (resistor de pull-up).
lo
Observe também que nos CIs da família CMOS, VDD equivale
ao Vcc do TTL e VSS equivale ao GND.
130 / 59
Instituto Monitor

Tempo de atraso
Consumo de
Identificação
Versão Família TTL de propagação potência por porta Observações
da série
por porta (ns) (mW)
Standard 54 / 74 10 10 comum
Low power 54L / 74L 33 1 baixíssimo
consumo
High speed 54H / 74H 6 22 alta velocidade
.
Schottky 54S / 74S 3 20 altíssima is
velocidader a
Low Power Schottky 54LS / 74LS 10 2 to
baixíssimo
u
consumo
a
s
Obs.: a linha 54XX é de uso militar, com limites de tensão, corrente e temperatura
ito mais rígidos.
A linha 74XX é de uso geral civil.
e
d ir
O fan-out é também denominado fator de Sempre um s dos transistores estará saturado.
carga, sendo definido como o número máxi- Isto faz como que a saída apresente tensão de
mo de entradas de circuitos lógicos que uma +5 volts,ssendo reconhecida a saída com nível
saída pode alimentar de maneira confiável. lógico
d oum e capaz de fornecer corrente de
Por exemplo, uma porta lógica com fan-out saída
to da ordem de alguns miliampères (mA).
de 10, pode alimentar até 10 entradas lógicas sQuando a situação se inverte, teremos um
padrão. Fan-out: 10 (típico). o transistor saturado com o emissor aterrado,
d
a capaz de receber corrente externa da ordem
2. Famílias de Circuitos r v de alguns miliampères.
Integrados Lógicos s e
Vcc
2.1 Família TTL (Transistor Transistor Logic)
e +
. R 5V
No princípio, o Transistor Bipolar

a
d de Jun-
ção (TBJ) era a única opção para za fabricar cir-
cuitos integrados lógicos. Surgiui então a Fa-
mília TTL (Transistor t or
Transistor Logic).
Estes Circuitos Integrados
a u foram padroniza- saída
dos para trabalhar ocom tensão de alimenta-
ção de +5 volts e interpretar
ã que nível lógico
zero é 0 volt (ou n
GND) e que nível lógico um é
ia
+5 volts. A tolerância destes componentes era
de +/- 10%.
ó pEstes CIs consomem muita ener-
gia, esquentam
C muito, são sensíveis à altera-
ção da tensão de alimentação. Outra carac-
gnd
terística é a configuração das saídas no que
diz respeito à parte eletrônica.
Totem-Pole
2.1.1 Toten-Pole
Este é o tipo de saída mais comumente
A figura a seguir mostra como é a saída encontrado, porém também contamos com as
de uma porta
Cópia não toten-pole (coletor fechado).
em autorizada. saídas
Reservados em open-collect
130 / 60
Instituto Monitor

2.1.2 Open-Collector 2.2 Família CMOS
A figura a seguir mostra a saída com um Os avanços dos semicondutores desenca-

coletor de transistor sem conexão alguma, dearam uma nova técnica na fabricação de
chamado coletor aberto (open-collector). transistores, os Transistores de Efeito de
Este tipo de saída pede que coloquemos ex- Campo (FET- Field Effect Transistor). Os CIs
ternamente ao CI um resistor de pull-up. de portas lógicas fabricados com estes tran-
s.
sistores permitem uma gama de tensões de
i
Vcc r a
alimentação, indo de +3 V até +15 V. Seu con-
+
5V
uto
sumo de energia é extremamente reduzido,
aquecem pouco ou nada e são baratos.
a
s
Resistor de Antigamente, eram sensíveis a qualquer
o
Pull-up eit
descarga elétrica e queimavam ao simples to-
que das mãos. Atualmente já vêm com prote-
r
Saída
di
ção de diodos contra descargas elétricas e
1 os
tornaram-se confiáveis. Constituem a base
dos modernos microprocessadores Intel, Mo-
s
torola, Zilog, National, etc.
o
od
t No mercado a família destes CIs é conhe-
oscida como 40XX.
gnd d
Open-Collector va As informações sobre estes CIs são forne-
e r cidas pelos seus fabricantes através dos data
e s books, que são livros de dados ou livros de in-
O resistor de pull-up é colocado entreR o +5 formações. Neles encontramos todos os deta-
a .
V e a saída da porta. Sua função é fornecer um lhes elétricos, informações sobre como ligá-los,
caminho para a corrente elétrica.d Quando o quais os limites de tensão, corrente e tempe-
transistor está cortado, não flui a corrente en- ratura. Qual o invólucro, pinagem, etc.
iz
tre coletor e emissor. Assim, rno pino de saída,
o
teremos a tensão de +5 V,t que é interpretada Com a Internet você acessa facilmente
estas informações através dos sites dos fa-
au o transistor está
como nível lógico 1. Quando
bricantes: http://www.ti.com (Texas Instru-
saturado, a correnteoflui entre coletor e emis-
sor limitada pelo ã resistor de pull-up, e a ten- ments) e http://www.national.com (National
n
são medida na saída é aproximadamente 0,3 Instruments Semiconductors).
ia
volts, que corresponde a um VCE saturado e é
interpretada
ó p como nível lógico 0. Por fim, vale lembrar que a pinagem de
C um CI qualquer segue um padrão:
No mercado é conhecida como a Família • Marca de referência apontada para a es-
74XX. Esta família evoluiu e agregou melho- querda.
ramentos, surgindo as sub-famílias 74LXX,
74LSXX, 74HXX e 74SXX. • O pino inferior esquerdo é o pino de número 1.
130 / 61
Instituto Monitor
Cópia não• Seguindo em sentido

autorizada. anti-horário, temos
Reservados a ordem
todos oscrescente
direitosda autorais.
numeração dos pinos.
Veja a figura:
16 15 14 13 12 11 10 9
is.
r a
uto
a
1 2 3 4 5 6 7 8 s
o
eit
r
14 13 12 11 10 9 8 di
os
os
od
t
o s
1 2 3 4 ad 5 6 7
r v
se
8 7 e6 5
. R
da
a
riz
to
au
o 1 2 3 4
nã
ia
óp
C
130 / 62

r a
1 - Onde encontramos as portas lógicas? to
( ) a) Em lojas de material para construção. u
( ) b)Nos espaços lógicos.
a
( ) c) Em circuitos integrados. os
( ) d)Em transistores.
eit
( ) e) Nenhuma das alternativas anteriores. r
di
2 - Os tipos de tecnologia empregados na fabricação de portas lógicas são:
( ) a) TTL (Transistor Transistor Logic) e CMAIS.
os
( ) b)TTL (Transistor Transistor Logic) e CMENOS. os
( ) c) TTL (Transistor Transistor Logic) e CMOS. od
( ) d)TTL (Transistor Transistor Logic) e TTL (Transistor Transistor Logic).
t
s
( ) e) TTL (Transistor Transistor Logic) e SEMOS.
o
a d
3 - Por que não podemos deixar entradas v portas lógicas digitais sem conexão?
de
r
( ) a) Para não nivelar a entrada comea saída.
( ) b)Para garantir um indeterminado
es nívelerrada
( ) c) Para que não haja uma interpretação
lógico para elas.
do nível lógico de entrada.
R
( ) d)Para que não haja uma interpretação correta do nível lógico de saída.
.
a anteriores.
( ) e) Nenhuma das alternativas
d
z a
4 - Numere os pinos dosi CIs dados:
tor
au
ão
n
ia
óp
C
130 / 63
Instituto Monitor
5 - Qual
Cópia não é a autorizada.
diferença de tensãoReservados
de alimentação para os CIs TTL
todos os edireitos
CMOS? autorais.
_____________________________________________________________________________
_____________________________________________________________________________
_____________________________________________________________________________
_____________________________________________________________________________
_____________________________________________________________________________
_____________________________________________________________________________
s.
ai
6 - O que é um data book? r
to
_____________________________________________________________________________
u
a
_____________________________________________________________________________
s
_____________________________________________________________________________
ito
_____________________________________________________________________________
re
_____________________________________________________________________________
i
d
_____________________________________________________________________________
s
o
7 - Qual é a diferença entre os CIs da Família 54XX e os
74XX?
_____________________________________________________________________________
d
to
_____________________________________________________________________________
s
_____________________________________________________________________________
o
d
_____________________________________________________________________________
a
v
_____________________________________________________________________________
r
e
_____________________________________________________________________________
s
e
. R
d a
a
riz
to
au
ã o
n
ia
óp
C
130 / 64
Álgebra de Boole e
lição
Minimização de Circuitos
6 Lógicos Combinacionais is.
r a
Introdução Para descobrir se um circuito
to pode ser
minimizado, utilizaremos algumas técnicas:
u
Já sabemos expressar uma situação lógi-
a
ca entre variáveis para uma única saída, atra-
s
1ª) Álgebra de Boole: ttrabalhando
o matemati-
vés da Tabela da Verdade. camente com as i expressões booleanas,
ire
tentaremos reduzi-las e, portanto, redu-
Já sabemos desenhar o circuito combi- d lógico final.
zir o circuito
nacional entre portas lógicas através das ex- s
pressões booleanas que vieram das Tabelas
o
da Verdade.
s de Veitch e Mapas de Karnau-
2ª) Diagramas
ghd:o
quando trabalhar com equações mate-
Já sabemos onde estão estas portas lógi- tmáticas
o torna-se difícil, uma solução pode
s ser utilizar mapas e tabelas na minimiza-
cas para que possamos montar um circuito o ção da expressão booleana e, portanto, do
lógico eletrônico digital. d circuito lógico final.
va
Progredindo, a pergunta é: será possívele r
fazer um circuito lógico que utilize menos s 3ª)Circuitos Multiplexadores: quando uma
portas lógicas para a mesma Tabela da
eVer- solução simples e econômica é necessá-
R ria, dispensamos a expressão booleana e
dade? A resposta é: algumas vezes sim!
. Isto
a
se chama minimizar (reduzir) o circuito lógi- trabalhamos apenas com a Tabela da Ver-
d dade.
co. O resultado desse procedimento
za chama-
se Circuito Equivalente Minimizado.
ri
to Cada uma destas técnicas têm sua apli-
Nesta lição vamos apresentar as técnicas cação na Eletrônica Digital, mas nenhuma de-
au
para minimizar os circuitos lógicos a fim de las é definitiva a ponto de dispensar as outras.
o
torná-los mais simples e operacionais. Comecemos, nesta lição, com a Álgebra de
nã Boole.
1. Circuito iMinimizado
a
óp 2. Postulados da Álgebra de Boole
Chamamos
C de Circuito Minimizado aque-
le circuito que cumpre a mesma Tabela da Boole, matemático inglês, escreveu 10
Verdade que outro, de forma que não seja postulados (proposições) que, se aplicados
possível reduzi-lo ainda mais. às expressões booleanas, podem reduzi-las.
130 / 65
Instituto Monitor

POSTULADO LEI EXPRESSÃO DEMONSTRAÇÃO
S=A.B.C S = A . (B . C) = (A . B) . C = B .(A . C)
1º Associativa
S=A+B+C S = A + (B + C) = (A + B) + C = B + (A + C)
S=A.B S=B.A
2º Comutativa
S=A+B S=B+A
3º Identidade A=B=C s.
Se A = B e B = C, então A = C
i
A=A.A.A.A A=A o
ra
4º Idempotente t
A=A+A+A A=A
a u
Supondo A = 1, então: S = 1 . 0 = 0
s
S=A.A=0 to
SupondoeAi = 0, então: S = 0 . 1 = 0
5º Complementação r
S=A+A=1 di A = 1, então: S = 1 + 0 = 1
Supondo
os A = 0, então: S = 0 + 1 = 1
Supondo
osSupondo A = 1, então: S = 1 . 1 = 1 = A
S=A.1=A d Supondo A = 0, então: S = 0 . 1 = 0 = A
to
s Supondo A = 1, então: S = 1 . 0 = 0
S=A.0=0 o
ad Supondo A = 0, então: S = 0 . 0 = 0
6º Constante v
r Supondo A = 1, então: S = 1 + 1 = 1
S = Ae+ 1 = 1
es Supondo A = 0, então: S = 0 + 1 = 1
. R Supondo A = 1, então: S = 1 + 0 = 1 = A
da S=A+0=A Supondo A = 0, então: S = 0 + 0 = 0 = A
iza Supondo A = 1, então: S = 1
7º Dupla Negaçãor S=A
t o Supondo A = 0, então: S = 0
8º au S = A . (A + B) = (A . A) + (A . B)
Distributiva semelhante à matemática
ã o
n S = A . (A + B) = (A . A) + (A . B),
ia portanto: S = A + (A . B) = A
9º óp Absorção S = A . (A + B) = A Supondo A = 1, então: S = 1 = A
C A =P Supondo A = 0, então: S = 0 = A
+ AB
independentemente do valor de B
Dualidade S=A.B=A+B S=A.B=A . B=A+B

10º (Teorema de
De Morgan) S=A+B=A.B S=A+B=A + B=A.B
130 / 66
Instituto Monitor
Aplicação PráticaReservados todos os direitos autorais.
Aplicando a Álgebra de Boole na minimização de circuitos ló-
gicos temos:
Dada a Tabela da Verdade
A B C S
0 0 0 0
0 0 1 1
is.
0 1 0 1 a
0 1 1 1
r
1 0 0 0 uto
1 0 1 1 a
1 1 0 0 s
1 1 1 1
o
eit
A expressão booleana será: ir
d
S = A . B . C + A . B . C + A . B . C + A . B . Cs+ A . B . C
o
Aplicando a Lei da Distribuição, isolamos s a variável C (colo-
carmos em evidência): d o
S=A.B.C +C.(A.B + A.B to + A . B + A . B )
s
Podemos escrever então que: o
d
S = A . B . C + C .v[a A (B + B) + A (B + B)]
S = A . B . C +e Cr. [ A + A]
es
Aplicando a Lei da Complementação dentro dos parênteses, o
resultado será 1 para qualquer
R valor de A e B.
.
da S=A.B.C +C
a
iz
Esta é a rexpressão booleana minimizada. Ela responde à mesma
Tabela datVerdade
o e, assim, a um circuito lógico minimizado com um
número menor de portas lógicas. Comparando os resultados, verificamos
au da Álgebra
a validade de Boole na minimização de circuitos lógicos.
o
nã
CIRCUITO NORMAL CIRCUITO MINIMIZADO
ia A B C
óp
C A B C
= A . B . C + A . B . C + A . B .Reservados
Cópia nãoSautorizada. C+A .B.C +A.B.C S = A . B os
todos . C + Cdireitos autorais.
130 / 67
Instituto Monitor
Por este exemploReservados

Cópia não autorizada. você talvez tenha sentido
todos uma
oscerta dificul- autorais.
direitos
dade em visualizar as aplicações das Leis de Boole, mas garanti-
mos que com o tempo e sucessivos exercícios você adquirirá um
domínio e facilidade de minimização de expressões booleanas. Tudo
na vida é assim! Quanto mais você repete, mais se exercita em algo,
mais rápido e melhor consegue fazer o que pretende.
Porém, para um mundo globalizado, onde a rapidez é indis-

pensável, a utilização de outros meios e técnicas para atingir o is.
mesmo objetivo é mais do que válida. r a
u to
Aprenderemos como minimizar circuitos lógicos aplicandoaos
Mapas de Karnaugh, na próxima lição. s
o
eit
r
di
os
os
od
t
o s
ad
r v
e
es
. R
d a
iza
tor
au
ão
n
ia
óp
C
130 / 68

r a
1 - Minimize as expressões booleanas abaixo: to
au
a) S = A + A
os
eit
r
di
os
b) S = A . B + A . B os
od
t
os
a d
r v
e
c) S = A . B . C + A . B . C s
e
. R
d a
a
riz
to
d) S = A . B . C . D u
a+ A . C . D . B + A . B . C . D
ã o
n
ia
ó p
C
e) S = A . (A + B) + A . (A + B)
130 / 69
lição
7 Mapas de Karnaugh is.

r a
Introdução Exemplo to
a u
Os mapas de Karnaugh são “tabelas” com- O cálculo das combinações possíveis entre
postas de linhas e colunas. A união de uma li- variáveis é:
s
nha com uma coluna forma uma célula, e cada ito
célula representa uma das combinações entre 2 variáveis
re possíveis
= combinações
i
as variáveis. Assim, o Mapa de Karnaugh será d
tão grande quanto for o número de combina- • Quando temos
s uma variável só (A): 2 = 2
1
ções possíveis entre as variáveis. teremos oduas células no mapa. Uma repre-
o s
sentará a variável em nível lógico zero e a
1. Conceito outra a variável em nível lógico um.
d
to
• Quando tivermos 2 variáveis (A e B):
s
Os Mapas de Karnaugh foram idealiza- d 2 = 4 células.
o 2
dos a partir das Lei da Absorção e Comple- a • Quando tivermos 3 variáveis (A, B e C):
mento de Boole. Portanto, ainda estamosr
v
utilizando os postulados de Boole, só quesde
e 2 = 8 células.
3
forma gráfica. e
. R
Assim: a
d
A za A
r i
t o Diagrama de
u
a A A 1 variável
ã o
n
ia A A A A
ó p
C B B
A.B A.B A.B.C A.B.C A.B.C A.B.C
B B
A.B A.B A.B.C A.B.C A.B.C A.B.C
Diagrama de C C C
2 variáveis
Diagrama de
3 variáveis
130 / 71
Instituto Monitor
Note que o diagrama

Cópia não autorizada. é dividido em partes
Reservados todos iguaisos
para cada va- autorais.
direitos
riável e para cada condição de variável. Em cada célula você en-
contra a combinação entre as variáveis. Até quatro variáveis (A, B,
C e D), os mapas de Karnaugh são bem utilizados.
A A
D is.
A.B. C.D A . B . C .D A . B . C .D A . B . C .D r a
B
uto
A.B. C.D A . B . C .D A . B . C .D A . B . C .D
a
D
os
eit
A.B. C.D A . B . C .D A . B . C .D A . B . C .D r
B di
A.B. C.D A . B . C .D A . B . C .D
osD
A . B . C .D
s
C C oC
od
t
os
Acima de quatro variáveis os admapas de Karnaugh se tornam
tão incômodos quanto as expressões v booleanas, sendo pouco utili-
zados. er
es
. R
a E E
A Ad A A
a
r iz
D D
A . B. C .D A . B . C . D At .oB. C .D A . B . C . D A . B . C. D A . B . C .D A . B . C. D A . B . C .D
B u B
a
A . B . C . D Aã
o
. B . C . D A . B. C .D A . B . C . D A . B . C. D A . B . C .D A . B . C. D A . B . C .D
n D D
i a
A BpC . D A . B . C . D A . B . C . D A . B . C . D
. . A . B . C. D A . B . C .D A . B . C. D A . B . C .D
B ó B
C
D D
A . B. C .D A.B.C.D A . B. C .D A.B.C.D A.B. C.D A . B . C .D A.B. C.D A . B . C .D
C C C C C C
Diagrama para 5 variáveis (A, B, C, D e E)
130 / 72
Instituto Monitor

A A E E A A
D D
A .B.C.D A. B.C.D A .B.C.D A .B.C.D A .B.C.D A .B.C.D A .B.C.D A.B.C.D
B B

D D
B
is.
B a
D
r
A .B.C.D A. B.C.D A .B.C.D A .B.C.D A .B.C.D A .B.C.D A .B.C.D to D
A.B.C.D
u
C C C C C a C
F os
F E E eit
A A A r A
di
D
A .B . C. D A .B.C.D A .B . C. D A. B.C.D
D
B
os
A .B.C.D A .B.C.D A .B.C.D A.B.C.D
B s
do
A .B . C. D A .B.C.D A .B . C. D A. B.C.D o A .B.C.D A .B.C.D A .B.C.D A.B.C.D
D t D
o s
A .B . C. D A .B.C.D A .B . C. D A. B.C.D A .B.C.D A .B.C.D A .B.C.D A.B.C.D
B d B
a
Dr v D
A .B . C. D A .B.C.D A .B . C. D A. B.C.D A .B.C.D A .B.C.D A .B.C.D A.B.C.D
C C Ce
se C C C
R
. para 6 variáveis (A, B, C, D, E e F)
Diagrama
a
ad
riz
2. Utilizando os tMapas
o de Karnaugh
u
Cada célulaarepresenta uma combinação possí-
ã o
vel entre variáveis, bastando ver a intersecção entre A B C S
as variáveis. Assim, colocamos um número 1 na célu-
n 0 0 0 0
la correspondente
ia à parcela da expressão booleana 0 0 1 1
ou àpTabela da Verdade cuja saída seja 1. 0 1 0 1
ó 0 1 1 1
C
Lembramos que só nos interessa quando a saída 1 0 0 0
está ativa, portanto saída em nível lógico 1. 1 0 1 1
1 1 0 0
2.1 Da Tabela da Verdade 1 1 1 1
para os Mapas de Karnaugh Tabela da verdade
Peguemos o exemplo dado anteriormente, com a

Tabela
Cópia nãoda Verdade a seguir: Reservados todos os direitos autorais.
autorizada.
130 / 73
Instituto Monitor
O Mapa de Karnaugh
Cópia não autorizada. é para 3 variáveis
Reservados (A, B eos
todos C). direitos autorais.
A A
B
A . B.C A . B.C A . B.C A . B.C
is.
B a
r
A . B.C A . B.C A . B.C A . B.C to
C C C au
os
t
imapa
Teremos que colocar cada saída em nível lógico 1 no e de
Karnaugh, basta encontrar a célula correspondente, lembrando
ir que
quando a variável aparecer com valor 0, chamamosdde barrado, e
quando a variável aparecer com valor 1, chamamos osde variável sem
barra. Assim: s
d o
A saída está ativa quando: o
t
• A for barrado, B for barrado e C o
s
for sem barra; OU
d
• A for barrado, B for sem barra a e C for barrado; OU
v
r e C for sem barra; OU
• A for barrado, B for sem e barra
s
• A for sem barra, B forebarrado e C for sem barra; OU
R
• A for sem barra, B. for sem barra e C for sem barra.
d a
Note cinco saídas iguais a nível lógico 1 na tabela e cinco nú-
za de Karnaugh:
meros 1 no Mapa
i
tor
au A A
o
nã B 1 1
ia A .B .C A .B .C A . B .C A .B .C
óp
C B 1 1 1
A .B .C A .B .C A . B .C A .B .C
C C C
Cada número 1 no mapa ou na tabela significa que a saída

está ativa e podemos observar a situação de cada variável para
Cópia nãoesta saída.
130 / 74
Instituto Monitor
Cópia não2.2autorizada. Reservados todos os direitos autorais.

Agrupamentos e Considerações
Nos Mapas de Karnaugh, tentaremos agrupar os números 1 em

laços internos ou ao redor.
Um laço deve envolver os números 1 em linha, coluna ou bloco

fechado. Só são permitidos agrupamentos de 1, 2, 4, 8, 16, 32, 64,
etc.
is.
Sempre tentaremos o maior agrupamento primeiro, pois isso r
a
renderá uma maior minimização. Assim, se tivermos 4 variáveis, to
tentaremos agrupar 16. au
s
Se não for possível, tentaremos 8, que é o próximo maior
t nú-
o
mero na seqüência. i
ire
d maior nú-
Se não for possível, tentaremos 4, que é o próximo
mero na seqüência. os
s
Se não for possível, tentaremos 2, que éoo próximo maior nú-
mero na seqüência. od
t
s
Se não for possível, então seráoconsiderado isolado, entrando
nas considerações. a d
r v
se
e
Laços
. R A A A A
A A A A A A
a
B 1 1
B 1 1d B 1 B B 1
a
B 1 1 B
r iz B 1 B 1 1 B 1
to
au Agrupamentos Internos
ã o
n
A Aa A A A A A A A A
pi
B 1 1 B 1 B B 1
B 1ó 1
C B B 1 1 B
B 1 1 B 1 1
Agrupamentos ao redor
Exemplos de agrupamentos equivalentes internos e ao redor

para Mapas de Karnaugh de 2 variáveis.
130 / 75
Instituto Monitor

A A A A A A
B 1 1 1 1 B 1 1 1 1 B 1 1 1 1
B 1 1 1 1 B 1 1 1 1 B 1 1 1 1
C C C C C C C C C
Agrupamento de 8 INTERNO e seus equivalentes AO REDOR
is.
r a
A A A A A A
uto
A A
B B 1 1 B 1 1 B a 1 1
1 1
B 1 1
s
B 1 1 B 1 1 oB 1 1
it
C C C C C C C C Cre C C C
di
Agrupamento de 4 INTERNO e seus equivalentes AO REDOR
os
A A s
B 1 1 do
to
B 1 1 Agrupamento de 4,
s
só possível AO REDOR.
o
C C C d
v a
e r
A A s
B 1 1
e
R
Esta .distribuição de 1 pelo Mapa de Karnaugh não permite
B agrupamento
a de 8, nem agrupamento de 4. Três agrupamentos
1 1 1 d
de 2 e um isolado é a única opção.
C C C
iza
o r
ut
Exemplos de agrupamentos equivalentes internos e ao redor para
a mapas de Karnaugh de 3 variáveis.
o
nã
ia
óp
C
130 / 76
Instituto Monitor
A A A A A A A A
1 1 1 1 D 1 1 D 1 1 D 1 1 D
B B B B
1 1 1 1 1 1 1 1 1 1
D D D D
1 1 1 1 1 1 1 1 1 1
B B B B
1 1 1 1 D 1 1 1 1 1 1 D
C
D D
is.
C C C C C C C C C Ca C
Agrupamento
Agrupamento de 16 2 agrupamentos de 4 Agrupamento de 8
oREDORde
8 AO
t
r
au
A A A A A A s A A
1 1 1 1
o
D D 1 1 D it 1 1 D
B
D
B
1 1 1 1
B
1 1 ire B 1 1
D D D
1 1 1 1 1 1d 1 1 1 1
B B B s B
1 1 1 1 D D 1o 1 D 1 1 1 1 D
C C C C C C C oCs C C C C
Agrupamento de Agrupamento de d
2 agrupamentos
o de 4 2 agrupamentos de 8
8 AO REDOR 8 INTERNO t
os
ad
A A A A v A A A A
1 1 1 1
r
e D 1 1 1 D 1 1 1 D
D
B B
e s B B
D R D D D
B B
.
a B B
1 1 D 1
d 1 D 1 1 1 D 1 1 1 1 D
C C C
a
riz C C C C C C C C C
Agrupamento de
to Agrupamento de 4, 1 agrupamento de 4 e 3 agrupamentos de 4
4 AO REDOR u só permitido se os 2 agrupamentos de 2
a 4 cantos forem 1
ã o
n Exemplos de agrupamentos equivalentes internos e ao redor para
a mapas de Karnaugh de 4 variáveis.
i
óp
Resumindo: os agrupamentos devem ser de células vizinhas ou ao redor,
C
formando blocos de 16, 8, 4, 2, ou isolado. Sempre tentamos agrupar o máxi-
mo possível dentro destas regras e exemplos vistos.
130 / 77

r a
1 - Faça os agrupamentos corretos para cada Mapa de Karnaugh dados: to
au
a) b) c) d) s
o
A A A A
eit A A
1 1 D 1 1 D rB 1 1 D
B B A A i
1 1 1 1 1 1 B 1 1
d 1 1
D D D
B
1 1
B
1 1 B os B
1 D 1 1 D os 1 1 D
C C C C C C d C C C
to
os
e) f) d g) h)
A A a A A
Dr v A A 1 D
A A B 1 B
1
e B 1 1 1 1
B 1 1 1 sD D
1R e B 1 1 1
B 1 1 B B
. 1 D C C C
C C C a D
C dC C C C C
a
r iz
i) toj) k) l)
u A A A A A A
a 1 1 D 1 1 1 1 D
o 1 D
A A B B B
B 1 1 nã 1 1 1 1 1 1
D D D
B
a 1 1 1 1 1 1 1 1
i B B B
óp 1 D 1 1 D 1 1 1 1 D
C C C C C C C C C C
130 / 78
Instituto Monitor
2 - A não
Cópia partir da Tabela da Verdade
autorizada. dada, monte o Mapa
Reservados de Karnaugh.
A A
A B C D S
0 0 0 0 0
0 0 0 1 1 D
0 0 1 0 1 A.B.C.D A.B.C.D A.B.C.D A.B.C.D is.
0 0 1 1 1 B r a
0 1 0 0 0
u to
0 1 0 1 1 a
0 1 1 0 0 A.B.C.D A.B.C.D A.B.C.D A.B.C.D
s D
0 1 1 1 1
ito
1 0 0 0 0 e
1 0 0 1 1 . . . ir
A B C D A . B . C . DdA . B . C . D A . B . C . D
1 0 1 0 1 B
1 0 1 1 1 os
1 1 0 0 0 s
o D
1 1 0 1 1
A.B.C.D d A.B.C.D A.B.C.D A.B.C.D
1 1 1 0 0 o
1 1 1 1 1 Cs
t C C
do
va
e r
es
. R
da
a
riz
to
au
ão
n
ia
óp
C
130 / 79
lição
Interpretando os
8 Mapas de Karnaugh is.
r a
Introdução envolvidas, eliminando aquelas toque não afe-
tam a saída com sua condição. u
Nesta lição você irá aprender a interpre-
a
tar corretamente os Mapas de Karnaugh, a Tomando por baseo
s
o agrupamento de 8 da
escrever a expressão booleana minimizada e figura dada, notamos itque:
o correspondente circuito minimizado. ire
• A saída está dativa quando a variável B é 1,
1. Cada Agrupamento é uma Parcela ou quandosela é 0, portanto B não afeta a
o
da Expressão Booleana saída sneste agrupamento.
o está ativa quando a variável C é 1,
• A saída
d
Após o agrupamento correto no Mapa de
Karnaugh, cada agrupamento é uma parcela touo quando ela é 0, portanto C não afeta a
da expressão booleana minimizada. Assim, se os saída neste agrupamento.
você conseguiu três agrupamentos, a expres- d • A saída está ativa quando a variável D é 1,
são booleana terá três parcelas apenas. a
r v ou quando ela é 0, portanto D não afeta a
e saída neste agrupamento.
Exemplo 1: s
e • A saída está ativa (= 1) quando a variável A
R é 0 (barrada), e quando a variável é 1, a saí-
A A .
dDa da está desativada (= 0).
B 1 1 a
riz Conclusão: para este agrupamento a parcela
1 1 1to 1 é A. Tomando agora o agrupamento de 4 da
u D figura teremos:
1 1o
a
B ã • A saída está ativa quando a variável A é 1
1 n1 D ou quando ela é 0, portanto A não afeta a
ia saída neste agrupamento.
pC C C
ó • A saída está ativa quando a variável C é 1
C
Neste mapa foram feitos apenas dois ou quando ela é 0, portanto C não afeta a
agrupamentos, portanto a expressão boolea- saída neste agrupamento.
na minimizada terá apenas duas parcelas
contra dez parcelas da expressão booleana • A saída está ativa quando a variável B é
original. barrada e a variável D não é barrada.
Você deve analisar o agrupamento como Conclusão: para este agrupamento a parcela
sendo
Cópiaa saída
não ativa e observar as variáveis
autorizada. Reservados . D.
é Btodos os direitos autorais.
130 / 81
Instituto Monitor
Assim, a expressão
Cópia não autorizada. booleana minimizada
Reservados é:
S=A+B.D
O circuito minimizado será:

A B C D
S is.
r a
uto
a
Vale dizer que este circuito responde à mesma Tabela da Ver- s
dade que gerou o Mapa de Karnaugh acima. o
eit
Exemplo 2 r
di
Seja a Tabela da Verdade: os
A B C S os
0 0 0 0 od
0 0 1 1 t
0 1 os
0 1
0 1 d 1 1
1 v0a 0 0
1 e r 0 1 1
1 s 1 0 0
1e 1 1 1
. R
d a
A expressão booleana será:
z a
ri A . B . C + A . B . C + A . B . C + A . B . C
S = A . B . Co+
u t
Minimizando
a pela Álgebra de Boole, resulta:
o
CIRCUITO
ã NORMAL CIRCUITO MINIMIZADO
A B C
n
a A B C
i
óp
C
S
Cópia
. .
não
. .
autorizada.
. . . .
Reservados todos
. . . .
S=A B C+A B C+A B C+A B C +A B C S=A B C+C
130 / 82
Instituto Monitor
Gerando o seguinte
Cópia não autorizada. Mapa de Karnaugh:
A A
B
1 1
A.B.C A.B.C A.B.C A.B.C
1 1 1 is.
B a
A.B.C A.B.C A.B.C A.B.C r
uto
C C C a
os
Este agrupamento resulta
a parcela A . B eit
r
di
os
Este agrupamento resulta
a parcela C
s
d o
to
Tomando por base o agrupamento de 4 da figura acima, nota-
mos que: o s
a d
• A saída está ativa quando av variável B é 1 ou quando ela é 0,
r neste agrupamento.
portanto B não afeta a saída
e
es a variável A é 1 ou quando ela é 0,
• A saída está ativa quando
portanto A não afeta
. Ra saída neste agrupamento.
a(= 1) quando a variável C é 1 (não barrada).
• A saída está ativa
d
iza
Conclusão: para
tor este agrupamento a parcela é C.
Tomando
au por base o agrupamento de 2 da figura, notamos que:
•ã
o
A saída está ativa quando a variável C é 1 ou quando ela é 0,
n
portanto C não afeta a saída neste agrupamento.
a
i • A saída está ativa (= 1) quando a variável A é 1 (barrada) e a
p
ó variável B é 0 (não barrada).
C
Conclusão: para este agrupamento a parcela é A . B. Portanto, a
expressão minimizada será:
S=A.B + C
130 / 83
Instituto Monitor
O circuito minimizado
Cópia não autorizada. ficará:
A B C
S
is.
r a
uto
a
os
e it
Ambas as respostas estão corretas considerando queir houve re-
d
dução no uso de portas lógicas para uma mesma Tabela da Verda-
de. Porém, através dos Mapas de Karnaugh,oficou s mais fácil
visualizar a redução pelo número de agrupamentos.
s
d o
Pronto! Agora basta aplicar as leis eoregras vistas para mini-
mizar circuitos lógicos.
t
os
ad
r v
e
es
. R
d a
iza
tor
au
ão
n
ia
óp
C
130 / 84

r a
1 - Escreva a expressão booleana minimizada para cada Mapa de Karnaugh dado: to
a u
s
a) A A b) A ito
A
1 1 D 1 1ir
e D
B B d
1 1 1 1 1 1
D o s D
1 1 Bs 1 1
B o 1 1
1 D D
o d
C C C t C C C
4 agrupamentos de 2 s
o 1 agrupamento de 8 e 1 agrupamento de 4
Este exemplo aceita outro tipo de arranjo, mas no final serão
d
sempre 4 agrupamentos de 2.
a
r v
e
es
. R
d a
c) iza d)
A Ar A A
o
1t 1
B u 1 1 D
B
Ba 1 1
o D
nã1 agrupamento de 2 B
ia 1 1 D
p
ó C C C
C
2 agrupamentos de 4
130 / 85
Instituto Monitor
e) A A f) A A
B 1 1 1 1 D
B B
1 1 1
D s.
C C C 1 i
B r a
1 agrupamento de 4 e 1 agrupamento de 2 1 D to
C C C au
Não é possível agrupar. Sãos4 isolados.
ito
ire
d
o s
o s
d
to
g) A A os h)
A A
B 1 1 ad 1 D
v B
B 1 1 r 1 1
e D
C C C es 1
B
2 agrupamentos de 2 .
R D
d a C C C
a
riz Não é possível agrupar. São 4 isolados.
t o
a u
o
nã
ia
óp
C
130 / 86
Instituto Monitor
i) A A j) A A
B 1 1 1 1 D
B
B 1 1 1
D is.
1 1 a
2 agrupamentos de 2 B r
1 1 D to
C C C au
s
Não é possível agrupar. São 8 isolados.
o
eit
r
di
os
os
od
t
k) A A os
1 1 1 1 D d
B va
1 1 1 1 r
D e
1 1 1 s
B e
1 1 1 1 D. R
C C Cd
a
a
izde 8
4 agrupamentos
r
to
au
ã o
n
ia
óp
C
130 / 87
lição
Circuitos Multiplexadores
9 e Demultiplexadores is.
r a
Introdução A partir daqui, alguns u
to
circuitos lógicos
virão encapsulados num bloco a fechado, e o
Continuando os trabalhos de minimiza- que nos importa é saber s
o como utilizá-los, e
ção de circuitos lógicos, nesta lição você irá não como formá-los.it
conhecer os circuitos multiplexadores e de- ire
multiplexadores, que são bastante utilizados ENTRADAS dSAÍDA ENTRADA SAÍDAS
em Eletrônica Digital, microprocessadores e s
1o 1
microcomputadores. 2 2
o s
3
1. Circuitos Multiplexadores o d34 pólo pólo
t 4
5 5
São combinações de portas lógicas encap- s
suladas num único conjunto de várias entra- do MULTIPLEXADOR DEMULTIPLEXADOR
das e uma única saída. va

e r Chave Elétrica de Onda 1 X 5
Um circuito multiplexador se assemelha s
a uma chave elétrica de onda, ou seja, etem Tudo em “Digitais” é numerado a partir
um pólo e várias posições. Tem várias . Rentra- do zero. Portanto, as entradas de um circuito
das, mas uma única saída. d a MUX (forma reduzida de multiplexador) co-
a meçam pelo número zero.
2. Circuitos Demultiplexadoresi z
t or Temos MUX com 2 entradas, 4 entradas,
São combinações deu
a portasdelógicas
suladas num único conjunto
encap-
várias saídas
8 entradas, 16 entradas, e assim por diante.
e uma única entrada.

ã o Como tudo que o MUX faz o DEMUX (for-
n ma reduzida de demultiplexador) desfaz, e
O controle
ia de qual saída será conectada teremos DEMUX com 2 saídas, 4 saídas, 8 sa-
à entrada épfeito por linhas de seleção. ídas, 16 saídas, e assim por diante.
ó
C
Um circuito demultiplexador se asseme- Num multiplexador as variáveis A, B, C,
lha à mesma chave elétrica de onda, sendo o etc., controlam qual entrada do MUX será
pólo agora a entrada. conectada à saída.
130 / 89
Instituto Monitor
O bloco MUX funciona

Cópia não autorizada. como ilustramos
Reservados a seguir:
I0 I0 I0
I1 I1 I1
MUX
I2 I2 I2
O
I3 I3 MUX I3
is.
A B I4 O I4 a
I5
r
I5 to
I6 I6
u
aMUX
MUX de 4 canais
I7 Is
7
o
A B C eit I8
O
r I
di 9
I10
os I11
MUX de 8 canais s
do I12
to I13
os I14
I = Input = Entrada
ad I15
O = Output = Saída r v
e A B C D
es
. R
d a
MUX de 16 canais
za
ri
Cada tentrada é conectada à saída, desde que nas linhas de se-
o
leção (A,
au B, C, etc.) tenhamos o correspondente número binário
desta entrada.
ão
n O bit menos significativo vale um e está sempre mais à direita.
ia Logo, teremos, para cada MUX, o número de entradas igual ao nú-
óp mero de combinações possíveis entre as variáveis (A, B, C, etc.) das
linhas de seleção. Veja a seguir a Tabela da Verdade para cada
C
MUX da figura dada:
A B S
0 0 I0
0 1 I1
1 0 I2
1 1 I3
Cópia não autorizada. Tabela da Verdade para todos
Reservados MUX os direitos autorais.
de 4 canais (2 linhas de seleção A e B)
130 / 90
Instituto Monitor
C direitos
A B os
Cópia não autorizada. Reservados todos D S autorais.
A B C S 0 0 0 0 I0
0 0 0 I0 0 0 0 1 I1
0 0 1 I1 0 0 1 0 I2
0 1 0 I2 0 0 1 1 I3
0 1 1 I3 0 1 0 0 I4
1 0 0 I4 0 1 0 1 I5
is.
1 0 1 I5 0 1 1 0 I6 a
r
1 1 0 I6 0 1 1 1 I7 to
1 1 1 I7 1 0 0 0 I8 au
Tabela da Verdade para MUX 1 0 0 1 s I9
de 8 canais (3 linhas de seleção A, B e C)
o I 10
1 0 1
eit
0
1 0 1 r 1 I 11
1 1 di
0 0 I 12
1 os
1 0 1 I 13
s
1 1 1 0 I 14
o
d 1 1 1 1 I 15
o
t Tabela da Verdade para MUX
s16 canais (4 linhas de seleção A, B, C e D)
de
o
d entre entrada e saída, mas as
Para os DEMUX, teremos o inverso
a
linhas de controle continuam as
r vmesmas. Veja os exemplos a seguir:
se
e 0 0
0
DEMUX 1 . R 1 1
I a 2 2
2
3 ad DEMUX 3 3
A B I 4
r iz 4
5 5
t o
DEMUX de 4 canais 6 6
DEMUX
au 7 7
I 8
o A B C
ã 9
n 10
ia DEMUX de 8 canais 11
óp 12
13
C
14
I = Input = Entrada 15
O = Output = Saída A B C D
DEMUX de 16 canais
130 / 91
Instituto Monitor
Para cada um deles

Cópia não autorizada. teremos as seguintes
Reservados Tabelas
todos osda direitos
Verdade: autorais.
A B O0 O1 O2 O3
0 0 I
0 1 I
1 0 I
1 1 I
Tabela da Verdade para DEMUX is.

de 4 canais (2 linhas de seleção A e B) r a
uto
a
os
A B C O0 O1 O2 O3 O4 O5 O6 O7
0 0 0 I eit
0 0 1 I
r
0 1 0 I
di
0 1 1 I os
1 0 0 I s
1 0 1 I do
1 1 0 I to
1 1 1 s I
o
Tabela da Verdade para DEMUX de
d
8 canais (3 linhas de seleção A, B e C)
a
r v
s e
e
R
A B C D O 0 O 1 O 2 .O 3 O 4 O 5 O 6 O 7 O 8 O 9 O10 O11 O12 O13 O14 O15
0 0 0 0 I d a
0 0 0 1 I a
0 0 1 0 i z I
r
0 0 1 1 to I
0 1 0 0 u I
0 1 0 1
a I
0 1
o
1 0 I
0 1 n1ã 1 I
1 ia
0 0 0 I
1óp 0 0 1 I
1
C 0 1 0 I
1 0 1 1 I
1 1 0 0 I
1 1 0 1 I
1 1 1 0 I
1 1 1 1 I
Tabela da Verdade para DEMUX de 16 canais (4 linhas de seleção A, B, C e D)
130 / 92
Instituto Monitor
Na minimização Reservados
Cópia não autorizada. de circuitos lógicos todos
combinacionais, o MUX autorais.
os direitos
é a solução mais econômica, mais simples e a que ocupa menos
espaço.
Para utilizar o MUX na minimização, trabalharemos apenas

com a Tabela da Verdade, podendo-se esquecer Mapas de Karnau-
gh e Álgebra de Boole. Basta encontrar um MUX com um número
de entradas igual ao número de linhas da Tabela da Verdade a ser
seguida quando forem feitas as ligações. is.
r a
Exemplo:
uto
a
Seja a Tabela da Verdade: s
o
eit
+ 5V r
di
A B C S
os
0 0 0 0 I0 os
0 0 1 1 1Id
0 1 0 1
o
tI
2
0 1 1 1 os I3
1 0 0 0 d I4 MUX O
1 0 1 1 va I 5
1 1 0 0 er I 6
1 1 1 1 s
e I 7
. R
d1 a
+ 5V = Nível Lógico
a A B C
GND = Nível lógico
z 0
o ri
u t
a GND
o
n Note que cada saída com nível lógico 1 tem sua corresponden-
ã
te entrada ligada ao +5V que corresponde a nível lógico 1. Cada
ia saída com nível lógico 0 tem sua correspondente entrada ligada ao
óp GND, que corresponde a nível lógico 0.
C
Comprovando:
• Na primeira linha da Tabela da Verdade, os valores das variáveis

são 0002, que corresponde ao decimal zero. Sua entrada corres-
pondente no MUX é a entrada zero (I0).
Pela Tabela, quando A, B e C forem zero, a saída é zero; assim,

Cópia não• conectamos
a entrada I ao GND.
0
130 / 93
Instituto Monitor
Cópia não• autorizada.

Na segunda linha da Tabela, os valores
Reservados das variáveis
todos são 0012, autorais.
os direitos
que corresponde ao decimal um. Sua entrada correspondente no
MUX é a entrada um (I1).
• Pela Tabela, quando A e B forem zero e C for um, a saída é um;

assim, conectamos a entrada I1 ao +5V.
O procedimento é simples e absolutamente visual. Sem cálcu-

los, sem mapas, econômico, ocupa menor espaço, mais barato, etc. is.
r a
uto
a
os
eit
r
di
os
os
od
t
os
ad
r v
se
e
. R
da
a
riz
to
au
ão
n
ia
óp
C
130 / 94

r a
1 - Faça as conexões corretas no MUX para termos um circuito minimizado, de
toacordo
com a Tabela da Verdade abaixo: u
a
a)
s
+ 5V ito
ire
A B C D S
d
0 0 0 0 1 I o
0
s
0 0 0 1 1 sI1
0 0 1 0 1 o
d I 2
0 0 1 1 1 o I
0 1 0 0 0
t 3
s I
4 O
0 1 0 1 1 o I
d 5
0 1 1 0 0 a I
6
0 1 1 1 0 r v I
7 MUX
1 0 0 0 1 e I
es
8
1 0 0 1 0
I
9
1 0 1 0 1 R
. I
10
1 0 1 1 1 a
1 1 0 0 0 d I
11
1 1 0 1 1 iz
a I
12
1 1 1 0 0r I
13
1 1 1 1 1 t o I
14
a u I
15
ã o A B C D
GND
n
ia
óp = Nível Lógico 1
+ 5V
GND = Nível lógico 0
C
130 / 95
Instituto Monitor
b)
Cópia + 5V todos os direitos autorais.
não autorizada. Reservados
A B C S
I0
0 0 0 1
I1
0 0 1 1
0 1 0 1 I2
0 1 1 1 I3 MUX
1 0 0 0 I4
O is.
1 0 1 1 I5
r a
1 1 0 0 I6
1 1 1 1 I7 uto
a
os
Ci
t
A B e
r
+ 5V = Nível Lógico 1
di
GND = Nível lógico 0
GND os
os
od
t
o s
2 - Dada a Tabela da Verdade, escolha um MUX adadequado e faça as ligações corretas para obter-
mos um circuito minimizado. v
er
es
R
A B C D S .
0 0 0 0 0 d a
0 0 0 1 1 a
0 0 1 0 1 riz
0 0 1 1 1 to
0 1 0 0 0u
0 1 0 1 1
a
0 1 1 ã
o
0 0
0 1 1 n1 1
1 0 ia 0 0 0
1 ó p
0 0 1 1
1C0 1 0 1
1 0 1 1 1
1 1 0 0 0
1 1 0 1 1
1 1 1 0 0
1 1 1 1 1
130 / 96
lição
Prática de
10 Circuitos Combinacionais is.
r a
Introdução gitais é de tensão contínua, filtrada
to e estabi-
lizada em 5 volts. u
Vamos pôr em prática os conhecimentos
a
s
adquiridos, montando uma fonte de alimen- No mercado eletrônico, o encontramos fa-
tação especial para circuitos digitais. Tam-
it
cilmente fontes deealimentação para circui-
bém faremos experiências com portas tos eletrônicos como
dir rádios, walkmans, CD
lógicas. players, etc., mas nenhuma para circuitos de
os
estudos digitais.
Esta lição prática visa a fixação da teoria o s
até aqui aprendida. Aliás, toda teoria estu- Chamamos
d de tensão compatível TTL uma
dada deve levar a um uso prático, finalidade to
tensão contínua de +5 volts ± 10%.
última de nossos estudos. os O esquema abaixo mostra uma fonte com-
a d posta de um transformador de 6-0-6 x 1A/
1. Fonte de Alimentação r v 110-220, diodos retificadores, capacitor ele-
e trolítico servindo de filtro para ripple e um
A fonte de alimentação para circuitos esdi- regulador de tensão 7805.
. R
d a
a
riz Transformador
o 6 - 0 - 6 x 1A Regulador
t
u Fusível 110/220 Volts 7805
Chavea 220 IN OUT
7805 + 5 Volts
1o
x2 6
ã +
n 50 mA GND
ia 110 0 GND
ó p Capacitor Capacitor
(0 Volt)
C Fusível Eletrolítico Cerâmico
0 2.200 µF 100 nF
6
100 mA Diodos
1N4007
Esquema Elétrico da Fonte de Alimentação para

Circuitos Digitais compatíveis TTL
130 / 97
Instituto Monitor
Montada,
Cópia não ficaria assim:
autorizada. Placa padrão
Reservados todos os para CI 20 terminais.
direitos autorais.
PLACA PADRÃO
20 PINOS
is.
r a
uto
a
os
eit
Um esquema mais simples pode ser r
conseguido com pilhas, conforme mostra di
a figura. os
os
od
t
os
aproximadamente ad De posse desse pequeno material, já
4,6 volts v podemos aplicar nossos conhecimentos de
e r Eletrônica Digital em circuitos lógicos.
4 pilhas de 1,5 volt = 6 volts s
Cada diodo de silício e
consome 0,7 volts R
a .
Para visualizar os resultados
mos leds (diodos emissores de zluz), ad utilizare-
o esquema a seguir: r i conforme
t o
au
ã o LED
n
Cátodoia
óp
C Ânodo
2. Aplicando a Eletrônica Digital
Resistor
de 330
Experiência 1: A Porta NAND
- + A partir de um CI com portas NAND po-

demos implementar todas as outras portas.
130/98
Instituto Monitor

A
B
S S=A.B
A S S=A
A S=A.B=A.B
S
B
A S=A.B=A.B=A+B is.
S a
B r
uto
A a
S s S=A.B=A+B
B
o
e it
r
Alimente o CI pelos pinos Vcc (VDD) e GND (Vss). diSolde os fios
conforme o esquema a seguir. O número do pino do
lado de cada terminal. os CI aparece ao
o s
o d
t
+Vcc s
oAo com
lado de cada pino temos seu número
d relação ao Circuito Integrado.
va Faça as ligações corretas.

7400 r
s e LED aceso é saída em Nível Lógico 1
e GND LED apagado é saída em Nível Lógico 0
. R
2
PORTA E (AND)
1
INVERSORA
a
+ 5V + 5V
d
iza
14 14
A tor
in 1 3
out
S
A
in 1 3
4
6
out
S
B
au 2
R
2 5
R
ã o 7
LED 7 LED
n GND GND
ia
óp
PORTA OU (OR)
PORTA NOU (NOR)
3 + 5V 4 + 5V
C 14 14
in 4 6 in 4 6
out A out
A 5 1 5 1 3 13 11
3
S S
B 9 2 B 9 2 12
8 R 8 R
10 10
7 LED 7 LED
GND GND
130 / 99
Instituto Monitor
Cada entrada deverá

Cópia não autorizada. ser conectada ao
Reservados + 5 voltsos
todos quando dese- autorais.
direitos
jarmos nela nível lógico 1, e cada entrada deverá ser conectada ao
GND quando desejarmos nela nível lógico 0. Nunca deixe entradas
sem conexão!
Para cada circuito, faça o ensaio e preencha as Tabelas da

Verdade abaixo:
A S A B S A B S A B S is.
0 0 0 0 0 0 0 r a
1 0 1 0 1 0 1
uto
1 0 1 0 1 0 a
1 1 1 1 1 s1
o
it
Compare as Tabelas da Verdade com as estudadaseanterior-
mente. Baseado nestas experiências, você já pode montar
ir qual-
quer outra. d
os
o s
od
t
o s
ad
r v
e
es
. R
da
iza
tor
au
ã o
n
ia
óp
C
130 / 100

r a
1 - Numere os pinos abaixo, de acordo com o CI: to
au
os
Vcc Vcc it
e
ir
7404 7432
d
os
GND os GND
od
t
+ 5V s + 5V
d o
A
a
vB A
B r
e C
C
S s D
D e S
E
. R
d a
GND GND
iza
CIRCUITO EMULA PORTA
or OU (OR)
DE 4 ENTRADAS
t
CIRCUITO EMULA PORTA OU (OR)
DE 5 ENTRADAS
au
o + 5V
nã + 5V + 5V
A a A
B p i B
C ó C
S
DC D
S
E
GND
GND GND
CIRCUITO EMULA PORTA NOU (NOR) CIRCUITO EMULA PORTA NOU (NOR)
DE 4 ENTRADAS DE 5 ENTRADAS
130 / 101
lição
Clock e
11 Gerador de Clock is.
r a
Introdução to
a u
A parte dinâmica da Eletrônica Digital evoluiu muito no final
s
do século passado. Microcomputadores, telefonia fixa, telefonia
to
celular, CD, DVD, som digital, pedaleiras de guitarra, iteclados
re
musicais, cartões musicais, injeção eletrônica de automóveis,
i air
bags, freios ABS, automação industrial, fliperamas, d videogames,
televisão digital, satélite de comunicação, etc. s
o
s
O ponto de partida para o entendimentooe aplicação desta tec-
nologia é o clock. od
t
Como você verá a seguir, o clock s
é um conceito tão básico para
oconsiderado
a eletrônica digital que costuma ser
d o coração do cir-
cuito. É indispensável conhecê-lo.
va
er
1. O que é Clock? s
e
R
Clock, traduzido. do inglês, significa relógio. No entanto, em
a
tecnologia digitaldo conceito de relógio é insuficiente.
za
O Clock rfunciona como o coração do circuito. Se ele bater mais
i
rápido, asto“coisas” ocorrem mais rapidamente; se ele bater mais
lento, asu“coisas” ocorrem mais lentamente.
a
o
Eletronicamente falando, clock é um sinal elétrico que varia
nã
sua tensão no tempo em apenas dois níveis de tensão: 0 volt e +Vcc
ia (entenda +Vcc como a tensão de alimentação necessária. Se for
óp para a família TTL, é de +5 volts; se for para a CMOS, pode ser de 3
a 15 volts). Clock é uma seqüência de pulsos no tempo.
C
130 / 103
Instituto Monitor
A figura mostra como

Cópia não autorizada. interpretar o sinaltodos
Reservados elétrico chamado clock.
IDEAL REAL
B D B D
is.
r a
A C A C
uto
a
os
Simétrica: tempo em 1 é igual ao tempo em 0 (50%)
eit
r
IDEAL di
REAL
B D os B D
os
od
t
s
A C o A C
ad
r v
e
Assimétrica: tempo ems1 é maior que o tempo em 0 (>50%)
e
. R
a
IDEALad REAL
B Dri
z B D
t o
a u
ão
A nC A C
pia
ó
C
Assimétrica: tempo em 1 é menor que o tempo em 0 (<50%)
A Borda de subida (transição de 0 para 1)

B Nível lógico 1
C Borda de descida (transição de 1 para 0)
D Nível lógico 0
130/104
Instituto Monitor
Nos gráficos
Cópia está convencionado
não autorizada. que o
tempo passa da esquerda para a direita. A fi- nível lógico 1. Obviamente, o restante do tem-
gura mostra os gráficos comparativos entre o po estará em nível lógico 0.
clock ideal e o clock real.
2. Gerador de Clock
O clock ideal não apresenta atraso em sua
subida, que ocorre imediatamente. Já o clock Qualquer circuito eletrônico capaz de
real está limitado à velocidade da física dos gerar um sinal elétrico no chamado formato
componentes reais, que nunca conseguem se is.
onda quadrada é um gerador de Clock.
descarregar imediatamente. Sempre haverá r a
um tempo, por menor que seja, para que ocor- Para aplicá-lo na Eletrônica toDigital é pre-
ra a descarga elétrica de um componente. Isto ciso adequar seus níveis de u tensão aos níveis
de tensão do circuito digitala (Família TTL é
força o sinal elétrico a ter uma aparência tra- s
pezoidal. Mesmo assim, o tempo de subida ou +5 volts e 0 volt (GND)).
ito
descida no clock real é da ordem de alguns mi-
crossegundos ou nanossegundos, ou seja, é Vejamos algunsire circuitos eletrônicos ge-
muito rápido. radores de clock.
d
o s
Um pulso de clock é dividido em quatro s SAÍDA
partes: o +
o d 100µF
a) Borda de subida – Intervalo de tempo mui-
t
to reduzido que é marcado pela transição os
do nível lógico 0 para o nível lógico 1. ad
r v +
b)Nível lógico 1 – Tempo em que o sinal elé- e 100µF
trico apresenta +Vcc sem variação noe in- s
SAÍDA
tervalo de tempo. R 1KΩ
a . 1KΩ
c) Borda de descida – Intervalod de tempo
muito reduzido que é marcado
iza pela transi- GERADOR DE CLOCK
ção de nível lógico 1 para rnível lógico 0. COM PORTAS NAND (CMOS)
to
au em que o sinal elé-
d)Nível lógico 0 – Tempo
trico apresenta 0ovolt (GND) sem variação
no intervalo de ã
n tempo.
a + 5V
Podemosi ajustar os pulsos de clock com
p
relação aoóseu nível lógico 1 (+3 volts, +5 volts, 1 8
1KΩ
2 7
etc.) e com
C relação ao intervalo de tempo em 555
3 6
que fica em nível lógico 1 ou nível lógico 0. 4 470KΩ
SAÍDA 5
Chamamos isto de duty cycle, que é a por-
centagem de tempo em que o sinal fica em
nível lógico 1 durante todo o período do pul- + 470µF
so de clock. GND
Exemplo: um clock de 30% significa que GERADOR DE

30% do período do pulso de clock está em
todos os direitos
CLOCK COM CI 555autorais.
130 / 105
Instituto Monitor
São circuitos bemReservados

Cópia não autorizada. simples. O primeiro tem suaos
todos freqüência de autorais.
direitos
clock fixada pelos valores dos componentes. Aumente o valor do ca-
pacitor e diminuirá a freqüência. Diminua o valor do capacitor e
aumentará a freqüência.
O segundo circuito tem sua freqüência de clock ajustada atra-

vés do potenciômetro de 470K. Diminua o valor do potenciômetro e
atinja freqüências maiores. Aumente o valor do potenciômetro e
consiga freqüências bem baixas (1Hz; 0,5Hz; etc.). is.
r a
Há vários outros tipos de geradores de clock ou de pulsos de to
clock. au
s
Resumindo, o gerador de clock é um circuito eletrônico t que
o
gera um sinal elétrico chamado onda quadrada, que varia i
e sua ten-
são de saída no tempo em apenas dois níveis. Um cicloicompleto ou
r
um pulso completo de clock tem borda de subida, d nível lógico 1,
borda de descida e nível lógico 0 fechando o pulsos
o ciclo.
ou
s
Podemos alterar a largura destes pulsos o seu duty
demvariando
cycle, que é a porcentagem de período total
o
o
que a saída fica em
nível lógico 1.
t
os
Montado com poucos componentes
ad de fácil aquisição, temos
um circuito que impulsionará vnossos circuitos lógicos digitais di-
nâmicos. er
es
Agora você entende aquelas propagandas de microcomputa-
.R
dores que falam emaPentium II 500MHz de clock!
a d
riz
to
au
ão
n
ia
óp
C
130 / 106

r a
1 - Se o período de um pulso de clock é de 100 ms e seu duty cycle é de 75%,
toquanto
tempo o pulso fica em nível lógico 1? u
(s) a) 75 ms
a
( ) b)25 ms
s
( ) c) 57 ms ito
( ) d)100 ms ire
( ) e) 50 ms d
s
oduty cycle é de 10%.
2 - Desenhe um pulso de clock de 50 ms, sabendo que seu
s
d o
to
os
ad
r v
s e
e
. R
d a
a
r iz
to
au
ã o
n
ia
ó p
C
130 / 107
Instituto Monitor
3 - Um
Cópia pulso
não de clock simétrico
autorizada. apresenta:
( ✗) a) Tempo em nível lógico 1 igual ao tempo em nível lógico 0. 50%= duty
( ) b)Uma borda de subida e nenhuma borda de descida.
( ) c) Dois níveis lógicos 1.
( ) d)Dois níveis lógicos 0. -
( ) e) Tempo da borda de descida igual ao tempo da borda de subida.
4 - A definição de clock é:
( &) a) relógio. is.
( ) b)sinal elétrico chamado onda quadrada. r a
( ) c) sinal elétrico chamado onda triangular.
uto
( ) d)carrilhão. a
( ) e) sinal elétrico senoidal. s
o
eit
r
di
os
os
od
t
os
ad
r v
se
e
. R
da
a
riz
to
au
ão
n
ia
óp
C
130 / 108
lição
12 Flip-Flop is.
r a
Introdução o
tFLIP-FLOP RS
au (RESET/SET)
Já reparou que os modernos aparelhos
eletroeletrônicos têm um botão de liga e des- os
S
liga diferente dos convencionais? Não são
eit Q
mais chaves tipo gangorra, faca ou de pres- r
são que se retraem e somente voltam ao nor- di
mal quando pressionadas novamente.
os
s Q
Os botões power são do tipo “contato R o
momentâneo”: apertou, o contato se fecha; od
soltou, o contato se abre. t
os
Como o aparelho fica ligado com um sim- d
ples clicar do botão? Como o aparelho se des- va S
r Q
liga ao simples clicar do botão? Chamamos e
este efeito de flip-flop.
es
R
Você já deve ter percebido que,.passo a
passo, nos aproximamos das aplicações
d a prá- Q
ticas da teoria que aprendemos. aNo entanto, R
i
o fato de saber que os circuitos
zestudados são
or não deve ser
encontrados prontos no mercado
t
motivo para você descuidaru do conhecimen-
a
to teórico sobre o funcionamento
o e a prática,desses
cuitos. Entre a teoria
ã
cir-
é preciso
n
alcançar um equilíbrio. S Q
ia
1. Flip-Flop
ó RS
p
C
O circuito a seguir mostra como cons- Q
R
truir um flip-flop utilizando portas lógicas
NAND.
SET = Ativa a Saída
Trata-se de um flip-flop tipo RS, ou seja,
RESET = Desativa a Saída
set (liga) e reset (desliga).
Q = Saída
Cópia não autorizada. Reservados todos os direitos autorais. Q = Complemento da Saída (Barrada)
130 / 109
Instituto Monitor
Preste atenção
Cópia agora! Liga a saída
não autorizada. colo-
Reservados Esta Tabela
todos osdadireitos
Verdade parece meio es-
autorais.
cando-a em nível lógico 1 (set). Desliga a saí- tranha a princípio, mas trata-se de uma abor-
da colocando-a em nível lógico 0 (reset). dagem lógica. As considerações iniciais estão
nela: zero no set e um no reset, a saída vai a
Os termos não existem na Língua Portu- nível lógico zero; um no set e zero no reset, a
guesa, mas sim no dialeto dos eletrônicos: saída vai a nível lógico um.
setar significa colocar a saída em nível lógi-
co 1; resetar significa colocar a saída em ní- As novidades são: zero no set e zero no
vel lógico 0. is.
reset, a intenção é clara. Não desejamos ligar
a
e nem desligar a saída. Ou seja, desejamos
r
Vamos entender que só existe uma saída to
“deixar como está”. Portanto, escrevemos
u
para os flip-flops, nomeada de Q. Toda saída que permanece o estado lógico da saída.
a
de flip-flop tem este nome. Q barrado é o com- s
plementar da saída. • Se a saída está em zero, permanecerá em
o
zero. eit
Chamamos de complementar binário o r
iem
• Se a saída está
d um, permanecerá em um.
binário inverso. Assim o complementar de 1
é 0 e vice-versa. oscombinação é considerada iló-
A última
gica, porque
s não podemos ligar-desligar algo
Então, memorize: a saída é o pino Q. o
ao mesmo
d tempo. Não existe algo cheio-va-
to
zio, vivo-morto, apagado-aceso, etc. A isso se
Acompanhando o primeiro circuito da fi-
gura, colocando nível lógico 1 na entrada set osaplica o termo ilógico.
e nível lógico 0 na entrada reset, tornamos ad
Se você montar o circuito a seguir, verá
clara nossa intenção de ligar a saída, ou seja, v
r que ele não “queima”, mas os dois leds esta-
colocá-la em nível lógico 1. e rão acesos quando set e reset estiverem em
es nível lógico 1 ao mesmo tempo. Isto é ilógico,
Se pensarmos: R
. pois se Q é a saída e Q barrado é o seu com-
a plemento, como ambos poderão estar em ní-
• desejo ligar a saída: nível lógico
d 1 no set e
a vel lógico 1?
nível lógico 0 no reset. z
ri lógico 0 no set
• desejo desligar a saída: nível
o MONTAGEM de FLIP-FLOP RS com
t PORTAS NAND e INVERSORES
e nível lógico 1 no reset.
u
a + 5V + 5V
Colocando nível lógico 1 no reset, nossa
o
nãa saída, ou seja, colocá-la
intenção é resetar
em nível lógico
ia 0. 14 14
óp da Verdade para o flip-flop RS

A Tabela S
1 2 1
2
3 Q
C
é a seguinte:
5 Q
S R Q Q 3 4 4 6
R
0 0 Permanece
R R
0 1 0 1
7 7
1 0 1 0 LED LED
1 1 Ilógico
GND GND
130 / 110
Instituto Monitor
Os fabricantes
Cópia de CIs consideramReservados
não autorizada. vanta- Este tempo
todos oschama-se delay autorais.
direitos time, tradu-
joso encapsular flip-flops já montados, bas- zido como atraso de propagação. É o tempo
tando a você apenas utilizá-los. A partir de necessário para que uma informação na en-
agora, portanto, os flip-flops serão tratados trada atinja a saída, alterando-a.
em nossas lições apenas como “caixinhas”.
Assim o clock em um flip-flop faz o papel
2. Acessórios dos Flip-Flops de chaveador. Podemos ter:
Podemos considerar os flip-flops RS como i s.

• Flip-flop chaveado na borda de subida do
modelos básicos aos quais é possível juntar clock. r a
acessórios. Os acessórios são:
• Flip-flop chaveado na borda u tode descida do
clock. a
2.1 Clear s
• Flip-flop chaveado o no nível lógico um do
clock. it
É um pino prioritário que deve ser ativado
momentaneamente e depois desativado, para re no nível lógico zero do
• Flip-flop chaveado
i
que o flip-flop possa funcionar normalmente. clock.
d
o s
Sua função é colocar a saída em nível lógico A figura nos mostra alguns exemplos:
s
zero, independentemente das entradas S e R. o
d
Enquanto o clear estiver ativo, as entra-
to FLIP-FLOP RS e seus ACESSÓRIOS
(PRESET, CLEAR e CLOCK)
das S e R são ignoradas pela saída, que se os
mantém em nível lógico zero. ad
r v S Q
2.2 Preset
s e Flip-flop RS simples,
e sem acessórios.
Também um pino de ordem prioritária R
. ser ati- R Q
sobre as entradas S e R, o preset deve
a
vado momentaneamente e depoisddesativado
za
para que o flip-flop funcione normalmente.
i
o r PRESET
Sua função é colocar a saída em nível lógi-
t S Q
co um independentemente au das entradas S e R. Flip-flop RS
o com preset e clear.
Enquanto preset
n ã estiver ativo, as entra-
R Q
das S e R são ignoradas pela saída que se CLEAR
a
mantém em inível lógico um.
óp
C
2.3 Clock
Pino de entrada, o clock controla a leitu- PRESET

ra das entradas S e R para alterar a saída. S Q
CLOCK Flip-flop RS com preset,

Como vimos no ensaio com flip-flop feito clear e clock.
com portas NAND, a saída Q e seu comple- R Q
mento levam um tempo para estabilizar o re- CLEAR
sultado na saída.
130 / 111
Instituto Monitor

O símbolo de entrada de clock em flip- J Q
flops é um triângulo (∆).
Flip-flop JK Simples
3. Flip-Flop JK Borda de Descida
No processo de evolução das técnicas di- K Q

gitais, pensou-se em transformar a tal com-
binação ilógica em algo útil. Foram então is.
colocadas mais algumas portas lógicas, de r a
forma a não se ter mais uma combinação iló- PRESET uto
gica. Como conseqüência disso, não poderí- J Q a
amos continuar chamando este novo flip-flop s
de RS. Assim ele foi batizado com o nome oFlip-flop JK Com Preset e
t Clear Borda
flip-flop JK. ei de Descida
r
O J se assemelha ao S e o K se assemelha K diQ
CLEAR
ao R, mas quando J e K estiverem em nível os
lógico 1, a saída inverte seu estado atual. s
do
Assim, supondo Q = 1 e seu complemento o Na figura observamos a entrada de clock
igual a 0, ao colocarmos J e K em nível lógico
t e sem
com uma “bolinha” na frente. Esta “bo-
1, após o delay time a saída Q passa para 0 e
s
o linha” é o símbolo de inversor incorporado.
seu complemento para 1. Esta inversão sem- ad
pre ocorrerá e é chamada de toogle ou inver- v Neste caso, pode ser aplicado ao clock,
são.
r
e preset e clear, indicando que esta entrada é
s ativa em nível lógico zero ou na borda de des-
FLIP-FLOP JK e seus ACESSÓRIOS e
(PRESET, CLEAR e CLOCK) .
R cida do clock.
a
d Note que os fabricantes também acharam
J Q
a economicamente vantajoso encapsular flip-
iz
r
oFlip-flop JK Simples flops JK totalmente montados em CIs. Para
u t conhecer as opções oferecidas pelos fabrican-
Borda de Subida
a tes, basta consultar um data book.
K Q ã
o Vejamos alguns exemplos de Tabela da
n Verdade para flip-flops JK:
ia
óp Preset J K Q Q
C
PRESET
1 0 0 1 0
J Q 1 0 1 1 0
1 1 0 1 0
Flip-flop JK Com Preset e 1 1 1 1 0
Clear Borda de Subida 0 0 0 Permanece
0 0 1 0 1
K Q 0 1 0 1 0
CLEAR
0 1 1 Toogle
Flip-flop JK com preset ativo em nível lógico um
130 / 112
Instituto Monitor
Cópia não autorizada. Reservados todos

Clock J
os Kdireitos
Q Q
autorais.
Clear J K Q Q ! 0 0 Permanece
1 0 0 0 1 ! 0 1 Permanece
1 0 1 0 1 ! 1 0 Permanece
1 1 0 0 1 ! 1 1 Permanece
1 1 1 0 1 Permanece
! 0 0
0 0 0 Permanece
0 0 1 0 1 ! 0 1 0 1
is.
0 1 0 1 0 ! 1 0 1 0 a
0 1 1 Toogle
r
Toogle ! 1 1 to
Flip-flop JK com clear ativo em u
a na
Flip-flop JK com clock chaveado
nível lógico um borda de subidas
ito
Obs.: representamos borda de subida através de umare seta para
cima e borda de descida com uma seta para baixo. d i
os
os
o d
t
os
ad
r v
e
es
. R
da
iza
tor
au
ã o
n
ia
óp
C
130 / 113

r a
1 - Analise o funcionamento do circuito abaixo e preencha a Tabela da Verdade.
to
MONTAGEM de FLIP-FLOP RS com a u
PORTAS NAND e INVERSORES s
+ 5V + 5V ito
ire
14 14
d
o s
1 2 1 Q
S 3 s
2 o
od
5
t
6 Q s
3 4 4 o
R
R aR
d
7 7 r v
e LED
LED
s
e
GND GND
. R
S R Q Q
da
0 0 a
0 1 riz
1 0
1 1 u
to
a
2 - Qual o significado de setar?
( ) a) Colocar
o a entrada em nível lógico 0.
nã a entrada em nível lógico 1.
( ) b)Colocar
( ) c) Colocar
ia a saída em nível lógico 0.
p
( )ód)Colocar a saída em nível lógico 1.
( C) e) Borda de subida do clock.
3 - Qual o significado de resetar?

( ) a) Colocar a entrada em nível lógico 0.
( ) b)Colocar a entrada em nível lógico 1.
( ) c) Colocar a saída em nível lógico 0.
( ) d)Colocar a saída em nível lógico 1.
( ) e) Borda de subida do clock.
130 / 114
Instituto Monitor
4 - Preset
Cópia nãoserve para:
( ) a) Colocar a entrada em nível lógico 0.
( ) b)Colocar a entrada em nível lógico 1.
( ) d)Colocar a saída em nível lógico 1.
( ) e) Borda de subida do clock.
5 - Clear serve para:

( ) a) Colocar a entrada em nível lógico 0. is.
( ) b)Colocar a entrada em nível lógico 1. r a
uto
( ) d)Colocar a saída em nível lógico 1. a
( ) e) Borda de subida do clock. s
o
6 - Entrada de clock em um flip-flop serve para: eit
( ) a) Colocar a entrada em nível lógico 0. r
( ) b)Colocar a entrada em nível lógico 1. di
( ) c) Ler a entrada S e R somente em uma borda de clock. os
( ) d)Ler a saída S e R somente em uma borda de clock. s
( ) e) Borda de subida do clock. o
od
7 - Por que foi criado o flip-flop JK ?
t
s
_____________________________________________________________________________
o
d
_____________________________________________________________________________
a
v
_____________________________________________________________________________
r
e
_____________________________________________________________________________
s
e
R
8 - O que é complemento de um . binário ?
da
( ) a) É o número binário inverso do binário em questão.
( ) b)É o que falta paraz1.a
ri 0.
( ) c) É o que falta para
o
( ) d)É o que completa
t o número.
( ) e) É o clock.au
o
9 - O que fazãa função toogle?
n quando J e K forem a nível lógico 1.
( ) a) Nada,
a
( ) b) iMuita coisa, quando J e K forem a nível lógico 1.
( )óc)pInverte a saída e seu complemento, quando J e K forem a nível lógico 1.
( C) d) Fixa a saída e seu complemento, quando J e K forem a nível lógico 1.
( ) e) É ilógica, quando J e K forem a nível lógico 1.
130 / 115
lição
13 Ligações do Flip-Flop JK is.

r a
Introdução Os fabricantes acharam vantajoso
to encap-
sular flip-flops tipo toogle emu CIs.
Os flip-flops JK são a base dos modernos a
computadores, calculadoras, videogames, 2. Flip-Flop Tipo Data s
modems, internet, etc. ito
Duas ligações dos flip-flops JK são extre- Conectando ium re inversor entre J e K e
mamente empregadas: ligação tipo Toogle e chamando J ded entrada de dados ou data, for-
ligação tipo Data. çamos o flip-flop
s a trabalhar nas funções de
o
set e reset da Tabela da Verdade.
Com esta lição aprofundaremos nosso o s
conhecimento sobre os flip-flops, iniciado na d se na entrada data tivermos nível
Assim,
lição anterior.
o
t 1, com o pulso de clock esta informação
lógico
o será
s enviada à saída. Se na entrada data tiver-
1. Flip-Flop Tipo Toogle
d mos nível lógico 0, com o pulso de clock esta
Conectando J e K num mesmo terminal, va informação será enviada à saída.Enquanto não
forçamos o flip-flop a trabalhar nas funções e r houver pulso de clock, a saída e seu comple-
permanece (J = 0 e K = 0) e toogle (J = 1 e K =s1). mento permanecem inalterados.
e
. R
d a
za
i
Flip - Flops JK e suas Ligações Tipo T e D
tor
TOOGLE
J Q
au T Q
DATA
J Q D Q
ã o
n
Ka Q Q K Q Q
p i
ó
FLIP-FLOP JK SIMPLES FLIP-FLOP TIPO T FLIP-FLOP JK SIMPLES FLIP-FLOP TIPO D
C
BORDA DE SUBIDA
LIGAÇÃO TIPO TOOGLE
TIPO TOOGLE BORDA DE SUBIDA
LIGAÇÃO TIPO DATA
TIPO DATA
BORDA DE SUBIDA BORDA DE SUBIDA
TOOGLE DATA
J Q T Q J Q D Q
K Q Q K Q Q
FLIP-FLOP JK SIMPLES FLIP-FLOP TIPO T FLIP-FLOP TIPO D

Cópia
BORDAnão autorizada.
DE DESCIDA ReservadosFLIP-FLOP
TIPO TOOGLE todos
BORDA
JK SIMPLES
os direitos
DE DESCIDA autorais.
TIPO DATA
LIGAÇÃO TIPO TOOGLE BORDA DE DESCIDA LIGAÇÃO TIPO DATA BORDA DE DESCIDA
130 / 117
Instituto Monitor
Contadores Binários
Interligando os flip-flops tipo toogle, formamos um contador
de pulsos de clock com saída no formato binário.
Veja como se faz:

CONTADOR BINÁRIO COM FLIP-FLOPs JK
is.
Q0 Q1 a Q2
CONTA / PAUSA
r
uto
a
J Q J Q sJ Q
o
eit
PULSOS DE r
CONTAGEM
K Q K Q di K Q
CL CL CL
os
os
CLEAR
o d
t
CONTADOR BINÁRIO COM FLIP-FLOPs TIPO T
o s
Q0 Q1 Q2
a d
CONTA / PAUSA
r v
se
T Q e T Q T Q
. R
PULSOS DE a
CONTAGEM
Qz
ad Q Q
CL ri CL CL
to
CLEAR au
ão
n Anotações/dicas
ia
ó p
C
130 / 118
Instituto Monitor
O sentido da contagem,
Cópia não autorizada. progressiva ou
Reservados regressiva,
todos os édireitos
determi- autorais.
nado pela borda de chaveamento do clock e se as próximas entra-
das de clock estão conectadas na saída Q ou no seu complemento.
Vejamos um exemplo:
CONTADOR BINÁRIO COM FLIP-FLOPs JK

s.
Q0 Q1 Q2
ai
CONTA / PAUSA r
u to
J Q J Q J
aQ
os
eit
PULSOS DE
r
CONTAGEM
K
CL
Q K
CL
Q di K CL Q
os
CLEAR o s
o d
Borda de SUBIDA, CLOCK ligado no Q,t contagem regressiva
(UP = subida)
s
do
v a
CONTADOR BINÁRIO
e r COM FLIP-FLOPs TIPO T
e s
Q0 R Q1 Q2
CONTA / PAUSA a .
d
iza
T
toQr T Q T Q
PULSOS DE au
CONTAGEM o
ã Q Q Q
n CL CL CL
ia
óp
CLEAR
C
Borda de DESCIDA, CLOCK ligado no Q, contagem progressiva
(DOWN = descida)
Note que as ligações do circuito se repetem a cada flip-flop

colocado na seqüência. Assim podemos ter um contador binário de
1 bit (contando de 0 até 1, este circuito é utilizado no power dos
de 2 bits (contando de 0 até 3), de 3 bits (contando de 0 a
Cópia nãoaparelhos),
autorizada. Reservados todos os direitos
7), de 4 bits (contando de 0 a 15, este circuito é chamado de conta-
autorais.
130 / 119
Instituto Monitor
Cópia nãodorautorizada.
hexadecimal e é muito utilizado em sistemas
Reservados todosdeosmicroproces-
direitos autorais.
sadores, microcomputadores); enfim, de quantos bits você quiser.
Para cada bit é colocado um flip-flop na seqüência.
Vejamos pela primeira vez um gráfico que mostra as altera-

ções do circuito lógico no tempo.
CARTA DE TEMPO (TIME CHART) DO CONTADOR DOWN (REGRESSIVO)
CLOCK
BORDA DE SUBIDA - CLOCK LIGADO NA SAÍDA Q
is.
0 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 15 14 13 12 11 r a
u to
Q0
a
0
s
ito
Q1
0 ire
d
Q2
0 os
os
Q3 d
0 o
t
os
d
CARTA DE TEMPO (TIME CHART)aDO CONTADOR UP (PROGRESSIVO)
BORDA DE DESCIDA -vCLOCK LIGADO NA SAÍDA Q
e r
0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 0 1 2 3 4 5
CLOCK
e s
. R
Q0 a
0 d
a
Q1 riz
0 o
t
Q2 au
0 o
nã
Q3
0 a
i
óp
C Obs.: Time Chart é o nome em inglês, traduzido para Carta de
Tempo ou Gráfico de Tempo do circuito lógico.
É necessário que você se acostume a utilizar, a ler e a enten-

der termos técnicos em inglês. As fontes tecnológicas estão todas
nesse idioma, e o uso de termos técnicos traduzidos para o portu-
guês às vezes cria confusão e mau entendimento. No decorrer des-
Cópia nãote texto estamos passando lentamente a utilizar os termos técnicos
autorizada. Reservados todos os direitos
como eles são em inglês.
autorais.
130 / 120
Instituto Monitor
O primeiro
Cópia nãográfico é uma combinação
autorizada. de verátodos
Reservados que todasos
as saídas terminaram
direitos em ní-
autorais.
gráficos do clock e de cada saída Q. vel lógico 1.
Os flip-flops são chaveados na borda de A conclusão é que um contador formado

subida (transição de nível lógico 0 para nível por quatro flip-flops tem quatro saídas de Q0
lógico 1); isto significa que a saída de um flip- até Q3 e apresentou como resultado 11112,
flop só alterará seu estado quando houver tal que em decimal é 15. Após o segundo pulso,
transição em seu pino de entrada de clock. apresentou 11102, que em decimal é 14. Após
s.
o terceiro pulso, apresentou 11012, que em
i
Olhe para o gráfico de Q0 e compare com
a
decimal é 13, e assim por diante.
r
o gráfico do clock. Note que a saída Q0 só se
u to
altera quando o clock vai de 0 para 1. A contagem é claramente a regressiva, indo
de 15 até 0. Note que o ciclo
s se repete indefi-
Olhando para o circuito, você vê que o nidamente, pois quando t é 0 o próximo pulso
o
clock do segundo flip-flop é a saída do pri- levará ao 15. Chamamosei este efeito de reci-
meiro flip-flop. Assim, a saída do segundo flip- clagem automática. r
flop só se alterará quando a saída do primeiro di
flip-flop for de 0 para 1. Caso contrário ele os circuito que gerou o segundo
O segundo
mantém sua saída no estado anterior. conjuntosde gráficos tem seus flip-flops cha-
veadosoagora na borda de descida (lembre-se
Voltando ao gráfico e aplicando este con-
d
queoa borda de chaveamento do flip-flop é de-
ceito, você deve comparar os gráficos dois a
t
terminada na hora da escolha do CI através
dois.
s
o do data book do fabricante).
ad
Cada saída tem um valor correspondente v Este foi o único item alterado, todo o res-
em decimal. Assim: e r to das ligações são idênticas às anteriores.
e s Mas o efeito produzido na contagem foi o in-
• Q0 equivale a 20, que corresponde aR1 em verso. Agora nós temos um contador up (pro-
decimal. a. gressivo), que conta de 0 a 15 e recicla
automaticamente.
• Q1 equivale a 21, que corresponde
a d a 2 em
decimal. iz
r Podemos então criar uma tabela para este
• Q2 equivale a 22, que corresponde
to a 4 em tipo de contador.
decimal. a u
Chaveamento do CLOCK ligado CONTAGEM
• Q3 equivale a 23,oque corresponde a 8 em Flip-Flop no...
decimal. n ã Borda de Subida Q DOWN
• Q4 equivale aa 24, que corresponde a 16 em Borda de Descida Q DOWN
i Borda de Subida Q
decimal.ó p UP
Borda de Descida Q UP
C
Note que o índice da saída corresponde Na tabela vemos que, alterando apenas
ao expoente da base 2. uma das opções, o sentido da contagem se
inverte.
Este conceito é muito aplicado no curso
de microprocessadores. Utilizando flip-flops com clear, podemos
forçá-los a iniciar a contagem a partir do
Olhando verticalmente após o primeiro zero, assim que a alimentação do circuito for
pulso
Cópia de contagem ou pulso de clock
não autorizada. , você
feita; e utilizando flip-flops com preset po-
130 / 121
Instituto Monitor
Cópia nãodemos forçá-los a iniciar

autorizada. a contagem a partir
Reservados todos do mais
os alto valor, autorais.
direitos
assim que a alimentação do circuito for feita.
Para que isso ocorra utilizamos um circuito muito simples,

chamado acionador automático.
4. Preset e Clear Automáticos

Este circuito é composto apenas de um resistor e um capaci- is.
tor. Observe as figuras: r a
uto
4.1 Circuito 1 a
CIRCUITO DE PRESET OU CLEAR AUTOMÁTICO os
+Vcc
eit
VOLT NÍVEL LÓGICO UM ir
+Vcc
d
C
o s
SAÍDA o s
NÍVEL
d
R to LÓGICO ZERO
s TEMPO
0
do
Circuito para PRESET ou CLEAR
va ativos em nível lógico 1
e r
Assim que a alimentaçãoes é ligada, o capacitor se comporta como
se fosse um curto-circuito.R Desta forma, na saída teremos a tensão
+Vcc, que é entendida a . como nível lógico 1.
a d
Passa o tempo
iz e o ecapacitor
pletamente carregado
r
vai se carregando, até estar com-
se tornar um circuito-aberto. Com isso, a
o
saída ficatconectada ao GND via resistor de pull-down, que é en-
tendidoaucomo nível lógico 0.
ã o
4.2
n Circuito 2
ia CIRCUITO DE PRESET OU CLEAR AUTOMÁTICO
óp +Vcc
VOLT
C +Vcc
NÍVEL LÓGICO UM
R
SAÍDA
C
NÍVEL LÓGICO ZERO
TEMPO
0
Circuito para PRESET ou CLEAR ativos em nível lógico 0
130 / 122
Instituto Monitor
Assim que a alimentação

Cópia não autorizada. é ligada, o capacitor
Reservados todos se comporta como autorais.
os direitos
se fosse um curto-circuito. Desta forma, teremos a saída conecta-
da ao GND, que é entendida como nível lógico 0.
Passa o tempo e o capacitor vai se carregando, até estar com-

pletamente carregado e se tornar um circuito-aberto. Com isso a
saída fica conectada ao +Vcc via resistor de pull-up, que é enten-
dido como nível lógico 1.
is.
5. Contadores Binários Encapsulados r a
to
Novamente os fabricantes de CIs acharam vantajoso encapsu- u
lar circuitos contadores completos. Dentre os disponíveis no mer-
a
cado, citamos, entre outros:
s
ito
• CI 74LS192 – Contador binário decimal (conta de 0 air9),e pode ser
programado para iniciar a contagem a partir de um ddeterminado
número. Pode ser programado para realizar a contagem
s de modo
o
progressivo ou regressivo (up ou down). Permite ser interligado
em cascata com outros 74LS192 através dos ospinos carry (vai um)
e borrow (empresta um). Permite zerar da contagem a qualquer
momento através do pino clear. to
• CI 74LS193 e 74LS192 – Contadores o s binários hexadecimal (con-
ta de 0 a F) e decimal (conta aded0 a 9), respectivamente. Podem
ser programados para iniciar
r v a contagem a partir de um deter-
minado número. Tambémepodem ser programados para realizar
es
a contagem de modo progressivo ou regressivo (up ou down). Per-
mitem ser interligados
R em cascata com outros 74LS193 ou
74LS192 atravésados. pinos carry (vai um) e borrow (empresta
um). Permitemdzerar a contagem a qualquer momento através
zaSuas entradas de clock (up ou down) são sensíveis
do pino clear.
i
à borda der subida.
to
CONTADOR DECIMAL
au
o 3 2 6 7 16 8
n ã
a Q0 Q1 Q2 Q3 +Vcc GND
i
óp 12 CARRY OUT 74LS192 BORROW OUT 13
C
A B C D UP DOWN LOAD CLEAR
15 1 10 9 5 4 11 14
130 / 123
Instituto Monitor
Cópia não autorizada. CONTADOR

HEXADECIMAL
3 2 6 7 16 8
Q0 Q1 Q2 Q3 +Vcc GND
12 CARRY OUT 74LS193 BORROW OUT 13
is.
A B C D UP DOWN LOAD CLEAR
r a
uto
15 1 10 9 5 4 11 14
a
os
• CI 4040 – Contador BCD - binário apenas com 12 saídas,
e it gera
11
dir combi-
números binários de 0 até 2 , o que corresponde a 2.048
nações, equivalentes aos decimais de 0 até 2.047. Não permite
s
programação alguma. Sua contagem é sempreoprogressiva (up).
Permite zerar a contagem a qualquer momentos através do pino
reset. d o
V DD Q 11Q Q10 8
o
Q t RESET ∅ 1 9 Q 1
os
16 15 14 13 d 12 11 10 9
V DD v a
er
e s
R
.CD4040BM/CD4040BC
d a
a
riz
to
au V ss
ã o 1 2 3 4 5 6 7 8
n Q12 Q6 Q5 Q7 Q4 Q3 Q2 Vss
ia
óp Você pode encontrar outras opções consultando os data books
C dos fabricantes e escolher a que melhor se aplica ao seu projeto.
6. Contadores Binários Programáveis

Você já deve ter visto o lançamento de foguetes em contagem re-
gressiva, ou relógios digitais contando 60 segundos de 0 a 59. Afinal,
como programar o contador para que ele faça esse tipo de contagem?
130 / 124
Instituto Monitor

6.1 Programando o Término da Contagem
Um contador conta pulsos. Estes pulsos podem vir de um gera-

dor de pulsos de clock ou de sensores do tipo abre-fecha contatos.
Não entrando pulsos, o contador não conta. Óbvio!, você diria.

Então responda: como fazer para que um circuito contador pare de
contar? Simples! Tire dele os pulsos de contagem! is.
r a
Lembre-se da porta lógica AND de duas entradas. A saída só to
estará em nível lógico 1 quando as duas entradas estiverem em au
nível lógico 1. Com isso montamos nosso bloqueador de pulsos s de
contagem. o
CIRCUITO BLOQUEADOR DE PULSOS e it
dir
+ 5V
os
o s
14
od
Entrada 1 Saída
3t
PULSOS
2
o s
de
a d R
CONTAGEM v
er 7
PARA LED
CONTAs
e
. R+ 5V
GND
d a
a
riz
to
O funcionamento é bem simples: quando a chave está ligada ao
au
+5V (nível lógico 1), a saída da porta só depende do que está na
outra
o entrada. Assim, quando o pulso for 1, na saída teremos 1,
quando o pulso for 0, na saída teremos 0. Ou seja, os pulsos de con-
ã
n
ia tagem passam direto. Chamamos isso de bypass.
óp Agora, quando a chave está ligada ao GND (nível lógico 0), a
C saída permanece o tempo todo em 0. Ou seja, bloqueamos os pulsos
de contagem e o contador pára de contar.
Vamos fazer agora a parada de contagem em um número qual-

quer. Devemos saber primeiro em que número desejamos que a
contagem pare.
Façamos uma combinação lógica entre as saídas do contador

Cópia nãodeautorizada. Reservados todos os direitos autorais.
modo a produzir um sinal quando este número aparecer.
130 / 125
Instituto Monitor
Contador: up (progressivo)
Início de contagem: 0
Término de contagem: 12 (em hexadecimal é “C”)
CI contador = 74LS193
is.
r a
3 2 6 7
+ 5V
16 8 uto
Q0 Q1 Q2 Q3 + Vcc GND a
12 13 os
CARRY OUT 74LS193 BORROW OUT it
r e
A B C D UP DOWN LOAD CLEAR di
15 1 10 9 5 4 11
C
o14s R
os
R R R R + 5V
od
t
os
a d
r v PULSOS DE
se CONTAGEM
e
. R
Ao ligarmos a a alimentação do circuito, o capacitor C se com-
porta como um a d
curto-circuito, colocando o pino 14 em nível lógico
1 e zerando oicontador
z (todas as saídas vão a NL = 0).
tor
A saída da porta NAND de quatro entradas fica o tempo em
au 1, só indo a nível lógico 0 quando Q0 = 0 e Q1 = 0 e Q2 = 1
nível lógico
e Q3o= 1, representando o decimal 12. Em outras palavras, quando
nãsaídas formarem o decimal 12, a saída da porta NAND vai a nível
as
ia lógico 0, travando (parando) o contador no número 12.
óp A porta AND de 2 entradas é o nosso bloqueador de pulsos. As
C demais ligações são determinadas pelo fabricante em seu data book.
Conectar a entrada down em NL = 1; desabilitar load colocan-

do-o em NL = 1; desabilitar o clear colocando-o em NL = 0 (o cir-
cuito automático já faz isso).
130 / 126
Instituto Monitor
Contador: down (regressivo)
Início de contagem: 9
Término de contagem: 0
CI contador = 74LS193
is.
r a
+ 5V
uto
3 2 6 7 16 8
Q0 Q1 Q2 Q3 + Vcc GND
a
os
12 13
CARRY OUT 74LS193 BORROW OUT
eit
r
A B C D UP DOWN LOAD CLEAR di
15 1 10 9 5 4 11
os14
R C
os
od
R R R R + 5V t
os
a d
r v
e PULSOS DE
es CONTAGEM
. R
d a
Existem poucas
a diferenças em relação ao circuito anterior. Ao
ligarmos a alimentação,
iz o capacitor se comporta como um curto-
o r
circuito, levando o pino 11 a nível lógico 0 e ativando o load que
transfere tos níveis lógicos das entradas A, B, C e D para as respec-
au Q0, Q1, Q2 e Q3.
tivas saídas
ã o
n Conclusão: ao ligarmos o circuito, ele se inicia com o número 9,
ia que é a combinação entre as entradas A, B, C e D.
óp A saída da porta NAND de quatro entradas fica o tempo todo
C em NL = 1 até o momento em que todas as saídas estejam em NL = 0,
quando então vai a NL = 0, parando a contagem.
Você pode “brincar” com este circuito básico e fazê-lo contar

a partir de qualquer número e parar em qualquer número.
130 / 127

r a
1 - Faça as ligações para que o circuito abaixo seja progressivo. Inicie a contagem
to a
partir do número 5 (em binário) e pare a contagem no número 15 (“F” em hexadeci-
u
mal). Explique como o circuito funciona.
a
s
ito
ire
+ 5V d
3 2 6 7 16 8o
s
Q0 Q1 Q2 Q3 + Vcc GND
o s
d
12
CARRY OUT 74LS193 t BORROW OUT 13
o
o s
A B C D UP ad LOAD CLEAR
DOWN
15 1 10 9 5 r v 4 11 14
e
es
R
. R C
da
z a
R R Rri R
t o
au + 5V
ão
n
ia
óp
PULSOS DE
C CONTAGEM
Explicação: __________________________________________________________________
_____________________________________________________________________________
_____________________________________________________________________________
_____________________________________________________________________________
_____________________________________________________________________________
_____________________________________________________________________________
130 / 128
Instituto Monitor
2 - Onão
Cópia que significa bypass?
( ) a) sinal lógico 1 que vira 0.
( ) b) sinal lógico da entrada que vai direto para a saída.
( ) c) sinal lógico da saída que vai direto para a entrada.
( ) d) sinal lógico que não vai para lugar nenhum.
( ) e) Nenhuma das alternativas anteriores.
3 - Uma seqüência de flip-flops tipo T (toogle) interligados, formando um contador

binário. Sendo eles sensíveis à borda de descida e tendo as entradas de clock, a is.
partir do segundo flip-flop, ligadas no complemento da saída anterior, a contagem r a
será:
uto
( ) a) progressiva. a
( ) b) regressiva. s
( ) c) compulsiva. o
( ) d) equilibrada. eit
( ) e) não haverá contagem. r
di
os
os
od
t
os
ad
r v
se
e
. R
da
a
riz
to
au
ão
n
ia
óp
C
130 / 129
lição
Codificadores e
14 Decodificadores is.
r a
Introdução to
Em sistemas digitais podemos citar al-
u
Vamos dar uma paradinha estratégica nos
a
guns códigos para representar um número
flip-flops e olhar um pouco os decodifica- decimal:
s
dores. ito
• Código BCD 8421 ire
Na lição anterior você projetou um d
• Código Johnson
contador binário, programou-o a seu modo, s
etc. Mas a frustração era imaginar a tal
o
• Código Gray
contagem em decimal, pois o contador é
s
• Código
do Excesso 3 (XS-3)
binário. o outros...
• tentre
Binário, Decimal, Hexadecimal, entre os
outros, são códigos. Apesar de conhecermos d Acompanhe, a seguir, a descrição de al-
a palavra, podemos perguntar: o que signifi- v a guns desses códigos.
ca “código”? e r
s 1.1 BCD 8421
e
Esta lição visa introduzir o aluno noRmun-
do dos códigos empregados em sistemas . di- BCD significa Binary Coded Decimal. As-
gitais. Para tanto, é preciso começar
apelo pró- sim, BCD 8421 representa os números deci-
d mais de 0 a 9 com 4 bits (binary digits). O LSb
prio sentido da palavra “código”.z a
ri vale 1 e o MSb vale 8.
1. Códigos em Sistemas t Digitais
o
au 1.2 Código Johnson
No Dicionário Aurélio, a palavra código
significa: ã o Este código utiliza-se de 10 bits (binary
n digits) para representar um número decimal
• Vocabulário ia ou sistema de sinais conven- de 0 a 9. Assim:
p
cionaisóou secretos utilizados em corres-
0000000001 = 0
pondências
C e comunicações. 0000000010 = 1
• Informática: sistema de símbolos com que 0000000100 = 2
0000001000 = 3
se representam dados e instruções de pro- 0000010000 = 4
grama, de modo a tornar possível seu 0000100000 = 5
processamento por computador. 0001000000 = 6
0010000000 = 7
0100000000 = 8
1000000000 = 9
130 / 131
Instituto Monitor
1.3 Código não

Cópia Excessoautorizada.
3 (XS-3) o acendimento
Reservados todos os de cada um destes
direitos segmentos
autorais.
(leds), podemos formar números de 0 a 9.
Este código é composto pelo BCD 8421
com excesso de 3.
0,5
Assim, em XS-3 (na língua inglesa “X”

tem som de “ex” e “S” tem som de “és”.
16,24
18,06
14,22
Juntando temos o som da palavra excess,
que significa excesso). is.
r a
0011 = 0
0100 = 1 8 4
uto 1,25
0101 = 2 a
0110 = 3 s
0111 = 4 o
1000 = 5 a it
1001 = 6 e 2,54
f b
r
1010 = 7
1011 = 8 g
di
1100 = 9
e os
c
Note que apesar de utilizarmos binários, os d o ∅ 1,68 D.P.

não podemos colocar a base 2, pois se trata od
de um código que utiliza o binário. t
os
2. Decodificadores d corrente
va
r a Anodo catodo
Você mesmo pode inventar um código
→
utilizando binários, de modo a representar

se b ADK
e f
os números decimais. R
. ÂNODO
a
Um homem pensou assim e patenteou a g
d COMUM
idéia da “criptografia” no mundo
a da infor-
iz financeiras e
mática. Hoje nossas transações
r
osão todas cripto- c
e de segurança via Internet
t
grafadas para evitar ufraudes. O Código d
a
utilizado é um segredo de cada banco ou
o
instituição financeira. ESTRUTURA INTERNA DE UM
nã DISPLAY DE 7 SEGMENTOS
Mas issoiaé só um comentário. O que nos
a
interessaósão os circuitos decodificadores,
p
que pegam
C estes códigos e decodificam no- b
vamente para o decimal. f
Para visualizarmos um número de 0 a 9, g CÁTODO

COMUM
utilizamos um dispositivo chamado display
de 7 segmentos (display em inglês significa e
mostrador). Ele é composto de 7 leds arran- c
jados de modo a formar um 8. Controlando
Cópia não autorizada. Reservadosd todos os direitos autorais.
130/132
Instituto Monitor
Observe o circuito
Cópia não autorizada. a seguir feito de diodos
Reservados todos osdisplay
e um de 7 autorais.
direitos
segmentos.
a
a
b f b
c g
d
e e c
f
g d
s.
r ai
(1)
to
(2) +5 volts
au
(3)
os
it
re
di
os
s
do
Pos. 1 Pos. 2 Pos. 3 to
s
• Ao acionarmos a chave para a posição 1, aparece no display o

do
número 0.
va
• Na posição 2, aparece no display o número 6.

er
• Na posição 3, aparece a letra A. Lembra-se dos hexadecimais?

es
.R
Os diodos utilizados servem para evitar o retorno de corrente

da
elétrica.Caso eles não estivessem ali, todos os segmentos acende-

za
riam ao mesmo tempo.

ri
to
Você pode expandir esse circuito e montar um decodificador

au
de Código Johnson para decimal via display de 7 segmentos (não

nos referimos ao ponto decimal como segmento).
o
nã
Os principais decodificadores também são encontrados em

ia
um único CI. Dentre eles destacamos: BCD to 7 Segment Decoder

óp
(no CI 4511) e BDC to Decimal Decoder (no CI 4028). Vamos

conhecê-los
C
2.1 BCD to 7 Segment Decoder (CI 4511)
Trata-se de um CI com entradas para código BCD e saída para

display de 7 segmentos do tipo cátodo comum (reveja o exemplo).
Converte BCD em saída decimal via display de 7 segmentos.
130 / 133
Instituto Monitor

Vdd f g a b c d e
4511
B C LT BI LE D A Vss
is.
Consultando o data book, temos: r a
uto
• Vdd = 3V a 15V. a
• a, b, c, d, e, f, g são as saídas para os segmentos do display CC
os
(cátodo comum). it
e
• A, B, C, D são as entradas BCD, sendo A o LSb e Dio r MSb (esta
ordem é dada pelo fabricante, uma vez que não existe norma ou
d
regra dizendo que A deve ou não ser o LSb). os
• Vss = GND (0 V). s
o
dhabilitado, todos os seg-
• LT = Lamp Test. Quando este pino está o
mentos devem se acender. Serve paratverificar se algum display
apresenta segmento queimado. os
• BI = Blank in. Quando este pinoa d está habilitado, todos os seg-
mentos devem ficar apagados.r v Serve para apagar, por exemplo,
os números zero à esquerda e do número.
e s
• LE = Latch Enable.RQuando este pino é habilitado, ele trava a
última informação. presente nas saídas. Ou seja, quando ele é
a de observar a entrada e mantém a saída.
habilitado, o CIddeixa
Serve para “fotografar”
entradas porizaum intervalouma
de
informação que está presente nas
tempo muito pequeno. Muito utili-
r
zado emt osistemas microprocessados onde a velocidade do clock
é da ordem
au de MHz (1:1.000.000 segundos).
ã oSua Tabela da Verdade é:
n
LT BIa LE D C B A a b c d e f g DISPLAY
0 1
i X X X X X 1 1 1 1 1 1 1 8
1 óp
0 X X X X X 0 0 0 0 0 0 0
1 C 1 1 X X X X Mantém as saídas no momento do LATCH
1 1 0 0 0 0 0 1 1 1 1 1 1 0 0
1 1 0 0 0 0 1 0 1 1 0 0 0 0 1
1 1 0 0 0 1 0 1 1 0 1 1 0 1 2
1 1 0 0 0 1 1 1 1 1 1 0 0 1 3
1 1 0 0 1 0 0 0 1 1 0 0 1 1 4
1 1 0 0 1 0 1 1 0 1 1 0 1 1 5
1 1 0 0 1 1 0 1 0 1 1 1 1 1 6
1 1 0 0 1 1 1 1 1 1 0 0 0 0 7
1 1 0 1 0 0 0 1 1
Cópia não autorizada. Reservados todos os direitos autorais. 1 1 1 1 1 8
1 1 0 1 0 0 1 1 1 1 1 0 1 1 9
130 / 134
Instituto Monitor
A ordem dos segmentos

Cópia não autorizada. segue um padrão.
Reservados todos Por exemplo, o seg- autorais.
os direitos
mento “a” sempre será o segmento superior horizontal e no senti-
do horário.
Note que o Lamp Test e o Blank in são ativos (habilitados) em

nível lógico 0 e precisam estar em nível lógico 1 para liberar o fun-
cionamento do decoder.
2.2 BCD to Decimal Decoder (CI 4028) is.

r a
Este CI tem quatro entradas (A, B, C e D) e dez saídas (0, 1, 2, 3, to
4, 5, 6, 7, 8, 9). Cada saída irá a nível lógico 1 quando o respectivoau
binário estiver nas entradas. s
o
eit
Vdd 3 1 B C D A 8 r
di
4028 s
os
o
4 2 0 7 9 5d 6 Vss
to
o s
D C B A 0 1 2 ad 3 4 5 6 7 8 9
0 0 0 0 1 0 v
r0 00 00 00 00 00 00 00
0 0 0 1 0 1 e0
0 0 1 0 0 0 s 1 0 0 0 0 0 0 0
0 0 1 1 0 0e
0 1 0 0 0
. R0 0 0 1 0 0 0 0 00
0 1 0 0 0 0 0
0 1 0 1 0a 0 0 0 0 1 0 0 0 0
0 1 1 0 d0 0 0 0 0 0 1 0 0 0
0 1 1 1 a0
1 0 0 0 iz 0 0 0 0 0 0 0 0 1 00
0 0 0 0 0 0 1 0
1 0 0
to1r 0 0 0 0 0 0 0 0 0 1
Outros casos
u 0previstos de entrada sem significado como DECODER na saída
1 0 a1 0 0 0 0 0 0 0 0 1 0
1 0 o 1 1 0 0 0 0 0 0 0 0 0 1
1 1ã 0 0 0 0 0 0 0 0 0 0 1 0
1 n1 0 1 0 0 0 0 0 0 0 0 0 1
1 a 1 1 0 0 0 0 0 0 0 0 0 1 0
1
i 1 1 1 0 0 0 0 0 0 0 0 0 1
óp
C
Você pode construir qualquer circuito codificador ou
decodificador, incluindo os que vimos nesta lição, utilizando por-
tas lógicas. As variáveis serão as mesmas, porém teremos 7 saídas
e 10 saídas. Para cada saída teremos um circuito digital responsá-
vel por controlá-la.
Perceba a vantagem de se trabalhar com decoders montados

Cópia nãoemautorizada.
CIs.
130 / 135
Exercício Proposto is.

r a
1 - Faça as ligações entre o 4511 e o display de 7 segmentos, de modo a deixá-lo
to pronto
para receber as entradas A, B, C e D. Obs.: os resistores de 330 ohms têm a função
u
a
de limitar a corrente que vai para o led, evitando queimar o CI e o próprio led.
s
Resistores de 330 ohms são um padrão para tensão de alimentaçãoode +5V.
eit
dir
a
b os
f s
do
g t o
os
e
c ad
r v
d
e
es
. R
d a
za
330 Ω
330 Ω
330 Ω
330 Ω
330 Ω
330 Ω
330 Ω
i
t or
au
ã o
n
i a Vdd f g a b c d e
ó p
C 4511
B C LT BI LE D A Vss
130 / 136
Shift-Register ou
lição
Registrador de Deslocamento
15 is.
r a
Introdução lizam binários no formato tparalelo
o e são
indicados como microprocessador de 16
u
Encerrando neste fascículo a parte que
a
bits, 32 bits, 64 bits; videogames de 32
trata de circuitos digitais, veremos o que são bits,etc.
s
os registradores de deslocamento e qual o seu i to
• Serial: utilizamos
emprego na Eletrônica Digital. re este termo
ferir a uma informação
i
para nos re-
binária que apare-
ce na saída
d
chamada serial, bit a bit com o
O objetivo principal desta lição é trans- s
passar do o tempo.
mitir ao aluno conhecimentos sobre a trans- s
formação de informação paralela em infor- ocontadores que estudamos anterior-
Os
d
mação serial, de importante aplicação na
mente
to têm em suas saídas uma “palavra” bi-
Informática.
snária no formato paralelo. Enxergamos todos
o os bits que compõem a saída de uma única vez.
1. Conceito d
a
r v Os modems utilizam a linha telefônica
Os registradores de deslocamento são e para enviar dados. Como a linha telefônica
formados exclusivamente por flip-flops s
e JK
ligados na configuração tipo data ou simples-
só tem dois fios, precisamos enviar a tal “pa-
R lavra” binária um bit de cada vez. Ou seja,
mente flip-flops tipo D. .
a uma série de pulsos compõe tal “palavra”.
d
Ligados em cascata (saída zde
a um ligada à
i Quem transforma informação paralela em
entrada do outro e assim porr diante), servem
o paralela de bits serial são os circuitos chamados shift-
para converter uma seqüência
t registers ou registradores de deslocamento.
em uma seqüência serial u de pulsos binários.
a Mas registrar o deslocamento de quem? Res-
o posta: dos bits da tal “palavra” binária.
• Paralelo: utilizamos
ã este termo para nos
referir a umanquantidade de bits que de-
Vejamos os Circuitos EP/SS (Entrada
vem ser trabalhados
ia juntos. Exemplos: os
Paralela/Saída Serial) e ES/SP, (Entrada
ópcomputadores e videogames uti-
modernos
Serial/Saída Paralela):
C
130 / 137
Instituto Monitor

ENTRADA PARALELA bit = 1
SAÍDA PARALELA
Q0 Q1 Q2
J PR Q J PR Q J PR Q is.
SAÍDA a
or
SERIAL
t
K Q K Q K Q
CL CL CL au
o s
eit
CLOCK PARA
d ir
TRANSFERÊNCIA
os
Este é um circuito EP/SS formado com flip-flops
s JK e inverso-
res. Pergunta: para que fazer tanta ligação se já existem os flip-
o
d fica mais “limpo”.
flops tipo D (data)? Resposta: assim o circuito
o
t
os
a d
r v
s e SAÍDA PARALELA
e
R
. Q0 Q1 Q2
d a
a PR
r iz D PR Q D PR Q D Q
SAÍDA
to SERIAL
au CL
Q
CL
Q
CL
Q
o
nã
ia
CLOCK PARA
óp TRANSFERÊNCIA
C ENTRADA PARALELA bit = 0
Neste exemplo temos uma “palavra” binária de 3 bits, mas é

fácil observar que, conforme colocamos mais flip-flops em cascata,
o tamanho da “palavra” binária aumenta para 4 bits, 5 bits, 6 bits,...,
32 bits... Enfim, para quantos precisarmos.
130 / 138
Instituto Monitor
FuncionamentoReservados todos os direitos autorais.
Antes de enviar a tal “palavra” binária no formato serial, pre-
cisamos carregá-la no circuito EP/SS. Isto é feito ativando o preset
quando o bit correspondente for 1 ou ativando o clear quando o bit
correspondente for 0.
Uma vez carregada a “palavra” binária, as saídas apresentam

uma cópia da informação, e a saída do último flip-flop será a saída is.
serial. r a
u to
O pulso de clock agora tem a função de transferir a informação a
de um flip-flop para o próximo. s
ito
Lembre-se do delay time (atraso de propagação). Como e todas
as entradas de clock de todos os flip-flops estão juntas
dienum único
r
ponto, todos lerão suas entradas no mesmo instante durante o
tempo da borda de chaveamento. os
s
Como vimos, o tempo de uma borda, seja o ela de subida ou de
descida, é muitas vezes menor que o delayo dtime. Isto implica que,
t
quando um flip-flop recebe a borda do clock, ele gastará um tempo
s
maior para colocar a informação daoentrada na saída. Até que isto
ocorra, o tempo da borda já acabou.
a d
r v
Exemplo e
es
+ 5V . R
d a
R
a
riz
C t
o Q0 Q1 Q2
au D PR Q D PR Q D PR Q
o SAÍDA
nã FF-0 FF-1 FF-2
SERIAL
ia CL Q CL Q CL Q
óp
C
CLOCK PARA
TRANFERÊNCIA
CLOCK
Q0
Q1
Cópia não autorizada.
Q2 Reservados todos os direitos autorais.
130 / 139
Instituto Monitor
Ao ligarmos o circuito,
Cópia não autorizada. o capacitor setodos
Reservados comportaos
como um cur- autorais.
direitos
to-circuito, levando preset do FF-0 a nível lógico 0, ativando-o e
fazendo sua saída ir para nível lógico 1; levando clear dos FF-1 e
FF-2 a nível lógico 0, ativando-os e fazendo suas saídas irem para
nível lógico 0.
Então, nossa palavra de 3 bits é 100.
Podemos observar isso no Diagrama de Tempos da figura. An- is.

tes do primeiro pulso de clock borda de subida, as saídas estão Q0 r a
= 1, Q1 = 0 e Q2 = 0.
uto
a
Na primeira borda de subida do clock, todos os flip-flops fa-
s
zem a leitura de suas entradas. Mas perceba que esta leitura é muito
o
it
rápida e termina antes que os flip-flops consigam colocar suas lei-
e
turas em suas saídas. Isto quer dizer que cada flip-flop lê o estado
r
de cada saída antes do pulso de clock. di
os
Após a primeira borda de subida: s
o
dpara a saída.
• o FF-0 lê sua entrada que é 0 e a mandao
t
• o FF-1 lê sua entrada que é a saídasdo FF-0 que está em 1, pois a
nova informação ainda não chegou.
d o
a
• o FF-2 lê sua entrada que é avsaída do FF-1 que está em 0, pois a
nova informação ainda nãoe rchegou.
es
Após a segunda borda
R de subida:
.
a que é 0 e a manda para a saída.
• o FF-0 lê sua entrada
d
• o FF-1 lê sua
izaentrada que é a saída do FF-0 que está em 0.
r
• o FF-2 tlêosua entrada que é a saída do FF-1 que está em 1.
au
Após a terceira borda de subida:
ã o
• o FF-0 lê sua entrada que é 0 e a manda para a saída.
n
ia • o FF-1 lê sua entrada que é a saída do FF-0 que está em 0.
óp • o FF-2 lê sua entrada que é a saída do FF-1 que está em 0.
C
Com isso a “palavra” binária 100 foi transferida para a saída
serial bit a bit.
Para recuperar uma “palavra” binária enviada no formato serial,

precisamos, além do sinal serial, o sinal de clock que originou o
sinal serial. Chamamos isso de sincronismo. Sem sincronismo não
Cópia nãoconseguimos
autorizada. recuperar ou converter um todos
Reservados sinal serial
osemdireitos
paralelo. autorais.
130 / 140
Instituto Monitor
Assim, o circuitoReservados
Cópia não autorizada. ES/SP também precisa
todos dos pulsos de clock autorais.
os direitos
de modo sincrônico que originou o sinal serial.
Vejamos:
SAÍDA PARALELA
+ 5V
is.
Q0 Q1 Q2 r a
uto
ENTRADA
D PR Q D PR Q D PR Q a
SERIAL
s SAÍDA
FF-0 FF-1 FF-2
o SERIAL
it
CL Q CL Q CL Q
e
r
di
os
CLOCK PARA s
TRANFERÊNCIA
do
CLOCK to
Q0 o s
ad
Q1 v
e r
Q2
e s
. R
Este circuito d
a
desfaz o que o circuito anterior fez, ou seja, é um
a
conversor serial-paralelo.
riz
o é bastante lógica e depende muito do sincronismo.
A situação
t
au
oPense! Se você utilizou três pulsos de clock (três bordas de su-
bida) para converter de paralelo para serial, você precisará dos mes-
ã
n
mos três pulsos de clock para converter de serial para paralelo.
ia
óp Observando a figura e o gráfico, note que após a terceira borda
C de subida teremos nas saídas a “palavra” binária 100.
Se não houver o sincronismo, não haverá recuperação da “pa-

lavra” binária original, mas de outra “palavra” binária qualquer
sem o significado ou sentido esperado.
Uma aplicação maior destes circuitos é feita em microcom-

putadores.
130 / 141

r a
1 - Faça as ligações para transformar uma “palavra” binária de três bits, sendo
to111, no
formato serial. u
a
s
+ 5V
ito
ire
R
d
o s
os
d
C Q0
to Q1 Q2
o s
PR dPR Q PR
D Q Da D Q
r v SAÍDA
e SERIAL
es
Q R Q Q
CL . CL CL
da
iza
tor
CLOCK PARA
TRANFERÊNCIA au
ã o
2 - Por quennos modems precisamos transformar uma palavra binária em formato serial?
( ) a) Porque,
ia nos computadores, o formato das palavras é paralelo e no telefone só
p
ó temos 2 fios.
( C) b)Porque, nos computadores, o formato das palavras é serial e no telefone só te-
mos 2 fios.
( ) c) Porque, nos computadores, o formato dos telefones é paralelo e no telefone só
temos 2 fios.
( ) d)Porque, nos computadores, o formato das palavras paralelo e serial só tem 2 fios.
( ) e) Porque, nos computadores, o formato da serial é paralelo e no telefone só temos
2 fios.
130 / 142
Instituto Monitor
3 - Anão
Cópia maior autorizada.
aplicação de circuitos shift-register ocorre
Reservados todosem: os direitos autorais.
( ) a) bancos.
( ) b)postos.
( ) c) computadores.
( ) d)casas lotéricas.
( ) e) televisores.
4 - ES/SP e EP/SS significam:

_____________________________________________________________________________is.
r a
_____________________________________________________________________________
u to
5 - Complete: a
Por causa do delay time, os dados da _____________ demoram __________________
os que
a borda de _______________ para atingir a ___________________ : it
i re
( ) a) entrada - mais - subida - saída. d
( ) b)saída - mais - subida - entrada. s
( ) c) entrada - menos - subida - saída. o
( ) d)entrada - mais - descida - saída. os
( ) e) saída - menos - descida - saída. d
to
os
ad
r v
s e
e
. R
d a
a
r iz
t o
au
ã o
n
ia
óp
C
130 / 143
lição
Operações Aritméticas
16 com Binários is.
r a
Introdução Note este outro exemplo:to
u
256 a
Nesta última lição, para você relembrar, re-
tomamos o trabalho com os números binários, +o65s
tratando de operações aritméticas com eles.
t
i321
r e
Os sistemas digitais às vezes devem ope- di é onze; coloca-se o número
• Seis mais cinco
rar dois números binários. um e “vai s
um” para o cinco lá em cima.
o
• Cinco scom “um que foi” é seis, mais seis é
Podemos somar e subtrair binários. Mul- doze;
tiplicar e dividir binários já é algo mais com- d o dois lá emo cima.
para
o
o coloca-se número dois e “vai um”
plexo que demanda um processamento de t

dados. Requer, portanto, o uso de computa- s
o • Dois mais “um que foi” é três. Três mais
dores. Vamos lá! d nada é três.
va
1. Soma de Binários r • Resultado: trezentos e vinte e um.
e
Você já deve ter percebido que todo
esser Com os circuitos lógicos somadores ocor-
R
humano só consegue operar dois números por
. re a mesma coisa. Neles entram dois bits e
vez. Vejamos o exemplo de adição d a
abaixo: sai o resultado.
z a
713 o
ri Às vezes acontece o “vai um” e o circuito
t manda um bit para o próximo circuito.
+ 24
au
737
o Primeiro vejamos como somar em biná-
ã rio, depois o circuito que faz isso.
n o processo de adição, no-
Se você analisar
ia do ser humano em traba-
tará essa limitação Exemplo:
p
lhar com ó apenas dois números de cada vez:
C Some 10001 com 1001 :
• Três mais quatro é sete. 2 2
• Um mais dois é três. O processo de arranjar os números para

• Sete mais nada é sete. o cálculo da adição é igual ao que utilizamos
para somar números decimais. Ora, somos
• Resultado: setecentos e trinta e sete. seres humanos!
130 / 145
Instituto Monitor

10001
+ 1001
Muitos acham difícil somar ou subtrair números binários. Faça

então a conta em decimal e só no final converta para binário:
⇒ 17
+ is.
⇒ 9 r a
26 ⇒ 11010
uto
a
Mas assim não vale! Assim você não aprende a somar binários! s
Expliquemos então como ocorre a soma em binário:
o
eit
r
Em binário: di
0+0=0 os
0+1=1 s
1+0=1 do
1 + 1 = 0 e “vai um” to
s
Este último é o principal item da adição de binários. Portanto:
d o
va100011
r
e 10001 1001
es + 1001
R 11010
a.
d
• Um mais um izéazero e “vai um” para o alto na casa da esquerda.
r
ozero
• Um mais
t é um e um mais zero é um. Colocamos o um.
u
• Zeroamais zero é zero. Colocamos o zero.
•ã
o
Zero mais um é um. Colocamos o um.
n
• Um mais nada é um.
ia
óp • Resultado: 11010 2
130 / 146
Instituto Monitor
Em inglês nos referimos

Cópia não autorizada. ao “vai um” chamando-o
Reservados carry, e o autorais.
todos osdedireitos
circuito lógico que faz isso é:
}
A RESULTADO
B
Somada
CARRY is.
r a
uto
a
Sua Tabela da Verdade é: s
o
A B RESULTADO CARRY
eit
0 0 0 0 ir
0 1 1 0 d
1 0 1 0
1 1 0 o1s
o s
d da Verdade de uma
Note que é praticamente a mesma Tabela
o
t
porta EXOR (ou EXCLUSIVA). Chamamos este circuito de half
s
adder (meio somador), pois ele nãooreconhece vinda de carry.
a d
Um circuito completo cujaventrada reconhece um carry é:
e r
}
A
B
es RESULTADO
R
a. somada
d
completa
CARRY
IN
iza
tor de 1 bits
CARRY
au OUT
o
nã
ia
óp
C Note que existe aqui uma entrada de “vai um”, o carry. Existe
também uma saída de carry resultante.
• se o bit A for 1 e o bit B for 1, gera carry.

• se o bit A for 1 e a entrada de carry for 1, gera carry.
• se o bit B for 1 e a entrada de carry for 1, gera carry.
130 / 147
Instituto Monitor
O resto do circuito
Cópia não autorizada. é igual ao anterior.
Novamente os fabricantes acharam lucrativo produzir circui-
tos integrados completos de somadores de 4 bits expansíveis para
8, 16, 32 ..., ficando assim:
A0
B0 S0
is.
r a
uto
a
os
eit
r
A1
di
B1 osS
1
os
od
t
s CARRY OUT
d o
va
r
Circuito Somador Completo
e para 2 bits, expansível
e s
R
. somadores em cascata e cuidar para entrar
Basta interligaraos
com o bit certo em d cada entrada.
a
2. Subtraçãor iz de Binários
t o
au aplicar aqui o mesmo conceito de soma de binários, ope-
Vamos
rando
o somente dois números por vez.
n ã
Na dúvida, faça a conta em decimal e depois converta para bi-
ia nário. Lembrando que, na subtração, existe o “empresta um”.
óp
C Em binário:
0–0=0
1–0=1
1–1=0
0 – 1 = 1 e “empresta um”
130 / 148
Instituto Monitor
Cópia nãoExemplo:
1 0 0 0
- (1) (1) (1) 1
0 1 1 1
• Zero menos um é um e “empresta um” para a casa de baixo à is.

esquerda. r a
• Zero menos “um que veio” é um e “empresta um” para a casa de t
o
baixo à esquerda. a u
s
• Zero menos “um que veio” é um e “empresta um” para a casa de
baixo à esquerda. ito
• Um menos o “um que veio” é zero. ire
d
• Resultado: 0111 ou simplesmente 111 .
2 s 2
o
O circuito que faz isto é: o s
d
A
to
some B os RESULTADO
d
contobits IN
BORROW va
e r
1
de es
. R BORROW
d a OUT
iza
tor
au que:
Note
ão
n A = 0 e B = 1 gera borrow (“empresta um”).
•
a
i • A = 0 e borrow in = 1 gera borrow (“empresta um”).
p
ó • B = 1 e borrow in = 1 gera borrow (“empresta um”).
C
130 / 149
Instituto Monitor
Um circuito maior
Cópia não autorizada. é composto de ligações
Reservados todos em cascata. Veja:
A0
B0 S0
Veja que a
diferença
do somada e sub
-
trata é und
s.
inversor
.
.
ai
Temor
t que
au
gravar
A1 os
B1
eit
S
1
r
di
os
os BORROW
d OUT
to
o s
Circuito Subtrator Completo para 2 bits, expansível.
a d
r v
3. Unidade Lógica e Aritmética
e (ULA)
es
Os fabricantes acharam
R lucrativo produzir CIs completos com
a.
somadores e subtratores, além de incluir funções lógicas entre bi-
nários de 4 bits. d
iza
r
Este CIoapresenta duas entradas de números binários de 4 bits
(A0 ~ A3) t
para operar com outro número binário de 4 bits (B0 ~ B3).
au saída de 4 bits (S0 ~ S3) e suas funções lógicas ou arit-
Apresenta
méticas
o são selecionadas através das combinações entre os outros
ã
pinos.
n
ia
óp
C
130 / 150

r a
1 - Faça a soma binária entre 111012 e 111012. O resultado é: to
( ) a) 1111112 u
( ) b)1111012
a
( ) c) 1110012 os
( ) d)11101012
eit
( ) e) 1110102 r
di
2 - Faça a subtração binária entre 111112 e 111012. O resultado é:
( ) a) 0
os
( ) b)1 os
( ) c) 2 od
( ) d)10 t
( ) e) 11 os
ad
r v
se
e
. R
da
a
riz
to
au
ão
n
ia
óp
C
130 / 151
Respostas dos Exercícios Propostos is.

r a
Lição 1 to
au
1) C
os
2) A
eit
3) B r
4) B di
5) B os
os
Lição 2 d
to
1) a) 1010112 e 2Bh s
b) 11011112 e 6Fh do
c) 110010002 e C8h a
d) 1012 e 5h r v
e) 11111112 e 7Fh se
f) 1111112 e 3Fh e
g) 111112 e 1Fh . R
h) 11112 e Fh a
i) 1112 e 7h ad
2) a) 32 e 20h riz
b) 4 e 4h to
c) 20 e 14h
d) 31 e 1Fh
au
o
e) 15 e Fh ã
f) 7 e 7h n
a
g) 42 e 2Ah
i
3) óp informações do mundo analógico para o mundo digital.
Para enviar
C
4) Para trazer informações do mundo digital para o mundo analógico.
5) Onde tudo que é analógico é expresso em números binários (um ou zero).
130 / 152
Instituto Monitor
Lição
Cópia 3 não autorizada. Reservados todos os direitos autorais.
1) A
2) Porta Inversora - Porta E - Porta OU
3) Ligando uma porta inversora na saída de uma porta E, formando a porta NE, e ligando uma
porta inversora na saída de uma porta OU, formando uma porta NOU.
4) B is.
5) A r a
to
Lição 4 au
s
1) D o
it
2) A r e
3) S=A.B di
4) S=A.B.C.D+A.B.C.D+A.B.C.D+A.B.C.D+A.B.C.D+A.B.C.D+A.B.C.D os
5) D os
6) od
t
A B C s
do
va
er
es
. R
da
a
riz S
to
au
ão
n
ia
óp
C
S=A.B.C + A.B.C + A.B.C + A.B.C + A.B.C + A.B.C
130 / 153
Instituto Monitor
Lição
1) C
2) C
3) C
4)
is.
1 14 8r
a 7
14 13 12 11 10 9 8
2 13
7 6 5 4 3 2 1 uto9 6
3 12 a 10 5
4 11 s 11 4
o 12 3
5 10
e it 13 2
1 2 3 4 5 6 7 6 9 8 9 10 11 12 r13 14
7 8 d i 14 1
os
s
5) Os CIs TTL trabalham exclusivamente com tensão de alimentação
o de +5 volts ±10%, enquan-
to os CIs CMOS trabalham com qualquer tensão deo
d
t alimentação de +3 volts até +15 volts.
6) Livro de Dados ou Informações sobre CIs, explicando
s desde a alimentação até como utilizá-
los corretamente devido às suas limitações. do
a 74XX em termos de pinagem, porém para os
7) A Linha 54XX é totalmente equivalente àvLinha
r
54XX os limites de tensão, corrente eetemperatura são mais rígidos, específicos para o uso
militar que trabalha com altas variações
s de temperatura e precisões maiores.
e
R
Lição 6 .
d a
a) S = A + A
a
riz
Aplicando a Lei da Complementação.
t o
S =1 au
o
b) S = A . B + Aã. B
n
Não há iMINIMIZAÇÃO, neste caso.
a
p
c) S = Aó. B . C + A . B . C
C
Colocando C em evidência teremos:
S = C . (A . B + A . B). Não há MINIMIZAÇÃO, neste caso.
d) S=A.B.C.D + A.C.D.B + A.B.C.D
Aplicando o Teorema de De Morgan (dualidade), teremos:
S = (A não
Cópia + B) . (C + D) + A . B . (C + Reservados
autorizada. D) + A + B + C + D todos os direitos autorais.
130 / 154
Instituto Monitor

S = ((C + D) . ((A + B) + A . B)) + A + B + C + D
=1
Aplicando a Lei da Complementação:
S=C+D+A+B+C+D
e) S = A . (A + B) + A . (A + B)
Aplicando as Leis: Distributiva, Complementação e Idempotente: is.
r a
S=A.A + A.B + A.A + A.B
to
S= 0+A.B+A+A.B u
a
S=A+A.B s
o
S = A . (1 + B)
eit
r
=1 di
S=A
os
Lição 7 os
d
1) to
o s
a) A A d A b) A
1 1 D
a D
v 1 1
B r B
1 1 se 1 1 1 1
D e D
1 1 R B 1 1
B .
1 aD 1 1 D
d
C C aC C C C
iz
4 agrupamentos de 2 1 agrupamento de 8 e 1 agrupamento de 4
or
Este exemplo aceita outro tipo de arranjo, mas no final serão
t
sempre 4 agrupamentos de 2.
au
o
c) ã d)
n A A A A
ia B 1 1 1 1 D
B
óp B 1 1
C D
1 agrupamento de 2 B
1 1 D
C C C
2 agrupamentos de 4
130 / 155
Instituto Monitor
e) A A f) A A
B 1 1 1 1 D
B B
1 1 1
D s.
C C C 1 i
B r a
1 agrupamento de 4 e 1 agrupamento de 2 1 D o
t
C C C au
Não é possível agrupar. Sãos4 isolados.
ito
g) h)
e
A A A ir A
B 1 1
d
1 D
B o s
B 1 1 1
o s1 D
C C C d 1
B
2 agrupamentos de 2 to D
os C C C
ad
v Não é possível agrupar. São 4 isolados.
r
i) A A se j) A A
B 1 1 e 1 D
. R B
B 1 a
d D
a 1 1
r iz de 2
2 agrupamentos B
o 1 D
t C C C
au
ão
n A A
k) a l) A A
i 1 1 D
1 1 1 1
óp B
1 1 B
D
C D 1 1 1 1
1 1 D
B 1 1 1
1 1 D B
1 1 1 1 D
C C C
C C C
Não é possível agrupar. São 8 isolados. 4 agrupamentos de 8
130 / 156
Instituto Monitor

2)
A A
1 1 D
B
1 1 1 1
D
1 1 1 1
B
D is.
r a
C C C
uto
a
os
it
Lição 8 r e
di
a) S = A . B . D + B . C . D + A . B . D + A . B . C
os
b) S = A + B . D s
c) S = B do
o
d) S = B . C + C . D t
s
e) S = C + A . B o
d
f) S = A . B . C . D + A . B . C . D + A . B . Cv. a
D + A.B.C.D
g) S = A . C + A . C e r
s
h) S = A . B . C . D + A . B . C . D + A e .B.C.D + A.B.C.D
R
i) S = A + B .
da
j) S = A . B . C . D + A . B . C .aD + A . B . C . D + A . B . C . D + A.B.C.D + A.B.C.D +
+ A . B . C . D + A . B . C i. zD
r
k) S = A + B + C + D to
au
ã o
n
ia
ó p
C
130 / 157
Instituto Monitor
Lição
1) a)
+ 5V
A B C D S
0 0 0 0 1 I0
0 0 0 1 1 I1 is.
0 0 1 0 1 I2 r a
0 0 1 1 1 I3
uto
0 1 0 0 0 I4 O a
0 1 0 1 1 I5 s
0 1 1 0 0 I6 o
0 1 1 1 0 I7 eit
MUX r
1 0 0 0 1
1 0 0 1 0
I8 di
I9
1 0 1 0 1
I10 os
1 0 1 1 1 s
1 1 0 0 0 I11 o
1 1 0 1 1 I12
od
1 1 1 0 0 I13 t
1 1 1 1 1 I s 14
o
dI 15
va
r A B C D
GND
e
GND = Nível lógico 0 es
. R
da + 5V
b) a
r iz
o
A uBt C D I 0
0a 0 0 1 I 1
o 0 0 1 1 I 2
nã 0 1 0 1 I 3 MUX
a 0 1 1 1 I 4
p i 1 0 0 0 O
I 5
ó 1 0 1 1 I 6
C 1 1 0 0 I7
1 1 1 1
GND = Nível lógico 0 A B C

GND todos os direitos autorais.
130 / 158
Instituto Monitor
2)
+ 5V
A B C D S
I0 is.
0 0 0 0 0 r a
I1
0 0 0 1 1
0 0 1 0 1 I2
uto
0 0 1 1 1 I3 a
0 1 0 0 0 I4 O os
0 1 0 1 1 I5
I6 eit
0 1 1 0 0 r
0 1 1 1 1 I7 MUX di
1 0 0 0 0 I8
1 0 0 1 1 I9
os
1 0 1 0 1 I10
os
1 0 1 1 1 Id
11
1 1 0 0 0
o
tI
12
1 1 0 1 1 s I13
1 1 1 0 0 do
I14
1 1 1 1 1 va
r I15
e A B C D
es GND
. R
da
iza
tor
au
ão
n
ia
óp
C
130 / 159
Instituto Monitor
Lição
Vcc Vcc
7404 7432
i s.
GND r aGND
uto
+ 5V + 5Va
os
1
1
A
2
3
4
14 A
B
2
3
4
6 eit 14
B 6 5 r9 8 13
5 9 C i
C 8 10
10 S D d 11
D 12 S
7
E
os 7
os
GND d GND
to
CIRCUITO EMULA PORTA OU (OR) CIRCUITO EMULA PORTA OU (OR)
DE 4 ENTRADAS os DE 5 ENTRADAS
d
r va
+ 5V + 5V + 5V + 5V
se
1 1
A
2
3
4 14 R 14
e A
2
3
4
B 6 B 6 14 14
5 9 5 9
C 8.1 2 C 8
10 a S 10 13 11 1
D D 2
d E
12 S
i za7 7
r 7 7
to
GND GND
au GND GND
o
CIRCUITOãEMULA PORTA NOU (NOR) CIRCUITO EMULA PORTA NOU (NOR)
n DE 4 ENTRADAS DE 5 ENTRADAS
i a
óp
C
130 / 160
Instituto Monitor
Lição
1) A
5 ms
2) 45 ms
is.
r a
uto
5 5 5 5 5 5 5 5 5 5
a
os
50 ms
eit
r
10% de 50 ms é 5 ms,
di
tempo em que o pulso fica em nível lógico 1
os
os
od
3) A t
4) B s
d o
Lição 12 a
r v
1) s e
S R Q Q e
0 0 Qa Qa R
0 1 Apagado Aceso a
.
1 0 Aceso Apagadod
1 1 Aceso za
Aceso
i
orem seu estado anterior, ou seja, não foi alterada ou
Obs.: Qa significa a saídatQ
PERMANECEU.
au
ã o
2) D n
3) C ia
p
4) D ó
C
5) C
6) C
7) Para aproveitar a combinação ilógica do flip-flop RS em uma função útil.
8) A
9) C
130 / 161
Instituto Monitor
Lição
1)
+5V
3 2 6 7 16 8
Q0 Q1 Q2 Q3 + Vcc GND is.
r a
12
CARRY OUT 74LS193 BORROW OUT
13
uto
a
s
A B C D UP DOWN LOAD CLEAR i
to
15 1 10 9 5 4 11 ire14
d
os
R o s C
d
to
R R R R os
a d
+5V r v
se
e
. R
da
a PULSOS DE
r iz CONTAGEM
to
au
Ao ligarmos a alimentação, o capacitor se comporta como um curto-circuito li-
o
gando o pino 11 ao GND e ativando o LOAD, que por sua vez transfere a combinação
ã
entre A, B, C e D para as respectivas saídas Q0, Q1, Q2 e Q3. Com isso a contagem já
n
inicia com o número 5 em binário na saída do contador.
ia
óAp cada pulso a contagem aumenta, pois os pulsos entram no pino UP. Somente
C
quando todas as saídas Q0, Q1, Q2 e Q3 forem nível lógico 1 é que a saída da porta
NAND muda para nível lógico 0, parando a contagem em 15 ou “F” em hexadecimal.
Não precisamos dos inversores, neste exercício.
2) C
3) B
130 / 162
Instituto Monitor
Lição
1)
a
b
f
is.
g r a
uto
a
e s
o
c
eit
r
d di
os
os
od
t
os
a d
v
330Ω
330Ω
330Ω
330Ω
330Ω
330Ω
r 330Ω
e
+5V s
e
. R
da
a
Vss f riz g a b c d e
to
au
nã o 4511
ia
óp B C LT BI LE D A Vss
C
D C B A
130 / 163
Instituto Monitor
Lição
1)
+5V
R
is.
r a
C Q0 Q1 uto
Q2
a
os
D PR Q D PR Q D PR Q
it
r e SAÍDA
di SERIAL
CL
Q
CL
Q os CL
Q
os
od
t
os
CLOCK PARA d
TRANSFERÊNCIA a
r v
s e
e
2) A . R
a
3) C d
a
izParalela e Entrada Paralela.
4) Entrada Serial com Saída
r
5) A to
au
Lição 16 o
n ã
1) E
2) D ia
óp
C
130 / 164
Bibliografia is.
r a
Eletrônica Digital CAPUANO, Francisco G. / t IDOETA,
o Ivan
Malitron Ind. Com. Prod. Eletrônicos, 1981 G. u
a
Elementos de Eletrônica Digital
FERREIRA, Aurélio Buarque de Holanda São Paulo: Érica, 1984
s
Novo Aurélio Século XXI – CD-ROM ito
Rio de Janeiro: Nova Fronteira, 2001 LEACH, DonaldirP.
e
Eletrônica Digital
d no Laboratório
National Instruments São Paulo: Mc
s Graw-Hill, 1993
Databooks – CD-ROM
o
Para aquisição, consultar: MALVINO,
o s A. P. / LEACH, Donald P.
www.national.com/order/databooks.html d
Eletrônica
o Digital - Princípios e Aplica-
ções
t
Texas Instruments s
o São Paulo: Mc Graw-Hill, 1988
Databooks – CD-ROM d
Para aquisição, consultar: www.ti.com va SZAJNBERG, Mordka
e r Eletrônica Digital
ZUIM, Edgar s Rio de Janeiro: LTC, 1980
Eletrônica Digital
e
R
Para ter acesso a este e outros arquivos,
. TOCCI, Ronald J.
consultar: www.ezuim.com da Sistemas Digitais - Princípios e Aplicações
za Rio de Janeiro: LTC, 2000
Bibliografia Recomendada r i
to
BIGNELL,James W. / DONOVAN,
u Robert L.
a
Eletrônica Digital: Lógica e Seqüencial
São Paulo: Makronã oBooks, 1995
n
pia
ó
C
130/165
Pesquisa de Avaliação
130 - Eletrônica Digital
Caro Aluno:
Queremos saber a sua opinião a respeito deste fascículo que você acaba de estudar. .
Para que possamos aprimorar cada vez mais os nossos serviços, oferecendo um is
material didático de qualidade e eficiente, é muito importante a sua avaliação. r a
Sua identificação não é obrigatória. Responda as perguntas a seguir assinalandou
to
a alternativa que melhor corresponda à sua opinião (assinale apenas UMA a
alternativa). Você também pode fazer sugestões e comentários por escrito
s no
verso desta folha. ito
re
Na próxima correspondência que enviar à Escola, lembre-se deijuntar sua(s)
pesquisa(s) respondida(s).
d
o s
O Instituto Monitor agradece a sua colaboração.
s
o A Editora.
o d
t
Nome (campo não obrigatório): _______________________________________________________________
s
N de matrícula (campo não obrigatório): _____________________
o
d o
Curso Técnico em: va
Eletrônica e r
Secretariado Gestão de Negócios
Transações Imobiliárias s Informática Telecomunicações
Contabilidade
e
. R
QUANTO AO CONTEÚDO a
d
1) A linguagem dos textos é:
i za muito a compreensão da matéria estudada.
a) sempre clara e precisa, facilitando
ore precisa, ajudando na compreensão da matéria estudada.
b) na maioria das vezes clara
t
c) um pouco difícil, dificultando a compreensão da matéria estudada.
au
d) muito difícil, dificultando muito a compreensão da matéria estudada.
o
e) outros: ______________________________________________________
ã
n
2) Os temas abordados nas lições são:
a
a) atuais eiimportantes para a formação do profissional.
ópmas sua importância nem sempre fica clara para o profissional.
b) atuais,
c) atuais,
C mas sem importância para o profissional.
d) ultrapassados e sem nenhuma importância para o profissional.
e) outros: ______________________________________________________
3) As lições são:
a) muito extensas, dificultando a compreensão do conteúdo.
b) bem divididas, permitindo que o conteúdo seja assimilado pouco a pouco.
c) a divisão das lições não influencia Na compreensão do conteúdo.
d) muito curtas e pouco aprofundadas.
e) outros: ______________________________________________________
QUANTO AOS EXERCÍCIOS PROPOSTOS
Cópia não
4) Os exercícios autorizada.
propostos são: Reservados todos os direitos autorais.
a) muito simples, exigindo apenas que se decore o conteúdo.
b) bem elaborados, misturando assuntos simples e complexos.
c) um pouco difíceis, mas abordando o que se viu na lição.
d) muito difíceis, uma vez que não abordam o que foi visto na lição.
e) outros: ______________________________________________________
5) A linguagem dos exercícios propostos é:

a) bastante clara e precisa.
is.
b) algumas vezes um pouco complexa, dificultando a resolução do problema proposto. a
c) difícil, tornando mais difícil compreender a pergunta do que respondê-la.
r
d) muito complexa, nunca consigo resolver os exercícios. uto
e) outros: ______________________________________________________ a
s
QUANTO À APRESENTAÇÃO GRÁFICA o
eit
6) O material é: r
di o estudo bastante agradável.
a) bem cuidado, o texto e as imagens são de fácil leitura e visualização, tornando
b) a letra é muito pequena, dificultando a visualização.
os
c) bem cuidado, mas a disposição das imagens e do texto dificulta a compreensão do mesmo.
d) confuso e mal distribuído, as informações não seguem uma seqüência lógica.
s
e) outros: ______________________________________________________ d o
7) As ilustrações são:
to
a) bonitas e bem feitas, auxiliando na compreensão e fixação
o s do texto.
b) bonitas, mas sem nenhuma utilidade para a compreensão
c) malfeitas, mas necessárias para a compreensão v
ad do texto.
e fixação do texto.
d) malfeitas e totalmente inúteis. e r
e) outros: ______________________________________________________
es
R seus comentários e sugestões, bem como apontar
Lembre-se: você pode fazer
.
a encontrado no fascículo. Sinta-se à vontade!
algum problema específico
d
iza PAMD1
o r
Sugestões e comentáriosut
a
o
nã
ia
óp
C

0.967652001330085126 130 Eletronica Digital

Enviado por

Dados do documento

Título original

Direitos autorais

Formatos disponíveis

Compartilhar este documento

Compartilhar ou incorporar documento

Opções de compartilhamento

Você considera este documento útil?

Este conteúdo é inapropriado?

Direitos autorais:

Formatos disponíveis

0.967652001330085126 130 Eletronica Digital

Enviado por

Direitos autorais:

Formatos disponíveis

Cópia não autorizada. Reservados todos os direitos autorais.

Cópia não autorizada. Reservados todos os direitos autorais.

Lição 4 – Circuitos Combinacionais

Cópia não autorizada. Reservados todos os direitos autorais.

Lição 11 – Clock e Gerador de Clock

Cópia não autorizada. Reservados todos os direitos autorais.

Lição 15 – Shift-Register ou Registrador de Deslocamento

Cópia não autorizada. Reservados todos os direitos autorais.

Cópia não autorizada. Reservados todos os direitos autorais.

1 Entendendo o Mundo Digital is.

Cópia nãograndezas físicas é análoga

1.1 Eletrônica Analógica is.

Cópia não autorizada. Reservados todos os direitos autorais.

No que diz respeito à Eletrônica, analógico e digital são opos-

Os circuitos digitalizadores ou conversores de analógico para

Cópia não autorizada. Reservados todos os direitos autorais.

Cópia nãoQualquer dos algarismos

Tudo muito bom, mas ainda somos humanos e pensamos em

Cópia não autorizada. Reservados todos os direitos autorais.

... 512 256 128 64 32 16 8 4 2 1 Valor decimal

Cópia não autorizada. Reservados todos os direitos autorais.

Cópia não• 1autorizada.

Assim: 111010012 = 233

3 - Como fica o número 170 expresso em binário?

... 512 256 128 64 32 16 8 4 2 1 Valor decimal is.

Cópia não autorizada. Reservados todos os direitos autorais.

... 512 256 128 64 32 16 8 4 2 1 Valor decimal

• Tem 1 sob o 64, portanto, entra na soma.

... 512 256 128 d64 a 32 16 8 4 2 1 Valor decimal

oro 32, portanto, entra na soma.

ia • Tem 0 sob o 8, portanto, não entra na soma.

Para finalizar: o dígito

O dígito binário (bit) mais à esquerda do número é chamado de

Com 4 bits conseguimos os decimais de 0 a 15, totalizando 16

A base 16, ou hexadecimal, foi implantada aos sistemas digi-

Somam-se os valores cujos bits sejam 1, sem esquecer que:

• Não existe 10 em hexadecimal, mas sim A.

Cópia não• Não existe 12 em hexadecimal,

1111 = 8 + 4 + 2 + 1 = 15, mas 15 não existe em hexadecimal, o que

Portanto: 111110012 = F9h

Cópia não3 -autorizada.

Começando pelo bloco da direita:

Portanto: A5h = 101001012

Cópia não autorizada. Reservados todos os direitos autorais.

Cópia não2 -autorizada.

... 512 256 128 64 32 16 8 4 2 1 Valor decimal

Começando a partir da direita: is.

Cópia não autorizada. Reservados todos os direitos autorais.

Cópia não autorizada. Reservados todos os direitos autorais.

Para sabermos como funciona um relógio digital ou outro sis-

Esse é médodo Bomum

Cópia não autorizada. Reservados todos os direitos autorais.

c) 200não autorizada. Reservados todos os direitos autorais.

Cópia não autorizada. Reservados todos os direitos autorais.

f) 63 não autorizada. Reservados todos os direitos autorais.

Cópia não autorizada. Reservados todos os direitos autorais.

i) 7 não autorizada. Reservados todos os direitos autorais.

Cópia não autorizada. Reservados todos os direitos autorais.

Cópia não autorizada. Reservados todos os direitos autorais.

Cópia não autorizada. Reservados todos os direitos autorais.

Cópia não autorizada. Reservados todos os direitos autorais.

Surgiram os primeiros circuitos integra- • INVERSORA (INVERTER)

Não importa a ordem 0 ou 1, mas sim que