TESTE 6 - UNIDADE 6

Iniciado: 1 nov em 17:15

Instruções do teste
Olá!

Este teste é sobre latches. Compreende 5 perguntas da Unidade 6. Você terá 2 tentativas de 60
minutos (cada uma) para responder. Prevalecerá a maior nota entre as 2 tentativas.

Bom trabalho!

Equipe de Sistemas Digitais

Pergunta 1 0,8 pts

O diagrama temporal correto para o circuito abaixo é:

Diagrama 2

Diagrama 4
 Diagrama 3

Diagrama 1

Pergunta 2 0,8 pts

Abaixo são apresentadas duas afirmativas:

I. Os valores das entradas de um latch do tipo D não têm combinações proibidas

ou inválidas.

II. Um latch pode ser implementado a partir de portas lógicas NAND e é capaz de
armazenar dois bits de informação.

Analisando as afirmativas acima, é possível afirmar que:

As duas afirmativas são falsas

Apenas a afirmativa II é verdadeira

As duas afirmativas são verdadeiras

Apenas a afirmativa I é verdadeira

Pergunta 3 0,8 pts

Abaixo são apresentadas duas afirmativas:

I. O que distingue os circuitos assíncronos dos circuitos síncronos é que esses

últimos têm capacidade de memória.

II. Um latch implementado a partir de duas portas lógicas NAND tem as entradas
SET e RESET ativas em nível lógico alto.

Apenas a afirmativa I é verdadeira

As duas afirmativas são falsas

As duas afirmativas são verdadeiras

 Apenas a afirmativa II é verdadeira

Pergunta 4 0,8 pts

Sobre o circuito abaixo, todas as afirmativas são corretas, EXCETO:

É um latch tipo RS com habilitação (enable), sendo que todas as entradas são ativas em
nível lógico baixo

Estando o circuito habilitado, a entrada C tem a função de RESET

Quando o circuito está desabilitado, as entradas A e C não têm nenhum efeito sobre a
saída

SETAR o latch significa levar a saída para o nível lógico alto

Pergunta 5 0,8 pts

O diagrama temporal correto para o circuito abaixo é:

Diagrama 4

Diagrama 1

Diagrama 2

Diagrama 3

Salvo em 17:32 Enviar teste