TESTE 6 - UNIDADE 6

Iniciado: 1 nov em 23:36

Instruções do teste
Olá!

Este teste é sobre latches. Compreende 5 perguntas da Unidade 6. Você terá 2 tentativas de 60
minutos (cada uma) para responder. Prevalecerá a maior nota entre as 2 tentativas.

Bom trabalho!

Equipe de Sistemas Digitais

Pergunta 1 0,8 pts

Analise o circuito a seguir e assinale a alternativa correta:

Analisando o circuito, observamos que, para quaisquer valores de SET e RESET, a

saída Q será sempre 0.

A saída do circuito será 1 (Q = 1), quando RESET for 1 e SET for 0 (RESET=1 e SET=0)

O circuito é um Latch RS com habilitação (Enable).

RESETAR o circuito, ou seja, RESET = 1, significa colocar a saída no nível lógico zero,
ou seja, Q = 0.
Pergunta 2 0,8 pts

O circuito que corresponde ao diagrama temporal abaixo é:

Circuito 4

Circuito 3

Circuito 2

Circuito 1

Pergunta 3 0,8 pts

Sobre o circuito abaixo, todas as afirmativas são corretas, EXCETO:

 Existe uma combinação de entrada que faz as duas saídas terem o mesmo nível lógico

É um circuito de lógica sequencial

O estado de memória acontece quando A = ‘1’ e B = ‘0’

Esse circuito pode ser usado para armazenar uma informação

Pergunta 4 0,8 pts

Analise o circuito a seguir e assinale a alternativa correta:

Se entrada ENABLE for 1 (ENABLE=1) a saída Q será 0 (Q=0) quando R=0 e S=1.

Se a entrada ENABLE for 1 (ENABLE=1) a saída Q permanecerá inalterada para

quaisquer valores de R e S.

Se a entrada ENABLE for 1 (ENABLE=1) a saída Q será 1 (Q=1) quando R=1 e S=0.

Se a entrada ENABLE for 0 (ENABLE = 0) a saída Q permanecerá inalterada para

quaisquer valores de R e S.
Pergunta 5 0,8 pts


Considere o circuito e os diagramas temporais apresentados a seguir:

A saída Q está correta no: 

Diagrama 2

Diagrama 1

Diagrama 3

Diagrama 4

Nenhum dado novo para salvar. Última verificação às 23:52 Enviar teste