Universidade do Estado do Amazonas - UEA

Escola Superior de Tecnologia - EST

Departamento de Engenharia Eltrica

Projeto IV: Oscilador de Deslocamento de Fase com JFET

Keiciane Rodrigues da Silva Matrcula 1115090100

Rubson da Silva Marques Matrcula 1115090340
Srgio Costa da Silva Matrcula 725090066

Manaus AM
20/11/2016
 Universidade do Estado do Amazonas - UEA
Escola Superior de Tecnologia - EST
Departamento de Engenharia Eltrica

Projeto IV: Oscilador de Deslocamento de Fase com JFET

Relatrio da Disciplina de
Eletrncia 3 solicitado pelo Dr. Victor
Vermehren Valenzuela, de Engenharia
Eltrica da Universidade do Estado do
Amazonas, para obteno de nota
parcial no 2 semestre de 2016.

Manaus AM
20/11/2016
OBJETIVO
Implementar um circuito Oscilador de Deslocamento de Fase com JFET
no laboratrio para uma frequncia de oscilao especificada em 5kHz.

DIMENSIONAMENTO DO PROJETO
O circuito a ser implementado mostrado na figura 1, mostrando
claramente a malha de realimentao e o amplificador. O estgio amplificador
autopolarizado com um capacitor de desvio sobre o resistor de fonte R1 e um
resistor de polarizao do dreno R2.

Figura 1 Oscilador de Deslocamento de Fase.

A partir disso calculou-se os resistores que so responsveis pela

polarizao do transistor JFET. Em anlise DC o circuito simplifica-se na figura2.
 Figura 2 Circuito de Polarizao DC.

Em anlise CA o R4 est presente para assegurar que uma tenso

aplicada Vi aparea na entrada do amplificador JFET, para o caso CC em que
esta tenso igual a 0 V o terminal da porta fica no potencial GND (0V). Assim
a tenso atravs de R4 0 V, o que equivale a cort-lo da figura.

Parmetros do JFET

Transistor escolhido para o projeto foi o BF245C, por ser mais comum, ter
disponvel em laboratrio e possuir especificaes que atenderam as exigncias
do projeto.
Nas figuras apresentadas nesse relatrio o JFET BF245C foi substitudo
pelo FET 2N4858, pois na ferramenta de software Multisim no encontra-se o
mesmo. O 2N4858 foi o transistor mais equivalente possvel disponvel na
ferramenta. Na prxima figura o circuito est detalhado indicando quais
parmetros ser preciso para o clculo dos valores dos componentes.
 Figura 3 Parmetros de Polarizao do Circuito.

Obteve-se a corrente de dreno (ID) atravs do grfico em funo de VGS

e VDS. O valor de VDS j dado como parmetro de curva, 15 V e definiu-se um
valor para VGS de -4 V para encontrar a corrente ID.

Figura 4 Curvas Caractersticas do JFET.

 Pelo grfico o valor de ID 3mA, podendo assim encontrar o valor do gm
que equivalente ao Yfs. O valor encontrado 3,25mA/V.

Figura 5 Curvas Caractersticas do JFET.

O valor de rd = 1/gos obtido tambm no datasheet em que o valor tpico
de gos 40 A/V, assim o valor de rd foi igual a 25k .

Figura 6 Informaes do Datasheet.

 Com os parmetros de interesse do JFET encontrados e da teoria do
JFET, o valor do ganho amplificador calculado por:
= .
Onde RL, nesse caso, o equivalente do paralelo entre RD e rd.
rd R D
RL =
rd + R D
E da teoria de circuito oscilador deslocamento de fase, sabe-se o valor
do ganho do estgio amplificador na prtica deve ser ligeiramente maior do que
o fator 29, necessrio para garantir a operao do oscilador. Obedecendo a isso,
segue-se com a polarizao do projeto.
Com os dados gm= 3,25mA/V, rd= 25k , valor do A= 30 e, da equao 1 e 2,
encontra-se o RD.
30
= = = 9,231k
3,25

25.
9,231 = = 14,75
25 +
Clculo do RS
Para a malha indicada na figura X, temos:
-VGs VRs = 0
-VGs = VRs; IS = I D
-VGs = ID.RS
(4)
= = = 1,33
3

A anlise da segunda malha consiste em determinar o V DD que seja

suficiente para suprir tenso para todo o circuito.

= + + = 45 + 15 + 4 VDD = 64 V.

Com todos os clculos realizados, o circuito est polarizado conforme o

esquema a seguir.
 Figura 7 Circuito Polarizado.

Para o clculo do circuito de realimentao, definiu-se o R = 1 M e o

clculo dos capacitores segue-se abaixo pela equao de frequncia do circuito
de oscilao de deslocamento de fase demonstrada em sala de aula.
1
= C = 12,99p F
26

O capacitor CS o capacitor de desvio, como este capacitor no est

dando o corte ele deve ser calculado com a frequncia uma dcada abaixa da
especificada para o circuito oscilador, = 10.

1
= C = 48,97n F
2
Com todos os valores calculados o circuito completo encontra-se abaixo.
Figura 8 Circuito Completo Montado No laboratrio.
 Esquemas Com os Ajustes.

Com o circuito montado no Multisim, observou-se que na sada do

circuito em vez de sair uma senoide, saiu apenas rudos.

Figura 9 Sada do Circuito.

Mas tentou-se na prtica, montando o circuito conforme o esquema

abaixo, com seus respectivos valores comerciais.
 Figura 10 Circuito com Valores Comerciais.

Antes de ligar o circuito observou-se que a fonte fornecia apenas 60 V e

no clculo o VDD foi de 64 V , sendo necessrio diminuir o valor do R D de 14k
para 12k para diminuir o valor do VDD. Aps o circuito ser ligado, colocou-se as
pontas de provas sobre o ponto 2 do circuito e o terra e constatou-se que saiu
uma senoide com uma tenso Vpp de 3,3 V, porm com uma frequncia de 60
Hz.
Com a ajuda do Multisim, sem refazer os clculos, modificou-se o circuito
acima de forma que o sinal de sada excursionasse com um frequncia de 5kHz
e continuasse uma senoide. Aps tantas tentativas no circuito de alimentao e
no RD, foi possvel ver um sinal na sada prximo do valor da frequncia desejada
no Multisim conforme figura abaixo.
 Figura 11 Circuito Final.

Figura 12 Sada do Oscilador.

Montou-se novamente o circuito acima no protoboard, porm dessa vez

verificou-se que na sada do circuito obteve-se apenas rudos com frequncias
na casa dos mega. Durante a aula tentou-se de tudo para resolver o problema,
obtendo sucesso apenas quando mecheu-se na fonte e o mesmo mediu 51 V. A
frequcia atingiu aproximadamente 5kHz, porm a senoide no saiu perfeita, e
por no haver mais tempo, no foi possvel mais fazer ajustes.
Tabela dos Componentes

Valor calculado Valor comercial Valor usado

RD 14,75k 15k 12k

Rs 1,33k 1,3k 1k

R 1M 1M 47k

C 12,99p F ( 4,7p + 8,3p) F 470n F

48,97n F 47n F 47n F

VDD 64V 55V 51V

Tabela 1:Valores dos componentes calculados e usados no projeto.

 CONCLUSO

Com a realizao dessa experincia, a equipe pde verificar o

comportamento de circuito Oscilador Deslocamento de Fase com JFet,
participando de todo o processo, que foi desde o entendimento terico (clculos)
at a montagem do mesmo.
Verificou-se que tem poucas fontes de pesquisa falando de Oscilador
Deslocamento de Fase com JFET, tendo disponvel apenas o livro do Boylestad
para consulta do mesmo e ainda assim sendo muito sucinto, restando apenas a
anlise do circuito na prtica.
Com o auxlio do Multisim e dos clculos, constatou-se que os valores
finais do circuito de realimentao RC foram alterados e a frequncia de
oscilao no chega quase a 3kHz, porm, ao diminuir o valor de RD percebeu-
se que a frequncia aumentou, porm diminuindo o ganho, sendo assim
impossvel que o circuito funcionasse na prtica, pois conforme Boylestad o
ganho deve ser maior que 29. Sendo assim para esse projeto o limite do RD
mnimo era 12k para que o circuito oscilasse na prtica, j no multisim, o valor
do RD de 4,5k permitia uma senide mais perfeita e a frequncia maior.
Tambm constatou-se que quando se diminui o capacitor Cs, como
consequncia h um aumento da reatncia, o ganho diminua e tambm ao
aumentar o Cs, o deslocamento de fase, apesar de no se ter entrado em
detalhe, deixava de ser 180o.
Dessa forma, o projeto no se limitou a apenas atingir a frequncia de
oscilao estabelecida pelo professor em sala de aula, mas principalmente que
na sada do circuito sasse uma senide.
 REFERNCIAS

BOYESTAD, Robert L.; NASHELSKY, Louis. Dispositivos Eletrnicos e

Teoria de Circuitos. 11. ed. : Pearson, 2013.
TRANSISTOR. Disponvel em: http://www.electronica-pt.com/componentes-
eletronicos/transistor-tipos. Acesso em: 20/05/2016.

J-FET TRANSISTOR DE EFEITO DE CAMPO. Disponvel em:

http://www.pucsp.br/~elo2eng/Aula_01.pdf. Acesso em: 20/05/2016.