CIRCUITO DIVISOR DE FREQÊNCIA

Este circuito destina-se a receber o sinal de onda retangular de 60Hz e transformá-la em

um pulso por minuto.

Este pulso é obtido dividindo-se 60Hz (16.666666667ms) por 3600 obtendo

0,0166666666666667Hz.

Usando t=1/f teremos como resultado 59,99999999999988s (1 minuto).

Assim teremos 1 pulso a cada minuto para alimentar o circuito contador.

A divisão por 3600 vem através de uma lógica combinacional que leva em conta a
existência dos 12 FLIP-FLOPS no 4040. Usamos as portas de peso 16, 512, 1024, 2048
para obtermos assim os 3600.

Com 3 portas AND do CI4081 conseguimos efetuar essa lógica combinacional, e na

saída deles temos um pulso a cada 3600 pulsos da entrada.

Foi utilizado ainda as saídas Q6 e Q1, que dividem a frequência por 64 e 2

respectivamente, fazendo assim o ajuste lento e o ajuste rápido do relógio.

O pino 11 (reset) do CI 4081 é ligado à saída do circuito combinacional. Assim, a cada

pulso gerado por minuto ele recomeça a contagem do minuto.

Na saída de Q6 temos ainda um LED conectado, o que representaria os segundos dos

relógio, mas como a divisão não é exata (60/64 = 0,9375) ele pisca com um certo atraso
servindo assim somente para sabermos que o circuito esta em funcionamento.
CI4040

O CI 4040 é tecnicamente um chip contador de ripple binário de 12 estágios, em

palavras simples, um dispositivo que irá produzir uma saída de frequência atrasada
calculada em resposta a cada pulso aplicado em sua entrada de clock. Este atraso é
incrementado na taxa de 2 ^ (n) onde n é a ordem de pinagem na seqüência de suas
saídas.

Totalmente armazenadas 12 saídas que dividem os relógios de entrada na taxa 2 ^ (n)

onde n = a ordem de pinagem começando de Q1 até Q12.

O sequenciamento acima das saídas acontece em resposta a cada borda descendente do

clock aplicado em sua pinagem de entrada de clock CP. O CI responderá até mesmo a
um pulso de clock de queda relativamente lenta.

Uma única entrada de reset mestre assíncrono (MR) que redefine todas as saídas para
zero quando uma lógica alta é aplicada, enquanto uma lógica baixa constante permite
que o IC permaneça ativo.

O IC torna-se totalmente operacional com Vdd tão baixo quanto 3V e sustenta uma
característica operacional constante mesmo em voltagens em torno de 15V.

Pinouts Q1 a Q12 são as saídas do IC.

Vss é o pino de aterramento.

Vdd é o pino positivo.
MR é a pinagem de redefinição
CP é a entrada do relógio.
 Saída Incremento Divisão
Q1 2^1 2
Q2 2^2 4
Q3 2^3 8
Q4 2^4 16
Q5 2^5 32
Q6 2^6 64
Q7 2^7 128
Q8 2^8 256
Q9 2^9 512
Q10 2^10 1024
Q11 2^11 2048
Q12 2^12 4096

As saídas assinaladas são as usadas no projeto do relógio.

CI 4081

O CI 4081 é constituído de 4 portas AND (E) com duas entradas em cada uma delas.

A alimentação é feita através do pino 14 e o aterramento no pino 7.

Este CI é usado para criar circuitos lógicos combinacionais.

No projeto do relógio foi utilizado 3 portas AND.