Experimento 8

LATCHES E FLIP-FLOPS “D”

1
Dep. Ciência da Computação – Universidade de Brası́lia (UnB)
CIC0231 - Laboratório de Circuitos Lógicos

Abstract. The concepts of combinational circuits of practical practices will be

fundamental. In this specific experiment, type D latches and flips-flops will be
used.

Resumo. Serão apresentados os conceitos de circuitos combinacionais de ma-

neiras práticas. Neste experimento em especı́fico serão utilizados os circuitos
latches e flips-flops tipo D.

1. Introdução
Os latches e flip flops D são muito usados para armazenamento de dados devido a sua
simplicidade de comandos.

1.1. Objetivos
Neste relatório nos iremos fazer a descrição e a implementação de latches e flip-flops “D”
usando portas lógicas ou flipflops JK. Verificação do Setup Time.

1.2. Materiais
Neste experimento foram utilizados os seguintes materiais e equipamentos:

• Deeds

2. Procedimentos
Nos próximos itens serão apresentados os experimentos conforme o roteiro do oitavo
experimento da matéria de circuitos lógicos.

2.1. Latch D
Conforme pedido no roteiro do experimento 8, esta etapa foi montado o circuito Latch
D, utilizando portas NANDs, como está ilustrado na figura 1. As entradas do circuito
estão representadas por ”D”e ”Clk”. Além disso, foram colocadas as sáidas L0 = Q e
L1 = Q, como teste e forma de saber os resultados do sistema. O vı́deo do circuito em
funcionamento encontra-se neste link.
 Figura 1. Diagrama do cirucito Latch D com NANDs

2.2. Flip-flop D

Conforme pedido no roteiro do experimento 8, esta etapa foi montado o circuito Flip-Flop
D, utilizando portas NANDs, como está ilustrado na figura 2. As entradas do circuito
estão representadas por ”D”e ”Clk”. Além disso, foram colocadas as sáidas L0 = Q e
L1 = Q, como teste e forma de saber os resultados do sistema. O vı́deo do circuito em
funcionamento encontra-se neste link.

Figura 2. Diagrama do circuito Flip-flop D

2.3. Flip-flop D com Clear e Preset

Conforme pedido no roteiro do experimento 8, esta etapa foi montado o circuito Flip-
flop D com Clear e Preset, utilizando um circuito que o próprio Deeds possui, como está
ilustrado na figura 3. As entradas do circuito estão representadas por ”Prst”, ”D”, ”Clr”e
”Clk”. Além disso, foram colocadas as sáidas L0 = Q e L1 = Q, como teste e forma de
saber os resultados do sistema. O vı́deo do circuito em funcionamento encontra-se neste
link.
 Figura 3. Diagrama do circuito Flip-flop D com Clear e Preset

2.4. Tempo de Setup Flip-flop D-pet

Conforme pedido no roteiro do experimento 8, esta etapa foram montados os circuitos

para saber o Tempo de Setup Flip-flop D-pet. Com isso, foram montados 3 circuitos,
onde no vı́deo, para facilitar a demonstração ficaram em um único arquivo. O vı́deo do
circuito em funcionamento encontra-se neste link. A figura 4 representa o experimento
para apurar o tempo de setup utilizando apenas o circuito flip-flop D, sem a adição de
nenhuma outra porta lógica. A entrada do circuito está representada por ”CH”. Além
disso, foram colocadas as sáidas L0 = Q e L1 = Q, como teste e forma de saber os
resultados do sistema.

Figura 4. Diagrama do circuito Tempo de Setup Flip-flop D-pet

Já na figura 5 é representado o circuito da figura 10 (b). A entrada do circuito está

representada por ”CH”. Além disso, foram colocadas as sáidas L0 = Q e L1 = Q, como
teste e forma de saber os resultados do sistema.
 Figura 5. Diagrama do circuito Tempo de Setup Flip-flop D-pet

Porém na figura 6 é representado o circuito da figura 10 (b), porém com uma

inversão nas entradas no Flip-Flop D. Foram trocadas as portas de entrada do Flip-flop
D, onde foi trocada a porta ”Clk”pela ”D”. A entrada do circuito está representada por
”CH”. Além disso, foram colocadas as sáidas L0 = Q e L1 = Q, como teste e forma de
saber os resultados do sistema.

Figura 6. Diagrama do circuito Tempo de Setup Flip-flop D-pet

3. Análise dos Resultados

3.1. Latch D [ 2.1]

Comparando-se o circuito, com a tabela-verdade, nota-se que o circuito alcançou os re-

sultados esperados pois :

• Na figura 7, é observada o diagrama da simulação de tempo onde podemos ver as

ondas formadas pelo circuito. Graças a isso pode-se dizer que o circuito atingiu o
objetivo do experimento.
 Figura 7. Diagrama da simulação de tempo

• Neste experimento, não foi necessária a elaboração de uma tabela verdade, por
conta dos resultados permanecerem constantes.

3.2. Flip-flop D [ 2.2]

Comparando-se o circuito, com a tabela-verdade, nota-se que o circuito alcançou os re-

sultados esperados pois:

• Podemos ver na figura 8 abaixo, o comportamento do circuito. Com isso, notamos

o funcionamento do Flip-Flop D, ressaltando o bom funcionamento do sistema.

Figura 8. Diagrama da simulação de tempo/ Flip-flop D-pet

3.3. Flip-flop D com Clear e Preset [ 2.3]

• Vemos a seguir na figura 9, o diagrama. Nota-se que as chaves clear e presete

serviram como um catalisador para o circuito.
 Figura 9. Diagrama da simulação de tempo/ Flip-flop D com Clear e Preset

3.4. Tempo de Setup Flip-flop D-pet [ 2.4]

• No item [ 2.4] é possı́vel observar que independente da maneira que o circuito
é montado, o resultado continua basicamente o mesmo. Deve ser ressaltado, no
segundo e terceiro subitem desta seção, o atraso causado pelas portas NOTs, liga-
das em série. Isto já foi visto em alguns experimentos anteriores. Na figura 10,
observamos o diagrama de tempo dos 3 subitens.

Figura 10. Diagrama da simulação de tempo/

4. Conclusão
Tendo em vista os fatos supramencionados, nota-se que os resultados obtidos pelo ex-
perimento foram satisfatórios, pois foi possı́vel observar o funcionamento de diversos
circuitos sequenciais, como o Flip-flop D e o Latch-D.

Referências
Roteiro do 8° experimento, do laboratório de circuitos lógicos (Codificador e Decodifica-
dor).
Auto-Avaliação
1. d
2. a
3. a
4. a
5. c
6. c
7. b
8. b
9. b
10. b