CURSO

TECNOLOGIA EM SISTEMAS
DE INFORMAÇÃO
DISCIPLINA
ARQUITETURA DE
COMPUTADORES
PROFESSORA: EVELY

INTEGRANTES DO GRUPO:
Cleber Oliveira Rezende
Udinei
Pedro Luiz
Objetivo:
 Definir processadores CISC X
RISC
 Diferenças técnicas e de
performance
 Utilização
 Tendências
CISC
 Complex Instruction Set Computer
(Computador com Conjunto de Instruções
Complexas)
 Usa comandos que incorporam um
grande nº de pequenas instruções
para executar uma simples
operação.
 Chip maior fisicamente
 Exemplo: 80486 da Intel e o
Motorola 68030
RISC
 Reduced Instruction Set Computer
(Computador com Conjunto de
Instruções Reduzidas)
 São encontrados em computadores
mais atuais.
 Projeto menos complicado que usa
instruções mais simples para
executar uma operação.
 Chip menor fisicamente
 Usa menos transistores
 Fabricação geralmente mais barato

 Comparação entre três máquinas CISC
típicas com as três primeiras máquinas
RISC. Os tamanhos de instrução e de
microcódigo estão em bytes

CISC RISC
Xerox Berkeley Stanford
Modelo IBM 370/168 VAX 11/780
Dorado
IBM 801
RISC I MIPS

Ano em que ficou

1973 1978 1978 1980 1981 1983
pronto

Instruções 208 303 270 120 3 55

Tamanho do
54 61 17 0 0 0
Microcódigo
Tamanho da
2-6 2-57 1-3 4 4 4
Instrução
 Tabela Comparativa
Máquina RISC pode diferir de sua concorrente CISC de
oito formas críticas :
RISC CISC
1 Instruções simples levando Instruções complexas
1 ciclo levando múltiplos ciclos
2 Apenas LOADs/STOREs Qualquer Instrução pode
referenciam a memória referenciar a memória
3 Altamente pipelined Não tem pipeline, ou tem
pouco
4 Instruções executadas pelo Instruções executadas pelo
hardware microprograma
5 Instruções com formato fixo Instruções de vários
formatos
6 Poucas instruções e modos Muitas instruções e modos
7 A complexidade está no A complexidade está no
compilador microprograma
8 Múltiplos conjuntos de Conjunto único de
Mudança da Arquitetura CISC
para RISC
Mudança radical da arquitetura CISC para
RISC
Conjunto de instruções modificadas
Compatibilidade binária foi prejudicada
com relação ao desempenho
Redução do tamanho:
 Registros adicionais
 On-chip chaces que são cronometrados
tão rapidamente quanto o processador;
 Unidades funcionais adicionais para
execução superescalar;
 Instruções adicionais não-RISC (mais
rápidas);
 On-chip aceitando operações de ponto
Vantagens de uma arquitetura
RISC

 Velocidade
 Simplicidade do Hardware
 Instrução de máquina simples
Desvantagens de uma
arquitetura RISC

 Qualidade do Código
 Expansão do Código
 Projeto de Sistema
Vantagens de uma arquitetura
RISC
Velocidade

Devido a tecnologia
pipelined os
processadores RISC
alcançam duas a quatro
vezes a performance dos
processadores CISC
usando tecnologia de
semicondutor equivalente
Vantagens de uma
arquitetura RISC
Simplicidade do hardware

Pelo fato de um processador

RISC trabalhar com instruções
simples, o processador utiliza
menos espaço no chip, funções
extras como circuito de
gerenciamento de memória e
unidade aritmética armazenada
num mesmo chip. Chips
menores permitem que o
fabricante armazene mais
Vantagens de uma
arquitetura RISC
Instrução de máquina simples

As instruções construídas para

um processador RISC são
simples e pequenas o que
aumenta a sua performance.
Desvantagens de uma
arquitetura RISC Qualidade dos
Códigos

A performance de um
processador RISC depende
diretamente do código gerado
pelo programador. No caso de
um código mal desenvolvido o
processador pode gastar um
tempo demasiado na execução
das instruções, isto faz com que
a performance de uma máquina
RISC dependa em grande parte
Desvantagens de uma
arquitetura RISC Expansão do
Código

O fato da arquitetura CISC trabalhar

com instrução única com ações
complexas e as máquinas RISC
trabalharem com instrução simples a
transição do código pode acarretar
problemas. O termo "expansão do
código" refere-se ao aumento de
tamanho que se obtém de um
programa originalmente compilado
para uma máquina CISC, ter sido
recompilado para uma máquina RISC.
A expansão vai depender da
capacidade do programador e a
natureza do conjunto de instruções
Desvantagens de uma
arquitetura RISC Projetos de
Sistema

Outra desvantagem que a

arquitetura RISC apresenta é o
fato de requerer sistema de
memória rápida para alimentar
suas instruções. Tipicamente
sistemas baseados nesta
arquitetura costumam
apresentar grande quantidade
de memória cache interna,
conhecida como "first-level
PIPELINED
Os projetistas RISC, se
preocupavam principalmente,
em criar técnicas que
acelerassem o processamento
da informação.
Pipelined é uma técnica, em que
o software processa mais de
uma instrução por vez, ele não
espera o término de uma
instrução para começar outra.
Tendência

Muitas previsões vêm

afirmando que o futuro
dos processadores
caminha para um projeto
RISC, e provavelmente
eles estejam corretas.
Mas não tem havido um
movimento de ver
Clique aqui para venda em
as razões
massa do RISC, por duas
Razões
A mais importante delas é manter a
compatibilidade com o vasto
número de software aplicativo,
desenvolvido para trabalhar com os
processadores Intel CISC mais
antigos;
A Segunda razão é que você não
recebe todos os benefícios da
arquitetura RISC, a não ser que
esteja usando um sistema
operacional e programas que
tenham sido criados e compilados
especificamente para tirar
Conclusão
É indiscutível que em instruções
complexas os processadores CISC
saem-se melhor. Porém o que
observamos são processadores
híbridos, que são essencialmente
processadores CISC, mas incorporam
muitos recursos encontrados nos
processadores RISC (ou vice-versa).
Por questões de marketing, muitos
fabricantes ainda vendem seus chips,
como sendo RISC, apesar de
misturarem características das duas
arquiteturas, por questão de
Fontes de consulta

www.seraggi.page.com.br/html/risc.h
tml
www.guiadoharware.net
www.douglastorres.hpg.com.br