Eletrônica Digital

Prof.: Azevedo
Sumário
 INTRODUÇÃO
 Famílias Lógicas

◦ Operação simplificada de TBJ’s

◦ Família RTL
◦ Família DTL
◦ Família TTL
◦ Família ECL
◦ Família CMOS
Sumário
 Álgebra Booleana
◦ Funções de Variáveis Booleanas
◦ Portas lógicas e Tabelas-Verdade
◦ Teoremas da Álgebra Booleana
◦ Representação Numérica
◦ Soma aritmética com números binários
◦ Números negativos e subtração
Sumário
 Mapas de Karnaugh
◦ Formato dos mapas
◦ Preenchimento dos mapas
◦ Minimização por Soma de Produtos (SdP)
◦ Minimização por Produto de Somas (PdS)
◦ Irrelevâncias (Don’t Cares)
◦ Variáveis Introduzidas
◦ Circuitos integrados de portas lógicas
◦ Exemplo: Display de 7 segmentos

 Bibliografia
Introdução
 Histórico e Motivação

◦ A eletrônica digital se desenvolveu a partir de 1938,

após os trabalhos de George Boole.
◦ Até o fim da década de 70: Mercado era dividido
em dois públicos: Massa populacional e grandes
instituições como Universidades e empresas.
◦ Calculadoras, Vídeo-games e microcomputadores
motivaram a produção em massa e miniaturização
de circuitos.
◦ Posteriormente, os dois mercados se reúnem.
Introdução
 Vantagens dos Projetos Digitais

◦ Orientação a Software: Alterações de projeto podem

ser feitas com simples atualização de firmware
(software básico responsável pela inicialização de
um processador e pela programação de circuitos de
interface. É armazenado em memória não volátil).
◦ Fidelidade de dados: Maior robustez à influência de
condições climáticas, ajuste dos componentes e
envelhecimento.
Introdução
 Conceitos Básicos

◦ Nível Lógico: 0 ou 1 (Falso/Verdadeiro ou OFF/ON).

Os níveis de tensão correspondentes aos níveis
lógicos dependem do dispositivo.
◦ Conjuntos de níveis lógicos: Bit, Palavra, Nibble,
Byte, Word, Doubleword, Quadword.
◦ Circuitos Integrados: Composto por uma pastilha
de semicondutor e um encapsulamento que a
protege, além de fornecer os contatos elétricos.
Famílias Lógicas
 Operação Simplificada de TBJ’s

◦ Nos circuitos integrados, os principais

semicondutores utilizados são o Si e o Ge.
◦ Como já visto em Eletrônica analógica, os TBJs são
compostos por 3 regiões dopadas. Podem ser NPN
ou PNP.
Famílias Lógicas
 Operação Simplificada de TBJ’s
Famílias Lógicas
 Operação Simplificada de TBJ’s

◦ Trabalha-se com as tensões e correntes (V e i) de

cada terminal (E, C ou B) e pode-se ter 4 regiões de
operação:
 Ativa
 Saturação
 Corte
 Condução reversa
Famílias Lógicas
 Operação Simplificada de TBJ’s

Região Condições Consequência

Ativa Vbe ≥ 0,7V Vbe ≈ 0,7V
Vcb > 0V ie ≈ ic e ib ≈ 0

Saturação Vbe ≥ 0,7V Vbe ≈ 0,7V

Vcb < 0V ie = ic + ib
Vce ≈ 0,1V
Corte Vbe < 0,7V Desconexão do
Vcb > 0V transistor
Condução Vbe < 0,7V Emissor vira
reversa Vcb < 0V coletor e vice-
versa
Famílias Lógicas
 Família RTL

◦ Níveis lógicos : 0 - +0,1V

1 – +3,8V
◦ Célula básica:

Porta NOR
Famílias Lógicas
 Família RTL

◦ Descrição:
A em nível alto -> Junção BE de seu TBJ fica polarizada
diretamente -> Saturação -> Vc ≈ Ve = 0V.
Seguindo o mesmo raciocínio para B:
B=1 -> S = 0
Mas, se A = B = 0: Os dois TBJs estarão cortados e
S = 1.
A B S
◦ Tabela Verdade:
0 0 1
0 1 0
1 0 0
1 1 0
Famílias Lógicas
 Família DTL

◦ Níveis lógicos : 0 - +0,1V

1 – +4,0V
◦ Célula básica:

Porta NAND
Famílias Lógicas
 Família DTL

◦ Descrição:
A em nível alto -> D1 conduz-> Vc não é suficiente para
que dois diodos e o Q conduzam -> Q corta -> S = 1.
Seguindo o mesmo raciocínio para B:
B=0 -> S = 1
Mas, se A = B = 1: Os dois diodos estarão cortados e
Q satura -> S = 0.
◦ Tabela Verdade: A B S
0 0 1
0 1 1
1 0 1
Famílias Lógicas
 Família TTL

◦ Níveis lógicos : 0 - +0V até 0,7V

1 – +2,4V até +5V
Vcc = +5V
◦ Célula básica:
Porta NAND
Famílias Lógicas
 Família TTL

◦ Descrição:
A ou B em nível baixo -> Junção BE de Q1 é polarizada
diretamente -> Q1 satura -> Vb2 baixo, insuficiente para Q2
conduzir -> Q2 corta -> Q3 corta (Vb3 = 0, por causa do
resistor de 1k). Q4 conduz complementando-o. Se Q3 está
cortado -> Ve4 está em nível alto.
Se A= B = 1 -> Junção BE de Q1 está inversamente polarizada.
Q1 conduz em modo reverso alimentando a base de Q2 ->
Q2 conduz e fornece corrente ao resistor de 1k -> Q3 satura
-> Saída em nível baixo.
O diodo evita que Q4 também sature, pois Vb4 ≈ 0,8V (insuficiente
para fazer conduzir)
Famílias Lógicas
Famílias Lógicas
Análise p/ entrada em nível alto
Famílias Lógicas
 Família ECL

◦ Níveis lógicos : 0 - Vo
1 – V1 (Vo<Vref<V1)
◦ Células básicas:
Famílias Lógicas
 Família ECL

◦ Descrição:
Permite operação em alta-velocidade. A maior
tensão entre A, B e Ref faz com que respectivo TBJ
entre na região ativa, cortando os outros dois.
Famílias Lógicas
 Família CMOS

◦ Níveis lógicos : 0 - +0V

1 – +3V até 18V
◦ Já abordadas em eletrônica analógica (Ver aula
sobre MOSFETs).
Álgebra Booleana

Em eletrônica analógica trabalha-se com variáveis

contínuas.

Em Eletrônica digital essas medidas são especiais,

pois assumem apenas dois valores possíveis, por
isso são chamadas variáveis binárias ou booleanas.
Álgebra Booleana
 Funções de Variáveis Booleanas
◦ Notação:

Para função de apenas uma variável, existem apenas

4 relações possíveis:

Observação:
Álgebra Booleana
 Funções de Variáveis Booleanas
◦ Para mais de uma variável:

◦ Exemplos: OR, AND, XOR e etc...

A B S A B S A B S
0 0 0 0 0 0 0 0 0
0 1 1 0 1 0 0 1 1
1 0 1 1 0 0 1 0 1
1 1 1 1 1 1 1 1 0
Álgebra Booleana

 Portas lógicas e Tabelas Verdades

Álgebra Booleana
 Portas lógicas e Tabelas Verdades
Álgebra Booleana
 Portas lógicas e Tabelas Verdades
Álgebra Booleana
 Portas lógicas e Tabelas Verdades
◦ Circuito Lógico
Álgebra Booleana
 Portas lógicas e Tabelas Verdades
◦ O número de variáveis determina o número de
combinações possíveis de entrada.
◦ Para N variáveis, teremos 2^N combinações
possíveis.
◦ Além disso, o número possível de funções será
2^(2^N).
◦ Porém, todas as funções podem ser representadas
com apenas três (AND, OR ou NOT por exemplo).
Álgebra Booleana
 Portas lógicas e Tabelas Verdades
◦ Pode-se ainda realizar uma porta AND utilizado-se
portas OR e NOT.
◦ Finalmente, observa-se que é possível realizar
qualquer porta lógica utilizando-se apenas portas
NAND (ou NOR).
◦ Um conjunto de operadores suficientes para
implementar qualquer função booleana chama-se
Conjunto Completo Funcional
Álgebra Booleana
 Teoremas da Álgebra Booleana
◦ Por convenção, “+” representa uma operação OR e
“.” uma operação AND.
◦ Os nove teoremas mais elementares são os
seguintes:
Álgebra Booleana
 Teoremas da Álgebra Booleana
◦ Além desses, temos:
Álgebra Booleana
 Teoremas da Álgebra Booleana
◦ Teoremas de De Morgan
Álgebra Booleana
 Representação numérica
◦ Os números podem ser expressos em diversos
sistemas de numeração. No cotidiano representam-
se os números no sistema decimal. Em eletrônica
digital representam-se no sistema binário.
◦ Exemplo:
37 = (100101)b = 1x 2^5 + 1x2^2 + 1x2^0
◦ Para converter um número de decimal para binário :
Método das divisões sucessivas.
Álgebra Booleana
 Soma aritmética com números binários
◦ A soma com números binários é feita de forma
semelhante àquela com números decimais. Não se
pode esquecer do carry.
◦ Não se deve confundir a soma aritmética em base 2
com a soma lógica.
◦ 1+1 = 10 (surgimento do carry)
Álgebra Booleana
 Números Negativos e Subtração
◦ Para evitar circuitos com alta complexidade,
projetam-se dispositivos capazes de fazer apenas
soma, e com uma representação adequada de
números negativos é possível utilizar o somador
para realizar subtrações.
◦ 5-3 = 2 (subtração)
◦ 5+ (-3) = 2 (soma de 5 e -3)
Álgebra Booleana
 Números Negativos e Subtração
◦ Complemento Um:
 Basta inverter os bits do número. Exemplo:
3 = (0011)b, seu complemento um será 1100
458 = 0001 1100 1010, seu complemento um será
1110 0011 0101
◦ Complemento Dois:
 Basta somar 1 ao Complemento Um do número. Ex:
5 = (0101)b, seu complemento dois será 1011
Álgebra Booleana
 Números Negativos e Subtração
◦ O Complemento dois de uma número será sua
representação negativa.
◦ O bit mais significativo de números com sinal representa
a ausência ou a presença de sinal.
◦ As operações independem da representação que se
adote.
◦ Ao se trabalhar com um número fixo de bits, pode haver
uma soma que leve a um resultado além das
possibilidades da representação. Isso se chama Overflow
Mapas de Karnaugh

Um consagrado método para para realizar-se a

simplificação de expressões booleanas é baseado
nos Mapas de Karnaugh.

Este procedimento gráfico facilita o cálculo de

expressões booleanas que representam complexas
funções.
Mapas de Karnaugh

 Formato dos Mapas

◦ Os mapas são construídos para representar funções
de 2, 3 ou 4 variáveis.
◦ Nos mapas, cada célula representa uma
combinação de variáveis, chamada mintermo.
◦ Quando houver variação de um único bit de célula
para célula, elas serão chamadas vizinhas.
Mapas de Karnaugh

 Formato dos Mapas

Mapas de Karnaugh

 Preenchimento dos Mapas

◦ Para representar uma função em um Mapa de
Karnaugh, basta copiar o valor da função para a
respectiva posição. Observe:
Mapas de Karnaugh
Mapas de Karnaugh

 Minimização por Soma de Produtos (SdP)

◦ A minimização de funções consiste no
agrupamento de células vizinhas.
◦ Os agrupamentos podem ser em:
 Óctuplas
 Quadras
 Duplas
 Ilhas
◦ O passo seguinte é identificar a expressão booleana
que caracteriza o grupo.
Mapas de Karnaugh
 Exemplos
Mapas de Karnaugh

 Minimização por Produto de Somas (PdS)

◦ Para realizar a minimização por produto de somas,

basta achar o Mapa correspondente à negação da
função inicial, e depois negá-la novamente.
Mapas de Karnaugh
 Exemplo
Mapas de Karnaugh
 Exemplo
Mapas de Karnaugh

 Irrelevâncias (Don’t Cares)

◦ São combinações de variáveis de entrada que não
ocorrem, ou não fazem diferença. São marcados
nos Mapas de Karnaugh com um X. Ex:
(Observar Exercício Resolvido 4.6.1)
Mapas de Karnaugh

 Variáveis Introduzidas
◦ Os mapas de Karnaugh são muito úteis para
funções de até 4 variáveis.
◦ Embora existam esquemas para 5 e 6 variáveis, eles
não são práticos.
◦ Aumentando-se o número de variáveis, é
necessário inserir variáveis no próprio mapa, que
passa a conter 0, 1, X e variáveis introduzidas.
◦ Existem 9 possibilidades para a inserção de uma
variável dentro de um Mapa de Karnaugh.
Mapas de Karnaugh

 Variáveis Introduzidas
◦ 9 possibilidades
Mapas de Karnaugh

 Variáveis Introduzidas
◦ A minimização de mapas com uma variável
introduzida se realiza em duas fases.
_
◦ Na primeira, todos os termos V e V devem ser _
cobertos,
_ sendo
_ desnecessário cobrir os 1, VX, VX,
V + VX, ou V + VX (que são utilizados apenas para
fazer quadras).
◦ Cada termo V pode _ se associar
_ com (em ordem de
prioridade) V, 1, V+VX, VX, V + VX ou X (os três
últimos com mesma prioridade)
Mapas de Karnaugh

 Variáveis Introduzidas
_
◦ Cada termo _V pode_ se associar
_ com
_ (em ordem de
prioridade) V, 1, V+VX, VX, V + VX ou X (os três
últimos com mesma prioridade)
◦ Na segunda fase do processo, redesenha-se o
mapa, fazendo-se as seguintes substituições:
Mapas de Karnaugh
Mapas de Karnaugh

 Circuitos Integrados de Portas Lógicas

◦ São utilizados em pequenos projetos, e contém as
portas lógicas mais comuns.
◦ Os chips da família TTL devem ser alimentados com
+ 5V e receber uma referência de terra.
◦ Em resumo:
 7400 – 4 NAND(2) • 7420 – 2 NAND(4)
• 7427 – 3 NOR(3)
 7402 – 4 NOR(2)
• 7430 – 1 NAND(8)
 7404 – 6 Inversores • 7432 – 4 OR(2)
 7408 – 4 AND(2) • 7486 – 4 XOR(2)
 7410 – 3 NAND(3) • 74260 – 2 NOR(5)
 7411 – 3 AND(3)
Bibliografia
 ELETRÔNICA DIGITAL: CURSO PRÁTICO E
EXERCÍCIOS – Mendonça,A. e Zelenovsky, R.
 INTRODUÇÃO AOS SISTEMAS DIGITAIS –

Güntzel, J.L. e do Nascimento, F. A.