O BARRAMENTO PCI

Srgio Antnio Martini Bortolin Jnior1 Alessandro Girardi 2 RESUMO A tecnologia PCI foi desenvolvida pela Intel no incio dos anos 1990, fabricada para atender as requisies de programas grficos, como jogos full-screen, que demandavam uma alta velocidade de transferncia de dados para executarem os movimentos de tela, a qual no era atendida pelo barramento ISA. Desde essa poca, essa tecnologia tem se tornado um padro presente na maioria dos computadores pessoais. Este artigo apresentara inicialmente uma introduo aos barramentos externos e, aps, abordara o barramento PCI, utilizado pelo processador para acessar a memria e os dispositivos de E/S.

Palavras-Chave: PCI, transferncia de dados;

ABSTRACT The PCI technology was developed by the Intel in the beginning of the 1990s, It was made for attending the requests of graphics programs such as full-screen games which demanded a high speed of data transference to run the movements on screen that was not attended by the ISA bus. Since that time, this technology has become a standard present in the most of the personals computers. This paper shows first an introduction to externals buses and, later, it will present the PCI bus, used by the CPU to have access the RAM memory and the I/O devices.

Key-words: PCI, data transference;

1 2

Aluno do 3 semestre de Sistemas de Informao Urcamp Alegrete Prof. MsC do curso de Sistemas de Informao Urcamp Alegrete

1. Introduo

Barramento externo o nome do caminho eltrico existente na placa me que liga os diversos dispositivos do computador. Nos primeiros computadores pessoais havia um nico barramento externo, chamado barramento de sistema, j hoje em dia, os computadores so compostos de no mnimo dois barramentos um ligando a memria ao processador e outro conectando o processador a um dispositivo de E/S. Ao barramento, tambm chamados de bus, so caminhos de dados onde so conectadas placas de modem, som, vdeo, entre outros perifricos, sendo que estes devem respeitar um conjunto de regras chamado protocolo do barramento, que definem o seu funcionamento, bem como as especificaes eltricas existentes na placa me do computador. So exemplos de barramentos: ISA, EISA, PCI, AGP e USB. Existem dois tipos de dispositivos ligados ao barramento, os mestres que so os componentes ativos do Bus, os quais podem comandar a transferncia dos dados, como exemplo, o processador, e os escravos dispositivos passivos, que apenas atendem as solicitaes dos mestres, como exemplo, a memria RAM. Os sinais binrios que os dispositivos emitem no so suficientes para alimentar o barramento, ento so acoplados ao barramento chips adicionais com funes correspondentes funo do dispositivo no Bus: os mestres esto ligados ao barramento por intermdio de um chip chamado alimentador do barramento, os escravos, por um chip chamado receptor do barramento, e os dispositivos que so simultaneamente mestres e escravos, por um transceptor do barramento. Esses trs chips so chamados dispositivos de trs estados por permitirem que os dispositivos flutuem (fiquem logicamente desconectados) sobre o barramento quando no so necessrios. Outra maneira de conectar os dispositivos ao barramento atravs do arranjo wired-or, que consiste em uma funo OR booleana quando dois dispositivos esto ligados ao mesmo tempo a linha de barramento determinante deste sistema (linha de coletor aberto).

2. Caractersticas do Barramento PCI O barramento PCI pode ser considerado o barramento mais popular existente, devido ao fato de a Intel ter patentiado-o e colocado a patente em domnio pblico, assim qualquer empresa poderia fabricar perifricos para esse barramento sem ter que pagar direitos Intel. Quase todos os computadores depois do Pentium possuem slots PCI presentes na placa-me, e inclusive computadores da Sun, como o UltraSPARC

tambm utilizam esse tipo de barramento. A figura 1 mostra uma placa-me equipada com o barramento PCI (slot branco).

Fig.1 - Slot PCI

Sua primeira verso operava a 33 MHz, possua largura de 32 bits e uma conexo de 124 pinos. Em 1993, foi lanada a verso 2.0, a qual funcionava a 66Mhz, possui largura de 64 bits e 188 pinos. Um sistema que suporta barramento PCI de 64 bits tambm suporta placas de 32 bits, mas a recproca falsa. As placas que possuem o barramento PCI tem um recurso interessante chamado Plug and Play (PnP), as quais so reconhecidas e configuradas automaticamente pelo BIOS quando so instaladas e o computador ligado (considerando que o sistema operacional tambm tenha a tecnologia PnP). Isso dispensa a configurao por jumpers, que ocorria nas placas ISA. Isto ocorre porque existe uma memria ROM especial que contm informaes sobre o endereo e a interrupo (IRQ). As interrupes so pedidos feitos por perifricos ao processador, os quais este atender em uma ordem hierrquica. Dispositivos PCI so fabricados aptos para compartilharem o mesmo endereo IRQ, inibindo assim conflitos de hardware que existiam nas placas ISA, que no tinham essa propriedade. Outra caracterstica relevante deste tipo de barramento o recurso IDE BusMastering, atravs do qual o perifrico pode tomar conta do barramento e acessar a memria sem a interferncia do processador, sendo este perifrico o mestre e a memria, o escravo.

No existe um nico tipo de barramento PCI, existem diferenas em relao ao tamanho e tenses. Por exemplo, antigamente os computadores usavam alimentao de 5V, hoje em dia so 3,3V; o barramento PCI deve suportar ambas as tenses; os conectores dessas tenses se diferem por dois ressaltos de plsticos que impedem que as pessoas instalem uma placa de 5V em um computador de 3,3V, e vice-versa. A transferncia de dados sobre o barramento PCI de 528 MB/s (66 MHz * 64 bits / 8). Apesar de ser bastante alta, essa velocidade tem dois problemas: no satisfaz as necessidades de um barramento de memria e no compatvel com as placas ISA existentes. Para resolver este problema a Intel desenvolveu computadores com trs ou mais barramentos, inserindo dois chips: ponte-norte (North Bridge) e ponte-sul (South Bridge), como mostra a figura 2.

Fig. 2 - Arquitetura de um computador tpico

South Bridge liga o barramento PCI ao barramento ISA e tambm suporta um ou dois discos IDE. A vantagem dessa arquitetura que o caminho entre e o processador e a memria tem uma velocidade muito alta, obtida com um barramento de memria prprio para essa funo. Como todos os outros barramentos, o PCI sncrono, ou seja, h um clock presente, e o sinal da linha uma onda quadrada que varia entre 5 MHz e 100MHz. Todas as transaes sobre o barramento PCI so feitas por um mestre, conhecido como iniciador, e um escravo, conhecido como alvo. O barramento PCI multiplexado, em vez de termos linhas separadas para dados e endereos, existe um nico conjunto de

linhas, usadas primeiramente para transferncia de endereos, e aps, para transferncia de dados. A multiplexao reduz a largura (e o custo) do barramento, mas resulta em um sistema mais lento do que um que tem linhas separadas para dados e endereos.

3. Arbitragem no Barramento PCI Podem ocorrer alguns problemas se dois dispositivos desejarem tornar-se mestres ao mesmo tempo. Para resolver esse conflito surge a necessidade de um mecanismo pra efetuar a arbitragem do barramento. No barramento PCI um nico rbitro determina quem ser o prximo mestre (arbitragem centralizada). Quando enxerga uma requisio de uso, o rbitro envia um sinal de garantia de uso do barramento por uma linha que est ligada a todos os dispositivos de E/S, como mostra a figura 3.

Fig. 3 - Arbitragem do Barramento

Passa a ser o mestre o dispositivo que fez uma requisio de uso e est mais prximo fisicamente do barramento. Esse procedimento denominado Daisy chaining. Uma outra maneira de fazer a arbitragem do barramento, que evita a questo da distncia fsica dos dispositivos, a arbitragem por prioridades. O esquema mostrado na figura abaixo tem dois nveis de prioridade: 1 e 2.

Fig. 4 - Arbitragem por nvel de prioridade

Os dispositivos 1 e 2 usam nvel de prioridade 1, os demais, prioridade 2. Em caso de mais de um nvel de prioridade estiver ativado a linha de requisio, o rbitro dar prioridade ao de nvel mais alto. Mas se os dois dispositivos que ativaram a linha forem do mesmo nvel, o rbitro recorre ao mtodo Daisy chaining, o qual o maior beneficiado ser o dispositivo 1, pois o mais prximo do rbitro. A garantia de uso do barramento por um dispositivo vale por uma transao, mas se este tiver completado uma transao e nenhum outro dispositivo requisitar o uso do barramento, este poder ser mestre novamente. O mtodo de arbitragem utilizado pelo rbitro no definido pela especificao PCI; ele pode usar vrias implementaes, visando sempre a no permitir que algum dispositivo fique ocioso quando poderia estar trabalhando.

4. Sinais do Barramento PCI O barramento PCI tem um conjunto de sinais obrigatrios, os quais cada sinal corresponde a um pino dos 120 ou 184 existentes. A tabela 1 contm alguns desses sinais; as colunas indicadas com um X indicam quem deve ativar cada sinal.

5. Concluso Este artigo apresentou uma introduo tecnologia dos barramentos PCI, a qual vem se tornando um padro por ser um barramento flexvel a ponto de aumentar sua velocidade ou criar novos tipos de conexo.Com exceo de placas de vdeo, em que est perdendo o terreno para o barramento AGP, o barramento PCI cada vez mais comum nos demais dispositivos que antes usavam o barramento ISA ou EISA, causando a obsolncia destes, pelo fato de ter muitas vantagens sobre estes, como a de trabalhar independente do processador trabalha paralelo a ele. Com o aumento da capacidade de processamento dos computadores e da capacidade de armazenamento das memrias, a

flexibilidade do barramento PCI ainda custar um bom tempo para se extinguir do mercado.

Tabela 1 - Sinais do barramento PCI Sinal CLK Linhas 1 Mestre Escravo Descrio Alimenta o barramento a 33MHz ou 66 MHz; Todos os dispositivos esto sincronizados com esse sinal AD PAR C/BE 32 1 4 X X X X Multiplexao das linhas de endereos e de dados Bit de paridade dos dados ou endereos Comando para o barramento/mapeamento de bit para bytes habilitados QUADRO# IRDY# IDSEL DEVSEL# TRDY# 1 1 1 1 1 X X X X X Indica que AD ou C/BE esto ativos Leitura: dados presentes; escrita: escravo vai aceitar Seleciona espao de configurao em vez da memria Escravo j decodificou seu endereo e est ouvindo Leitura: dados presentes; escrita: escravo pronto para aceitar STOP# 1 X Escravo deseja parar imediatamente a transao

REFERNCIAS Tanenbaum, A. S. Organizao Estruturada de Computadores, 4 edio. LTC, 2001; http://www.gta.ufrj.br/grad/01_1/barramento/index.htm (acessado em 18/06/2005); http://www.infowester.com/index.php (acessado em 18/06/2005);