Você está na página 1de 56

Universidade Federal da Bahia - UFBA

Departamento de Engenharia Eltrica DEE


Professor: Jos Emlio (Jemilioqs@gmail.com)
1. Funcionalidade e Estrutura
2. Barramento
3. Interrupes
4. Memoria
5. Pipeline
6. RISC e CISC

ENGC50 - Sistemas Microprocessados


Tpico 1: Arquitetura Computacional 2
Arquitetura: um conjunto de atributos visivis de um
Sistema, para o programador;

Organizao: refere-se s unidades operacionais e suas


interconexes que implementam as especificaes da sua
arguitetura.

ENGC50 - Sistemas Microprocessados


Tpico 1: Arquitetura Computacional 3
A importncia da Arquitetura:

Toda a Familia Intel x86 compartilham da mesma arquitetura


bsica;
E isso garante a compatibilidade dos Cdigos;

A Organizao difere entre as diferentes verses.

ENGC50 - Sistemas Microprocessados


Tpico 1: Arquitetura Computacional 4
Estrutura: o modo como os componentes
esto inter-relacionados.
Funo: a operao de cada componente
individual como parte da estrutura.
Computador

E/S Memria

Barramento

CPU
ENGC50 - Sistemas Microprocessados
Tpico 1: Arquitetura Computacional 5
Funes do Computador: Computador

Processamento de dados; E/S Memria

Armazenamento de dados;
Barramento

Transferncia de dados;
CPU
Controle.

ENGC50 - Sistemas Microprocessados


Tpico 1: Arquitetura Computacional 6
Viso Funcional:

ENGC50 - Sistemas Microprocessados


Tpico 1: Arquitetura Computacional 7
Operaes - movimentos
de dados

ENGC50 - Sistemas Microprocessados


Tpico 1: Arquitetura Computacional 8
Operaes -
Armazenamento

ENGC50 - Sistemas Microprocessados


Tpico 1: Arquitetura Computacional 9
Operaes
Processamento do
armazenamento para I/O

ENGC50 - Sistemas Microprocessados


Tpico 1: Arquitetura Computacional 10
Computador:
Computador
CPU;
E/S Memria
Memria;
Barramento Barramento

E/S.
CPU

ENGC50 - Sistemas Microprocessados


Tpico 1: Arquitetura Computacional 11
Computador Von Neumann

E/S Memria
CPU

Barramento
Registradores

CPU
Interconexes

Unidade de
ULA
controle

ENGC50 - Sistemas Microprocessados


Tpico 1: Arquitetura Computacional 12
ENGC50 - Sistemas Microprocessados
Tpico 1: Arquitetura Computacional 13
Busca de Instrues;
Interpretao de Instrues;
Busca de Dados;
Processamento de Dados;
Escrita de dados.

ENGC50 - Sistemas Microprocessados


Tpico 1: Arquitetura Computacional 14
CPU Unidade de lgica e aritmtica (ULA):
responsvel por, efetivamente, processar as
informaes atravs da realizao de
Registradores clculos e comparaes.
Unidade Controle: responsvel por realizar
a interpretao das instrues de mquina a
Interconexes serem executadas pelo computador, e ainda,
pela transferncia de dados e instrues para
dentro e para fora da CPU.
Unidade de Registradores: so posies de memria
ULA controle dentro do processador responsveis por
armazenar, temporariamente, os valores
(dados) que esto sendo processados e
algumas informaes de controle necessrias
para o processamento.

ENGC50 - Sistemas Microprocessados


Tpico 1: Arquitetura Computacional 15
Funes:
Registradores Visveis para o Usurio;
Registradores de controle e de estado.

ENGC50 - Sistemas Microprocessados


Tpico 1: Arquitetura Computacional 16
Registradores:
Proposito Gerais;
Dados;
Endereo;
Cdigo de Condio;

ENGC50 - Sistemas Microprocessados


Tpico 1: Arquitetura Computacional 17
Registradores:
Contador de programa (PC): contm o endereo da
instruo a ser buscada.
Registrador de instruo (IR): contm a ltima instruo
buscada.
Registrador de endereamento memria (MAR):
contm o endereo de uma posio de memria.
Registrador de armazenamento temporrio de dados
(MBR): contm uma palavra de dados a ser escrita na
memria ou a palavra lida mais recentemente.

ENGC50 - Sistemas Microprocessados


Tpico 1: Arquitetura Computacional 18
Computador

Registrad
ULA
ores
Unidade de Controle

Interconexes
Registradores/decodificadores

Unidade de
controle Logica de subsequncia

Memria de Controle

ENGC50 - Sistemas Microprocessados


Tpico 1: Arquitetura Computacional 19
A Unidade de Controle desempenha 2
tarefas bsicas:
Sequenciamento;
Execuo

ENGC50 - Sistemas Microprocessados


Tpico 1: Arquitetura Computacional 20
Sinais de controle:
Entradas;
Sadas.

ENGC50 - Sistemas Microprocessados


Tpico 1: Arquitetura Computacional 21
Entradas:
Relgio (clock);
Registradores de Instrues;
Cdigo de Condio;
Sinais de controle de Barramento de
Controle.
ENGC50 - Sistemas Microprocessados
Tpico 1: Arquitetura Computacional 22
Sadas:
Sinais de controle Interno ao processador
Reg. para Reg. e Reg. para ULA;
Sinais de controle para o barramento de
controle memoria ou para I/O.

ENGC50 - Sistemas Microprocessados


Tpico 1: Arquitetura Computacional 23
ENGC50 - Sistemas Microprocessados
Tpico 1: Arquitetura Computacional 24
ENGC50 - Sistemas Microprocessados
Tpico 1: Arquitetura Computacional 25
o mecanismo responsvel pela interligao do processador, memria
principal e mdulos E/S;

Computador

E/S Memria

Barramento

CPU

ENGC50 - Sistemas Microprocessados


Tpico 1: Arquitetura Computacional 26
Barramento de dados atravs dele trafegam os dados que so
transmitidos ou recebidos pelo processador. Os dados
transmitidos podem ser enviados para a memria ou para um
dispositivo de sada.
Barramento de endereos utilizado pelo processador para
especificar qual a posio de memria a ser acessada ou qual o
dispositivo de E/S a ser ativado.
Barramento de controle utilizado para definir se a operao a
ser realizada uma leitura ou escrita na memria ou num
dispositivo de E/S, entre outras funes de controle.

ENGC50 - Sistemas Microprocessados


Tpico 1: Arquitetura Computacional 27
ENGC50 - Sistemas Microprocessados
Tpico 1: Arquitetura Computacional 28
ENGC50 - Sistemas Microprocessados
Tpico 1: Arquitetura Computacional 29
O barramento alm de interligar as unidades internas do computador a
via que permite a existncias das interrupes.

Interrupo: o mecanismo pelo qual componente distintos do


computador (E/S e Memria), podem interromper a sequencia normal de
execuo de instrues do processador.
Tem como objetivo principal a otimizao do processamento!

Classe de interrupes:
Interrupo de Software;
Interrupo de E/S;
Interrupo de Relgio;
Interrupo de falha no hardware.

ENGC50 - Sistemas Microprocessados


Tpico 1: Arquitetura Computacional 30
ENGC50 - Sistemas Microprocessados
Tpico 1: Arquitetura Computacional 31
Busca: l a prxima instruo da memria para a CPU
Executa: Interpreta cdigos de operao e efetua a
operao indicada.
Interrupo: se as interrupes esto habilitadas e
ocorreu uma, salva o estado do processo atual e processa
a interrupo.

ENGC50 - Sistemas Microprocessados


Tpico 1: Arquitetura Computacional 32
ENGC50 - Sistemas Microprocessados
Tpico 1: Arquitetura Computacional 33
ENGC50 - Sistemas Microprocessados
Tpico 1: Arquitetura Computacional 34
Acesso da memria por busca de operandos;

Enderessamento indireto requer mais acesso de

memria;

Pode ser pensado como uma instruo com subciclo

adicional

ENGC50 - Sistemas Microprocessados


Tpico 1: Arquitetura Computacional 35
ENGC50 - Sistemas Microprocessados
Tpico 1: Arquitetura Computacional 36
ENGC50 - Sistemas Microprocessados
Tpico 1: Arquitetura Computacional 37
A tcnica de pipelines permite que vrias
instrues sejam sobrepostas na execuo
dentro do processador.
Uma instruo decomposta em vrias e distintas
tarefas e cada uma delas executada por diferentes
partes do hardware simultaneamente.

ENGC50 - Sistemas Microprocessados


Tpico 1: Arquitetura Computacional 38
ENGC50 - Sistemas Microprocessados
Tpico 1: Arquitetura Computacional 39
ENGC50 - Sistemas Microprocessados
Tpico 1: Arquitetura Computacional 40
busca antecipada de instruo - Enquanto o
segundo est executando uma instruo, o primeiro
tira proveito de ciclos de memria que no so
usados para buscar e armazenar a prxima
instruo. (Superposio de busca).

Acelera a execuo de instrues.


Os estgios de busca e de execuo tiverem a
mesma durao o nmero de instrues
executadas por unidade de tempo dobra.

ENGC50 - Sistemas Microprocessados


Tpico 1: Arquitetura Computacional 41
Dois motivos que dificultam a duplicao da taxa de instrues:

1. O tempo de execuo geralmente maior que o tempo de


busca, pois a execuo de uma instruo geralmente envolve
leitura e armazenamento de operandos e execuo de
algumas operaes.

2. A ocorrncia de instrues de desvio condicional faz com


que o endereo da prxima instruo a ser buscada seja
desconhecido. Nesse caso, o estgio de busca teria de
esperar at receber o endereo da prxima instruo do
estgio de execuo.

ENGC50 - Sistemas Microprocessados


Tpico 1: Arquitetura Computacional 42
Estratgia de adivinhao.
Quando uma instruo de desvio condicional
passada do estgio de busca para o de execuo, o
estgio de busca obtm na memria a instruo
imediatamente seguinte instruo de desvio.

ENGC50 - Sistemas Microprocessados


Tpico 1: Arquitetura Computacional 43
Busca de instruo (BI): l a prxima instruo esperada e a armazena
em uma rea de armazenamento temporrio.
Decodificao da instruo (DI): determina o cdigo de operao da
instruo e as referncias a operandos.
Clculo de operandos (CD): determina o endereo efetivo de cada
operando fonte.
Busca de operandos (BD): busca cada operando localizado na
memria. Os operandos localizados em registradores no precisam ser
buscados.
Execuo da instruo (EI): efetua a operao indicada e armazena o
resultado, se houver, na localizao do operando de destino
especificado.
Escrita de operando (ED): armazena o resultado na memria.

ENGC50 - Sistemas Microprocessados


Tpico 1: Arquitetura Computacional 44
ENGC50 - Sistemas Microprocessados
Tpico 1: Arquitetura Computacional 45
Complex Instruction Set Computer, ou Computador de Conjunto de
Instrues Complexo;
Visam criar arquiteturas complexas o bastante a ponto de facilitar
a construo dos compiladores, assim, programas complexos so
compilados em programas de mquina mais curtos;
CISC utilizam arquiteturas Registrador-Memria.
Unidades de Controle poderosas e capazes de executar tarefas
complexas como:
Execuo Fora de Ordem;
Execuo Superescalar.

ENGC50 - Sistemas Microprocessados


Tpico 1: Arquitetura Computacional 46
O surgimento, em 1951, do conceito de programao facilitou o

trabalho de projetar instrues complexas;

O microcdigo reside em memria de controle e visa acelerar a

execuo devido as memrias serem mais rpidas;

O primeiro sistema de computao lanado com microcdigo foi a

IBM em 1964 - Sistema IBM/360;

ENGC50 - Sistemas Microprocessados


Tpico 1: Arquitetura Computacional 47
Caractersticas Principais:

Uso dos modos: registrador para registrador; registrador para


memria e memria para registrador;
Uso de mltiplos modos de endereamento para a memria,
incluindo indexao para o caso de vetores;
Instrues com largura varivel, com a quantidade de bytes
variando de acordo com o modo de endereamento utilizado;
As instrues requerem mltiplos ciclos de relgio para sua
complexa execuo;
O hardware possui poucos registradores devido ao fato de
possuir muitas instrues com acesso memria;
Registradores especializados, como o registrador de controle
(flags...);

ENGC50 - Sistemas Microprocessados


Tpico 1: Arquitetura Computacional 48
ENGC50 - Sistemas Microprocessados
Tpico 1: Arquitetura Computacional 49
Reduced Instruction Set Computer, ou Computador de Conjunto de
Instrues Reduzido.
Um computador RISC parte do pressuposto de que um conjunto
simples de instrues vai resultar numa Unidade de Controle
simples, barata e rpida;
Em geral adotam arquiteturas mais simples e que acessam menos
a memria, em comparao do acesso aos registradores;
A arquitetura Registrador-Registrador mais adotada.

ENGC50 - Sistemas Microprocessados


Tpico 1: Arquitetura Computacional 50
Caractersticas comuns dos microprocessadores RISC:

Um grande nmero de registradores de propsito geral ou o uso de


tecnologias de compilao na otimizao do uso de registradores;
Um conjunto de instrues simples e limitado;
Enfoque na otimizao da pipeline de instrues;

ENGC50 - Sistemas Microprocessados


Tpico 1: Arquitetura Computacional 51
Motivos para o desenvolvimento da arquitetura RISC:
Grande dificuldade de programao;
Simplicidade e previsibilidade
Menor tempo de execuo do Pipeline (menos estgios);
Maior Aplicao na indstria (possibilidade de trabalhar em Tempo-Real).

ENGC50 - Sistemas Microprocessados


Tpico 1: Arquitetura Computacional 52
Entre os dispositivos de armazenamento disponveis, os
registradores oferecem acesso mais rpido;
Um banco de registradores usa endereos de tamanho muito menor
que endereos da memria cache ou da memria principal.

Abordagem de Software o compilador tenta alocar nos


registradores os dados que sero utilizados durante
determinadas operaes;
Abordagem de Hardware consiste em expandir o numero de
registradores, aumentando assim a capacidade de armazenar
mais variveis por um tempo maior;

ENGC50 - Sistemas Microprocessados


Tpico 1: Arquitetura Computacional 53
Variveis Globais utilizam registradores Globais;

ENGC50 - Sistemas Microprocessados


Tpico 1: Arquitetura Computacional 54
ENGC50 - Sistemas Microprocessados
Tpico 1: Arquitetura Computacional 55
Stallings, Willian.Arquitetura e Organizao de Computadores.5
ed.
SOUZA, David Jos. Desbravando o PIC. 4.ed.

ENGC50 - Sistemas Microprocessados


Tpico 1: Arquitetura Computacional 56