Escolar Documentos
Profissional Documentos
Cultura Documentos
1/198
NDICE
Introduo ......................................................................................................................... 7
Objetivo da Disciplina .................................................................................................. 7
Bibliografia ................................................................................................................... 7
Avaliao ...................................................................................................................... 7
Laboratrio ................................................................................................................... 8
Condies para aprovao ............................................................................................ 9
Ementa ........................................................................................................................ 10
Por qu estudar tcnicas digitais? ............................................................................... 11
Sistemas Analgicos x Sistemas Digitais ................................................................... 11
Sistemas Analgicos ............................................................................................... 11
Sistemas Digitais .................................................................................................... 11
Sistemas Digitais ........................................................................................................ 12
Vantagens ............................................................................................................... 12
Desvantagens .......................................................................................................... 12
Representaes Numricas ............................................................................................. 13
Representao Analgica ........................................................................................... 13
Representao Digital ................................................................................................. 13
Sistemas de Numerao: ................................................................................................. 15
Classificao ............................................................................................................... 17
Sistemas posicionais ............................................................................................... 17
Sistemas no posicionais ........................................................................................ 18
Gerao de inteiros ..................................................................................................... 18
Algoritmo de avano de dgitos .............................................................................. 18
Algoritmo de gerao de inteiros............................................................................ 18
Contagem binria........................................................................................................ 19
Exerccios ................................................................................................................... 19
Mudana de Bases .......................................................................................................... 20
Converso de binrio para decimal ............................................................................ 20
Converso de decimal para binrio ............................................................................ 20
Converso de Nmeros Binrios Fracionrios em Decimais ..................................... 22
Converso de Nmeros Decimais Fracionrios em Binrios ..................................... 23
Sistema Octal .................................................................................................................. 25
Converso do sistema octal para o sistema decimal ................................................... 25
Converso do sistema decimal para o sistema octal ................................................... 26
Sistema Hexadecimal ..................................................................................................... 29
Sistemas de Pesos ....................................................................................................... 29
Contagem em hexadecimal ......................................................................................... 29
Converso de hexadecimal para decimal.................................................................... 30
Converso de decimal para hexadecimal.................................................................... 30
Converso de hexadecimal para binrio ..................................................................... 30
Converso de binrio para hexadecimal ..................................................................... 30
Cdigos ........................................................................................................................... 31
Cdigo BCD ............................................................................................................... 31
Cdigo de Gray........................................................................................................... 32
Converso de binrio para Cdigo de Gray............................................................ 32
Converso de Cdigo de Gray para binrio............................................................ 33
Aplicaes do Cdigo de Gray ............................................................................... 33
Cdigos Alfanumricos .............................................................................................. 34
2/198
3/198
4/198
5/198
6/198
Introduo
Objetivo da Disciplina
Oferecer uma viso dos princpios bsicos fundamentais dos sistemas
digitais e tratar de modo abrangente os mtodos tradicionais e modernos
de anlise, projeto e implementao.
Bibliografia
Avaliao
A avaliao do curso se dar da seguinte forma:
1. 2 provas (P1 e P2)
2. Mdia das notas de laboratrio (L)
( P1 P 2 L)
3
7/198
Laboratrio
Cada aula de laboratrio dever:
1. Ser precedida de um preparatrio O monitor dar um visto no
preparatrio antes da aula comear. Ao final da aula, o grupo dever
entregar o preparatrio ao monitor (com exceo da 1a aula).
2. Ser concluda com um relatrio O grupo dever preparar um
relatrio sobre a experincia, que por sua vez, dever ser entregue
ao monitor no incio da prxima aula de laboratrio.
OBS: O preparatrio corresponder a 50% da nota do relatrio.
REGRAS:
12 aulas de laboratrio;
Grupos permanentes de at 4 alunos;
Cada aula de laboratrio perdida (falta) dever ser reposta em dia e
horrio a ser definido junto com o monitor;
Caso o aluno no faa a reposio, ser lanada nota zero para o
respectivo relatrio;
Ser permitido at duas reposies por aluno/ms.
Para a aula de reposio, tanto o preparatrio quanto o relatrio
dever ser individual.
Os grupos devero ser definidos j antes da primeira aula de
laboratrio e ser formado por aqueles alunos que constarem na capa
do primeiro relatrio.
Qualquer outra situao alm das previstas aqui ser decidida pelo
professor.
12
L
i 1
12
8/198
Se M > 6 Aprovado
Se 4 M < 6 VS
Se M < 4 Reprovado
OBS:
9/198
Ementa
1. Sistemas de Numerao
1.1. Logaritmos e base
1.2. Codificao Posicional
1.3. Representao de inteiros positivos
1.4. Mudanas de base
1.5. Nmeros inteiros sinalizados
1.6. Operaes Aritmticas
1.7. Nmeros fracionrios
2. Clculo Proposicional
2.1. Variveis lgicas e funes lgicas
2.2. Tabela Verdade
2.3. lgebra Booleana
2.4. Postulados
2.5. Identidades Booleanas. Teoremas de De Morgan
2.6. Relao com Clculo Proposicional
2.7. Representao grfica das funes
2.8. Booleanas
2.9. Formas Padro
3. Simplificao de Funes Lgicas
3.1. Simplificao algbrica
3.2. Mapas de Veich-Karnaugh
3.3. Mtodo de Quine-McKluskey
4. Circuitos Combinacionais
4.1. Abordagem hierrquica
4.2. Somadores
4.3. Blocos hierrquicos bsicos
4.4. Implementao com blocos bsicos
5. Circuitos Sequenciais
5.1. Latch
5.2. Problemas de temporizao
5.3. Flip-flops JK, D e T
10/198
Sistemas Digitais
Um sistema digital uma combinao de dispositivos projetados
para manipular informaes lgicas ou quantidades fsicas que so
representadas no formato digital, ou seja, as quantidades podem assumir
valores discretos. So exemplos os computadores, calculadoras, telefonia,
etc...
11/198
Sistemas Digitais
Vantagens
Desvantagens
12/198
Representaes Numricas
Existem basicamente duas formas diferentes de representao dos valores
das quantidades:
Representao Analgica
Uma quantidade representada por um indicador proporcional
continuamente varivel. Ex: velocmetro de um automvel, termmetro de
mercrio, etc...
Representao Digital
As quantidades no so representadas por quantidades proporcionais,
mas por smbolos denominados dgitos.
13/198
14/198
Sistemas de Numerao:
Os sistemas de numerao mais comuns no estudo de sistema
digitais so:
Decimal: 0, 1, 2, 3, 4, 5, 6, 7, 8, 9 10 smbolos
Octal: 0, 1, 2, 3, 4, 5, 6, 7 8 smbolos
Hexadecimal: 0, 1, 2, 3, 4, 5, 6, 7, 8, 9, A, B, C, D, E, F 16 smbolos
Binrio: 0, 1 2 smbolos
15/198
Vejamos um exemplo:
Quatro em decimal representado como 4. Sua representao em binrio
100.
16/198
Classificao
forma:
Sistemas posicionais
Outro exemplo:
1. 27,35
17/198
Sistemas no posicionais
Nos sistemas de numerao no posicional, no h uma forma
estruturada como a anterior para a indicao dos valores. Vamos tomar
como exemplo o sistema de numerao Romano:
No nmero XX (vinte em decimal), o valor do dgito X esquerda o
mesmo daquele direita. Neste caso a representao aditiva, com X
representando a quantidade decimal 10, e com a combinao XX associada a
10+10=20. Por outro lado em IX (nove em decimal) a representao
subtrativa.
Gerao de inteiros
Algoritmo de avano de dgitos
Avanar um dgito de um alfabeto ordenado consiste em substitu-lo
pelo prximo dgito na hierarquia. O dgito de maior valor do conjunto
sempre avanado para o aquele de menor valor na hierarquia.
01234567890
Algoritmo de gerao de inteiros
18/198
0 1 2 3 4 5 6 7 8 9 10 11 12
13 14 15 16 17 18 19 20 21 22 23
24 25
Observe que o nove avana para o zero, logo o dgito mais esquerda
(o zero, no mostrado explicitamente no nmero) avanado para 1
gerando o prximo nmero na lista, o 10.
Contagem binria
Exerccios
Tocci 10. Edio
1.1 e 1.2
19/198
Mudana de Bases
Para que possamos entender e projetar equipamentos digitais,
necessrio que entendamos muito bem o sistema de numerao binrio. Para
isto, faz-se necessrio aprendermos a converter nmeros decimais em
nmeros binrios puros (nmeros binrios sem sinal), e vice-versa.
(10110101)2
20/198
2. Diviso sucessiva
(76)10
Mtodo da Inspeo
21/198
1010,11012 = ?10
22/198
23/198
4,810 = ?2
24/198
Sistema Octal
O sistema octal de numerao um sistema de base 8 no qual existem
8 smbolos assim enumerados:
0,1,2,3,4,5,6 e 7
Atualmente, o sistema octal pouco utilizado em eletrnica, mas
concursos nas reas de eletrnica, eletrotcnica, informtica e
telecomunicaes sempre apresentam uma questo relacionada a este
sistema.
DECIMAL OCTAL
0
0
1
1
2
2
3
3
4
4
5
5
6
6
7
7
8
10
9
11
10
12
11
13
12
14
13
15
14
16
15
17
16
20
Tabela 2: Comparao entre o sistema decimal e octal.
25/198
1008 = ?10
4768 = ?10
26/198
51210 = ?8
71910 = ?8
2 = 010
7 = 111
Logo, temos:
278 = 101112
27/198
5368 = ?2
446758 = ?2
110 = 6
010 = 2
Logo, temos:
1100102 = 628
Converta os nmeros abaixo:
110101012 = ?8
10001100112 = ?8
28/198
Sistema Hexadecimal
Sistemas de Pesos
Contagem em hexadecimal
29/198
30/198
Cdigos
Quando nmeros, letras ou palavras so representadas por um grupo
especial de smbolos, dizemos que eles esto codificados, sendo o grupo de
smbolos denominado cdigo.
Cdigo BCD
31/198
Cdigo de Gray
Este cdigo visa reduzir a probabilidade de ocorrncia de erro nos
equipamentos digitais devido interpretao de vrios bits modificando-se
simultaneamente em certas situaes;
No cdigo de Gray, um nmero binrio tem apenas 1 nico bit
modificado em relao ao nmero antecessor ou sucessor;
32/198
33/198
Cdigos Alfanumricos
Os cdigos alfanumricos so utilizados em interfaces homemmquina, uma vez que a interpretao de informaes em binrio, para ns
seres humanos, exaustiva e complicada. Desta forma, deixamos que as
mquinas faam o trabalho de converso de nmeros e letras para cdigos
binrios e vice-versa.
Em geral, um cdigo alfanumrico possui no mnimo:
Cdigo ASCII
34/198
35/198
36/198
1. 10110101
2. 011011000110
3. 1000110110101011010001
37/198
Cdigos de Hamming
Um nico bit de paridade pode indicar que existe um erro num certo
grupo de bits, mas no possvel identificar onde ocorreu o erro;
2 p d p 1
Exemplo:
- 4 bits de dados (d)
Se p = 2 4 4 + 2 + 1 incoerente!
Se p = 3 8 4 + 3 + 1 ok
Logo, so necessrios 3 bits de paridade!
38/198
39/198
40/198
41/198
42/198
43/198
A leitura da posio do bit errado deve ser feita atravs dos bits de
Verificao de Paridade, sempre da esquerda para a direita.
Designao dos bits
P1
P2 D1 P3 D2 D3 D4
Posio dos bits
1
2
3
4
5
6
7
Nmero da pos. bits
001 010 011 100 101 110 111
Dado recebido
0
0
1
0
0
0
1
Verificao de Paridade 0
0
1
44/198
Exerccios
Tocci 10 edio
1.3 a 1.10
2.1 a 2.41
45/198
Aritmtica Digital
Adio Binria
46/198
47/198
Forma de Complemento de 1
Forma de Complemento de 2
48/198
49/198
Negao
Negao a operao de converso de um nmero positivo em seu
equivalente negativo ou a converso de um nmero negativo em seu
equivalente positivo.
Observaes:
50/198
51/198
52/198
Exerccios
Tocci 10 edio
6.1 a 6.7
53/198
Overflow Aritmtico
Suponha que dois nmeros binrios sejam representados por 1 bit de
sinal mais 4 bits de magnitude e que a soma destes nmeros tambm deva
ser representada por 1 bit de sinal e 4 bits de magnitude.
54/198
55/198
Multiplicao Binria
Em binrio puro
Feito da mesma maneira que a multiplicao de nmeros decimais,
porm mais fcil!
Exemplo:
No sistema de complemento de 2
A. Nmeros positivos multiplicao binria vista anteriormente;
B. Nmeros negativos devero estar na forma de complemento de 2.
Aplicar a negao em ambos os nmeros e multiplicar como em A;
56/198
Diviso Binria
Os termos de uma diviso so o dividendo, o quociente e o divisor.
Dividendo
quociente
Divisor
A operao de diviso nos computadores realizada utilizando-se
subtraes. Como subtraes so feitas com um somador, a diviso tambm
pode ser realizada com um somador.
O resultado de uma diviso denominada quociente. O quociente o
nmero de vezes que o divisor cabe dentro do dividendo. Isto significa que
o divisor pode ser subtrado a partir do dividendo um nmero de vezes igual
ao quociente.
O sinal do quociente depende dos sinais do dividendo e do divisor de
acordo com as seguintes regras:
57/198
58/198
59/198
Nmero = (-1)1(1,10001110001)(2145-127)
= (-1)(1,10001110001)(218)
= -1100011100010000000 = -407,68810
60/198
Exerccios
Tocci 10 edio
6.8 a 6.17
61/198
lgebra Booleana
Anlise formal para circuitos digitais:
62/198
Operao No (NOT)
Operao E (AND)
Operao Ou (OR)
Operao Ou-Exclusivo (Exclusive OR ou EXOR)
Operao No (NOT)
Operao E (AND)
O operador um ponto ( )
0.0=0
0.1=0
1.0=0
1.1=1
63/198
Operao Ou (OR)
64/198
Lei Comutativa
A lei comutativa da adio para duas variveis escrita da seguinte
forma:
A + B = B + A
A lei comutativa da multiplicao para duas variveis a seguinte:
A.B = B.A
Lei Associativa
A lei associativa da adio escrita para trs variveis mostrada a
seguir:
A + (B + C) = (A + B) + C
A lei associativa da multiplicao escrita para trs variveis
mostrada a seguir:
A.(B.C) = (A.B).C
Lei Distributiva
A lei distributiva mostrada a seguir:
A.(B + C) = A.B + A.C
(A + B). (A + C) = A + B.C
Lei de Absoro
A + A.B = A
A + A.B = A + B
(A + B).B = A.B
65/198
Identidades Importantes
A.B + A.B = A
(A + B).(A + B) = A
A.(A + B) = A
A.(A + B) = A.B
A.B + A.C = (A + B).(A + C)
NOT
o 0 = 1
o 1 = 0
o A = A
OR
o A + 1 = A
o A + 0 = A
o A + A = A
o A + A = 1
AND
o A.1 = A
o A.0 = 0
o A.A = A
o A.A = 0
66/198
67/198
Dualidade
Existe um princpio especial na lgebra Booleana denominado
princpio da dualidade.
Para uma expresso Booelana qualquer, se trocarmos as operaes E e as
operaes OU entre si, assim como os valores 0 e 1 entre si,
obteremos uma expresso Booleana igualmente vlida.
Exemplos:
A + 0 = A A.1 = A
A + 1 = 1 A.0 = 0
A + A = A A.A = A
A + A = 1 A.A = 0
Teoremas de De Morgan
De Morgan, um matemtico que conheceu Boole, props dois teoremas
que representam uma parte importante da lgebra Boolena.
Primeiro Teorema
A.B = A + B
Segundo Teorema
A + B = A.B
Estes dois teoremas permitem mudar o operador sem alterar a
expresso Booleana !
68/198
A+B+C=
A+B+C=
A.C.D
69/198
Funes Booleanas
As funes Booleanas, s vezes tambm chamadas de funes lgicas,
so funes que indicam se uma determinada expresso Booleana
verdadeira ou falsa para um determinado conjunto especfico de valores
(tambm verdadeiros ou falsos) atribudos s variveis que compem esta
expresso Booleana.
Exemplo:
f(A,B) = A.B Esta funo ser verdadeira se, e somente se, A for
verdadeira e B for verdadeira. Visto de outra maneira: Esta funo ser
falsa para quaisquer combinaes de A e B onde, ao menos uma das
variveis, seja falsa.
Uma funo Booleana s pode ser falsa ou verdadeira.
OBS: muito comum tambm associarmos aos valores falso e verdadeiro, os
valores (0) e (1) tambm chamados de nveis lgicos - conforme j vimos, e
tambm os valores ALTO (verdadeiro) e Baixo (falso). No entanto, a
correspondncia com falso e verdadeiro no obrigatria. apenas
habitual. Porm, caso a correspondncia habitual no seja a escolhida,
obrigatria a indicao da correspondncia utilizada.
Em circuitos digitais, muito comum a associao do valor
VERDADEIRO ou nvel lgico 1 a um valor de tenso como, por exemplo, +5V.
J para o valor FALSO ou nvel lgico 0, usual associarmos a um valor de
tenso de 0V.
Tabela-Verdade
Os resultados de uma funo Booleana podem ser expressos numa
tabela relacionando todas as combinaes possveis dos valores que suas
variveis podem assumir e seus resultados correspondentes. Esta tabela
chama-se de Tabela-Verdade.
70/198
Exemplo:
f(A,B) = (A + B).(A + B)
A
0
0
1
1
B f(A,B)
0
0
1
0
0
1
1
1
B f(A,B)
0
1
0
1
71/198
Portas Lgicas
Se relacionarmos as variveis A e B de uma funo booleana f(A,B)
como entradas e a prpria funo f como sada, podemos imaginar
circuitos que implementem as operaes bsicas da lgebra Booleana.
Tais circuitos eletrnicos, que no sero estudados neste momento,
podem ser simbolizados atravs do conceito que chamamos de portas.
Uma porta representa um operador lgico onde suas entradas
correspondem s variveis lgicas e a sua sada corresponde prpria
funo.
Vejamos as portas lgicas e suas respectivas Tabelas-Verdade.
72/198
73/198
74/198
75/198
2) A.(A + B)
3) A.(A + B) + C + C.B
4) A + A.B + C.D
76/198
Soma-de-produtos
Produto-de-somas
Exemplos de soma-de-produtos:
A.B + A.B.C
A.B.C + C.D.E + B.C.D
A.B + A.B.C + A.C
A + A.B.C + B.C.D
77/198
78/198
79/198
(A + B + C).(A + B + C).(A + B + C)
A.B.C A + B + C
80/198
Observaes
Exerccios
Tocci 10 edio
3.2 a 3.40
81/198
Tabela-Verdade
para
fazermos
82/198
(a)
(b)
(c)
(d)
83/198
Mapas de Karnaugh
Um mapa de Karnaugh prov um mtodo sistemtico para
simplificao de expresses Booleanas e, se usado adequadamente, produz
uma expresso de soma-de-produtos ou produto-de-somas mnima.
Uma mapa de Karnaugh similar a uma Tabela-Verdade porque todos
os valores possveis das variveis de entrada e a sada resultante para cada
valor esto presentes no mapa.
O mapa de Karnaugh um arranjo de clulas no qual cada clula
representa um valor binrio das variveis de entrada e o mesmo pode ser
utilizado para expresses com duas, trs, quatro e cinco variveis. Para um
nmero maior de clulas, existe um outro mtodo chamado de QuineMcClusky
O nmero de clulas numa mapa de Karnaugh igual ao nmero de
total de combinaes possveis das variveis de entrada que igual ao
nmero de linhas da Tabela-Verdade.
84/198
Clulas Adjacentes
As clulas num mapa de Karnaugh so arranjadas de forma que exista
apenas uma mudana simples de varivel entre clulas adjacentes. A
adjacncia definida por uma mudana simples de varivel.
Fisicamente, cada clula adjacente a clulas que esto
imediatamente prximas a ela por qualquer um dos seus quatro lados. Uma
clula no adjacente s clulas que tocam diagonalmente qualquer um dos
seus vrtices. Alm disso, as linhas na linha superior so adjacentes s
celulas correspondentes na linha inferior e as clulas na coluna mais
esquerda so adjacentes s celulas correspondentes na coluna mais a
direita. Isso denominado adjacncia cilndrica.
85/198
86/198
87/198
88/198
89/198
90/198
E=0
E=1
Os dois mapas devem ser superpostos para que haja adjacncia entre
as clulas deles:
E=0
E=1
91/198
E=0
E=1
92/198
93/198
Os agrupamentos de 1 resultam numa expresso de Soma-DeProdutos que igual ao dual da expresso obtida pelo agrupamento de 0.
Use um mapa de Karnaugh para minimizar a seguinte expresso
de Produto-De-Somas padro:
(B+C+D).(A+B+C+D).(A+B+C+D).(A+B+C+D).(A+B+C+D)
94/198
95/198
96/198
97/198
Mtodo de Quine-McCluskey
Como podemos observar, a complexidade dos mapas de VeichtKarnaugh aumentam conforme o nmero de variveis aumenta. A partir de 7
variveis, a simplificao atravs do uso destes mapas torna-se
impraticvel.
Tendo em vista que, em muitos casos reais, o nmero de variveis
extrapola facilmente o nmero de 6, torna-se importante dispormos de um
mtodo mais prtico, e de preferncia que seja fcil de implementar via
software.
Tais mtodos existem e chamam-se de Mtodos Tabulares, sendo o
mtodo de Quine-McCluskey um dos mais conhecido dentre eles.
OBS: Atualmente, o mtodo implementado em programas de sntese de
circuitos digitais o ESPRESSO (e seus variantes), criado por Robert
Brayton na IBM/Berkeley.
O Processo de Agrupamento
Os mintermos so, inicialmente, separados de acordo com seus
ndices, onde o ndice de um mintermo o nmero de variveis cujo estado
seja verdadeiro.
Ex: A.B.C.D 0101 2 x 1s index = 2
Os mintermos so agrupados conforme seus ndices, e em ordem
crescente da seguinte forma:
Exemplo 1: Listar os mintermos de quatro variveis em grupos de mesmo
ndice.
Mintermo (binrio)
Nmero do Mintermo ndice
0000
0
0
0001, 0010, 0100, 1000
1, 2, 4, 8
1
0011, 0101, 0110, 1010, 1100
3, 5, 6, 9, 10, 12
2
0111, 1011, 1101, 1110
7, 11, 13, 14
3
1111
15
4
98/198
No. Mintermo
ndice
Passo 1
a) O nmero decimal representando cada mintermo em um grupo de
mesmo ndice comparado com os nmeros de todos os mintermos do
grupo possuindo um ndice mais alto;
b) Somente aqueles mintermos possuindo nmeros maiores, e tambm
ndices maiores, precisam ser considerados para efeito de
comparao. Por exemplo, m9 (ndice 2) no precisa ser comparado
com o mintermo m7 (ndice 3), pois 7 menor que 9 (ver Exemplo 1);
c) Dois mintermos iro combinar-se (como um grupo de 2) se suas
representaes decimais diferirem de 2N. O grupo formar ento um
implicante reduzido1;
d) Cada mintermo que combinado em um grupo de dois, ento riscado
da lista original;
e) Um dado mintermo pode combinar-se com mais de um grupo;
f) Os termos restantes que no formaram grupos so chamados de
implicantes essenciais;
Para compreender a origem dos termos empregados aqui, veja o livro Introduction to Switching Theory
and Logical Design Frederick J. Hill e Gerald R. Peterson Wiley International, 1968.
99/198
Passo 2:
a) Os implicantes reduzidos que foram produzidos no Passo 1 so
inseridos em uma segunda coluna na forma
I(2N)
onde I o menor nmero de mintermo do par formado, e 2N a
potncia de 2 pelo qual o mintermo difere;
b) Somente o mintermo de menor nmero precisa ser reescrito na
coluna 2;
c) As entradas da segunda coluna devem ser separadas em grupos de
implicantes reduzidos que resultaram dos vrios cruzamentos do
Passo 1;
100/198
Coluna 1
1
4
10
12
11
14
15
Coluna 2
4(8)
10(1)
10(4)
12(2)
11(4)
14(1)
Passo 3
a) Os implicantes de cada grupo da coluna 2 so comparados com todos
os membros do prximo grupo que possuem a mesma potncia de 2
entre parnteses;
b) Se os nmeros dos mintermos diferem por uma potncia de 2, ento
os dois implicantes podem ser combinados. Isto corresponde a dois
grupos de dois mintermos sendo combinados para formar um grupo de
quatro;
c) O novo implicante reduzido formado deve ser reescrito em uma
terceira coluna da seguinte forma:
I(2N,2M)
onde I o mintermo de menor nmero, e 2N e 2M so as potncias de 2
utilizadas para formar o grupo;
d) Os implicantes utilizados para formar os grupos da coluna 3 devem
ser riscados da coluna 2;
e) As entradas da coluna 3 devem ser comparadas de forma a verificar
se outros grupos podem ser formados, levando uma quarta coluna
(grupos de 8 mintermos);
f) O processo continua at que nenhum novo grupo possa ser formado.
Coluna 1
1
4
10
12
11
14
15
Coluna 2
4(8)
10(1)
10(4)
12(2)
11(4)
14(1)
Coluna 3
10(1,4)
101/198
Coluna 2
4(8)
10(1)
10(4)
12(2)
11(4)
14(1)
Coluna 3
10(1,4)
Da temos:
1 = 0001 A.B.C.D
4(8) = 0100 A.B.C.D B.C.D
12(2) = 1100 A.B.C.D A.B.D
10(1,4) = 1010 A.B.C.D A.C
Logo, a funo simplificada toma a seguinte forma:
f(A,B,C,D) = A.B.C.D + B.C.D + A.B.D + A.C
102/198
103/198
b
X
c
X X
X
d
X X
Logo, a forma reduzida da funo original dada por2:
F = a + b + d = A.B.C.D + B.C.D + A.C
Para maiores detalhes, ver Fundamentals of Digital Systems Design de V. Thomas Rhyne, PrenticeHall, 1973.
2
104/198
Tecnologia mais antiga de fabricao das portas conhecida como Transistor-Transistor Logic. Ser
estudada mais adiante.
4
Tecnologia mais recente que a TTL (porm, no a mais atual) conhecida como Complementary MetalOxide Semiconductor. Tambm ser estudada mais adiante.
5
Programmable Logic Device.
6
Application-Specific Integrated Circuit.
105/198
106/198
Implementao em PLDs
O uso de dispositivos de lgica programvel acelera o
desenvolvimento de circuitos digitais devido sua grande praticidade, custo
e tamanho reduzido.
Os PLDs como, por exemplo, os CPLDs e FPGAs, so dispositivos
contendo elementos de circuitos7. Cada elemento deste pode assumir, de
forma grosseiramente falando, a funo de qualquer porta lgica bsica
atravs de programao.
Sero explicados em maiores detalhes no decorrer do curso. H diferenas considerveis entre CPLDs e
FPGAs.
8
Usaremos apenas a linguagem VHDL.
107/198
A Linguagem VHDL
A linguagem VHDL envolve dois elementos fundamentais:
1. A definio das entradas/sadas do circuito;
2. A definio de como as sadas respondem s entradas (operao).
Vejamos um exemplo de circuito lgico, no caso uma porta AND,
descrito em VHDL:
ENTITY and_gate IS
PORT( a, b : IN BIT;
y : OUT BIT);
END and_gate;
ARCHITECTURE ckt OF and_gate IS
BEGIN
y <= a AND b;
END ckt;
A declarao ENTITY pode ser encarada como uma descrio de
bloco, pois o circuito que estamos descrevendo deve estar contido dentro
de algo. O circuito se chama and_gate.
Em VHDL, a palavra-chave PORT diz ao compilador que estamos
definindo entradas e sadas para o circuito. No caso, a e b so entradas
(IN) do tipo BIT (s pode assumir 0 ou 1). A linha contendo END and_gate
termina a descrio do bloco.
A declarao ARCHITECTURE usada para descrever a operao de
tudo que est dentro do bloco. O projetista inventa um nome para essa
descrio da arquitetura do funcionamento interno do bloco ENTITY. No
caso, o nome escolhido foi ckt. Aqui, BEGIN e END abrem e fecham a
descrio desse bloco, respectivamente.
A sada composta pelo sinal de atribuio concorrente (<=) e pela
expresso a AND b. A atribuio concorrente significa que todas as
declaraes (h somente uma neste exemplo) entre BEGIN e END so
avaliadas constante e concorrentemente9.
Essa uma importante diferena entre uma linguagem de programao comum e uma linguagem de
descrio de hardware.
108/198
Implementao em ASIC
Os chips ASIC tambm utilizam linguagens de descrio para serem
produzidos.
109/198
110/198
Circuitos Combinacionais
Os circuitos combinacionais so aqueles cuja sada(s) s depende(m),
em qualquer instante de tempo, das entradas
Situao
Em uma certa planta de um processo qumico, uma substncia na
forma lquida usada num processo industrial. O lquido armazenado em
trs tanques diferentes. Um sensor de nvel em cada tanque produz uma
tenso de nvel alto quando o nvel do lquido no tanque cai abaixo de um
ponto mnimo.
Problema
Projetar um circuito combinacional que monitore o nvel do lquido em
cada tanque e indique quando o nvel em dois tanques quaisquer cair abaixo
do ponto especificado.
111/198
Projeto
O primeiro passo no problema identificar as entradas e as sadas.
Atravs da leitura do problema, possvel dizer que os sensores 1, 2
e 3 so as entradas e a sada a indicao do nvel em dois tanques abaixo
do ponto especificado (esta indicao pode ser luminosa, sonora ou at
mesmo a ligao automtica de uma bomba para encher os tanques
novamente).
Entradas: sensor 1, sensor 2, sensor 3
Sada: Indicao de nvel baixo
Em seguida, vamos atribuir mnemnicos s entradas e sada para
simplificar o trabalho com a lgebra Booleana:
Sensor 1 A
Sensor 2 B
Sensor 3 C
Sada S
Agora vamos definir o estado lgico das variveis de entrada e da
sada. O problema j nos informa que o sensor nos fornece um nvel lgico
alto quando o nvel do lquido est baixo, mas no fala sobre o nvel lgico da
sada. Logo, vamos definir:
Nvel do lquido baixo Nvel lgico 1
Sada (dois tanques em nvel baixo) Nvel lgico 1
Agora que os significados dos nveis lgicos foram definidos,
podemos criar uma Tabela-Verdade que visa cobrir todas as combinaes
possveis de entrada/sada:
112/198
podemos
pensar
113/198
na
114/198
115/198
116/198
117/198
118/198
Somadores
A porta EXOR pode ser vista como um somador bsico. Verifique que,
somando-se os valores das colunas A e B, a coluna S apresenta o que seria o
resultado da soma binria entre A e B.
119/198
Como fazer para somar dois nmeros de 4 bits cada, por exemplo,
utilizando nosso meio-somador?
A figura abaixo mostra 4 meio-somadores, como interlig-los?
120/198
Agora nosso circuito passa a contar com uma entrada conhecida como
carry-in.
Este circuito agora conhecido como somador completo (full adder)
Voltando pergunta de como fazer para somar dois nmeros de 4
bits cada, temos o circuito completo agora.
121/198
A velocidade com a qual uma adio pode ser realizada limitada pelo
tempo necessrio para os carries se propagarem (ondulao) atravs de
todos os estgios do somador paralelo.
O somador paralelo com carry antecipado antecipa o carry de sada
de cada estgio e, com base apenas nas entradas, produz o carry de sada
atravs da gerao ou da propagao de carry.
A Gerao de Carry
Ocorre quando um carry de sada produzido (gerado) internamente
pelo somador-completo. Um carry gerado apenas quando os dois bits de
entrada so 1s. O carry gerado, Cg, expresso como uma funo AND do
dois bits de entrada, A e B.
Cg = A.B
A Propagao de Carry
Ocorre quando um carry de entrada passa por dentro de um
somador completo (ondulao) at se tornar um carry de sada. Um carry de
entrada pode ser propagado pelo somador-completo quando um ou os dois
bits de entrada forem 1s. O carry propagado, Cp, expresso por uma
funo OR entre os bits de entrada.
Cp = A + B
Logo, o carry antencipado pode ser expresso pela seguinte expresso
Booleana:
Cout = Cg + Cp.Cin
122/198
Expanso de um Somador
muito comum nos depararmos com a seguinte necessidade:
Desejamos somar nmeros com mais de 4 bits, mas s dispomos de
somadores de 4 bits. Como resolver?
A soluo est na expanso de somadores, mostrada na figura abaixo:
123/198
Comparadores
A Porta EX-NOR como comparador bsico
Comparador de Magnitude
124/198
Tab
ela 3: Funcionamento do Comparador de Magnitude 74LS85.
125/198
Codificador Bsico
Um codificador um circuito lgico combinacional que possui m
entradas e que somente uma delas ativada por vez, produzindo um cdigo
de sada de n bits. O cdigo da sada depende de qual entrada foi acionada.
126/198
127/198
Decodificadores
Um decodificador faz o contrrio do codificiador. Consiste em um
circuito lgico combinacional com n entradas e m sadas.
Para cada cdigo binrio apresentado sua entrada, apenas uma das
sadas ativada.
Decodificador de 2 bits
128/198
129/198
130/198
Multiplexadores
Os multiplexadores so circuitos lgico combinacionais que funcionam
como seletores de entrada. Tambm chamado de MUX ou Multiplex (no
jargo de telefonia, onde muito utilizado).
Um sistema de som moderno pode ter uma chave que seleciona msica
de uma das quatro fontes: CD, rdio, USB ou entrada auxiliar. Essa chave
seleciona um dos sinais eletrnicos dessas quatro fontes e o envia para o
amplificador de potncia e alto-falantes.
131/198
Demultiplexadores
Um demultiplexador um circuito lgico combinacional que faz
exatamente o oposto do multiplexador. Tambm conhecido com DEMUX ou
demultiplex.
Um sistema de som moderno pode ter uma chave que seleciona msica
de uma das quatro fontes: CD, rdio, USB ou entrada auxiliar. Essa chave
seleciona um dos sinais eletrnicos dessas quatro fontes e o envia para o
amplificador de potncia e alto-falantes.
132/198
Equivalncia de Portas
133/198
134/198
135/198
Quanto ao Encapsulamento
136/198
137/198
138/198
Fan-Out
Tambm chamado de Fator de Acionamento de Carga.
Atrasos de Propagao
Um sinal lgico sempre sofre atraso ao atravessar um circuito. Os
dois tempos de atrasos de propagao existentes em uma porta lgica
digital podem ser definidos como:
Imunidade ao Rudo
Campos eltricos e magnticos podem induzir tenses nos fios de
conexo entre os circuitos lgicos. Esses sinais esprios e indesejveis so
chamados de rudo e podem algumas vezes fazer a tenso de entrada de um
circuito lgico cair de VIH (min) ou aumentar alm de VIL (mx), o que
poderia produzir uma operao imprevisvel.
A imunidade ao rudo de um circuito lgico refere-se capacidade do
circuito de tolerar rudos sem provocar alteraes esprias na tenso de
sada.
139/198
140/198
141/198
142/198
143/198
Sries TTL
Os fabricantes normalmente marcam seus chips com um prefixo
prprio. Por exemplo, a Texas Instruments utiliza o prefixo SN, a National
Semiconductor utiliza o prefixo DM, a Signetics utiliza o prefixo S. Alguns
exemplos podem ser: SN7400, DM7404, S7485,...
Existem diversas sries dentro da famlia TTL como 54, 74, 74LS,
74S, 74 ALS, etc...
S Schottky
L Low Power
A Advanced
F - Fast
144/198
145/198
146/198
Sries CMOS
147/198
o Alta velocidade
o Reduo de 75% no consumo em relao famlia 74F, porm
com mesma velocidade e capacidade de acionamento
148/198
OBS: Famlia 4000 e 14000 3 a 15V, famlia 74HC/HCT, 74AC/ACT e 74AHC/AHCT 2 a 6V.
CMOS
Parmetro 4000B 74HC 74HCT 74AC
VIH(min)
3,5
3,5
2,0
3,5
VIL(mx)
1,5
1,0
0,8
1,5
VOH(min)
4,95
4,9
4,9
4,9
VOL(mx)
0,05
0,1
0,1
0,1
VNH
1,45
1,4
2,9
1,4
VNL
1,45
0,9
0,7
1,4
TTL
74ACT 74AHC 74AHCT 74 74LS 74AS
2,0
3,85
2,0
2,0 2,0
2,0
0,8
1,65
0,8
0,8 0,8
0,8
4,9
4,4
3,15
2,4 2,7
2,7
0,1
0,44
0,1
0,4 0,5
0,4
2,9
0,55
1,15
0,4 0,7
0,7
0,7
1,21
0,7
0,4 0,3
0,3
74ALS
2,0
0,8
2,5
0,5
0,7
0,4
149/198
150/198
Circuitos Seqenciais
Latch
O circuito mostrado abaixo consiste de um par de inversores
acoplados, e a estrutura bsica de um circuito lgico e de grande
importncia chamado de latch esttico.
O elemento novo e essencial que o latch introduz s estruturas
lgicas at agora consideradas que o latch pode ser usado para
estabelecer e manter um nvel lgico sem qualquer interveno externa.
Em todas as estruturas lgicas que examinamos anteriormente, a
sada de uma porta dependia das entradas da porta que eram estabelecidas
por uma fonte externa. Na ausncia de entradas no possvel conceber
sadas de portas sem incorrer em ambigidades.
Devido a esta independncia do latch das entradas externas, ele pode
ser usado para armazenar, isto , registrar ou lembrar um bit lgico.
O Latch SR
Um Latch um tipo de dispositivo lgico biestvel ou multivibrador.
Um latch S-R (Set-Reset) com entrada ativa em nvel alto formado por
duas portas NOR tendo acoplamento cruzado. Um latch S-R com entrada
ativa em nvel baixo formado por duas portas NAND.
151/198
152/198
153/198
Exemplo:
O Latch SR Controlado
Os sistemas digitais podem operar tanto em modo sncrono como
assncrono.
Nos sistemas assncronos, as sadas dos circuitos lgicos podem
mudar de estado a qualquer momento em que uma ou mais entradas mudarem
de estado.
Tanto o projeto quanto a anlise de defeitos so bem mais difceis em
um sistema assncrono.
154/198
Exemplo:
155/198
156/198
157/198
158/198
Exerccios
Tocci: 5.1 a 5.3, 5.9, 5.13 a 5.15 e 5.20.
159/198
Flip-Flops
O Flip-Flop JK disparado por borda
Vamos retornar ao problema do latch, que possua um estado chamado
de estado PROIBIDO.
O problema do estado proibido que o projetista deve preocupar-se
com este estado durante o projeto, de forma a garantir que as entradas
proibidas jamais ocorram.
Um possvel soluo alterar o projeto do flip-flop de forma a
eliminarmos o estado proibido, substituindo-o por algo mais til. Esta a
proposta do flip-flop JK.
160/198
Exemplo de funcionamento:
O Flip-Flop do tipo T
O Flip-Flop do tipo T um flip-flop que mencionado na literatura do
circuitos digitais, mas que no encontrado comercialmente. O flip-flop
tipo T to somente um flip-flop do tipo JK com as entradas J e K
interligadas. Com isto, o flip-flop do tipo T s pode estar em repouso ou em
toggle.
161/198
Flip-Flop do tipo D
Exemplo de funcionamento:
162/198
Entradas Assncronas
163/198
Aplicaes
Divisor de Freqncia
164/198
165/198
Transferncia de Dados
166/198
Sincronizao
A maioria dos sistemas digitais opera de forma essencialmente
sncrona, e a maioria dos sinais muda de estado em sincronismo com as
transies de clock.
Entretanto, em alguns outros casos, haver um sinal externo que no
estar sincronizado com o clock (devido sua natureza imprevisvel, por
exemplo). Em outras palavras, o sinal ser assncrono.
Exemplo: Pulsos parciais
167/198
168/198
Dispositivos Schmitt-Trigger
No um Flip-Flop
Exibe caractersticas de memria (efeito de histerese)
til em determinadas situaes:
Transies lentas
Sinal lgico ruidoso
Todas as portas lgicas que possuem a caracterstica de schmitttrigger possuem um smbolo especial.
169/198
170/198
Contadores Assncronos
171/198
172/198
glitch de decodificao
173/198
Modifique o circuito anterior para que ele pare de contar quando chegar
ao nmero 9. Incluir uma entrada assncrona que permita reiniciar a
contagem a qualquer momento.
174/198
TP0
U1A
V1
CP1 Q1
CP2 Q2
J
CP
K
U1B
Q
_
Q
J
CP
K
U2A
Q
_
Q
J
CP
K
U3B
Q
_
Q
J
CP
K
Q
_
Q
5V
TP1
V+
TP2
TP4
TP3
DISP1
TP5
abcdefg.
U5
74LS47
A3
A2
A1
A0
g
f
e
d
c
b
a
test
RBI RBO
TP0
V1
U1A
U7A
CP1 Q1
CP2 Q2
J
CP
K
U1B
Q
_
Q
J
CP
K
U2A
Q
_
Q
J
CP
K
Q
_
Q
U3B
J
CP
K
Q
_
Q
RESET
5V
TP1
V+
TP2
TP3
TP4
DISP1
TP5
abcdefg.
U5
74LS47
A3
A2
A1
A0
g
f
e
d
c
b
a
test
RBI RBO
175/198
5V
U7A
TP1
U4A
U1A
V1
CP1 Q1
CP2 Q2
RESET
J
CP
K
TP0
U1B
Q
_
Q
J
CP
K
U2A
Q
_
Q
J
CP
K
Q
_
Q
U3B
J
CP
K
Q
_
Q
5V
V+
TP2
TP3
TP4
DISP1
TP5
abcdefg.
U5
74LS47
A3
A2
A1
A0
g
f
e
d
c
b
a
test
RBI RBO
Exerccios
Tocci: 7.2, 7.3, 7.5 a 7.11.
176/198
Contadores Sncronos
O termo sncrono se refere aos eventos que tem
uma relao de tempo fixa entre si e, geralmente,
ocorrem simultaneamente.
Um contador sncrono aquele no qual os flip-flops (FFs) que
constituem o contador mudam de estado exatamente ao mesmo tempo,
porque eles tem uma entrada de clock em comum.
Q0
J0
K0
Q1
J1
K1
CLK
Pulso de Clock
Q1
Q0
estado inicial
0 1
0 0
177/198
1
Q0
Q1
Q2
J0
J1
J2
K0
K1
K2
clock
Q1.Q0
Q0
J0
J1
K0
J2
Q1
K1
Q2
K2
clock
178/198
Mquina de Moore
So os circuitos sequenciais nos quais a(s) sada(s) depende(m) apenas
do estado atual do circuito (valor na sada Q dos flip-flops).
Mquinas de Mealy
So os circuitos sequenciais nos quais a(s) sada(s) depende(m) do
estado atual do circuito e da(s) entrada(s).
Circuito de
Sada
(Moore: opcional)
Sadas
X
Memria
Variveis de Estado
(estado atual)
Entradas
Linhas de excitao
Ausentes no modelo
de Moore !
(prximo estado)
179/198
Um diagrama de
estados mostra a
progresso de estados
atravs dos quais o
contador avana
quando recebe um pulso
de clock. Este exemplo,
em particular, no tem
outras entradas alm
do clock nem outras
sadas alm das sada
obtidas de cada FF do
contador. (contador
Gray de 3 bits)
001
000
100
011
101
010
110
111
PRXIMO ESTADO
Q2
Q1
Q0
Q2
Q1
Q0
O prximo estado o
estado para o qual o
contador passa a
partir do estado atual
com a aplicao de um
pulso de clock.
180/198
Q0
Entradas do Flip-Flop
CLK
QN
QN+1
Q0
Tabela Verdade de um FF JK
QN : Estado Atual
QN+1 : Prximo Estado
X : Estado dont care
Tabela de transio para um FF JK
Q2Q1
Q0
00
Prximo Estado
Q 2Q1
Q0
00
01
01
11
11
Q2
Q1
Q0
Q2
Q1
Q0
Transies
de Sada
QN
QN+1
10
10
1
Mapa K0
Mapa J0
Entradas do
FF
181/198
00
01
11
10
Q2Q1
Q0
00
01
11
10
Q2Q1
Q1Q0
Mapa J2
Q0
00
01
11
Q2Q1
10
00
01
11
10
Q2Q0
Mapa J1
Q0
00
01
11
Q2Q1
Q1Q0
Mapa K2
Q0
Q2Q 1
10
Q2 Q1
Q2Q1
Mapa J0
Q0
00
01
11
10
Q2Q 1
Q 2Q 0
Mapa K1
Q2 Q1
Q2Q1
Mapa K0
182/198
Exerccios
Tocci: 7.43 a 7.46.
183/198
Exemplo de Projeto
Projete um contador para a sequncia dada abaixo:
Como necessitamos de
3 FFs para incrementar
os estados de 0 a 4, o
nmero total de estados
ser de 23 = 8 estados.
Mapas de Karnaugh
Estado Atual
Prximo Estado
J2
K2
J1
K1
J0
K0
Q2
Q1
Q0
Q2
Q1
Q0
Q0
Q0
Q0
Q0
Q0
Q0
Q0
Q0
Q0
Q0
Q0
Q0
Q2Q1
Q2Q1
Q2Q1
X
Mapas de Karnaugh
J0 = Q2
Transies
de Sada
K0 = Q2
Entradas do
FF
QN
QN+1
J1 = Q0.Q2
K1 = Q0.Q2
J2 = Q0.Q1.Q2
K2 = Q0.Q1
184/198
Q2Q1
U4A
J0
U2A
J
CP
K
K0
Q
_
Q
Q0
U3A
J1
K1
J2
U1B
J
CP
K
Q
_
Q
Q1
U3B
K2
U1A
J
CP
K
Q
_
Q
Q2
V1
Gnd
CP1 Q1
CP2 Q2
DISP 1
abcdefg.
U5
4511
D3
D2
D1
D0
EL
BI
LT
a
b
c
d
e
f
g
+5v
185/198
U4A
J
CP
K
Q
_
Q
U2A
1 Q0
U3A
J
CP
K
Q
_
Q
U1B
0 Q1
J
CP
K
U3B
Q
_
Q
U1A
1
Q2
V1
CP1 Q1
CP2 Q2
U4A
0
0
J
CP
K
Q
_
Q
U2A
1 Q0
U3A
0
0
J
CP
K
Q
_
Q
U1B
0 Q1
U3B
J
CP
K
Q
_
Q
U1A
1
Q2
V1
CP1 Q1
CP2 Q2
186/198
0
5
187/198
188/198
PRXIMO ESTADO
Q2
Q1
Q0
Q2
Q1
Q0
Tabela de Transio
do FF D
Transies
de Sada
Entrada
do FF
QN
QN+1
189/198
ESTADO
ATUAL
PRXIMO
ESTADO
D2
Q2
Q1
Q0
Q2
Q1
Q0
Transies
de Sada
Entrada
do FF
QN
QN+1
D1
D0
Q2Q1 Q0
00
01
11
10
Mapas de Karnaugh
Circuito
+V
U5A
U5B
U1A
D
CP
R
Q
_
Q
U3A
D
CP
Q
_
Q
U4A
U4B
U1B
U6A
U2A
D
CP
Q
_
Q
+V
Gnd
V1
DISP1
CP1 Q1
CP2 Q2
D0
D1
D2
190/198
U7
4511
D3
D2
D1
D0
EL
BI
LT
abcdefg.
a
b
c
d
e
f
g
Mquinas de Estado
At agora, vimos projetos de contadores (um tipo particular de
mquina de estados) cujas sadas so derivadas diretamente das sadas dos
flip-flops. Melhor dizendo, as sadas so os prprios estados do sistema
Vamos tratar agora de mquinas de estado cuja(s) sada(s) /so
realizada(s) indiretamente (por uma lgica combinacional) dos estados do
sistema.
S0
S1
S2
S3
S7
S6
S5
S4
00
S1
00
S2
S3
00
11
S6
S7
00
S5
10
S4
01
191/198
S0
00
01
S1
S2
00/0
S1
00/1
S2
S3
00/0
11/1
S6
S7
00/0
S5
10/1
S4
01/1
192/198
00
S1/0
00
S2/0
S3/1
00
11
S6/1
S7/0
00
S5/1
10
S4/0
01
193/198
0
0
1
S0/0
1
S1/0
1
S2/0
S3/1
ESTADO FUTURO
Q1Q0
SADA
S
000
00
001
01
010
00
011
10
100
00
101
11
110
00
111
11
194/198
ESTADO ATUAL
Q1Q0E
ESTADO FUTURO
Q1Q0
SADA
S
000
00
001
01
010
00
011
10
100
00
101
11
110
00
111
11
D0
D1
Q1Q0 E
00
01
11
10
U4B
U4A
U8C
D0
U2A
D
CP
Q
_
Q
U8B
D1
U1B
D
CP
Q
_
Q
+V
Gnd
DS1
Data 8
Seq 7
CP1
CP2
6
5
4
3
2
1
DISP1
abcdefg.
TP1
U7
4511
U8D
TP2
V1
CP1 Q1
CP2 Q2
195/198
D3
D2
D1
D0
EL
BI
LT
a
b
c
d
e
f
g
Circuitos Monoestveis
So circuitos eletrnicos que possuem um nico ponto de equilbrio ou
estado de equilbrio. Qualquer situao ou condio inicial sobre o circuito,
ele tende a voltar ao seu estado de equilbrio normal.
Circuitos Biestveis
So circuitos que apresentam dois pontos de equilbrio ou estados de
equilbrio. Um exemplo de circuito biestvel o FLIP-FLOP. Pode ficar
indefinidamente no estado 0 (baixo) ou indefinidamente no estado 1 (alto).
Circuitos Astveis
So circuitos que no apresentam nenhum ponto de equilbrio e que,
em geral, mudam constantemente de estado em busca de um ponto de
equilbrio que no existe. Tais circuitos exibem caractersticas oscilatrias
que so a base dos circuitos osciladores.
Circuitos osciladores que podem gerar um trem de pulsos
retangulares e/ou quadrados so normalmente empregados em circuitos
eletrnicos digitais como geradores de clock.
H inmeros circuitos que podem ser utilizados para gerar um sinal de
clock. Dentre eles, podemos destacar:
196/198
197/198
Oscilador a Cristal
198/198