Escolar Documentos
Profissional Documentos
Cultura Documentos
Saber Eletronica 472 PDF
Saber Eletronica 472 PDF
A eletrnica embutida (embedded electronic), de que ultimamente muito se fala, nada mais do que uma expresso nova para algo que sempre foi feito sem esta definio.
O que ns acostumamos foi v-la aplicada em mquinas,
www.sabereletronica.com.br
twitter.com/editora_saber
Editor e Diretor Responsvel
Hlio Fittipaldi
Conselho Editorial
Joo A. Zuffo
Redao
Rafaela Turiani
Reviso Tcnica
Eutquio Lopez
Designers
Carlos C. Tartaglioni,
Diego M. Gomes
Publicidade
Caroline Ferreira,
Marileide de Oliveira
Colaboradores
Andy Radosevish,
Arlete Vieira da Silva,
Bill Messner,
Dawn Tilbury,
Eutquio Lopez,
Guilherme Kenji Yamamoto,
Gustavo G. L. Peixinho,
Jason Kridner,
Mrio Marcos de Brito Horta,
Renan Airosa Machado de Azevedo,
Tiago Almeida de Oliveira,
Vitor Amadeu Souza
PARA ANUNCIAR: (11) 2095-5339
publicidade@editorasaber.com.br
Capa
Arquivo Editora Saber
Impresso
EGB Grfica e Editora
Distribuio
Brasil: DINAP
Portugal: Logista Portugal tel.: 121-9267 800
ASSINATURAS
www.sabereletronica.com.br
fone: (11) 2095-5335 / fax: (11) 2098-3366
atendimento das 8:30 s 17:30h
Edies anteriores (mediante disponibilidade de
estoque), solicite pelo site ou pelo tel. 2095-5330, ao
preo da ltima edio em banca.
espanhis: embebida.
Aqui, temos a ESC Brazil 2013, que se realizar nos dias 27
Submisses de Artigos
Artigos de nossos leitores, parceiros e especialistas do setor sero bem-vindos em nossa revista. Vamos analisar cada
apresentao e determinar a sua aptido para a publicao na Revista Saber Eletrnica. Iremos trabalhar com afinco em
cada etapa do processo de submisso para assegurar um fluxo de trabalho flexvel e a melhor apresentao dos artigos
aceitos em verso impressa e online.
ndice
Instrumentao
12 Por que Trocar seu Instrumento Tradicional para uma
Plataforma Modular PXI?
18 Teste de Semicondutores: Validao Paramtrica DC
de Semicondutores com NI PXI
Desenvolvimento
22 BeagleBone Black
28 Aplicando o MOSFET de Forma a Reduzir Indutncias
e Capacitncias Parasitas em Dispositivos Eletrnicos
Parte Final
Componentes
35 Gerao de Onda Senoidal com o DDS AD9835
22
03
06
Editorial
Acontece
28
35
ndice de anunciantes
Curso Saber .....................................................
Circuit Design ....................................................
Macnica ................................................................
Tato ....................................................................
05
07
09
11
Telit ....................................................................... 27
Mouser .............................................................. 2 Capa
ESC ......................................................................... 3 Capa
CIKA ....................................................................... 4 Capa
acontece
ABB fornece equipamentos
para parque elico da Eletrosul
A ABB, lder em tecnologias de energia
e automao, fechou um contrato da
ordem de R$ 4 milhes para o fornecimento de 38 filtros ativos, modelo PQFM,
incluindo servios de comissionamento
e materiais para instalao, para os parques elicos localizados em Sant'Ana do
Livramento, no Estado do Rio Grande do
Sul, que tm participao da Eletrosul. Os
equipamentos devem ser instalados no
segundo semestre deste ano.
Os filtros ativos sero instalados dentro das
torres dos aerogeradores para realizar a
correo de harmnicas, ou seja, frequncias distorcidas da rede, que afetam
o nvel de tenso no ponto de conexo
do parque elico ao Sistema Interligado
Nacional, controlado pelo ONS Operador Nacional do Sistema. Eles tm a
capacidade de monitorar a corrente de
linha em tempo real, analisando a frequncia distorcida e injetando uma corrente
em frequncia oposta com a finalidade de
cancelar o efeito harmnico.
Essas distores so causadas por cargas
eltricas no lineares que podem afetar
o desempenho de outros equipamentos,
alm de causar superaquecimento de
acontece
SmartCore traz ao mercado a SARA-G3xx,
nova famlia de modems GSM/GPRS u-blox
Os novos mdulos de comunicao celular
u-blox 2G (LEON), 3G (LISA) e 4G LTE
(TOBY) permitem criar um layout de PCB
para que no momento da montagem voc
escolha qual tecnologia ir utilizar .
Apresentam tamanho reduzido, baixo consumo (< 0,90 mA standby) e temperatura
automotiva (-40 C a +85 C). Com stack
TCP/IP, HTTP, FTP, SMTP e outros, facilitam o desenvolvimento de seu projeto.
Alm da porta UART, possuem uma porta
I2C para conexo ao GPS u-blox, permitindo que, atravs de uma nica porta
UART, seu microcontrolador controle o
modem e o GPS.
A nova antena multibanda da Taoglas, modelo PCS.07, apresenta montagem SMD,
alta eficincia e baixo custo. Produtos que
demandem aplicao de comunicao celular 2G e 3G podem se beneficiar deste
produto que possui apenas 35 mm x 7 mm.
As novas placas CM-T335 Compulab so
mini-PC / Computer on Module que
ocupam 68x30 mm. Baseado no proces-
acontece
Participe do "Kinetis L MCU Brazil Challenge" e concorra
a uma vaga para assistir ao FTF 2014 em Dallas, Texas, em Abril de 2014
Crie uma aplicao focada em uma das
tendncias de mercado: Health & Safety, Net Effect ou Going Green,
usando a Plataforma de Desenvolvimento Freescale Freedom (FRDM-KL25Z)
para os microcontroladores Kinetis L.
Cadastre-se e envie sua inscrio antes
de 1 de Outubro de 2013. Conhea os
detalhes e as regras do concurso: www.
community.freescale.com/docs/
doc-94960
A seleo do ganhador ser durante o Designing with Freescale Seminar Series em
So Paulo, no dia 24 de Outubro de 2013.
Veja alguns dos projetos feitos com
a Plataforma de Desenvolvimento
Freedom no blog, como este exemplo
que a utiliza como um USB Mouse:
mcuoneclipse.com
Produtos
Leef Technology apresenta Bridge, o pendrive
para smartphones e tablets
A Leef Technology acaba de anunciar
o produto Leef BridgeTM, o flash
drive USB para compartilhamento de
arquivos entre smartphones e tablets
com plataformas Android, Mac e PC. O
Leef Bridge um pen drive simples
e inovador que permite aos usurios
transferir facilmente arquivos para
outros dispositivos sem necessidade
de cabos, servios de computao
em nuvem, Wi-Fi ou qualquer tipo de
conexo de dados.
Atravs de conexo USB, o Leef Bridge
permite que os usurios compartilharem contedo, fotos, vdeos, msicas e
documentos para qualquer dispositivo
compatvel.A memria utilizada dentro
do Leef Bridge possui velocidades de
leitura e escrita bastante rpidas
para garantir excelente reproduo
de vdeos e msicas diretamente do
drive USB, sem as interrupes ou
atrasos que acompanham produtos
com flash drive USB de baixa qualidade. Projetado na Califrnia pela
equipe de design da Leef, o Bridge
acontece
Estudantes podem desenvolver
acontece
Rel de Monitoramento de Sequncia e
Falta de Fase, tipo 70.62, da Finder
Os rels Srie 70, da Finder, so ideais para
monitorar a tenso de alimentao de
mquinas, equipamentos e instalaes
eltricas, onde sua falha ou variao fora
dos limites aceitveis pode resultar em
danos materiais, risco vida, interrupo
de processos ou procedimentos crticos
e perigosos.
A empresa expandiu a sua gama de produtos para monitoramento de tenso,
com o lanamento do novo rel Tipo
70.62 para o monitoramento de sequncia e falta de fase. O novo tipo possui
2 contatos de sada com capacidade de
comutao de 8 A em 250 VAC e ten-
Reguladores TinyBuck
de ltima Gerao
acontece
Philips lana lmpada LED
Instrumentao
Resfriamento
Acstica
Vendor A
45.3
90.7
NI PXIe-1075
45.4
81.4
Compare
-0.2%
11.4%
NI PXIe-1075
45
45
63.3
Vendor A Chassis
57 T3. Comparao do nvel
57
de presso
68
sonora do
chassi.
Fontes de alimentao
Instrumentao
para uso geral em computadores pessoais. Nossas fontes foram projetadas
especialmente para os chassis da National
Instruments e ultrapassam os requisitos
mnimos de potncia da especificao PXI.
Com essas fontes de alimentao, o chassi
PXI Express da National Instruments
pode fornecer 38,25 W em todos os mdulos de um chassi totalmente ocupado.
Atente para a tabela 4.
Em sua documentao de produto, a
National Instruments especifica a potncia
total que a fonte de alimentao do chassi
coloca disposio dos mdulos. Outros
5V
3.3 V
+ 12 V
- 12 V
System
Peripheral
Hybrid
PXI-1
System
Perpheral
Hybrid
PXI-1
System
Perpheral
Hybrid
PXI-1
System
Perpheral
Hybrid
PXI-1
Current Provided by
NI PXI Express
9A
N/A
2A
2A
9A
3A
3A
2A
11A
2A
2A
0.5A
N/A
N/A
0.25A
0.25A
9A
N/A
2.5A
2.5A
9A
6A
3A
2A
11A
3A
3A
0.5A
N/A
N/A
0.25A
0.25A
Instrumentao
de fcil substituio, que pode ser usado
na maior parte de seus chassis de 8 ou
mais slots, para o caso de haver falha na
fonte de alimentao. Esse conjunto pode
ser substitudo pela parte de trs do chassi. Para retirar o conjunto defeituoso, retire
os parafusos que prendem o conjunto de
fonte de alimentao e retire-o do chassi.
Para instalar o conjunto substituto, faa-o
deslizar para dentro do chassi e prenda
os parafusos que seguram o conjunto no
lugar. Esse projeto reduz o tempo mdio
de reparo (MTTR) da fonte de alimentao
a menos de cinco minutos. Se o chassi
estiver instalado em rack que permita
acesso pela parte de trs do chassi, voc
poder substituir o conjunto de fonte de
alimentao e ventoinha sem ter de remover mdulos ou reconectar qualquer E/S.
Qualidade de temporizao
e sincronizao
Suporte ao monitoramento
do sistema
Instrumentao
Teste
de
semicondutores:
Validao paramtrica DC de semicondutores com NI PXI
A validao de semicondutores
geralmente segmentada em duas
partes: estrutural e funcional. Este
artigo discutir os componentes de
hardware de um sistema de teste
de validao paramtrica DC de
semicondutores.
O que PXI?
Arquitetura de Hardware
Os sistemas PXI so compostos por
trs componentes bsicos: Chassi, Controlador e Mdulos de Perifricos. Veja
a figura 2.
Lderes em inovao
Desde a introduo da plataforma PXI
no mercado, em 1997, a National Instru-
Componentes de hardware
necessrios para o teste de
semicondutores
Modelo
PXI-1045
PXI-8105
PXI-4130
PXI-2535
PXI-6552
SHC68-68
TBX-68
Descrio
Chassi PXI de 18 slots 3U com fonte de alimentao CA universal
Controladora embarcada PXI Dual-core 2.0 GHz
Source Measure Unit
Matriz de chaveamento FET de 544 pontos de cruzamento
Gerador/analisador de forma de onda digital de 100 MHz
T1. Componentes de
Cabo de 68 pinos VHDCI para SCSI
hardware necessrios para
Bloco terminal de 68 pinos externos
teste de circuito aberto e
curto-circuito em PXI.
2013 I Agosto I SABER ELETRNICA 472 I 19
Instrumentao
Instrumentao
Desenvolvimento
BeagleBone Black
O BeagleBone Black um computador de arquitetura aberta de 1 GHz,
pronto para uso, que est disponvel
em BeagleBoard.org - uma comunidade iniciada por algumas pessoas
interessadas em criar dispositivos
incorporados(embedded), abertos e
avanados.
Jason Kridner
Gerente de arquitetura de
software da Texas Instruments
rpido
Fcil conexo
Cdigo-fonte aberto
Desenvolvimento
Comunidade do
cdigo-fonte aberto do
BeagleBoard.org
Desenvolvimento
Os desenvolvedores esto aceitando
contribuies para expandir ou aprimorar
seus projetos.
Novos desenvolvedores podem descobrir informaes de contatos desses
desenvolvedores por meio da pgina de
registro de projetos e participando dos
projetos existentes que os estimulam.
ao banco de dados MySQL para que a temperatura possa ser acompanhada online.
A temperatura desejada e as substituies manuais tambm podem ser controladas online por meio do servidor da
Web instalado no BeagleBone Black. Veja
na figura 6.
O BeagleBone Black ajuda a regular
a temperatura da cerveja no projeto do
BeagleBone Beer.
Outra iniciativa do projeto do BeagleBone Black o rob SpiderBot fabricado
com uma impressora 3D baseada no
BeagleBone.
Esta impressora 3D foi criada usando a
cape BeBoPr, que oferece todas as E/S (I/O)
necessrias para controlar os componentes
mecnicos da impressora 3D Mendel/
Reprap. O BeagleBone Black oferece a
velocidade para aprimorar as rotinas de
movimento da impressora, que cria todos
os componentes do SpiderBot. Depois de
montado, o SpiderBot poder danar em
qualquer ritmo. Observe a figura 7.
O rob SpiderBot dana com ritmo
graas ao BeagleBone Black. Com o crescimento da popularidade das impressoras
3D, provvel que muito mais impressoras
3D sejam fornecidas pelo BeagleBone Black
no futuro.
Uma desvantagem ao criar sua prpria
impressora 3D, at hoje, que voc pre-
Desenvolvimento
Aplicando o MOSFET
Par
Finate
l
Resultados e Discusso
Calculando tpd, 01
Desenvolvimento
Assim, quando a entrada v IN 1 vai para
o nvel lgico 0, o capacitor CGS2 j estava
carregado com uma tenso VCO que
determinada pela equao:
Como
Calculando tpd, 01
Calculando tpd
dois casos tem-se um modelamento de circuito semelhante ao da figura 9, que representa um circuito RLC de segunda ordem.
Portanto, como um circuito que possui duas
fontes de armazenamento de energia, um
indutor e um capacitor, deve ser analisado
como um circuito de segunda ordem.
As duas complicaes que o exemplo
da figura apresenta que, primeiramente, apresenta valores de RTH diferentes
para valores de transiente de subida e
de descida e, em segundo lugar, tambm
apresenta valores de VTH no variando
para 0 V, mas 0,5V.
Para simplificar os clculos, pode-se
dividir VTH em duas partes. Como VTH
varia entre 0,5 V e 5 V, pode-se dizer que
em VTH tem uma parte constante que permanece em 0,5 V e outra que varia entre 0
e 4,5 V. O motivo que torna possvel esta
diviso que o circuito da figura linear.
Assim, chama-se a primeira de VTH que
permanece em 0,5V de -VTH e a parte que
varia de ~VTH . Esta diviso ilustrada na
figura 10.
Desenvolvimento
Como <0, o circuito subamortecido e, ento, a resposta devido a componente variante de VTH, ~vc e ~iL ter a
seguinte resposta:
Transiente de subida
Nesta situao, tem-se uma resposta
de um circuito de segunda ordem onde
se admite que VTH permanece em 0,5 V
por um longo tempo, desde que o capacitor e o indutor, respectivamente, se
comportem como um circuito aberto e
um curto-circuito depois de um longo
perodo de tempo e a sada vc 0,5 V e iL
0 A. Portanto, para a componente variante
de VTH tem-se como resultado:
F12. Resposta de Transiente
de Subida.
Transiente de descida
Como <0, o circuito subamortecido e, ento, a resposta devido a componente variante de VTH, e ~vc ~iL ter a
seguinte resposta:
Desenvolvimento
k obteve-se curva semelhante figura
17, com frequncias de 10 kHz e 7,5 kHz,
respectivamente.
Analisando os resultados obtidos
confirmou-se a veracidade da equao
12, pois para frequncia de 13,7 kHz
esperava-se um atraso de 10% em relao
ao perodo da onda de entrada, enquanto
na figura 17, se apresentou uma sada
relativa a uma frequncia de 15 kHz com
uma inclinao relativa ao atraso de propagao esperado.
Outras observaes tambm so
interessantes. O atraso de propagao
progressivo evidenciou a capacitncia parasita na entrada do MOSFET 2SK2129. E
os resultados obtidos para cargas de 15 k
e 20 k indicaram que o delay depende
apenas da carga, pois a capacitncia de
entrada no MOSFET no varia.
Concluso
Componentes
O DDS AD9835
F2. Pinagem de
um AD9835.
Componentes
Eles so alimentados normalmente
em 5 V e possuem o pino de sada com
a frequncia especificada para o mesmo.
Na experincia proposta neste artigo, a
frequncia usada foi de 10 MHz. A gerao do sinal senoidal ser proporcional
ao clock de entrada, sendo cinco vezes
menor. Ao usar um clock de 50 MHz, o
AD9835 poder gerar um sinal senoidal
de at 10 MHz. No nosso caso que emprega uma frequncia de entrada de 10
MHz, a frequncia senoidal mxima ser
de 2 MHz.
Esquema eltrico
Funo
1 FS ADJUST
2 REFIN
Pino de entrada de referncia. Tipicamente, este pino fica conectado ao pino REFOUT.
3 REFOUT
Pino de sada de referncia. Tipicamente, este pino fica conectado ao pino REFIN com
um capacitor de 10 nF em srie para GND.
4 DVDD
5 DGND
6 Entrada de
Clock
Atravs deste pino iremos conectar uma fonte de clock de at 50 MHz que determinar a mxima frequncia de operao do DDS.
7 SCLK
8 SDATA
9 FSYNC
10 FSELECT
11 PSEL1
12 PSEL0
13 AGND
14 IOUT
15 AVDD
16 COMP
Entrada de alimentao de 5 V.
Pino de compensao. Capacitor de 10 nF fica conectado a 5 V.
Fluxograma
Palavra de 32 bits
Byte MSBH
Byte MSBL
Byte LSBH
Byte LSBL
Palavra de 32 bits
Byte MSBH
0x3F
Byte MSBL
0xFF
Byte LSBH
0xFF
Byte LSBL
0xFF
T4. Organizao de 32 bits.
Comandos do DDS
T2. Funcionamento
da pinagem.
T3. Composio
de 32 bits.
Endereo em binrio
0011
0010
0001
0000
Comandos
Nome
Escrita de 8 bits no registrador buffer
Escrita de 16 bits no registrador buffer
Comando em binrio
0011
0010
T6. Endereos
de escrita.
Componentes
apenas o buffer, ao passo que quando
formos atualizar o registrador MSBL
ou LSBL, usaremos o comando 0010 que
permitir escrever os 16 bits referentes
aos dados recebidos e os que esto no
buffer no registrador FREQ0. Alm destes registradores, temos um registrador
adicional que permite fazer o controle
do modo de operao do AD9835 e ser
empregado ao carregar uma nova frequ-
if(BT1==0)
//Boto pressionado?
{
set_dds(0x7FFFFFFF);
//Seta DDS para 1 MHz
while(BT1==0);
//Aguarda soltar o boto
}
if(BT2==0)
//Boto pressionado?
{
set_dds(0x3FFFFFFF);
//Seta DDS para 500 kHz
F8. Fluxograma do
experimento.
Palavra de 16 bits
8 bits referentes a frequncia a ser ajustada (MSBH,
MSBL, LSBH e LSBL).
T7. Formatao do registrador para atualizar o DDS.
while(BT2==0);
//Aguarda soltar o boto
4 bits de comando
}
}
}
D12
D11
10-0
RESET
CLR
SLEEP
T8. Registrador de
controle.
Cdigo-fonte
Concluso
PORTB.RB5
PORTB.RB4
PORTB.RB3
// Pino de SCLK
// Pino de MOSI
// Pino de HOLD
//Desliga o AD
Componentes
Regulador micromodular
CI LTM8001 um regulador de
tenso micromodular (Module
Regulator) formado por um
regulador chaveado de 5 A
e cinco LDOS de 1,1 A cada, de baixo
rudo. O regulador chaveado acionado
para regular a corrente de sada tpica
em 5,6 A, de modo a fornecer um limite
de corrente que esteja acima da corrente
mxima de sada (5,0 A). O nvel da corrente regulada pode ser abaixado com
facilidade. As entradas para trs dos
cincos LDOS so fisicamente ligadas na
Concluso
Projetos
Como projetar um
Sistema
de
Controle:
Mtodo de projeto usando espao
de estados para sistemas
de controle
Equaes no espao
de estados
H vrias maneiras diferentes de descrever um sistema de equaes diferenciais lineares. A representao em espao
de estados dada pelas equaes a seguir:
Par
te
5
Ns linearizamos as equaes no
ponto h=0,01 m (onde a corrente nominal
cerca de 7 A) e obtemos as equaes no
espao de estados:
Abordagem hbrida
grfica/ MathScript
Para usar esse sistema no LabVIEW,
crie um novo VI e insira um MathScript
Node (da paleta Structures).
Insira as matrizes do sistema, usando
o cdigo a seguir:
A = [ 0 1 0 980 0 -2.8 0 0 -100];
B = [0 0 100];
C = [1 0 0];
Neste sistema:
Abordagem com
LabVIEW MathScript
Alternativamente, voc pode abrir
a janela MathScript (Tools MathScript
Window). Insira as matrizes do sistema,
usando o cdigo a seguir:
Encontrando os
polos do sistema
Abordagem hbrida
grfica/ MathScript
Para fazer isso usando a abordagem
hbrida de programao grfica/MathScript, adicione o VI CD Pole-Zero Map
ao seu diagrama de blocos (da sesso
Dynamic Characteristics da paleta Control
Design).
Crie uma sada para o modelo de
espao de estados do seu MathScript
Node, e use-a como a entrada do VI CD
Pole-Zero Map.
Crie um indicador para as sadas PoleZero Map e Poles do VI CD Pole-Zero, assim
voc pode visualizar os polos no painel
frontal. Observe a figura 2.
Projetos
Abordagem com
LabVIEW MathScript
F5. Sistema de realimentao
Full-State.
Abordagem com
LabVIEW MathScript
Alternativamente, se voc estiver
usando a janela MathScript, insira o comando a seguir:
poles = eig(A).
Abordagem hbrida
grfica/ MathScript
Para verificar o que acontece a este
sistema instvel quando h uma condio
inicial no nula, ns podemos usar o VI
CD Linear Simulation (da sesso Time Response da paleta Control Design).
Abordagem hbrida
grfica/ MathScript
Para encontrar o comportamento em
malha fechada com esses polos, adicione o cdigo a seguir no seu MathScript
Node (usando o sistema que ns criamos
anteriormente):
p1 = -10 + 10i;
p2 = -10 - 10i;
p3 = -50;
K = acker(A,B,[p1 p2 p3]);
sys_cl=ss(A-B*K,B,C,0);
Abordagem com
LabVIEW MathScript
Alternativamente, insira o cdigo a
seguir se voc estiver usando a janela
MathScript:
p1 = -10 + 10i;
p2 = -10 - 10i;
p3 = -50;
K = acker(A,B,[p1 p2 p3]);
sys_cl=ss(A-B*K,B,C,0);
[y,t,x] = lsim(sys_cl,u,t,x0);
plot(t,y)
Abordagem hbrida
grfica/ MathScript
Para fazer isso, utilize o cdigo a
seguir no MathScript Node em lugar do
cdigo que usamos anteriormente:
p1 = -20 + 20i;
p2 = -20 - 20i;
p3 = -100;
K = acker(A,B,[p1 p2 p3]);
sys_cl = ss(A-B*K,B,C,0);
Abordagem com o
LabVIEW MathScript
Alternativamente, voc pode inserir
o seguinte cdigo na janela MathScript:
p1 = -20 + 20i;
p2 = -20 - 20i;
p3 = -100;
K = acker(A,B,[p1 p2 p3]);
sys_cl = ss(A-B*K,B,C,0);
[y,t,x] = lsim(sys_cl,u,t,x0);
plot(t,y)
F8. Posio da bola (m) versus tempo (s)
Novo posicionamento de polos.
2013 I Agosto I SABER ELETRNICA 472 I 45
Projetos
Abordagem hbrida
grfica/ MathScript
Remova as condies iniciais e altere
o sinal de entrada para ter um valor
constante de 0,001, conforme mostra a
figura 9.
Abordagem com o
LabVIEW MathScript
Alternativamente, voc pode inserir
o cdigo a seguir na janela MathScript:
t = 0:0.01:2;
u = 0.001*ones(size(t));
F10. Posio da bola (m) versus tempo (s)
com entrada de referncia.
Introduzindo a entrada
de referncia
F11. Sistema com
entrada escalada.
46 I SABER ELETRNICA 472 I Agosto I 2013
sys_cl = ss(A-B*K,B,C,0);
[y,t,x] = lsim(sys_cl,u,t);
plot(t,y)
Abordagem hbrida
grfica/ MathScript
Usando o VI da figura 9, adicione a
linha de cdigo a seguir:
Projetos
Nbar=r_scale(sys_cl,K);
Abordagem com
LabVIEW MathScript
Alternativamente, voc pode ter o
mesmo resultado usando a janela MathScript. Adicione o cdigo a seguir ao que
voc inseriu anteriormente:
Nbar=r_scale(sys_cl,K)
[y,t,x] = lsim(sys_cl,Nbar*u,t);
plot(t,y)
Projeto de observador
Projetos
Ns assumimos, tipicamente, que o observador comea com condio inicial nula,
^x=0. Isso nos d que a condio inicial para
o erro igual condio inicial do estado.
Abordagem hbrida
grfica/ MathScript
Para ver com o que a resposta se parece
a uma condio inicial no nula sem entrada de referncia, insira a linha a seguir no
MathScript Node:
sys=ss(At,Bt,Ct,0);
Abordagem hbrida
grfica/ MathScript
No painel frontal do seu VI, d um duplo
clique nos limites do eixo y no painel frontal
para digitar novos valores. Altere o limite
superior para 0,2 e o limite inferior para -0,2.
Abordagem com
LabVIEW MathScript
Insira o comando a seguir na janela
MathScript:
axis([0,.3,-.2,.2])
Abordagem com
LabVIEW MathScript
Alternativamente, voc pode adicionar
as seguintes linhas janela MathScript:
sys=ss(At,Bt,Ct,0);
[y,t,x] = lsim(sys,zeros(size(t)),t,[x0 x0]);
plot(t,y)
Abordagem hbrida
grfica/ MathScript
Abordagem com o
LabVIEW MathScript
Alternativamente, voc pode usar o
comando plot na janela MathScript para
obter o grfico de t versus x:
plot(t,x)
axis([0,.3,-2,5])