Escolar Documentos
Profissional Documentos
Cultura Documentos
Fontes Chaveadas Apostila Unicamp PDF
Fontes Chaveadas Apostila Unicamp PDF
Fontes Chaveadas
Apresentao
O texto que se segue foi elaborado em funo da disciplina "Fontes Chaveadas",
ministrada nos cursos de ps-graduao em Engenharia Eltrica na Faculdade de
Engenharia Eltrica e de Computao da Universidade Estadual de Campinas.
Este um material que deve sofrer constantes atualizaes, em funo da constante
evoluo tecnolgica na rea da Eletrnica de Potncia, alm do que, o prprio texto pode
ainda conter eventuais erros, para os quais pedimos a colaborao dos estudantes e
profissionais que fizerem uso do mesmo, no sentido de enviarem ao autor uma
comunicao sobre as falhas detectadas.
Os resultados experimentais includos no texto referem-se a trabalhos executados
pelo autor, juntamente com estudantes e outros pesquisadores e foram motivo de
publicaes em congressos e revistas, conforme indicado nas referncias bibliogrficas.
Textos semelhantes foram produzidos referentes s disciplinas de "Fontes de
Alimentao com Correo de Fator de Potncia" e "Eletrnica de Potncia" (I e II).
Contedo
1. COMPONENTES SEMICONDUTORES RPIDOS DE POTNCIA
1.1 Diodos de Potncia.
1.2 Diodos Schottky
1.3 Transistor Bipolar de Potncia (TBP)
1.3.1 Princpio de funcionamento
1.3.2 Limites de tenso
1.3.3 rea de Operao Segura (AOS)
1.3.4 Regio de quase-saturao
1.3.5 Ganho de corrente
1.3.6 Caractersticas de chaveamento
1.3.7 Circuitos amaciadores (ou de ajuda comutao) - snubber
1.3.8 Conexo Darlington
1.3.9 Mtodos de reduo dos tempos de chaveamento
1.4 MOSFET
1.4.1 Princpio de funcionamento (canal N)
1.4.2 rea de Operao Segura
1.4.3 Caracterstica de chaveamento - carga indutiva
1.5 IGBT (Insulated Gate Bipolar Transistor)
1.5.1 Princpio de funcionamento
1.5.2 Caracterstica de chaveamento
1.6 Alguns Critrios de Seleo
4. CONVERSORES RESSONANTES
4.1 Conversor ressonante com carga em srie (SLR)
4.1.1 Modo de operao descontnuo, s<o/2
4.1.2 Modos de operao contnuo para o/2<s<o
4.1.3 Modo de operao contnuo para s>o
4.2 Conversor ressonante com carga em paralelo (PLR)
5. CONVERSORES QUASE-RESSONANTES
5.1 Conversores operando com ZCS
5.1.1 Conversor de meia-onda
5.1.2 Conversor de onda completa
5.2 Conversor operando com ZVS
5.2.1 Conversor ZVS com limitao da sobre-tenso
5.3 Comparao entre ZCS e ZVS
5.4 Introduo de controle por MLP
5.4.1 Conversor ZCS-MLP
5.4.2 Conversor ZVS-MLP
5.5 Referncias Bibliogrficas
6.8.1 Fonte de corrente com alto fator de potncia, baseado em conversor Cuk
6.8.1.1 A comutao
6.8.1.2 Resultados experimentais
6.8.2 Fonte de Tenso com comutao suave utilizando conversor com capacitor
flutuante
6.8.2.1 Conversor Cuk com capacitor flutuante operando em CCM
6.8.2.2 Comutao suave e isolao
6.8.2.3 Resultados experimentais
6.9 Referncias Bibliogrficas
11.4 UC1524A
11.5 UC1846
11.6 GP605
11.7 MC34262
11.8 Referncias bibliogrficas
J. A. Pomilio
+ _
_
+
+ _
+ _
+
_
_ _ _ _ _ _
_ _ _ _ _ _
Anodo
Catodo
_ _ _ _ _ _
_ _ _ _ _ _
Difuso
Potencial
0
1u
http://www.dsce.fee.unicamp.br/~antenor
1-1
J. A. Pomilio
trr
dir/dt
dif/dt
Qrr
i=Vr/R
iD
Anodo
P+
10e19 cm-3
10 u
Vfp
Von
t4 t5
vD
N
-Vr
_
10e14 cm-3
Vrp
t2
Depende
da tenso
+Vr
vi
N+
10e19cm-3
vD
250 u
substrato
vi
-Vr
iD
R
Catodo
Figura 1.2. Estrutura tpica de diodo de potncia e formas de onda tpicas de comutao de diodo
de potncia.
http://www.dsce.fee.unicamp.br/~antenor
1-2
J. A. Pomilio
Durante t1, remove-se a carga acumulada na regio de transio. Como ainda no houve
significativa injeo de portadores, a resistncia da regio N- elevada, produzindo um pico de
tenso. Indutncias parasitas do componente e das conexes tambm colaboram com a sobretenso. Durante t2 tem-se a chegada dos portadores e a reduo da tenso para cerca de 1V. Estes
tempos so, tipicamente, da ordem de centenas de ns.
No desligamento, a carga espacial presente na regio N- deve ser removida antes que se
possa reiniciar a formao da barreira de potencial na juno. Enquanto houver portadores
transitando, o diodo se mantm em conduo. A reduo em Von se deve diminuio da queda
hmica. Quando a corrente atinge seu pico negativo que foi retirado o excesso de portadores,
iniciando-se, ento, o bloqueio do diodo. A taxa de variao da corrente, associada s indutncias
do circuito, provoca uma sobre-tenso negativa.
Diodos rpidos possuem trr da ordem de, no mximo, poucos micro-segundos, enquanto
nos diodos normais de dezenas ou centenas de micro-segundos.
O retorno da corrente a zero, aps o bloqueio, devido sua elevada derivada e ao fato de,
neste momento, o diodo j estar desligado, uma fonte importante de sobre-tenses produzidas
por indutncias parasitas associadas aos componentes por onde circula tal corrente. A fim de
minimizar este fenmeno foram desenvolvidos os diodos soft-recovery, nos quais esta variao
de corrente suavizada, reduzindo os picos de tenso gerados.
A figura 1.2.1 mostra resultados experimentais de um diodo de potncia lento
(retificador) em um circuito como o da figura 1.2, no qual a indutncia desprezvel, como se
nota na figura (a), pela inverso quase imediata da polaridade da corrente. A corrente reversa
limitada pela resistncia presente no circuito. J na entrada em conduo, a tenso aplicada ao
circuito aparece instantaneamente sobre o prprio diodo, o que contribui para limitar o
crescimento da corrente. Quando esta tenso cai, a corrente vai assumindo seu valor de regime.
(a)
(b)
c)
Figura 1.2.1 - Resultados experimentais das comutaes de diodos: (a) desligamento de diodo
lento; (b) entrada em conduo de diodo lento; (c) desligamento de diodo rpido.
http://www.dsce.fee.unicamp.br/~antenor
1-3
J. A. Pomilio
Al
Al
contato
hmico
N+
Tipo N
Substrato tipo P
Figura 1.3 Diodo Schottky construdo atravs de tcnica de CIs e formas de onda tpicas no
desligamento.
http://www.dsce.fee.unicamp.br/~antenor
1-4
J. A. Pomilio
Vcc
J2
N+
N-
J1
N+
Vb
B
Rb
http://www.dsce.fee.unicamp.br/~antenor
1-5
J. A. Pomilio
E
N+ 10e19 cm-3
10 u
10e16 cm-3
5 a 20 u
C
10e14 cm-3
N-
50 a 200 u
B
E
N+
10e19 cm-3
250 u (substrato)
C
Figura 1.5. Estrutura interna de TPB e seu smbolo.
Ic
Vcbo
Ib=0
Vces
Vceo
Ic
Ib<0
Ic
primeira ruptura
Ib4
Ib3
Ib2
Ib<0
Ib1
Ib=0
Vces
Vceo
Vce
Vcbo
Ib4>Ib3>Ib2>Ib1>0
http://www.dsce.fee.unicamp.br/~antenor
1-6
J. A. Pomilio
1 us
10 us
100 us
A
Ic DC
C
D
log Vce
http://www.dsce.fee.unicamp.br/~antenor
1-7
J. A. Pomilio
caracteriza a chamada quase-saturao. Quando esta distribuio de carga espacial ocupa toda a
regio N- chega-se, efetivamente, saturao.
saturao
quase-saturao
Ic
R
Vcc/R
Ib
Vcc
regio ativa
Vce
corte
Vcc
Vce
Base
N-
P
quasesaturao
saturao
Emissor
N+
e-
regio ativa
base virtual
http://www.dsce.fee.unicamp.br/~antenor
1-8
J. A. Pomilio
ganho de corrente
Vce = 2V (125 C)
Vce = 400 V (25 C)
Vce = 2 V (25 C)
log Ic
Figura 1.11 Comportamento tpico do ganho de corrente em funo da tenso Vce, da temperatura
e da corrente de coletor.
1.3.6 Caractersticas de chaveamento
As caractersticas de chaveamento so importantes pois definem a velocidade de mudana
de estado e ainda determinam as perdas no dispositivo relativas s comutaes, que so
dominantes nos conversores de alta freqncia. Definem-se diversos intervalos considerando
operao com carga resistiva ou indutiva. O sinal de base, para o desligamento , geralmente,
negativo, a fim de acelerar o bloqueio do TBP.
a) Carga resistiva
A figura 1.12 mostra formas de onda tpicas para este tipo de carga. O ndice r se refere
a tempos de subida (de 10% a 90% dos valores mximos), enquanto f relaciona-se aos tempos
de descida. O ndice s refere-se ao tempo de armazenamento e d ao tempo de atraso.
td: tempo de atraso
Corresponde a tempo de descarregamento da capacitncia da juno b-e. Pode ser
reduzido pelo uso de uma maior corrente de base com elevado dib/dt.
tri: tempo de crescimento da corrente de coletor
Este intervalo se relaciona com a velocidade de aumento da carga estocada e depende da
corrente de base.
Como a carga resistiva, uma variao de Ic provoca uma mudana em Vce.
ts: tempo de armazenamento
Intervalo necessrio para retirar (Ib<0) e/ou neutralizar os portadores estocados no coletor
e na base
tfi: tempo de queda da corrente de coletor
Corresponde ao processo de bloqueio do TBP, com a travessia da regio ativa, da
saturao para o corte. A reduo de Ic depende de fatores internos ao componente, como o
tempo de recombinao, e de fatores externos, como o valor de Ib (negativo).
Para obter um desligamento rpido deve-se evitar operar com o componente alm da
quase-saturao, de modo a tornar breve o tempo de armazenamento.
http://www.dsce.fee.unicamp.br/~antenor
1-9
J. A. Pomilio
100%
90%
Sinal de base
10%
ton=ton(i)
td=tdi
toff=toffi
ts=tsi
tfi
tri
90%
Corrente de coletor
10%
toff(v)
ton(v)
tsv
tdv
tfv
trv
+Vcc
90%
Tenso Vce
10%
Vce(sat)
CARGA RESISTIVA
Io
Lcarg
Df
td
Ic
Io
R
carg
Vcc
Vce
tsv
tti
Vcc
Ic
Vce
http://www.dsce.fee.unicamp.br/~antenor
1-10
J. A. Pomilio
Df
sem amaciador
Io
Cs
R
carga
Vcc
Ic
Cs
Vcc
Vcs
log Vce
Vce
Ds
Rs
Vcc
Ic
Io
Vce
Ic
Vcc
Vce
Io.Vcc
trv
http://www.dsce.fee.unicamp.br/~antenor
1-11
J. A. Pomilio
O valor de Rs deve ser tal que permita toda a descarga de Cs durante o mnimo tempo
ligado do TBP e, por outro lado, limite o pico de corrente em um valor inferior mxima corrente
de pico repetitiva do componente. Deve-se usar o maior Rs possvel.
b) Entrada em conduo: Objetivo: reduzir Vce e atrasar o aumento de Ic (figura 1.16)
No circuito sem amaciador, aps o disparo do TBP, Ic cresce, mas Vce s se reduz quando
Df deixar de conduzir. A colocao de Ls provoca uma reduo de Vce, alm de reduzir a taxa de
crescimento de Ic.
Normalmente no se utiliza este tipo de circuito, considerando que os tempos associados
entrada em conduo so bem menores do que aqueles de desligamento. A prpria indutncia
parasita do circuito realiza, parcialmente, o papel de retardar o crescimento da corrente e diminuir
a tenso Vce. Inevitavelmente, tal indutncia ir produzir alguma sobre-tenso no momento do
desligamento, alm de ressoar com as capacitncias do circuito.
Vcc
carga
Df
Ds
Ls
Rs
http://www.dsce.fee.unicamp.br/~antenor
1-12
J. A. Pomilio
T1
T2
A
capacitncias parasitas
i
T3
carga
T4
http://www.dsce.fee.unicamp.br/~antenor
1-13
J. A. Pomilio
Ib1
dib/dt
Ib2
dib/dt
Ibr
Figura 1.20 Forma de onda de corrente de base recomendada para acionamento de TBP.
As transies devem ser rpidas, para reduzir os tempo de atraso. Um valor elevado Ib1
permite uma reduo de tri. Quando em conduo, Ib2 deve ter tal valor que faa o TBP operar
na regio de quase-saturao. No desligamento, deve-se prover uma corrente negativa, acelerando
assim a retirada dos portadores armazenados.
Para o acionamento de um transistor nico, pode-se utilizar um arranjo de diodos para
evitar a saturao, como mostrado na figura 1.21.
Neste arranjo, a tenso mnima na juno B-C zero. Excesso na corrente Ib desviado
por D1. D3 permite a circulao de corrente negativa na base.
D1
D2
D3
Figura 1.21. Arranjo de diodos para evitar saturao.
1.4 MOSFET
1.4.1 Princpio de funcionamento (canal N)
O terminal de gate isolado do semicondutor por SiO2. A juno PN- define um diodo
entre Source e Drain, o qual conduz quando Vds<0. A operao como transistor ocorre quando
Vds>0. A figura 1.22 mostra a estrutura bsica do transistor.
Quando uma tenso Vgs>0 aplicada, o potencial positivo no gate repele as lacunas na
regio P, deixando uma carga negativa, mas sem portadores livres. Quando esta tenso atinge um
certo limiar (Vth), eltrons livres (gerados principalmente por efeito trmico) presentes na regio
P so atrados e formam um canal N dentro da regio P, pelo qual torna-se possvel a passagem
de corrente entre D e S. Elevando Vgs, mais portadores so atrados, ampliando o canal, reduzindo
sua resistncia (Rds), permitindo o aumento de Id. Este comportamento caracteriza a chamada
"regio resistiva".
A passagem de Id pelo canal produz uma queda de tenso que leva ao seu afunilamento,
ou seja, o canal mais largo na fronteira com a regio N+ do que quando se liga regio N-. Um
aumento de Id leva a uma maior queda de tenso no canal e a um maior afunilamento, o que
conduziria ao seu colapso e extino da corrente! Obviamente o fenmeno tende a um ponto de
equilbrio, no qual a corrente Id se mantm constante para qualquer Vds, caracterizando a regio
ativa do MOSFET. A figura 1.23 mostra a caracterstica esttica do MOSFET,
http://www.dsce.fee.unicamp.br/~antenor
1-14
J. A. Pomilio
Vdd
Vgs
G
+++++++++++++++
N+
-Id
- - - - - - - - - - - - - - - -- - - - - - - - - - - - - - - - - - - - - -- - - - - ---------------- - - - - - - -- - - --
-Id
P
N-
N+
Smbolo
D
SiO2
metal
regio ativa
Vgs1
Vdso
vgs3>Vgs2>Vgs1
Vds
http://www.dsce.fee.unicamp.br/~antenor
1-15
J. A. Pomilio
A
B
C
D
http://www.dsce.fee.unicamp.br/~antenor
1-16
J. A. Pomilio
V gg
V+
Io
V gs
Df
V+
V th
C gd
Id
Id=I
V dd
V ds
C ds
Rg
V ds
V gg
V gs
V ds
Id
C gs
td
CARGA
Figura 1.25 Formas de onda na entrada em conduo de MOSFET com carga indutiva.
b) Desligamento
O processo de desligamento semelhante ao apresentado, mas na ordem inversa. O uso de
uma tenso Vgg negativa apressa o desligamento, pois acelera a descarga da capacitncia de
entrada.
Como os MOSFETs no apresentam cargas estocadas, no existe o tempo de
armazenamento, por isso so muito mais rpidos que os TBP.
C
Ciss
Cgs
3
Cos
Cds
Crss
Cgd
0
0
10
20
30
40 Vds
10
20
30
40
Vds
http://www.dsce.fee.unicamp.br/~antenor
1-17
J. A. Pomilio
J3
N+
C
J2
N-
E
N+
J1
P+
C o le to
S iO 2
m e ta l
http://www.dsce.fee.unicamp.br/~antenor
1-18
J. A. Pomilio
T
E
L
D
vo
Vo
vo
E
Vo
Figura 2.1 Conversor abaixador de tenso e forma de onda da tenso aplicada ao filtro de sada.
2.1 Modulao por Largura de Pulso - MLP (PWM)
Em MLP opera-se com freqncia constante, variando-se o tempo em que a chave
permanece ligada.
O sinal de comando obtido, geralmente, pela comparao de um sinal de controle
(modulante) com uma onda peridica (portadora) como, por exemplo, uma onda "dente-de-serra".
A figura 2.2 ilustra estas formas de onda.
Para que a relao entre o sinal de controle e a tenso mdia de sada seja linear, como
desejado, a freqncia da portadora deve ser, pelo menos 10 vezes maior do que a modulante, de
modo que seja relativamente fcil filtrar o valor mdio do sinal modulado (MLP), recuperando o
sinal de controle.
vp
vc
vp
vo
vo
vc
Vo
2-1
J. A. Pomilio
0V
10V
0V
0s
0.2ms
0.4ms
0.6ms
0.8ms
1.0ms
6.0V
4.0V
2.0V
0V
0Hz
50KHz
100KHz
150KHz
200KHz
http://www.dsce.fee.unicamp.br/~antenor
2-2
J. A. Pomilio
vo
E
Vo
0
t1
t2
t3
6.0V
4.0V
2.0V
0V
0Hz
50KHz
100KHz
150KHz
200KHz
2-3
J. A. Pomilio
mudana na carga
io
Imax
Io
Imin
t
vo
E
0
t
Figura 2.7. Formas de onda de corrente e da tenso instantnea de sada com controlador MLC.
A obteno de um sinal MLC pode ser conseguida com o uso de um comparador com
histerese, atuando a partir da realimentao do valor instantneo da corrente. A referncia de
corrente dada pelo erro da tenso de sada (atravs de um controlador integral). A figura 2.8
ilustra este sistema de controle.
possvel ainda obter um sinal MLC com freqncia fixa caso se adicione ao sinal de
entrada do comparador uma onda triangular cujas derivadas sejam maiores do que as do sinal de
corrente. Assim os limites reais da variao da corrente sero inferiores ao estabelecido pelo
comparador.
Em princpio o controle por histerese poderia ser aplicado diretamente tenso de sada.
No entanto isto poderia causar sobre-correntes excessivas em situaes transitrias.
+
Vo
io
sensor de
corrente
sinal sincronizador
vo
i*
I
comparador
com histerese
v* referncia de tenso
integrador
http://www.dsce.fee.unicamp.br/~antenor
2-4
J. A. Pomilio
Vo
vo
E
integrador
vi
Q
S
fc
clock
v*
Q
R
comparador
vi
+
Ci
Rf
+
v*
referncia
2-5
J. A. Pomilio
Vo
vo
E
v*
clock
fc
integrador
comparador
+
S&H
vo
I
+
v*
referncia
http://www.dsce.fee.unicamp.br/~antenor
2-6
J. A. Pomilio
io
iD
+
Ro
Vo
D
Io
http://www.dsce.fee.unicamp.br/~antenor
(3.1)
3-1
Conduo contnua
Conduo descontnua
tT
J. A. Pomilio
t
Io
t2
tx
o Io
iT
E
E
Vo
Vo
Figura 3.2 Formas de onda tpicas nos modos de conduo contnua e descontnua
vL
V1
A1
t1
A2
V2
(3.2)
A corrente do indutor ser descontnua quando seu valor mdio for inferior metade de
seu valor de pico (Io<Io/2). A condio limite dada por:
Io =
i o (E Vo) t T (E Vo)
=
=
2
2L
2L
(3.3)
http://www.dsce.fee.unicamp.br/~antenor
3-2
J. A. Pomilio
(E Vo) t T = Vo ( t T t x )
(3.4)
Vo
=
t
E
1 x
(3.5)
i o max
2
i o max =
(E Vo) t T
L
(3.6)
(3.7)
Vo =
E
2 L Io
1+
E 2
(3.8)
==>
Vo
E 2
=
E
2 L Io + E 2
(3.9)
L Io
E
(3.10)
(3.11)
1 1 8 K
2
(3.12)
3-3
J. A. Pomilio
Cond. descontnua
0.75
K=.01
Vo/E
K=.1
K=.05
0.5
0.25
Cond. contnua
0
0.2
0.4
0.6
0.8
Figura 3.4 Caracterstica de controle do conversor abaixador de tenso nos modos contnuo e
descontnuo.
1
Cond. contnua
=0,8
0.8
=0,6
0.6
Vo/E
=0,4
Cond. descontnua
0.4
=0,2
0.2
0
Io
E.
8L
Figura 3.5 Caracterstica de sada do conversor abaixador de tenso nos modos contnuo e
descontnuo.
3.1.3 Dimensionamento de L e de C
( E Vo)
2L
(3.14)
E (1 )
2 Io min
(3.15)
Quanto ao capacitor de sada, ele pode ser definido a partir da variao da tenso
admitida, lembrando-se que enquanto a corrente pelo indutor for maior que Io (corrente na carga,
suposta constante) o capacitor se carrega e, quando for menor, o capacitor se descarrega, levando
a uma variao de tenso Vo.
http://www.dsce.fee.unicamp.br/~antenor
3-4
Q =
1 t T t T I I
=
2 2
2 2
8
J. A. Pomilio
(3.16)
A variao da corrente :
Io =
(E Vo) t T E (1 )
=
L
L
(3.17)
(3.18)
Logo,
Co =
Vo (1 ) 2
8 L Vo
(3.19)
ii
iT
io
+
Ro
vT Co
Vo
E t T (Vo E)( t T )
=
L
L
http://www.dsce.fee.unicamp.br/~antenor
(3.20)
3-5
Vo =
E
1
J. A. Pomilio
(3.21)
Embora, teoricamente, quando o ciclo de trabalho tende unidade a tenso de sada tenda
para infinito, na prtica, os elementos parasitas e no ideais do circuito (como as resistncias do
indutor e da fonte) impedem o crescimento da tenso acima de um certo limite, no qual as perdas
nestes elementos resistivos se tornam maiores do que a energia transferida pelo indutor para a
sada.
Conduo contnua
Conduo desconttnua
tT
Ii
tT
t2 tx
ii
Ii
Io i D
Io
iT
Vo
vT
E
0
Vo
E
1 tx
1 tx
(3.22)
E2 2
2 L Io
(3.23)
http://www.dsce.fee.unicamp.br/~antenor
(3.24)
3-6
J. A. Pomilio
1 1 8 K
2
(3.25)
K=.01
40
30
Vo/E
cond. descontnua
K=.02
20
K=.05
10
0
0.2
0.4
0.6
0.8
Figura 3.8 Caracterstica esttica do conversor elevador de tenso nos modos de conduo
contnua e descontnua, para diferentes valores de K.
10
cond. contnua
Vo/E
4
=.8
cond.
descontnua
=.6
=.4
=.2
0.04
0.08
Io
0.12
0.16
0.2
E.
8.L
Ii E t T Vo (1 )
=
=
2
2L
2L
http://www.dsce.fee.unicamp.br/~antenor
(3.26)
3-7
Io =
Ii ( t T ) E (1 )
=
2
2L
L min =
J. A. Pomilio
(3.27)
E (1 )
2 Io(min)
(3.28)
Io(max)
Vo
(3.29)
Neste conversor, a tenso de sada tem polaridade oposta da tenso de entrada. A figura
3.10 mostra o circuito.
Quando T ligado, transfere-se energia da fonte para o indutor. O diodo no conduz e o
capacitor alimenta a carga.
Quando T desliga, a continuidade da corrente do indutor se faz pela conduo do diodo. A
energia armazenada em L entregue ao capacitor e carga.
Tanto a corrente de entrada quanto a de sada so descontnuas. A tenso a ser suportada
pelo diodo e pelo transistor a soma das tenses de entrada e de sada, Vo+E.
A figura 3.11. mostra as formas de onda nos modos de conduo contnua e descontnua
(no indutor).
vT
iT
E
iD
Co
iL
Ro Vo
+
E
1
http://www.dsce.fee.unicamp.br/~antenor
(3.30)
(3.31)
3-8
Conduo contnua
Conduo descontnua
tT
J. A. Pomilio
tT
i
t2 tx
Io i D
Io
iT
E+Vo
vT
E+Vo
E
0
(a)
(b)
Figura 3.11 Formas de onda do conversor abaixador-elevador de tenso operando em conduo
contnua (a) e descontnua (b).
3.3.2 Modo descontnuo
E
1 tx
(3.32)
E tT
L
(3.33)
Ii max t T
2
(3.34)
Io Vo
E
(3.35)
http://www.dsce.fee.unicamp.br/~antenor
3-9
Vo =
E2 2
2 L Io
J. A. Pomilio
(3.36)
E2 2
2L
(3.37)
(3.38)
1 1 8 K
2
(3.39)
K=.01
40
cond. descontnua
30
Vo/E
20
K=.02
10
K=.05
0.2
0.4
0.6
0.8
http://www.dsce.fee.unicamp.br/~antenor
3-10
J. A. Pomilio
10
cond. contnua
Vo/E
=.8
cond.
descontnua
0
0.04
0.08
Io
0.12
0.16
0.2
=.6
=.4
=.2
E.
8.L
I L ( t T ) Vo ( t T ) (1 ) Vo (1 ) 2
=
=
2
2L
2L
L min =
(3.40)
E (1 )
2 Io(min)
(3.41)
Io(max)
Vo
(3.42)
http://www.dsce.fee.unicamp.br/~antenor
3-11
V
+ C1 -
I L1
L1
I L2
L2
C1
J. A. Pomilio
Ro
Co
Vo
+
i L1
Conduo contnua
Conduo descontnua
i
L1
I1
Ix
i
i L2
L2
I2
-Ix
C1
t2
tT
V1
tx
http://www.dsce.fee.unicamp.br/~antenor
(3.43)
3-12
J. A. Pomilio
I L1 E = I L2 Vo
(3.44)
E
1
(3.45)
Vo =
tT
C1
(3.46)
Na condio limite:
Io = I L2 = C1
C1 min =
2 (E + Vo)
tT
Io(max) (1 )
2E
(3.47)
(3.48)
3.4.2 Dimensionamento de L1
Considerando C1 grande o suficiente para que sua variao de tenso seja desprezvel, L1
deve ser tal que no permita que iL1 se anule. A figura 3.17 mostra a corrente por L1 numa
situao crtica.
E=
L1 I L1max
tT
Ii = I L1 =
I L1 max
2
http://www.dsce.fee.unicamp.br/~antenor
(3.49)
(3.50)
3-13
J. A. Pomilio
E+Vo
+
L1
L1
L1max
E tT
2 Ii
L1min =
E (1 )
2 Io(min)
(3.51)
(3.52)
3.4.3 Clculo de L2
E
2 Io(min)
(3.53)
E 2
8 L 2 Vo
(3.54)
http://www.dsce.fee.unicamp.br/~antenor
3-14
+ E i L1
L1
+ E -
L2
D
i L2
C1
J. A. Pomilio
L1
C1
Vo
Co
L2
Co
Ro
Vo
Ro
(a)
(b)
O conversor Zeta, cuja topologia est mostrada na figura 3.19, tambm possui uma
caracterstica abaixadora-elevadora de tenso. Na verdade, a diferena entre este conversor, o
Cuk e o SEPIC apenas a posio relativa dos componentes.
Aqui a corrente de entrada descontnua e a de sada continua. A transferncia de
energia se faz via capacitor. A indutncia L1 pode ser a prpria indutncia de magnetizao do
transformador, na verso isolada. A operao no modo descontnuo tambm se caracteriza pela
inverso do sentido da corrente por uma das indutncias. A posio do interruptor permite uma
natural proteo contra sobre-correntes. A tenso a ser suportada pelo transistor e pelo diodo
igual a Vo+E.
- Vo +
T
- Vo +
i L2
T
L2
C1
L2
C1
+
E
L1
Co
Vo
L1
Co
Ro
i L1
(a)
Vo
Ro
(b)
http://www.dsce.fee.unicamp.br/~antenor
3-15
N1
L1
E
C1
T
N2
L2
C2
V1
J. A. Pomilio
V2
Co
Vo
N2 E
N1 (1 )
(3.55)
O balano de carga deve se verificar para C1 e C2. Com N1=N2, C1=C2, tendo o dobro
do valor obtido pelo mtodo de clculo indicado anteriormente no circuito sem isolao. Para
outras relaes de transformao deve-se obedecer a N1.C1=N2.C2, ou V1.C1=V2.C2.
Note que quando T conduz a tenso em N1 VC1=E (em N2 tem-se VC1.N2/N1). Quando
D conduz, a tenso em N2 VC2=Vo (em N1 tem-se VC2.N1/N2). A corrente pelos enrolamentos
no possui nvel contnuo e o dispositivo comporta-se, efetivamente, como um transformador.
3.7.2 Conversor fly-back (derivado do abaixador-elevador)
L1
Co
Vo
N1 N2
Figura 3.21 Conversor fly-back
A tenso de sada, no modo contnuo de conduo, dada por:
Vo =
N2 E
N1 (1 )
(3.56)
3-16
J. A. Pomilio
indutncia de magnetizao. Isto se d pela conduo de D2. Durante este intervalo (conduo de
D2) aplica-se uma tenso negativa em N2 e ocorre um retorno de energia para a fonte. A figura
3.22 mostra o circuito.
D1
D2
+
Co
D3
Vo
.
N1 N2 N3
Figura 3.22 Conversor forward
0 t tT
VN1 =
T
E
D2
N1
E N2
N1
.
.
t T t t2 (3.57)
VN1
E
A1
t2
tT
A2
N2
E.N2/N1
A1=A2
..
E
http://www.dsce.fee.unicamp.br/~antenor
3-17
J. A. Pomilio
..
.. ..
T2
Co
E/n
Ro
.
E/n
I c2
I D2 D2
Figura 3.25. Conversor push-pull.
O ciclo de trabalho deve ser menor que 0,5 de modo a evitar a conduo simultnea dos
transistores. n a relao de espiras do transformador.
Os transistores devem suportar uma tenso com o dobro do valor da tenso de entrada.
Outro problema deste circuito refere-se possibilidade de saturao do transformador caso a
conduo dos transistores no seja idntica (o que garante uma tenso mdia nula aplicada ao
primrio). A figura 3.26 mostra algumas formas de onda do conversor.
V1
1
Ic1
I D1
T1/D
Vce1
+E
-E
2E
E
io
Io
3-18
J. A. Pomilio
E/2
T1
.
E/2
T2
.
..
.
.
.
.
..
Co
+
Vo
T1
T3
.
.
.
.
.
.
.
T2
T4
.
..
.
.
..
Co
+
Vo
.
.
http://www.dsce.fee.unicamp.br/~antenor
3-19
J. A. Pomilio
Pelas funes indicadas anteriormente, tanto para o conversor elevador de tenso quanto
para o abaixador-elevador (e para o Cuk, SEPIC e Zeta), quando o ciclo de trabalho tende
unidade, a tenso de sada tende a infinito. Nos circuitos reais, no entanto, isto no ocorre, uma
vez que as componentes resistivas presentes nos componentes, especialmente nas chaves, na
fonte de entrada e nos indutores, produzem perdas. Tais perdas, medida que aumenta a tenso
de sada e, conseqentemente, a corrente, tornam-se mais elevadas, reduzindo a eficincia do
conversor. As curvas de Vo x se alteram e passam a apresentar um ponto de mximo, o qual
depende das perdas do circuito.
A figura 3.29 mostra a curva da tenso de sada normalizada em funo da largura do
pulso para o conversor elevador de tenso.
Se considerarmos as perdas relativas ao indutor e fonte de entrada, podemos redesenhar
o circuito como mostrado na figura 3.30.
Para tal circuito, a tenso disponvel para alimentao do conversor se torna (E-Vr),
podendo-se prosseguir a anlise a partir desta nova tenso de entrada. A hiptese que a
ondulao da corrente pelo indutor desprezvel, de modo a se poder supor Vr constante.
O objetivo obter uma nova expresso para Vo, em funo apenas do ciclo de trabalho e
das resistncias de carga e de entrada. O resultado est mostrado na figura 3.31.
E Vr
1
(3.59)
Vr = R L Ii
Vo = Ro Io
(3.60)
Io = Ii (1 )
(3.61)
Vo =
Vr =
R L Io
R L Vo
=
1
(1 ) Ro
E
Vo =
Vo
=
E
R L Vo
R L Vo
E
(1 ) Ro
=
1
1 Ro (1 ) 2
1
R
(1 ) + L
Ro
(3.62)
(3.63)
(3.64)
http://www.dsce.fee.unicamp.br/~antenor
3-20
J. A. Pomilio
40
Vo( d )
20
0.2
0.4
0.6
0.8
Io
Co
E-Vr
Ro
+
Vo
Vo( d )
2
0
0
0.2
0.4
0.6
0.8
http://www.dsce.fee.unicamp.br/~antenor
3-21
CONVERSORES RESSONANTES
J. A. Pomilio
4. CONVERSORES RESSONANTES
Nas topologias em que as chaves semicondutoras comutam a corrente total da
carga a cada ciclo, elas ficam sujeitas a picos de potncia que colaboram para o "stress"
do componente, reduzindo sua vida til. Alm disso, elevados valores de di/dt e dv/dt so
potenciais causadores de interferncia eletromagntica (IEM).
Quando se aumenta a freqncia de chaveamento, buscando reduzir o tamanho
dos elementos de filtragem e dos transformadores, as perdas de comutao se tornam
mais significativas sendo, em ltima anlise, as responsveis pela freqncia mxima de
operao dos conversores. Dificilmente esta freqncia ultrapassa 50kHz para uma
potncia superior a 100W.
Por outro lado, caso a mudana de estado das chaves ocorra quando tenso e/ou
corrente por elas for nula, o chaveamento se faz sem dissipao de potncia.
Analisaremos a seguir algumas topologias bsicas que possibilitam tal comutao
no-dissipativa. A carga vista pelo conversor formada por um circuito ressonante e
uma fonte (de tenso ou de corrente). O dimensionamento adequado do par L/C faz com
que a corrente e/ou a tenso se invertam, permitindo o chaveamento dos interruptores em
situao de corrente e/ou tenso nulas, eliminando as perdas de comutao.
4.1 Conversor ressonante com carga em srie (SLR)
A topologia bsica deste conversor mostrada na figura 4.1.
Io
i
S1
E/2
D1
+ vc A
B
S2
E/2
D2
B'
Lr
Cr
Vo
Co
Ro
(4.1)
http://www.dsce.fee.unicamp.br/~antenor
(4.2)
4-1
CONVERSORES RESSONANTES
J. A. Pomilio
Se D2 conduzir:
vAB = -E/2
vAB' = -(E/2+Vo)
(4.3)
(4.4)
Se D1 conduz:
vAB = E/2
vAB' = E/2+Vo
(4.5)
1
Lr Cr
(4.6)
+ Vo
i L ( t ) = I Lo cos[o ( t to)] +
V VCo
sin[o ( t to)]
Zo
http://www.dsce.fee.unicamp.br/~antenor
(4.7)
(4.8)
4-2
CONVERSORES RESSONANTES
J. A. Pomilio
Lr
Cr
(4.9)
E
v
2Vo
S2
D2 t5
S1
-2Vo
to
D1
t4
t3
t2
t1
1/
1/s
A
Lr
E/2
B'
A
Lr
Cr
iL
Vo
E/2
B'
A
Lr
Cr
iL
Vo
E/2
B'
A
Lr
Cr
iL
Vo
E/2
Cr
iL
to a t1
t1 a t2
t3 a t4
t4 a t5
Vo
4-3
CONVERSORES RESSONANTES
J. A. Pomilio
Note que a entrada e a sada de conduo dos transistores e diodos ocorre quando
a corrente nula. Assim, no existe perda de chaveamento nos semicondutores. Por outro
lado, o pico de corrente pelos dispositivos implica num aumento das perdas de conduo.
4.1.2 Modos de operao contnuo para o/2<s<o
Atuando-se com freqncia de chaveamento na faixa o/2<s<o teremos uma
situao em que no ocorre descontinuidade da corrente, de modo que uma das
comutaes dissipativa. A figura 4.5. mostra as formas de onda de corrente pelo indutor
e tenso no capacitor neste modo de operao. Na figura 4.6. tm-se os circuitos
equivalentes em cada intervalo.
vC
iL
D1 S2
S1
to
t1 t2
D2
t3 t4
A
Lr
E/2
B'
A
Lr
Cr
iL
Vo
E/2
B'
A
Lr
Cr
iL
Vo
E/2
B'
A
Lr
Cr
iL
Vo
E/2
Cr
iL
to a t1
t1 a t2
t2 a t3
t3 a t4
Vo
4-4
CONVERSORES RESSONANTES
J. A. Pomilio
D1
Vo
D1
t3 t4
B'
A
Lr
Cr
iL
S2
t1 t2
B'
E/2
D2
S1
to
Lr
vC
E/2
B'
A
Lr
Cr
iL
Vo
E/2
B'
A
Lr
Cr
iL
Vo
E/2
Cr
iL
to a t1
t1 a t2
t2 a t3
t3 a t4
Vo
Figura 4.7. Formas de onda para s>o e circuitos equivalentes em cada intervalo do
modo de operao.
Neste modo de operao possvel, adicionando-se capacitores entre os terminais
principais das chaves, obter-se comutao sob tenso nula, como mostra a figura 4.8.
Durante a conduo do interruptor (por exemplo, S1), o capacitor colocado em
paralelo a ele est, obviamente, descarregado. Quando a chave aberta, o capacitor se
carrega com a corrente da carga, at levar o diodo do ramo complementar (p.ex. D2)
conduo. No semiciclo seguinte, ao ser desligado o interruptor (S2), o diodo (D1) deve
entrar em conduo, o que acontecer aps a carga do capacitor conectado ao interruptor
que estava em conduo. Como a tenso de entrada constante, a carga de um capacitor
implica na descarga do outro. Assim, a energia armazenada nos capacitores no
dissipada, mas fica fluindo (idealmente) de um para outro.
A figura 4.9. mostra a caracterstica esttica do conversor. Os valores so
normalizados em relao aos seguintes valores base:
E
2
E
I base =
2 Zo
base = o
Vbase =
http://www.dsce.fee.unicamp.br/~antenor
(4.10)
4-5
CONVERSORES RESSONANTES
J. A. Pomilio
Io
i
S1
E/2
C1
D1
+ vc B'
Lr
B
D2
S2
E/2
Cr
C2
Vo
Co
Ro
i S1
D2
vS1
S2
Figura 4.8. Incluso de capacitores para obter comutaes sob tenso nula.
Io
10
Vo=0.4
Vo=0.4
Vo=0.9
0
0.5
1.5
s
o
4-6
CONVERSORES RESSONANTES
J. A. Pomilio
E/2
D1
Lo
Lr
B
S2
B'
E/2
Cr
Vo
Co
D2
Ro
Figura 4.10. Conversor ressonante com carga conectada em paralelo com o capacitor
Nesta topologia a carga conectada em paralelo com o capacitor do circuito
ressonante. A tenso sobre o capacitor retificada, filtrada e fornecida carga. possvel
usar transformador para isolar e escalonar a tenso de sada.
Para obter um modelo para o circuito, pode-se considerar que a corrente de sada
seja sem ondulao, o que razovel, considerando a elevada freqncia de
chaveamento. A tenso sobre o circuito ressonante, vAB ser igual a +E/2 caso
conduzam S1 ou D1. Quando conduzirem S2 e D2, a tenso ser -E/2.
Este conversor opera como uma fonte de tenso, podendo operar sem carga e
suportando uma larga variao na corrente de sada, mas no possui proteo contra
curto-circuito.
O circuito ressonante equivalente est mostrado na figura 4.11. e tem as seguintes
equaes (vlidas no intervalo entre t1 e t3):
E
VCo
2
i L ( t ) = Io + (I Lo Io) cos[o ( t t1)] +
sin[o ( t t1)]
Zo
v C (t) =
E E
2 2
(4.11)
(4.12)
A
Lr
+
+ E/2
+
-
+ Io
C
Cr
-
B
Figura 4.14. Circuito ressonante equivalente para conversor com carga em paralelo ao
capacitor.
Nos intervalos (to a t1) e (t3 a t4) as formas de onda tem uma evoluo linear.
http://www.dsce.fee.unicamp.br/~antenor
4-7
CONVERSORES RESSONANTES
J. A. Pomilio
E
2Zo
(4.13)
E
vC
E/2
iL
Linear
Io
Linear
D1
S1
to t1
t2
t3 t4
t5
Figura 4.12. Formas de onda de corrente e tenso nos elementos ressonantes no modo de
operao descontnuo.
iL
iL
B'
A
Io
+
E/2
t1 a t3
B'
Io
+
E/2
to a t1
Io
+
E/2
B'
B'
E/2
t3 a t4
Io
+
v
t4 a t5
http://www.dsce.fee.unicamp.br/~antenor
4-8
CONVERSORES RESSONANTES
J. A. Pomilio
vC
iL
0
D2
S1
S2
D1
to t1
D2
t2 t3
t4
t5
Figura 4.14. Formas de onda de corrente pelo indutor e tenso no capacitor para
o/2<s<o
iL
iL
B'
t1 a t2
B'
Io
+
E/2
to a t1
B'
Io
+
E/2
iL
B'
Io
+
E/2
iL
E/2
t2 a t3
Io
+
v
t3 a t4
4-9
CONVERSORES RESSONANTES
iL
vC
S1
D1
to
J. A. Pomilio
D2
S2
t1 t2
t3 t4
Figura 4.16. Formas de onda de tenso no capacitor e corrente no indutor para s>
iL
iL
B'
to a t1
t1 a t2
B'
Io
+
E/2
B'
Io
+
E/2
iL
B'
Io
+
E/2
iL
E/2
Io
+
v
t2 a t3
t3 a t4
http://www.dsce.fee.unicamp.br/~antenor
4-10
CONVERSORES RESSONANTES
J. A. Pomilio
Vo
Io=0.4
4
Io=0.4
Io=0.8
0
0.2
0.4
0.6
0.8
1.2
1.4
Figura 4.18. Caracterstica esttica do conversor com carga conectada em paralelo com o
capacitor ressonante.
Io
S1
E/2
D1
A
B
E/2
S2
D2
iL
+
B'
Lr
Cr
Vo
Co
Ro
http://www.dsce.fee.unicamp.br/~antenor
4-11
s
o
CONVERSORES RESSONANTES
J. A. Pomilio
ressonante
Vo
iL
linear
-Vo
to t1
D1
t2
S1
t3
S1
D2
S2
Figura 4.20. Formas de onda do conversor com carga em paralelo do tipo capacitiva
4.4 Alteraes nas topologias dos conversores ressonantes
O controle da tenso de sada, conforme foi visto, se faz pela variao da
freqncia de chaveamento. Isto significa que, para os casos em que se deseja uma larga
faixa de variao da tenso, o espectro de freqncia pode ser grande. A dificuldade
oriunda deste fato que o dimensionamento dos elementos de filtragem deve ser feito
para a menor freqncia possvel, levando, assim, a um superdimensionamento para as
freqncias mais altas. Alm disso, a relao entre o sinal de controle e a tenso de sada
, em geral, no-linear, levando a uma maior dificuldade no projeto da malha de controle.
Outro fator significativo nestes conversores o de que a corrente e a tenso RMS
pelas chaves semicondutoras maior do que a necessria para a transferncia de potncia
para a sada. Isto ocorre por conta da energia envolvida no processo de ressonncia
prprio do circuito, implicando no aumento dos reativos do circuito, sem relao com a
potncia ativa da sada.
Visando basicamente, contornar estes inconvenientes, quais sejam, os maiores
valores RMS e o controle por variao da freqncia, tm sido feitas inmeras propostas
de alteraes nestas topologias, das quais, a ttulo de exemplo, indicaremos o caso do
conversor SLR.
4.4.1 Limitao da sobre-tenso
A figura 4.21. mostra um circuito que limita a tenso sobre o capacitor do circuito
ressonante tenso de alimentao [4.5]. A colocao dos diodos evita a presena de
valores de tenso mais elevados sobre os componentes. A no existncia de um retorno
de energia para a fonte faz com que a energia retirada da alimentao v toda para a carga
http://www.dsce.fee.unicamp.br/~antenor
4-12
CONVERSORES RESSONANTES
J. A. Pomilio
D1
E/2
+ vc -
Vo
S2
Co
Lr
D2
Cr
Ro
E/2
Da2
Figura 4.21. Circuito ressonante com carga em srie, com limitao de tenso
inclinao depende de Vo
iL
vC
E/2
-E/2
S1
to
t1
S1 Da1
t2
t3
t4
Figura 4.22. Formas de onda com limitao da tenso sobre o capacitor ressonante
4.4.2 Controle por MLP
Torna-se possvel realizar um controle por Modulao de Largura de Pulso por
meio da interrupo do processo ressonante que envolve o capacitor no momento em que
sua tenso passa pelo zero. Isto feito pelo uso de chaves colocadas em paralelo com o
capacitor, as quais so fechadas no momento adequado, abrindo-se quando se deseja
concluir o processo ressonante. O circuito mostrado na figura 4.23.
A chave colocada junto ao capacitor deve ser bidirecional em tenso e corrente.
Seu acionamento ocorre quando a tenso atinge o zero, de modo que o circuito de
controle precisa monitorar esta tenso para saber o momento de ligar a chave auxiliar.
http://www.dsce.fee.unicamp.br/~antenor
4-13
CONVERSORES RESSONANTES
J. A. Pomilio
Na verdade, o controle no MLP puro, uma vez que a tenso de sada depende
tambm da durao do perodo de ressonncia. Fazendo-se com que este perodo seja
muito menor do que o perodo no qual se faz o controle MLP, obtm-se uma relao
razoavelmente linear entre o sinal de controle e a tenso de sada. A figura 4.24. mostra
as formas de onda do circuito.
Da1
S1
S aux
D1
E/2
Vo
S2
Co
Lr
D2
Cr
Ro
E/2
Da2
v
0
-E/2
t2'
to t1
S1 S1
Saux
t2
t3 t4 t5
S1 e Da1
Figura 4.24. Sinais de comando dos interruptores (traos superiores); corrente no indutor
e tenso no capacitor ressonante.
Em to o interruptor S1 ligado. Inicia-se a ressonncia entre Lr e Cr. O capacitor,
que estava carregado com uma tenso negativa -E/2, vai invertendo sua tenso. Quando
esta chega a zero, em t1, o interruptor auxiliar, Saux, entra em conduo, mantendo a
tenso sobre Cr em zero. A corrente por Lr cresce linearmente at que em t2 a chave
auxiliar aberta. A ressonncia entre Lr e Cr retomada, e a tenso cresce at o valor
E/2, no qual limitada. Quando o diodo de limitao da tenso entra em conduo
encerra-se a ressonncia e a corrente pelo indutor comea a cair linearmente, atingindo
zero em t3. S1 desligado sob corrente zero em t4. O semiciclo negativo se inicia com a
entra em conduo de S2, em t5.
http://www.dsce.fee.unicamp.br/~antenor
4-14
CONVERSORES RESSONANTES
J. A. Pomilio
..
.. .
..
..
..
..
.. .
..
Lr
ir
.
.
. .
.
.
. .
Ch
Cr
vr
vo
Co
Carga
http://www.dsce.fee.unicamp.br/~antenor
4-15
CONVERSORES RESSONANTES
J. A. Pomilio
Para cada estgio, o circuito evolui como um RLC com as condies iniciais
dadas pela tabela 4.I, at o momento em que se estabelece a condio de comutao.
Durante cada estgio, a carga nos capacitores e a corrente pelo indutor so dadas por:
)
Q k ( t ) = Q k e ( t t k ) sin ( t t k ) + + C on Vi
(4.14)
)
I k ( t ) = I k e ( t t k ) sin ( t t k ) +
(4.15)
onde:
2 = 2o 2
(4.16)
1
2o =
L r C on
(4.17)
Lr
Rr
E
Cr
(a)
Lr
Rr
E
Lr
Rr
Cr
(c)
.
.
.
Co
Cr
(b)
Co
Lr
Rr
E
Cr
(d)
Rr
2 Lr
(4.18)
Q k = Q k ( t k ) C on Vi
(4.19)
) 2 Q k + I k ( t k ) 2
Qk =
+ Q 2k
(4.20)
) 2 Q k o2 + I k ( t k )
2
Ik =
+ [ I k ( t k )]
)
)2
2
2
Ik = o Q k
http://www.dsce.fee.unicamp.br/~antenor
(4.21)
4-16
tg( ) =
tg() =
CONVERSORES RESSONANTES
J. A. Pomilio
Q k
Q k + I k ( t k )
(4.22)
I k ( t k )
(4.23)
Q k o2 + I k ( t k )
345 6
9 10 11 6 ESTADOS
iCo
vi
0s
vr
0.2ms
0.4ms
0.6ms
0.8ms
1.0ms
1.2ms
1.4ms
http://www.dsce.fee.unicamp.br/~antenor
4-17
CONVERSORES RESSONANTES
J. A. Pomilio
Co, de modo que o pico da tenso ser menor do que aquele indicado por (17). A
caracterstica linear da envoltria, no entanto, mantm-se vlida, como se observa na
figura 4.29.
Consideremos as formas de onda mostradas na figura 4.30. Antes do instante t0 a
carga vista pelo inversor de tenso formada por Lr e Cr. Em t0, quando as tenses vr e
vo se igualam, o retificador entra em conduo conectando Co em paralelo com Cr. Esta
situao se mantm at o instante t1, quando, ao anular-se a corrente, o retificador deixa
de conduzir. O circuito volta a operar na ressonncia, invertendo a tenso , at que em t2
atinge-se novamente a igualdade entre as tenses vr e vo, repetindo-se o comportamento
descrito. Observe-se que quando vr zero a corrente est em seu valor mximo, e viceversa.
A incluso de Co ao circuito produz uma reduo no pico da tenso, em relao
ao valor que haveria apenas com Cr.
TABELA 4..I. PARMETROS E ESTGIOS DE FUNCIONAMENTO DO CIRCUITO
EQUIVALENTE
Estado
(k)
Carga Inicial
Qk(tk)
Corrente
inicial Ik(tk)
Con
Vi
Topologia
equivalente
Condio de Comutao
Inverso da tenso de
entrada em (t2)
Comutao do
retificador I2(t3)=0
Inverso da tenso de
entrada em (t4)
Comutao do
retificador
Q4(t5)=-Q3(t3)
Comutao do
retificador I5(t6)=0
Fase no-repetitiva
1
Q1(t1)=0
I1(t1)=0
Cr+Co
+E
Q2(t2)=Q1(t2)
I2(t2)=I1(t2)
Cr+Co
-E
Q2 ( t 3 ) C e
I3(t3)=0
Cr
-E
Q4(t4)=Q3(t4)
I4(t4)=I3(t4)
Cr
+E
Q5(t5)=Q3(t3)
I5(t5)=I4(t5)
Cr+Co
+E
Fase quase-estacionria
6
Q k 1 ( t k ) C e
Cr
+E
Qk-1(tk)
Ik-1(tk)
Cr+Co
+E
Qk-1(tk)
Ik-1(tk)
Cr+Co
-E
Q k 1 ( t k ) C e
Cr
-E
10
Qk-1(tk)
Ik-1(tk)
Cr+Co
-E
11
Qk-1(tk)
Ik-1(tk)
Cr+Co
+E
http://www.dsce.fee.unicamp.br/~antenor
Comutao do
retificador
Qk(tk+1)=-Qk-1(tk)
Inverso da tenso de
entrada em (tk+1)
Comutao do
retificador Ik(tk+1)=0
Comutao do
retificador
Qk(tk+1)=-Qk-1(tk)
Inverso da tenso de
entrada em (tk+1)
Comutao do
retificador Ik(tk+1)=0
4-18
Onde C e =
CONVERSORES RESSONANTES
J. A. Pomilio
Cr
Cr + Co
Vo
0V
Vr
0s
5ms
10ms
15ms
20ms
Figura 4.29. Tenso de sada (vo) e tenso sobre o capacitor ressonante (vr).
vo
ir
vr
t0
t1
t2
4-19
CONVERSORES RESSONANTES
J. A. Pomilio
senide como estudado na anlise simplificada. Entretanto, aps poucos ciclos as ondas
assumem uma forma praticamente senoidal e uma defasagem de 90o, conforme o
esperado.
A figura 4.33 mostra detalhe da comutao ZVS que ocorre sobre os transistores
do inversor.
Embora o conversor opere em ZVS, a eficincia global medida foi de 83%. As
perdas devem-se, basicamente, ao indutor (ncleo de ar e elevado nmero de espiras) e
aos componentes do lado de alta tenso, quais sejam, os diodos retificadores e o SCR que
descarrega os capacitores sobre a carga.
0V
Figura 4.33. Tenso (50 V/div.) e corrente (5A/div.) em interruptor do inversor, mostrando
as comutaes suaves. Horiz.: 20 s/div.
4.6 Referncias Bibliogrficas
[4.1]
[4.2]
[4.3]
http://www.dsce.fee.unicamp.br/~antenor
4-20
[4.4]
[4.5]
[4.6]
[4.7]
[4.8]
[4.9]
CONVERSORES RESSONANTES
J. A. Pomilio
http://www.dsce.fee.unicamp.br/~antenor
4-21
CONVERSORES QUASE-RESSONANTES
J. A. Pomilio
5. CONVERSORES QUASE-RESSONANTES
Os conversores quase-ressonantes procuram associar as tcnicas de comutao
suave presentes nos conversores ressonantes s topologias usualmente empregadas em
fontes (buck, boost, Cuk, etc.).
Os conversores quase-ressonantes associam s chaves semicondutoras um circuito
ressonante (composto por um indutor e um capacitor) de modo que as mudanas de
estado das chaves ocorram sempre sem dissipao de potncia, seja pela anulao da
corrente (ZCS: zero current switching), seja pela anulao da tenso (ZVS: zero voltage
switching).
A figura 5.1. mostra as estruturas das chaves ressonantes, as quais, substituindo os
interruptores nas topologias bsicas, permitem oper-los sempre com comutao suave.
S
Lr
Lr
Cr
Cr
a)
S
Lr
Lr
Cr
Cr
b)
Lr
Cr
Cr
a)
Lr
Lr
Cr
Cr
b)
http://www.dsce.fee.unicamp.br/~antenor
5-1
CONVERSORES QUASE-RESSONANTES
J. A. Pomilio
Lr
Lr
Cr
Cr
a)
Lr
Lr
Cr
Cr
b)
Lr
Cr
Buck
Cr
Buck - ZVS
Buck - ZCS
Cr
Lr
Lr
Cr
Boost
Boost - ZCS
Boost - ZVS
Figura 5.4. Conversores buck e boost nas configuraes bsica, ZCS e ZVS
5.1 Conversores operando com ZCS
Neste tipo de conversor, a corrente produzida em uma malha ressonante flui
atravs da chave, fazendo-a entrar e sair de conduo sob corrente nula.
Considerando um conversor abaixador de tenso (figura 5.5), a chave simples
substituda por uma outra que associada ao capacitor Cr e ao indutor Lr. O indutor de
filtro suficientemente grande para considerar-se Io constante.
Io
E
iL
Lr
Lf
vC Cr
Cf
+
Vo
http://www.dsce.fee.unicamp.br/~antenor
5-2
CONVERSORES QUASE-RESSONANTES
J. A. Pomilio
iT
2E
vC
E/Zo
E
Io
to t1
t1'
t1" t2
t3
Figura 5.6. Formas de onda para conversor buck, ZCS, meia onda
Com a chave aberta, Io flui pelo diodo e vC e iL so nulas. Em t0 a chave ligada e
iT cresce linearmente. Enquanto iT<Io o diodo continua a conduzir. Em t1, iT=Io, o diodo
desliga e se inicia a ressonncia entre Lr e Cr.
O excesso de iT em relao a Io circula por Cr, carregando-o. Em t1' tem-se o pico
de iT e vC=E. Em t1'' iT se torna menor que Io e vC=2E. A corrente iT continua a cair e a
diferena para Io suprida pela descarga de Cr. Em t2 iT vai a zero e a chave desliga
naturalmente, j que no h caminho para a inverso da corrente. A partir deste momento
deve ser removido o sinal de acionamento do transstor.
Entre t2 e t3 Cr se descarrega a corrente constante. Quando sua tenso se anula o
diodo torna a entrar em conduo.
As equaes pertinentes ao circuito so:
o =
1
Lr Cr
(5.1)
Zo =
Lr
Cr
(5.2)
Lr Io
E
(5.3)
E
sin[o ( t t1)],
Zo
(5.4)
http://www.dsce.fee.unicamp.br/~antenor
5-3
CONVERSORES QUASE-RESSONANTES
J. A. Pomilio
Zo Io
a sin
E
+ t1
t2 =
o
(5.5)
(5.6)
Io
( t t 2) ,
Cr
(5.7)
v C ( t 2) Cr
Io
(5.8)
Note que Vo a tenso mdia sobre o capacitor Cr (pois a tenso mdia sobre Lf
nula). Como a forma de vC depende a corrente Io, a regulao deste circuito (em malha
aberta) no boa. Registre-se ainda que o capacitor fica sujeito a uma tenso com o dobro
da tenso de entrada, enquanto a corrente de pico pela chave maior do que o dobro da
corrente de sada.
A tenso de sada dada por:
t2
t3
Io
1
Vo = E {1 cos[o ( t t1)]} dt + v C ( t 2)
( t t 2) dt
T
Cr
(5.9)
t2
t1
0.6
0.4
0.2
2fs
fs
0
0
0.2
0.4
0.6
0.8
Z
Io.
E
http://www.dsce.fee.unicamp.br/~antenor
5-4
CONVERSORES QUASE-RESSONANTES
J. A. Pomilio
0.5
0.8
0.7
0.6
0.9
0.4
0.2
0.2
0.4
0.6
0.8
fs
f
Figura 5.8. Variao da tenso de sada com a freqncia de chaveamento, para diferentes
correntes de carga.
Cr
Lr
E
Lf
Cf
5-5
CONVERSORES QUASE-RESSONANTES
v
+E
J. A. Pomilio
Io
T
-E
to t1
t1" t2
t3
2E
vC
E
Io
to t1
t1'
t1"
t2 t3
http://www.dsce.fee.unicamp.br/~antenor
5-6
CONVERSORES QUASE-RESSONANTES
J. A. Pomilio
2fs
0.3
0.2
fs
0.1
0
0.2
0.4
0.6
Io Z
0.8
Cr
Lr
iL
Lf
+
Cf
Vo
+ vC
http://www.dsce.fee.unicamp.br/~antenor
5-7
CONVERSORES QUASE-RESSONANTES
vC
Io
J. A. Pomilio
iL
Zo.Io
to t1
t1'
t1" t2
t2'
t3
E Cr
Io
(5.10)
(5.11)
1
E
a sin
Zo Io
o
(5.12)
para t1 t t2
(5.13)
E
( t t 2) ,
Lr
para t2 t t3
(5.14)
Lr [Io i L ( t 2)]
E
(5.15)
http://www.dsce.fee.unicamp.br/~antenor
(5.16)
5-8
CONVERSORES QUASE-RESSONANTES
J. A. Pomilio
t1
t2
1 Io t
Vo = E
dt + [ E + Zo Io sin[o ( t t1)] dt
T 0 Cr
t1
(5.17)
0.8
0.6
Vo/E
0.4
Io=1
0.2
Io=2.5
Io=5
0.2
0.05
0.1
0.15
0.2
0.25
fs/fo
Figura 5.15. Variao da tenso de sada com a freqncia de chaveamento, para
diferentes correntes de carga.
http://www.dsce.fee.unicamp.br/~antenor
5-9
CONVERSORES QUASE-RESSONANTES
J. A. Pomilio
iL
S1
D1
Io
C1
E
Lf
S2
D2
+
Vo
Cf
C2
S1
S1
D2
C1 C2
to t1
S2 C1 D1
C2
t2 t3
t4 t5
http://www.dsce.fee.unicamp.br/~antenor
5-10
CONVERSORES QUASE-RESSONANTES
J. A. Pomilio
http://www.dsce.fee.unicamp.br/~antenor
5-11
CONVERSORES QUASE-RESSONANTES
Dp
Io
iL
Lr
Sp
J. A. Pomilio
Lf
Da
Sa
Df
vc
Cf
vd
Vo
Cr
vd
vC
2E
iL
Vo = E * +
fo
(5.18)
1
Vo/E
0.5
0.1
0.2
0.3
fs/fo = 0.1
0.4
0.5
0.6
0.7
0.8
0.9
fs/fo = 0.001
5-12
CONVERSORES QUASE-RESSONANTES
J. A. Pomilio
Io
Cr
Sp
Lr
Lf
iL
Dp
E
Df
Cf
Ro
Vo
Sa
Cr
0
Io
IL
0
V
0
V
Lr
to t1
t2
t3 t4 t5
5-13
CONVERSORES QUASE-RESSONANTES
J. A. Pomilio
Inicia-se ento a ressonncia entre Lr e Cr. A tenso sobre o capacitor cresce ainda
mais, por causa da energia presente em Lr, produzindo importante sobre-tenso sobre o
interruptor principal. A tenso prossegue o comportamento oscilante at que, em t3, se
anula, levando conduo o diodo em antiparalelo com a chave principal, por onde passa
a circular a corrente presente em Lr. Esta corrente assume uma variao linear. Durante a
conduo do diodo envia-se o sinal de comando para o interruptor, o qual entra em
conduo apenas a corrente se torne positiva (em t4). A corrente de entrada cresce at
atingir o nvel da corrente de sada, quando o diodo de livre-circulao desliga,
completando o ciclo (em t5).
Nota-se que a tenso sobre o diodo obedece tenso de comando de S, a menos de
atrasos que dependem do circuito ressonante e dos parmetros do circuito (como a tenso
de entrada, a corrente de carga, etc.).
5.5 Referncias Bibliogrficas
[5.1]
[5.2]
[5.3]
[5.4]
http://www.dsce.fee.unicamp.br/~antenor
Technologies.
5-14
J. A. Pomilio
http://www.dsce.fee.unicamp.br/~antenor
6-1
T1
D1
A
Lr
iL
Cr
+
T4
D4
D2
CARGA
J. A. Pomilio
T2
B
Ia
T3
D3
T1
D2
T3
D4
T2
D1
T4
D3
-Ip
-E
Ressonante (Cr)
Cr
Lr
(6.1)
http://www.dsce.fee.unicamp.br/~antenor
6-2
J. A. Pomilio
Lr
IL
carga
Cr
+ Vc
v
E
D
t1
t2
t3
T
t4
http://www.dsce.fee.unicamp.br/~antenor
6-3
J. A. Pomilio
Lr
+
Ii
Co
Vo
Co
Vo
Lr
+
Co
Vo
Lr
+
S
E
Cr
Co
Vo
Cr
E
Co
+
Vo
(a)
(b)
(c)
Figura 6.6. Possibilidades de conversor boost semi-ressonante
Os conversores semi-ressonantes necessitam de uma quantidade menor de
componentes passivos do que os quase-ressonantes equivalentes, e so particularmente
adequados s aplicaes de baixa potncia, podendo operar em freqncias elevadas (na
faixa de MHz).
Nas diferentes topologias geradas, um dos elementos ressonantes opera tambm
como elemento de armazenamento de energia e filtro. O processamento de energia entre
duas fontes de corrente leva a um circuito similar, mas operando em ZCS.
Consideremos o circuito da figura 6.6.b. Se o interruptor for um transistor
MOSFET, a exigncia de uma bidirecionalidade de corrente atendida. Alm disso, a
capacitncia do dispositivo absorvida pelo capacitor ressonante, de modo que os
elementos parasitas do componente afetam positivamente o desempenho do conversor.
A figura 6.7. mostra formas de onda no circuito.
Consideremos que o transistor est conduzindo e que no instante t1 ele
desligado. Como o capacitor Cr est descarregado, esta comutao do tipo ZVS. O
capacitor se carrega de modo ressonante at que sua tenso atinja a tenso da carga (em
t2), quando o diodo de sada entra em conduo e energia transferida para a sada. A
tenso sobre Lr se torna constante e a corrente de entrada decai linearmente. No instante
t3 esta corrente se inverte, desligando o diodo de sada. Volta a ocorrer ressonncia,
reduzindo a tenso sobre Cr. Em t4 esta tenso se anula e o diodo em anti-paralelo com o
transistor conduz. A corrente passa a crescer linearmente. Durante a conduo deste
diodo enviado o sinal de comando para o MOSFET, o qual entra em conduo apenas a
http://www.dsce.fee.unicamp.br/~antenor
6-4
J. A. Pomilio
vc
iL
Do
Ds
Cr
t1 t2
t3
Cr
t4 t5
ID
IL
Is
L
+
Vs
E
D1
S1 Vs1
Co
Vo
Is1
http://www.dsce.fee.unicamp.br/~antenor
6-5
J. A. Pomilio
interruptor auxiliar, S1, enviado durante este intervalo, de modo que quando a corrente
se tornar negativa, possa fluir por ele.
Antes do incio da prxima conduo de S, S1 deve ser desligado, o que produz
uma nova ressonncia entre L e Cr. A tenso sobre Cc se reduz e, quando atinge zero
(instante t3), leva o diodo em anti-paralelo com a chave conduo.Enquanto a corrente
for ainda negativa, envia-se o sinal de acionamento para S, o qual entra em conduo
apenas a corrente se inverta, completando o ciclo.
S
S1
VS1
IL
0
Vs=Vcr
Is+ID
0
S
S1
D1
to t1
Cr
t1'
t2
Cr
t3
S
T
http://www.dsce.fee.unicamp.br/~antenor
6-6
J. A. Pomilio
Is
Do
Lr
Ii
Cr I L
E
Vs
S 2 D3
S1 D1
Vo
Co Ro
D2
S2
I Lr
Ii
Is
VD
Vo
0
S2 S2
Do Lr
Lr Cr
to
t1 t2
S2 D1 S1
D1 D3 D3
t3
t4
VS
Do
S1
Cr
t5 t6
6-7
J. A. Pomilio
Ii Lr
(6.2)
Vo
Ii
Lr
Vo
Ii
to a t1
Ii
Lr
Vo
t3 a t4
Lr
Cr Ii
Lr
t2 a t3
t1 a t2
Ii
Ii
Cr
Ii
Vo
t4 a t5
t5 a t6
t6 a T
Lr Cr
(6.3)
6-8
J. A. Pomilio
http://www.dsce.fee.unicamp.br/~antenor
6-9
Li
Is
Lr
Ii
Do
+
IL
E
Vc
Vs
S1 D1
J. A. Pomilio
Co
Cr
Ro
Vo
D3
D2
S2
Vs
Vp
Vc
Is
"hard"
Ii
IL
S1
Do
to t1 t2
S1
S1
t3 D2 t4
Lr
Cr
http://www.dsce.fee.unicamp.br/~antenor
6-10
J. A. Pomilio
S2
Do
Is
Ii
IL
S1
S2
to
Do
D3
S2 D1
t1
t2
t2'
t2"
IL
pico
Zo =
Vp
(6.4)
Zo
Lr
(6.5)
Cr
Ii Zo
t
cos 2 d
To
To = 2 Lr Cr
(6.6)
(6.7)
Entre t2 e t3 conduz apenas o diodo Do, enviando energia para a sada. Em t3, S1
ligado de modo dissipativo. Por ele passa a corrente de entrada que se soma corrente
da ressonncia que se reinicia. A tenso Vc torna a se inverter e em t4 completa-se o
meio-ciclo ressonante, com uma tenso igual a -Vp.
A corrente por S1 torna-se igual corrente de entrada e mantm-se assim at o
interruptor S2 seja ligado, completando o ciclo.
Pelas formas de onda de IL e de Vc, nota-se que a energia presente no circuito
ressonante, em regime, constante, de modo que no existe transferncia de energia do
circuito ressonante para o restante do circuito.
http://www.dsce.fee.unicamp.br/~antenor
6-11
Lr
Ii
J. A. Pomilio
Lr
Ii
Vo
Cr
+
to a t1
Cr
t1 a t2
Lr
Ii
Ii
Vo
Ii
Cr
t2 a t3
t3 a t4
t4 a T
Figura 6.15. Circuitos equivalentes em cada fase de operao.
+ Ua -
+ Ub -
Ca
Cb
Li
va
vb
vc
+
Ls
Us
L
UD
+
N:1
IL
RL
UL
+
Figura 6.16. Conversor Cuk, isolado, com entrada trifsica e carga indutiva
http://www.dsce.fee.unicamp.br/~antenor
6-12
J. A. Pomilio
(6.8)
6V
4 N RL
4 RL T N2
1 + 1 +
3 Li
(6.9)
(6.10)
Este outro resultado importante, qual seja, a tenso a ser suportada pelo
interruptor constante, diferentemente do que ocorre no caso de fonte de tenso, quando
a tenso cresce com a diminuio de .
a) A comutao
O fato de o transistor estar submetido a uma tenso elevada praticamente impe o
uso de um IGBT, uma vez que um MOSFET para tal tenso, tipicamente apresenta uma
elevada resistncia de conduo. O processo de desligamento de um IGBT, por sua vez,
apresenta um fenmeno de "tail" de corrente, que pode tornar as perdas de desligamento
bastante significativas.
Por esta razo, a busca de uma alternativa para se obter comutao suave,
especialmente no desligamento, se torna importante [6.9]. No que se refere entrada em
http://www.dsce.fee.unicamp.br/~antenor
6-13
J. A. Pomilio
conduo, uma possibilidade de que seja suave, que se realize a corrente nula [6.10], o
que pode ocorrer se se permitir um comportamento de conduo descontnua na sada.
O uso de comutao suave permite ainda uma relativa reduo nos nveis de
interferncia eletromagntica [6.11]. A necessidade de filtros na entrada do circuito
(trifsico), a fim de obter uma corrente praticamente senoidal na rede tambm auxilia a
reduo da IEM conduzida.
b) O circuito de proteo contra sobre-tenso e seu emprego para obter
desligamento a tenso nula
A figura 6.18. mostra as principais formas de onda do circuito, enquanto o
diagrama do conversor est na figura 6.19., indicando o circuito no-dissipativo
empregado para a limitao dos picos de tenso que ocorrem no desligamento da chave
S, devido, principalmente, indutncia de disperso do transformador.
possvel, mantendo a capacidade de limitao do pico de tenso, fazer este
circuito funcionar de modo a garantir um desligamento da chave S sob tenso nula.
Observe-se que o desligamento a comutao mais crtica, uma vez que ocorre quando a
corrente pela chave mxima, quando ocorrem sobre-tenses e quando existe o
fenmeno de rabo da corrente do IGBT.
Para a anlise da figura 6.18., suponhamos inicialmente que a indutncia de
disperso seja nula. Consideremos que ao final do intervalo em que o transistor est
desligado a corrente de sada do retificador seja nula, que a tenso Uc seja igual tenso
de sada refletida ao primrio e que o diodo de sada esteja em conduo.
Quando S entra em conduo, o capacitor Cc ressoa com Lc. Pelo interruptor
circula a soma da corrente do retificador com a componente ressonante e com a corrente
de sada refletida (D bloqueado). No instante T1 a tenso Uc atinge o valor -Ua e o
diodo D1 entra em conduo. Supondo Ca>>Cc, a tenso sobre Lc se torna praticamente
constante (igual a Ua) e sua corrente decai linearmente. Ao final do tempo de conduo
(T2), o transistor se abre sob tenso nula. O capacitor Cc se carrega com uma corrente
praticamente constante. Em T3 a tenso no primrio atinge o valor da tenso de sada
(refletida), levando o diodo de sada conduo. No intervalo entre T3 e T6 a corrente do
retificador vai a zero.
Na verdade, a presena da indutncia de disperso faz com que, no instante T3, ao
ocorrer a inverso do sentido da corrente pelos enrolamentos do transformador, surja um
pico de tenso, o qual limitado pela presena do capacitor Cc, e eleva sua tenso acima
do valor N.UL.
A condio para que se obtenha sempre desligamento a tenso nula :
Uc > Ua
(6.11)
http://www.dsce.fee.unicamp.br/~antenor
6-14
J. A. Pomilio
ir
va
ia
+
Us
S -
vc
+ Ub
Ca
Li
vb
D2
Cb
N:1
D1
Lc i l
LL
D
+ ic
Uc
Cc
-
RL
UL
IL
Ld
Cc
L + r
N
http://www.dsce.fee.unicamp.br/~antenor
(6.12)
6-15
J. A. Pomilio
uC
0
http://www.dsce.fee.unicamp.br/~antenor
6-16
J. A. Pomilio
0
Us
+ Vb Li
ii
Vi
Lo
Cb
Ti
To
Di
Vo
Do
(a)
+ Vb Li
ii
Vi
Cb
Ti
Do
To
Di
Vo
Lo
io
(b)
Figura 6.22 Conversores Cuk (a) e SEPIC (b) com capacitor flutuante.
6.8.2.1 Conversor Cuk com capacitor flutuante operando em CCM
Em CCM, a caracterstica esttica do conversor Cuk tradicional (sem To e Do),
para um ciclo de trabalho i aplicado ao interruptor Ti, :
Vo = Vi
i
1 i
http://www.dsce.fee.unicamp.br/~antenor
(6.13)
6-17
J. A. Pomilio
Vi
1 i
(6.14)
(6.15)
(6.16)
(6.17)
(6.18)
http://www.dsce.fee.unicamp.br/~antenor
6-18
J. A. Pomilio
+ Vb ii
Cb
To
Di
+ Vb -
Vo
Do
Ti
io
Lo
Li
ii
io
Lo
Li
Cb
To
Vo
Do
Ti
+
Di
+ Vb ii
Cb
To
Di
+ Vb -
Cb
To
ii
i
Vo
Do
Ti
Di
+ Vb -
io
Lo
Li
Vo
Do
Ti
ii
io
Lo
Li
io
Lo
Li
Cb
Ti
To
Do
Vo
6-19
J. A. Pomilio
i Ti
Vg Ti
(a)
0
0
Vds
To
i To
Vg To
(b)
Figura 6.24. Tenso, corrente e sinal de comando nos transistores Ti e To.
Mltiplas sadas podem ser obtidas, cada uma delas com um ps-regulador
prprio.
A indutncia de disperso do transformador produz uma sobretenso no
momento em que Ti desligado, provocando uma inverso no sentido da corrente pelo
transformador. Um circuito snubber ou um limitador de tenso deve ser usado com o
objetivo de limitar o pico de tenso que se observa sobre os transistores.
6.8.2.3 Resultados experimentais
Conversor no-isolado
Um prottipo no-isolado foi construdo com as seguintes caractersticas:
Tenso de sada: 50V
Potncia de sada: 500W
Freqncia de chaveamento:100 kHz
O rendimento do circuito mostrado na figura 6.25 para diversos nveis de
potncia de entrada. Mesmo operando a 100 kHz obtm-se, para uma larga faixa de
potncia, uma eficincia superior a 90%.
Figura 6.26 mostra as formas de onda de tenso e de corrente sobre To. As
comutaes ZVS so claras. Quando Ti liga o diodo Do desliga e a corrente por To muda
de sentido. A oscilao observada na tenso devida a ressonncia entre Cs e indutncias
parasitas presentes na malha intermediria do conversor. O pico de corrente devido
corrente de recombinao reversa de Do.
http://www.dsce.fee.unicamp.br/~antenor
6-20
J. A. Pomilio
Rendimento (%)
96
94
92
90
88
200
300
400
500
Potncia [W]
V DS
ID
[6.3]
[6.4]
[6.5]
http://www.dsce.fee.unicamp.br/~antenor
6-21
J. A. Pomilio
[6.6]
http://www.dsce.fee.unicamp.br/~antenor
6-22
J. A. Pomilio
C
Rse
Lse
a) Circuito equivalente de capacitor
C = 100 uF L = 100 nH
10
R = 1 ohm (T = -40 C)
R = .01 ohm (T = 85 C)
1.0m
10Hz
100Hz
1.0KHz
10KHz
100KHz
1.0MHz
10MHz
100MHz
http://www.dsce.fee.unicamp.br/~antenor
7-1
J. A. Pomilio
capacitor a ser usado como filtro de sada de uma fonte, de modo a se obter a desejada
variao de tenso.
A figura 7.2 mostra a tenso de sada de um conversor abaixador de tenso, indicando
claramente a predominncia da variao de tenso causada pela queda resistiva em Rse. Os
valores utilizados foram obtidos do catlogo do fabricante (Icotron).
L
+
Rse
E
Ro Vo
C
L=1mH
C=220uF
Rse=.45 ohm
Ro=.5 ohm
E=20V
Vo=10V
10.04V
10.02V
10.00V
9.98V
9.96V
0s
0.2ms
0.4ms
0.6ms
0.8ms
1.0ms
(7.1)
http://www.dsce.fee.unicamp.br/~antenor
7-2
J. A. Pomilio
especificada para 85C, o que se justifica pela maior facilidade de troca de calor com o
ambiente.
Por todos estes fenmenos, o valor equivalente do capacitor sofre profundas
alteraes, podendo, em ltima anlise, ser obtido para cada freqncia e temperatura, das
curvas de impedncia mostradas anteriormente. Em geral, capacitores para uso em CC sofrem
menores variaes do que aqueles para uso em CA.
7.1.1 Tecnologias de capacitores para fontes chaveadas
7.1.1.1 Capacitores eletrolticos
O capacitor eletroltico tem seu funcionamento baseado em fenmenos eletroqumicos.
A principal caracterstica reside no fato que um dos eletrodos, o catodo, constitudo pelo
prprio fludo condutor (eletrlito), e no por uma placa metlica. O outro eletrodo, o anodo,
constitudo de uma folha de alumnio em cuja superfcie formada (por um processo
eletroqumico) uma camada de xido de alumnio, a qual serve de dieltrico.
A principal vantagem destes capacitores a alta capacitncia especfica (F/m3). Isto se
deve, principalmente espessura da camada de xido, tipicamente de 0,7 m (outros materiais
dieltricos dificilmente tem espessura inferior a 6 m), mesmo para componentes para baixas
tenses. A intensidade de campo permitida de aproximadamente 800 V/ m.
O mtodo de bobinagem o mais empregado na fabricao dos componentes. A
bobina contm, alm da folha do anodo, uma segunda folha de alumnio (chamada de folha do
catodo) que tem, no mnimo, a mesma dimenso da folha do anodo.Esta segunda folha no
oxidada e sua funo servir como uma grande rea supridora de corrente para o eletrlito.
Ambas folhas so separadas por camadas de papel, cujas funes so: armazenador de
eletrlito (nos poros do papel absorvente) e separador das folhas metlicas (para evitar curtocircuito).
Capacitores construdos como descrito s funcionam convenientemente quando se liga
o potencial positivo ao anodo. A ligao inversa produz um processo eletroltico de deposio
de xido sobre a folha do catodo. Neste processo ocorre gerao interna de calor e gs, que
pode destruir o componente. Por outro lado, a capacitncia diminui, uma vez que aumentada
a espessura do dieltrico.
Assim, a aplicao tpica em tenses contnuas. Tenses alternadas, sobrepostas
contnua, desde que no alterem a polaridade, podem ser utilizadas. Na verdade as
polarizaes invertidas podem ocorrer at cerca de 2 V, que o potencial no qual se inicia o
processo de deposio de xido.
Existem capacitores eletrolticos bipolares que, por construo, j tem ambas folhas de
alumnio oxidadas. Obviamente, a capacitncia especfica menor.
Como aplicaes tpicas em fontes chaveadas pode-se citar:
Filtros de entrada: usa-se capacitor eletroltico de alumnio, com alto produto capacitncia
x tenso (CV) e baixas perdas.
Filtros de sada: capacitor eletroltico de alumnio, com baixo Rse e Lse, especiais para
operao em altas freqncias.
Outra caracterstica importante dos capacitores refere-se sua confiabilidade. Os
fabricantes especificam seus componentes em funo de sua expectativa de vida, sendo os de
alta confiabilidade aqueles que apresentam a maior durabilidade. Esta varivel determinada,
http://www.dsce.fee.unicamp.br/~antenor
7-3
J. A. Pomilio
7-4
J. A. Pomilio
Hermann Helmholtzi, em 1853, descreveu que quando uma tenso aplicada entre dois
eletrodos de carbono, imersos em um fluido condutor, no h circulao de corrente at que
uma certa tenso limiar seja atingida. Ao se iniciar a conduo h tambm a formao de gs
devido reao qumica na superfcie dos eletrodos. Abaixo desta tenso limiar o dispositivo
se comporta como um capacitor [7.3 e 7.4].
Diferentemente de uma bateria, no h acmulo de energia qumica. Em torno de um
eletrodo poroso de carbono situa-se o eletrlito, carregado de cargas. Na realidade, conforme
mostra a figura 7.3.a, h dois eletrodos e, nas adjacncias de cada um, ocorre o acmulo de
ons positivos e negativos O separador isola os eletrodos, mas permite a livre passagem dos
ons. Por esta razo estes dispositivos so tambm denominados capacitores de dupla camada.
Do ponto de vista de uma aplicao, a principal diferena entre um supercapacitor e
uma bateria o fato da bateria ter um melhor desempenho como fonte de energia, enquanto o
capacitor tem um comportamento superior em termos de fonte de potncia. Ou seja, para uma
dada tenso, um supercapacitor capaz de responder a uma demanda de corrente de maneira
muito mais rpida do que uma bateria, o que se deve a uma resistncia interna muito menor.
No entanto, mesmo podendo atingir capacitncias muito elevadas (da ordem de
milhares de Farads), a energia acumulada, merc da baixa tenso, muito inferior que se
consegue numa bateria com volume/peso equivalente. A figura 7.3.b mostra um mapeamento
de diferentes dispositivos de acmulo de energia em funo de densidade de potncia e de
energia, chamado diagrama de Ragone.
7-5
J. A. Pomilio
a)
b)
Figura 7.4 Modelo de distribuio de cargas de Helmholtz (a) e de Stern (b)
(Figura obtida em [7.6]).
Figura 7.5 Circuito equivalente para cada poro do eletrodo (Figura obtida de [7.5]).
http://www.dsce.fee.unicamp.br/~antenor
7-6
J. A. Pomilio
Conforme citado em [7.5], a primeira patente deste tipo de dispositivo de 1957 [7.7],
com os primeiros componentes aparecendo no mercado em 1970 [7.8], com o chamado
SOHIO. Mas apenas nos anos 90 os supercapacitores comearam a ter um uso mais intenso.
H vrias companhias fabricantes, como a Maxwell Technologies [7.9], a Siemens
Matsushita (atravs da EPCOS) [7.10], NEC-Tokin [7.11], Panasonic [7.12], ELNA [7.13],
AVX [7.14] (estes quatro ltimos com componentes para aplicaes eletrnicas, ou seja, de
baixa tenso), Evans [7.15], etc.
Como caractersticas gerais de um supercapacitor, pode-se indicar:
Densidade de energia 100 vezes maior do que um capacitor convencional;
Densidade de potncia dez vezes maior do que baterias convencionais;
Densidade de energia na faixa at 10 Wh/kg;
http://www.dsce.fee.unicamp.br/~antenor
7-7
J. A. Pomilio
capacitncias parasitas. Assim, este dimensionamento e construo esto mais para a "arte" do
que para a cincia.
A principal caracterstica de um material ferromagntico a ser usado na construo de
um elemento magntico utilizado em uma fonte chaveada a capacidade de trabalhar em
freqncia elevada sem apresentar elevadas perdas, o que significa possuir um lao de
histerese com pequena rea. Desejveis so o maior valor possvel de densidade de campo
magntico, Bmax, bem como uma elevada permeabilidade. Alm disso a resistividade do
ncleo deve ser elevada a fim de reduzir as perdas relativas s correntes induzidas no prprio
ncleo.
Os materiais mais utilizados so ferrites, as quais possuem valores relativamente
reduzidos de Bmax (entre 0,3T e 0,5T), apresentando, porm, baixas perdas em alta freqncia
e facilidades de manuseio e escolha, em funo dos diversos tipos de ncleos disponveis. As
ferrites so constitudas por uma mistura de xido de ferro (Fe2O3) com algum xido de um
metal bivalente (NiO, MnO, ZnO, MgO, CuO, BaO, CoO). Possuem resistividade muito maior
do que os materiais metlicos (da ordem de 100k.cm) o que implica em perdas por correntes
de Foucault desprezveis quando operando com um campo magntico alternado.
Algumas aplicaes em que no se pode admitir distoro no campo magntico devese utilizar ncleo de ar, com o inevitvel valor elevado do fluxo disperso. Ncleos de ferro
laminado so utilizados apenas em baixa freqncia por apresentarem lao de histerese muito
largo, embora possuam um Bmax de cerca de 1,5T.
Os ncleos de ferrite tipo "pot core" (e seus derivados tipos RM, PM, EP, cube core,
etc.) so geralmente usados na construo de indutores e transformadores para pequenas e
mdias potncias, com baixa disperso, devido sua forma fechada.
Os ncleos EE e EI apresentam valores mais elevados de Bmax, sendo mais usados em
aplicaes de potncia mais elevada. Apresentam valores maiores de fluxo disperso.
J os ncleos tipo U e UI so utilizados em transformadores de alta tenso, devido
possibilidade de alocar-se cada enrolamento numa das pernas, facilitando a isolao, custa
de um maior fluxo disperso. Tanto os ncleos E como os U podem ser associados, criando
maiores seces transversais, possiblitanto a obteno de transformadores para potncia na
faixa dos quilowatts.
Finalmente, os ncleos toroidais so usados em aplicaes nas quais o fluxo disperso
deve ser mnimo, permitindo obter-se indutores muito compactos. So usados especialmente
em transformadores de pulso e filtros de IEM.
7.3.1 Histerese, saturao e fluxo residual
A figura 7.4 mostra a relao entre B (densidade de campo magntico [G] ou
[T=Wb/m2]) e H (campo magntico [A.esp/m]) quando uma tenso alternada aplicada ao
enrolamento que magnetiza o ncleo.
B proporcional ao fluxo magntico [Wb] e H proporcional corrente que circula
pelo enrolamento.
Nota-se que o caminho seguido quando o fluxo (ou B) cresce no o mesmo seguido
quando o fluxo diminui. Este comportamento chamado histerese.
Quando H=0, a densidade de fluxo no zero, tendo um valor + Br, chamada
magnetizao remanente, ou densidade de fluxo residual. Quando B=0, o campo magntico
no nulo, mas vale + Hc, parmetro chamado fora coerciva do material.
http://www.dsce.fee.unicamp.br/~antenor
7-8
J. A. Pomilio
Hg g + Hm l c = N i
(7.2)
B = 0 H g = c H m
(7.3)
Hm =
B g
Ni
lc
0 l c
(7.4)
Nota-se em (7.4) que a introduo do entreferro permite que Hm seja atingido para
valores maiores de corrente. O efeito sobre a curva B x Ni mostrado na figura 7.6.b. A
indutncia incremental se reduz, mas linearizada. O valor de Br tambm se reduz. Bmax no
se altera por ser uma caracterstica do material.
O aumento do entreferro leva a uma diminuio da indutncia, mas aumenta o valor da
corrente na qual ocorre a saturao.
http://www.dsce.fee.unicamp.br/~antenor
7-9
J. A. Pomilio
B(G)
5.0K
Bmax
Br
-Hc
-3.0
-2.0
-1.0
0.0 Hc
1.0
2.0
3.0
H (A.esp/m)
-Br
1 T = 10000 G
-Bmax
a)
-5.0K
5.0K
B (G)
+Br
-10
-5
10
H(A.esp/m)
-5.0K
b)
Figura 7.6. a) Curva de histerese tpica de ferrite.
b) Curva de histerese em indutor com entreferro
7.3.2 Modelo para um transformador
Um modelo de parmetros concentrados pode ser usado para anlise de um
transformador, incluindo seus elementos parasitas e no-idealidades, associados a um
transformador ideal. A figura 7.7.a mostra um circuito de parmetros concentrados para
modelamento de transformadores.
Rp e Rs so as resistncias dos enrolamentos de primrio e secundrio,
respectivamente. Lp e Ls representam as indutncias de disperso. Lm a indutncia de
magnetizao do primrio, enquanto Rfe representa as perdas no ncleo por causa da histerese
e das corrente de Foucault. Cp e Cs so as capacitncias existentes entre espiras de cada
enrolamento, enquanto Cps indica a capacitncia entre os enrolamentos. Na verdade estas
capacitncias so elementos distribudos e o modelo vlido apenas dentro de certos limites
http://www.dsce.fee.unicamp.br/~antenor
7-10
J. A. Pomilio
Cp
Lm
Cs
Rfe
1:N
IDEAL
a)
Fase
90d
-90d
10k
10m
1.0kHz
Rp=.01
Lp=1uH
Rfe=10k
Cp=10pF
Lm=100uH
Cps=10pF
N=40
Cs=100pF
Ls=10uH
Rs=1
Mdulo
10kHz
100kHz
1.0MHz
10MHz
100MHz
b)
Figura 7.7 .a) Modelo de parmetros concentrados para transformador
b) Impedncia, vista pelo primrio, de transformador
http://www.dsce.fee.unicamp.br/~antenor
7-11
J. A. Pomilio
NCLEO
Isolamento
Primrio
NCLEO
Secundrio
Secundrio
Figura 7.8 Posies de enrolamentos em transformador.
Se, por um lado este arranjo reduz a disperso, por outro aumenta a capacitncia entre
os enrolamentos.
A reduo da capacitncia entre enrolamentos pode ser obtida pela colocao de um
filme ou fita entre cada enrolamento. Uma fita metlica pode ser usada ainda como uma
blindagem eletrosttica, o que pode ser til para efeito de reduo de interferncia eletromagntica. Obviamente a fita no pode se constituir numa espira em curto, devendo ser
adequadamente isolada.
7.3.3.1 Regulao Cruzada
Em transformadores com mais de 1 secundrio, a realimentao feita a partir do
secundrio que fornece a sada de maior potncia. esta sada que determinar se o ciclo de
trabalho deve aumentar ou diminuir, a fim de manter estvel a tenso de sada. Caso no tenha
ocorrido variao semelhante na carga das demais sadas, suas tenses sofrero alterao em
virtude da mudana na largura do pulso.
Por exemplo, consideremos uma fonte que fornea sadas de +5V, +12V e -12V, com a
sada de +5V sendo utilizada para efeito de realimentao. A figura 7.9 mostra as
caractersticas de regulao (normalizadas). Um aumento na carga desta sada provoca uma
queda maior nas resistncias dos enrolamentos (primrio e secundrio +5V), produzindo uma
reduo na tenso de 5V, o que leva o circuito de controle a aumentar a largura do pulso a fim
de recuperar a tenso esperada (caso A). Supondo que no tenha havido variao significativa
http://www.dsce.fee.unicamp.br/~antenor
7-12
J. A. Pomilio
nas cargas conectadas s sadas de +12V e -12V, suas tenses sero aumentadas
indevidamente (caso B).
De maneira oposta, se ocorrer um aumento na carga de uma das sadas no
realimentadas, o circuito de controle no se dar conta da alterao, no alterando o ciclo de
trabalho e, assim, no corrigindo a tenso (caso C). Tais variaes podem, facilmente
ultrapassar 20%, podendo colocar em risco as cargas alimentadas pela fonte.
Tenso de sada (normalizada)
B
Sada realimentada
A
C
100 120
Potncia de sada (%)
Figura 7.9 Tenses de sada normalizadas para fonte com mltiplas sadas.
As medidas relativas aos enrolamentos e que podem minimizar estes fenmenos
referem-se tambm a buscar o mximo acoplamento possvel entre todos os enrolamentos. A
melhor maneira de se obter este acoplamentos se fazer um cabo com todos os fios dos
enrolamentos de sada, enrolando-os juntos no ncleo (desde que a isolao propiciada pelo
verniz dos fios seja suficiente para a aplicao especfica). Isto permite que a variao de
carga em uma das sadas afete a tenso nas demais, de modo a que o circuito de controle
perceba a perturbao. A figura 7.10 mostra diferentes arranjos, e a tabela 7.I d os resultados
experimentais [7.16].
Caso este tipo de enrolamento no seja possvel, deve-se buscar a melhor disposio
relativa dos enrolamentos, como mostrado nas figuras abaixo.
T1
Primrio
T2
Secundrio 1
T3
T4
Secundrio 2
7-13
J. A. Pomilio
TABELA 7.I
Resultados de variao da tenso da sada no realimentada (secundrio 2, 12 V) com a
variao da carga na sada realimentada (Vo1 = 5 V e Ro2 = 7,8 )
T1 (V)
18,20
17,97
17,78
17,59
17,41
17,20
17,13
16,85
13,36
T2 (V)
17,20
16,97
16,75
16,45
16,19
15,97
15,74
15,55
12,14
T3 (V)
16,40
16,26
16,15
15,96
15,76
15,61
15,51
15,36
12,27
T4 (V)
16,30
16,15
16,00
15,85
15,70
15,55
15,45
15,30
12,26
R01()
0,44
0,50
0,56
0,65
0,77
0,96
1,27
1,83
3,5
(7.5)
R fe = L ( a B f + c f + e f 2 )
(7.6)
7-14
J. A. Pomilio
4,35 10 3
f
(7.7)
: dimenso dentro da qual, para uma dada freqncia, no ocorre reduo significativa na
superfcie condutora (em metros)
Por exemplo, para 20kHz, = 0,47 mm, ou seja, um fio com dimetro de 0,94 mm
pode ser usado para conduzir uma corrente a 20kHz sem ter sua rea condutora
significativamente reduzida pelo efeito pelicular.
Relembre-se aqui que as correntes no so, via de regra, senoidais, de modo que deve
ser considerado um certo fator de folga para acomodar as perdas devidas s componentes
harmnicas.
A figura 7.11 mostra, para cada freqncia, qual condutor (de cobre) pode ser usado de
maneira evitar o aumento das perdas pelo efeito pelicular.
A maneira usual de se contornar este problema o uso de "fio Litz", o qual um cabo
composto por diversos fios (isolados entre si) de dimetro adequado freqncia de operao,
cuja seco transversal total permita uma densidade de corrente suficientemente baixa para
no causar perdas elevadas (em geral inferior a 3 A/mm2). Outra possibilidade o uso de fitas
de cobre com espessura inferior a 2. Como, geralmente, estas fitas no so isoladas, deve-se
tomar cuidados adicionais com este aspecto.
Um outro aspecto que deve ser lembrado refere-se induo de corrente nos
condutores prximos s regies do ncleo nas quais ocorre um estrangulamento do fluxo
magntico com uma conseqente disperso local pelo ar. bvio que este problema mais
grave se for utilizado um enrolamento com fita metlica, a qual apresenta uma resistncia
menor do que um cabo Litz de rea equivalente (em virtude da isolao entre cada fio).
http://www.dsce.fee.unicamp.br/~antenor
7-15
J. A. Pomilio
Dimetro do fio em mm
10
0.1
1000
4
1 10
5
1 10
6
1 10
f(Hz)
Figura 7.11 Dimetro de fio que deve ser usado em funo da freqncia.
Em um transformador, caso se faa uso de condutores slidos, de cabos Litz e fitas, a
colocao de cada um no ncleo deve seguir a seguinte ordem: cabo Litz mais prximo ao
ncleo (e, assim, mais susceptvel ao fluxo disperso), metade do enrolamento do primrio, os
secundrios com fita, e a segunda metade do primrio. Note-se que a posio do secundrio
enrolado com fio Litz no contido pelo primrio, leva a um aumento do fluxo de disperso,
com os inconvenientes j citados. A figura 7.12 mostra o arranjo recomendado.
Fio Litz Secundrios
Fitas de isolao
Ncleo
1/2 primrio
[7.2]
http://www.dsce.fee.unicamp.br/~antenor
7-16
J. A. Pomilio
[7.3]
[7.4]
H. Michel, C. Raible: Bursting with Power, PCIM Europe Magazine, 3/1999, pp. 3637.
[7.5]
[7.6]
F. Belhachemi, S. Rael, B. Davat, A physical based model of power electric doublelayer supercapacitors, Proc. of the IEEE IAS Annual Meeting, Rome, Italy, Oct.
2000.
[7.7]
[7.8]
[7.9]
(em
[7.12] http://www.panasonic.com/industrial/components/pdf/double_appguide_dne.pdf
01/04/2003)
(em
http://www.dsce.fee.unicamp.br/~antenor
7-17
J. A. Pomilio
-180
-400
50
1.0kHz
10kHz
100kHz
1.0MHz
10MHz
se
8-1
J. A. Pomilio
..
Vi
N1 : N2
Ii
L
Ro
+
Rse
Vs
Vo
i
Compensador
Vc
+
Vref
0
t
Vi t T
L
(8.1)
Ii =
Vi t 2T
2L
(8.2)
Pi = Vi Ii =
Vi 2 t 2T
2L
(8.3)
(8.4)
Vs
http://www.dsce.fee.unicamp.br/~antenor
(8.5)
8-2
J. A. Pomilio
Vi 2 t 2T
io =
2 L Ro
Vi
Vc
2 L Ro f Vs
(8.6)
Seja:
A=
Vi
2 L Ro f
(8.7)
Desprezando Rse, o circuito de sada pode ser representado como na figura 8.4:
+
io
Ro
Vo
dvo vo
+
dt Ro
(8.8)
dvo
vo
A Vc
+
=
dt C Ro C Vs
(8.9)
A
Vo(s)
=
Vc(s)
Ro C C Vs
(8.10)
A funo de transferncia :
G (s) =
Vo(s)
=
Vc(s)
1
1
Vi
2 L Vs (1 + s Ro C)
Ro
(8.11)
1 (1 + s Rse C)
Vi
2 L Vs (1 + s Ro C)
Ro
http://www.dsce.fee.unicamp.br/~antenor
(8.12)
8-3
J. A. Pomilio
0
Ganho (dB)
Fase (graus)
Rse=0
-100
20
0
Ganho (dB)
Rse>0
Fase (graus)
-100
100mHz
1.0Hz
10Hz
100Hz
1.0KHz
10KHz
100KHz
1.0MHz
Figura 8.5 Diagramas de Bode do conversor fly-back, no modo descontnuo, para Rse=0
e Rse>0.
8.1.1
O compensador
Considerando os diagramas de Bode apresentados anteriormente, pode-se afirmar
que deve haver preocupao quanto margem de fase, uma vez que, com realimentao
negativa e com o uso de algum elemento integrador, a mxima defasagem poder atingir
360, podendo levar o sistema instabilidade. Quanto ao ganho, deve-se buscar elevar o
ganho CC a fim de reduzir o erro esttico, alm disso, para freqncias elevadas, deve-se
garantir um ganho decrescente.
A freqncia de cross-over (ganho 0dB), em malha fechada, deve ser ajustada para
cerca de 1/5 da freqncia de chaveamento.
Um possvel compensador mostrado na figura 8.6, o qual tem uma caracterstica
de filtro passa-baixas, tendo o ganho CC ajustado pelas resistncias. Sua freqncia de
corte dada por: pa=1/RfCi.
Para evitar que a margem de fase se estreite muito, a freqncia de corte do
compensador deve ser colocada prxima freqncia determinada pelo zero da funo de
transferncia.
Mostram-se a seguir os diagramas relativos a 2 compensadores diferentes. Na figura
8.7 tem-se a freqncia de corte do filtro alocada em um valor bem abaixo da freqncia
determinada por Rse e pela capacitncia. Note-se a estreita margem de fase (menor que
12). No segundo caso (figura 8.8) a freqncia do filtro foi alocada para a freqncia
relativa ao zero da funo de transferncia. Observa-se claramente a melhoria na margem
de fase (70), a expanso da faixa de passagem para 266Hz (contra 16Hz do caso anterior),
mantendo-se o ganho CC (50dB) e a atenuao para freqncias crescentes.
http://www.dsce.fee.unicamp.br/~antenor
8-4
J. A. Pomilio
O deslocamento da freqncia de corte do filtro para valores mais elevados faz com
que a mudana na fase ocorra numa regio em que o zero tambm esteja atuando, o que
provoca a melhoria na margem de fase.
Rf
Ganho CC = Rf/Ri
Ci
Ri
Ve
Tenso de erro Ve=Vr-Vo
Vc
Fase (graus)
Ganho (dB)
-100
-180
100mHz
1.0Hz
10Hz
100Hz
1.0KHz
10KHz
100KHz
1.0MHz
Ganho (dB)
Fase (graus)
-100
-180
100mHz
1.0Hz
10Hz
100Hz
1.0KHz
10KHz
100KHz
1.0MHz
http://www.dsce.fee.unicamp.br/~antenor
8-5
J. A. Pomilio
Vo(s) Vi
=
Vc(s) Vs
(1 D)2
(1 D)2 1
s L
Ro
s L 1
1
2
1+
+ s LC
1 D
Ro 1 D
(8.13)
-0
Valores utilizados:
ganho (db)
-100
Vi=100V
Vo=100V
Vs=10V
Ro=100 ohms
L=10mH
C=100uF
fase (graus)
-200
10Hz
100Hz
1.0KHz
10KHz
100KHz
Ganho
Fase
50
100
freq
freq
8-6
J. A. Pomilio
(8.14)
Io
T
T
D
D
Figura 8.11 Efeito de variao de carga sobre o ciclo de trabalho em malha fechada.
Na ocorrncia de um aumento em degrau na carga (o que provoca uma reduo na
tenso de sada, devido s perdas do circuito e regulao do transformador), o
amplificador de erro produz um aumento no ciclo de trabalho do conversor, buscando
elevar a tenso de sada. No entanto, um maior ciclo de trabalho implica num menor
intervalo de tempo no qual ocorre a conduo do diodo de sada, intervalo este no qual
ocorre a transferncia de energia para a sada. Ora, se o crescimento da corrente mdia pelo
indutor demora alguns ciclos para se estabilizar, a reduo do intervalo de conduo do
diodo instantnea a partir da a mudana no ciclo de trabalho. Assim, o primeiro efeito que
se observa sobre a carga , na verdade, o de uma reduo ainda maior na tenso, causada
pela diminuio na corrente de sada. Isto continua at que a corrente pelo indutor cresa
para o novo e adequado valor.
8.3 Conversor tipo seguidor de tenso (forward)
Estes conversores so aqueles que possuem um filtro de segunda ordem na sada,
como o abaixador de tenso ou o push-pull. A figura 8.12 mostra uma topologia tpica com
controle de tenso.
O filtro LC produz a mais baixa freqncia de corte do sistema e significa um plo
duplo (-40dB/dec e defasagem de -180). O capacitor e sua resistncia srie representam
um zero (+20dB/dec e defasagem de +90).
f LC =
1
2 LC
o =
1
LC
http://www.dsce.fee.unicamp.br/~antenor
(8.15)
8-7
fz =
J. A. Pomilio
1
2 C Rse
(8.16)
..
Vi
N3
V2
L
+Vo
Rse
Ro
N1 N2
Vs
+
Compensador
Vc
Vr
N2
Vi N 2 Vc
=
N1
N 1 Vs
V2 Vi N 2
=
Vc Vs N 1
(8.17)
(8.18)
(8.19)
A funo de transferncia :
G (s) =
Vo(s)
Vi N 2
=
Vc(s) Vs N1 (1 + s2 / o 2 )
(8.20)
http://www.dsce.fee.unicamp.br/~antenor
8-8
G (s) =
J. A. Pomilio
Vo(s)
Vi N 2 (1 + s / z )
=
Vc(s) Vs N1 (1 + s2 / o2 )
(8.21)
1
(8.22)
Rse C
Os diagramas mostrados na figura 8.13 ilustram a resposta do filtro de segunda
ordem para diferentes resistncias de carga. medida que aumenta a resistncia, o ganho
na freqncia de ressonncia se eleva e a mudana de fase se torna mais abrupta.
Nos diagramas da figura 8.14 tem-se o efeito da presena de Rse associado ao
capacitor, introduzindo o zero na funo, o que faz com que a atenuao passe a ser de
20dB/dec, e a defasagem se reduz para 90 graus em altas freqncias.
Note-se em ambos os casos que a defasagem produzida apenas pelo filtro de sada j
de 180. Adicionando-se a defasagem proveniente da realimentao negativa, chega-se
aos 360, o que significa que se deve ter muito cuidado na escolha do compensador, o qual
deve garantir uma melhora na margem de fase.
z =
50
Ganho (dB)
-200
0d
Fase (graus)
-200d
1.0Hz
10Hz
100Hz
1.0KHz
10KHz
100KHz
1.0MHz
Figura 8.13 Resposta de filtro de segunda ordem, para diferentes resistncias de carga.
50
Ganho (dB)
-200
0d
Fase (graus)
-200d
1.0Hz
10Hz
100Hz
1.0KHz
10KHz
100KHz
1.0MHz
Figura 8.14 Resposta de filtro de segunda ordem, considerando Rse, para diferentes
resistncias de carga.
8.3.1 O compensador
O compensador mostrado na figura 8.15 tem como principal caracterstica oferecer
uma defasagem positiva, o que permite uma melhoria na margem de fase.
Sua funo de transferncia dada por:
http://www.dsce.fee.unicamp.br/~antenor
8-9
Vc(s)
=
Ve(s)
J. A. Pomilio
(1 + R iz Ci s) (1 + C f R fz s)
R ip R iz
s C f ( R ip + R iz ) 1 + s Ci
R iz + R ip
Ci
(8.23)
Rfz
Ve
Cf
Rip
Vc
Riz
+
R ip + R iz
C i R ip R iz
z1 =
1
C i R iz
z2 =
1
C f R fz
(8.24)
Ganho (dB)
50
-50
Fase (graus)
-100
100mHz
1.0Hz
http://www.dsce.fee.unicamp.br/~antenor
10Hz
100Hz
1.0KHz
10KHz
100KHz
1.0MHz
8-10
J. A. Pomilio
Ganho (dB)
Fase (graus)
-100
-200
100mHz
1.0Hz
10Hz
100Hz
1.0KHz
10KHz
100KHz
1.0MHz
s L 1
Vo(s) Vi
Ro 1 D
=
G (s) =
2
Vc(s) Vs 2
s L 1
+
s LC +
R 1 D
(8.25)
Vi 2 Ro
Vi
1
Vi
Vi
Vs
L
Vo
2
+ 1
s C Ro
Vo
Vo
(8.26)
http://www.dsce.fee.unicamp.br/~antenor
8-11
J. A. Pomilio
100
Ganho (dB)
Valores utilizados
-0
Vi=100V
Vo=200V
Ro=100 ohms
L=100mH
-100
C=100uF
Vs=10V
Fase (graus)
-200
-300
10Hz
100Hz
1.0KHz
10KHz
100KHz
Ganho (dB)
Fase (graus)
20
0
50
20
40
10
100
1000
f(Hz)
1 10
100
10
100
1000
1 10
f(Hz)
http://www.dsce.fee.unicamp.br/~antenor
8-12
J. A. Pomilio
Vi maior
Vs2
Vs1
Vc
1
2
Figura 8.20 Variao na amplitude da onda dente de serra e no ciclo de trabalho com
controle feed-forward.
O uso desta tcnica em fontes tipo abaixador de tenso e fly-back (modo
descontnuo), tem excelente resultado. J sua aplicao em conversores tipo push-pull,
meia-ponte e ponte completa, necessita de ateno para evitar a saturao do transformador,
o que poderia ocorrer caso a forma de onda deixasse de ser simtrica.
8.6 Controle no modo corrente
O controle MLP convencional est mostrado na figura 8.21. Aqui, a tenso de
controle, obtida a partir do erro de tenso e do compensador, determina a largura do pulso
pela comparao com uma onda dente de serra de freqncia fixa.
Este controle da chave de potncia ajusta a tenso sobre o indutor e, assim, sua
corrente.
Vi
Compensador
Vr
+
Vc
..
Comparador
+
C
Ro Vo
+
Acionador
8-13
J. A. Pomilio
a) histerese
b) tempo desligado constante
c) freqncia constante com acionamento sincronizado.
Vi
Compensador
+
Clock
Vr
..
+
C
Ro Vo
Ir
Latch
Acionador
io +
Comparador
http://www.dsce.fee.unicamp.br/~antenor
8-14
J. A. Pomilio
Imax
Imdio=K.Vc
Imin
a) Histerese
Imax=K.Vc
toff=cte
= cte
Ir
Kc
Ro
Io
+
Vo
1+sCRo
Hv
http://www.dsce.fee.unicamp.br/~antenor
8-15
J. A. Pomilio
A funo de transferncia :
Vo(s)
Kc Ro
=
Ir (s)
1 + s C Ro
(8.27)
c) Modularidade. Sadas de mais de uma fonte podem ser facilmente paraleladas, mantendo
uma distribuio equilibrada de corrente, quando se usa uma mesma tenso de controle para
todos os mdulos.
d) Simetria de fluxo. Em conversores push-pull ou em ponte, o controle de corrente elimina
o problema de desequilbrio de fluxo, dado que se monitora os picos de corrente. Caso o
circuito tenda para a saturao, ocorre um aumento no valor instantneo da corrente,
levando a uma reduo da largura de pulso e, assim, da tenso aplicada, saindo-se da
saturao.
e) Comportamento antecipativo (feed-forward) em relao tenso de entrada. Como a
derivada da corrente depende do valor da tenso de entrada, caso ocorra uma alterao em
tal tenso, a nova inclinao da corrente produz uma variao na largura de pulso que
automaticamente compensa a perturbao, de modo que ela no seja observada na sada,
conforme se v na figura 8.25.
Imdia
1
2
Figura 8.25 Efeito da variao da tenso sobre a taxa de crescimento da corrente.
claro que existem problemas com esta estratgia de controle, dentre as quais os
principais so:
a) Tendncia para oscilaes sub-harmnicas. Nos modos de controle de corrente nos
quais se realiza a comutao a partir do valor de pico da corrente, possvel que as
correes para um desvio na tenso de sada ocorram de modo a levar a tenso alm do
valor desejado, implicando numa variao da tenso numa freqncia abaixo da freqncia
de chaveamento.
b) Perda de resposta dinmica. O uso de controle pelo valor de pico da corrente apresenta
um desempenho dinmico inferior ao obtido com controle por histerese (controlando a
corrente mdia, efetivamente).
c) Sensibilidade a rudo. Especialmente para correntes baixas, os rudos presentes na
corrente, provenientes principalmente de ressonncias entre capacitncias parasitas
associadas ao indutor e indutncias parasitas do circuito, podem levar, erroneamente,
mudana de estado da chave. A reduo destes rudos pode ser obtida pelo uso de filtros
passa-baixas, os quais, no entanto, tambm afetaro a corrente real, levando a uma
deteriorao da resposta dinmica do sistema.
http://www.dsce.fee.unicamp.br/~antenor
8-16
Fontes Chaveadas - Cap. 9 MODELAGEM DE FONTES CHAVEADAS NO ESPAO DE ESTADO E SNTESE DE COMPENSADORES J. A. Pomilio
Vi
Zi
Vc
+
Vr
Controlador
PWM
Vo
Estgio de
Potncia e
filtro
Compensador
Tm(s)=
Tc(s)
Vr=0
Ve
Vc
Controlador
Compensador
-
d
Vc
PWM
Vo
Vc
Tp(s)=
d
Vo
d
Estgio de
Potncia e
filtro
Vo
http://www.dsce.fee.unicamp.br/~antenor
9-1
Fontes Chaveadas - Cap. 9 MODELAGEM DE FONTES CHAVEADAS NO ESPAO DE ESTADO E SNTESE DE COMPENSADORES J. A. Pomilio
durante
x& = A 2 x + B 2 v i
durante (1- )
(9.1)
(9.2)
iL
x=
vC
Geralmente a varivel de sada (tipicamente a tenso aplicada carga) pode ser escrita
em termos apenas de suas variveis de estado:
v o = C1 x
d ur a nte
(9.3)
vo = C2 x
d ur a nte (1-)
(9.4)
(9.5)
v o = C1 + C 2 (1 ) x
(9.6)
http://www.dsce.fee.unicamp.br/~antenor
9-2
Fontes Chaveadas - Cap. 9 MODELAGEM DE FONTES CHAVEADAS NO ESPAO DE ESTADO E SNTESE DE COMPENSADORES J. A. Pomilio
(9.7)
= D+d
Em geral, vi=Vi+vi. Entretanto, como o objetivo aqui obter uma funo entre vo e ,
consideraremos a tenso de entrada sem variao, de modo que vi=Vi.
& =0, tem-se:
Usando as equaes precedentes e reconhecendo que X
x& = A X + B Vi + A x + [ ( A 1 A 2 ) X + ( B 1 B 2 ) Vi ] d
(9.8)
(9.9)
B = B 1 D + B 2 ( 1 D )
(9.10)
O comportamento em regime permanente pode ser obtido da equao (9.8), fazendose nulos os termos variveis no tempo e as perturbaes, resultando em:
A X + B Vi = 0
(9.11)
(9.12)
Analogamente,
Vo + v 0 = C X + C x + (C1 C 2 ) X d
(9.13)
C = C 1 D + C 2 ( 1 D )
(9.14)
(9.15)
v o = C x + (C 1 C 2 ) X d
(9.16)
http://www.dsce.fee.unicamp.br/~antenor
(9.17)
9-3
Fontes Chaveadas - Cap. 9 MODELAGEM DE FONTES CHAVEADAS NO ESPAO DE ESTADO E SNTESE DE COMPENSADORES J. A. Pomilio
(9.18) ou,
x( s) = [ s I A] [( A1 A 2 ) X + ( B 1 B 2 ) Vi ] d ( s)
(9.19)
vo ( s)
1
= C [ s I A] [( A1 A 2 ) X + ( B 1 B 2 ) Vi ] + ( C1 C2 ) X
d ( s)
(9.20)
9.1.1 Exemplo 1
Obter a funo de transferncia vo(s)/d(s) em um conversor abaixador de tenso,
operando no modo contnuo. As duas variantes da topologia esto indicadas na figura 9.3.
L
RL
x2
L
+
Ro
Vi
RL
x2
Vo
Ro
Rse
(a)
Vo
Rse
(b)
(9.21)
(9.22)
Numa forma matricial, as equaes anteriores, que so vlidas durante o intervalo
normalizado , podem ser escritas como:
http://www.dsce.fee.unicamp.br/~antenor
9-4
Fontes Chaveadas - Cap. 9 MODELAGEM DE FONTES CHAVEADAS NO ESPAO DE ESTADO E SNTESE DE COMPENSADORES J. A. Pomilio
Ro ( R se + R L ) + R se R L
x& 1
L ( R se + Ro)
x& =
Ro
2
C ( Ro + R se )
Ro
1
L ( Ro + R se ) x1
+ L Vi
1
x2 0
C ( Ro + R se )
(9.23)
v o = Ro ( x 1 C x& 2 ) =
Ro + R se
(9.24)
Ento:
Ro R se
C1 = C 2 =
Ro + R se
Ro + R se
Ro
(9.25)
L
A = A1 = A2 =
1
C = C1 = C 2 R se
L
1
C Ro
(9.26)
(9.27)
1
B = B1 D = L D
0
(9.28)
A inversa da matriz A :
1
C Ro
A 1 =
Ro + R se + R L 1
C
L C Ro
L
R se + R L
http://www.dsce.fee.unicamp.br/~antenor
(9.29)
9-5
Fontes Chaveadas - Cap. 9 MODELAGEM DE FONTES CHAVEADAS NO ESPAO DE ESTADO E SNTESE DE COMPENSADORES J. A. Pomilio
(9.30)
vo ( s)
Vi
d ( s)
L C s2
1 + s R se C
1
R + RL
1
+ s
+ se
+
Ro C
L L C
(9.31)
Ganho (dB)
0
50
10
100
1000
1 10
1 10
1 10
Fase (graus)
100
200
10
100
1000
1 10
1 10
1 10
(rd/s)
Figura 9.4 Diagramas de Bode do conversor abaixador de tenso para pequenas perturbaes.
9.2 Funo de transferncia (S)/vc(S) de um modulador MLP a partir de onda dente de
serra
A tenso de controle, vc(t), que a tenso de erro modificada pelo compensador,
comparada com uma onda peridica, vs(t), a qual determina a freqncia do sinal MLP. Esta
onda tem um valor mximo Vs.
A tenso de controle, que varia entre 0 e Vs, formada por um nvel CC e uma
componente alternada (por hiptese, senoidal):
v c (t)= Vc + v c (t)
(9.32)
v c (t)= a sin(t + )
(9.33)
http://www.dsce.fee.unicamp.br/~antenor
9-6
Fontes Chaveadas - Cap. 9 MODELAGEM DE FONTES CHAVEADAS NO ESPAO DE ESTADO E SNTESE DE COMPENSADORES J. A. Pomilio
( t ) = 1 se vc ( t ) v s ( t )
( t ) = 0 se v c ( t ) < v s ( t )
( t ) =
(9.34)
Vc a sin(t + )
+
+ componentes de freqncia maior
Vs
Vs
v s (t)
Vs
(9.35)
v c (t)
Vc
t
Componente fundamental
(t)
1
D
0
(9.36)
Vc
Vs
(9.37)
D=
d( t ) =
a sin(t + )
Vs
(9.38)
d ( s)
1
=
vc ( s) Vs
(9.39)
9-7
Fontes Chaveadas - Cap. 9 MODELAGEM DE FONTES CHAVEADAS NO ESPAO DE ESTADO E SNTESE DE COMPENSADORES J. A. Pomilio
da sada, uma vez que o critrio de estabilidade j o considera ao limitar a defasagem a 180o
para ganhos maiores que 0dB.
9.3.1 Definio dos tipos de compensadores
Definiremos 3 tipos bsicos de compensadores, em funo do nmero de plos e
zeros de sua respectiva funo de transferncia e, principalmente, em funo de sua
caracterstica de defasagem.
a) Tipo 1
10
Ri
ve
Cf
-
Tenso de erro
vc
vc( )
ve=Vref-vo
0.1
4
1 10
1000
5
1 10
(9.40)
onde v e ( s) = v ref ( s) v o ( s)
fc =
1
2 R i C f
(9.41)
b) Tipo 2
R2
R1
ve
C2
-
Tenso de erro
ve=Vref-vo
C1
Vc
http://www.dsce.fee.unicamp.br/~antenor
9-8
Fontes Chaveadas - Cap. 9 MODELAGEM DE FONTES CHAVEADAS NO ESPAO DE ESTADO E SNTESE DE COMPENSADORES J. A. Pomilio
(9.42)
R2
R1
0d
Fase (graus)
-100d
Ganho (dB)
-20 dB/dec
AV
1.0mHz
100mHz
10Hz
1.0KHz
100KHz 1.0MHz
fp2 =
1
2 R 2 C1
(9.43)
1
C1 + C 2
2 R 2 C1 C 2 2 R 2 C 2
se C1 >> C 2
(9.44)
c) Tipo 3
Este circuito, mostrado na figura 9.9, apresenta 2 zeros e 3 plos (sendo um deles na
origem). Isto cria uma regio em que o ganho aumenta (o que pode melhorar a resposta
dinmica) , havendo ainda um avano de fase.
AV1 =
R2
R1
AV2 =
R 2 ( R 1 + R 3 ) R 2
R1 R 3
R3
(9.45)
se R 1 >> R 3
http://www.dsce.fee.unicamp.br/~antenor
(9.46)
9-9
Fontes Chaveadas - Cap. 9 MODELAGEM DE FONTES CHAVEADAS NO ESPAO DE ESTADO E SNTESE DE COMPENSADORES J. A. Pomilio
C3
R3
C1
C2
R1
ve
R2
Tenso de erro
ve=Vref-vo
Vc
1
2 R 2 C1
(9.47)
f2 =
1
1
2 C 3 ( R 1 + R 3 ) 2 C 3 R 1
(9.48)
f3 =
1
2 C3 R 3
(9.49)
f4 =
C1 + C 2
1
2 C1 C 2 R 2 2 C 2 R 2
se C1 >> C 2
(9.50)
-100
Ganho (dB)
AV2
-20 dB/dec
+20 dB/dec
-20 dB/dec
AV1
1.0mHz
10Hz
100mHz
f1
f2
1.0kHz
100kHz 1.0MHz
f3
f4
http://www.dsce.fee.unicamp.br/~antenor
9-10
Fontes Chaveadas - Cap. 9 MODELAGEM DE FONTES CHAVEADAS NO ESPAO DE ESTADO E SNTESE DE COMPENSADORES J. A. Pomilio
d) O fator k
O fator k uma ferramenta matemtica para definir a forma e a caracterstica da
funo de transferncia. Independente do tipo de controlador escolhido, o fator k uma
medida da reduo do ganho em baixas freqncias e do aumento de ganho em altas
freqncias, o que se faz controlando a alocao dos plos e zeros do controlador, em relao
freqncia de cruzamento do sistema (fc).
Para um circuito do tipo 1, k vale sempre 1. Para o tipo 2, o zero colocado um fator
k abaixo de fc, enquanto o plo fica um fator k acima de fc. No tipo 3, um zero duplo est
alocado um fator k abaixo de fc, e o plo (duplo), k acima de fc.
Sendo fc a mdia geomtrica entre as alocaes dos zeros e plos, o pico do avano de
fase ocorrer na freqncia de corte, o que melhora a margem de fase.
Seja o avano de fase desejado. Para um circuito do tipo 2, o fator k dado por:
k = tg +
2 4
(9.51)
(9.52)
Avano
de fase
(graus)
Tipo 3
150
100
Tipo 2
50
0
1
10
100
1000
1 10
Fator k
9-11
Fontes Chaveadas - Cap. 9 MODELAGEM DE FONTES CHAVEADAS NO ESPAO DE ESTADO E SNTESE DE COMPENSADORES J. A. Pomilio
1
2 C f R i G
(9.53)
1
2 R 1 ( C 1 + C 2 )
(9.54)
Tipo 2:
UGF =
C2 =
1
2 f G k R1
C 1 = C 2 ( k 2 1 )
R2 =
k
2 f C1
(9.55)
(9.56)
(9.57)
Tipo 3:
UGF =
C2 =
1
2 R 1 ( C 1 + C 2 )
1
2 f G R1
http://www.dsce.fee.unicamp.br/~antenor
(9.58)
(9.59)
9-12
Fontes Chaveadas - Cap. 9 MODELAGEM DE FONTES CHAVEADAS NO ESPAO DE ESTADO E SNTESE DE COMPENSADORES J. A. Pomilio
C1 = C 2 (k 1)
(9.60)
R2 =
k
2 f C1
(9.61)
R3 =
R1
k 1
(9.62)
C3 =
1
2 f R3 k
(9.63)
9.3.3 Exemplo 1
Considere um conversor em meia ponte, operando a 20kHz, cuja funo de
transferncia apresenta os diagramas de Bode (vo(s)/vc(s)) mostrados na figura 9.12.
Determinar um compensador para que se tenha uma margem de fase de 60.
Ganho(dB)
Fase (graus)
+ 40
+20 Ganho
+12
Fase
0
+90
-40dB/dec
-12
-20
-90
-155
-40
-180
0.1
4 10
100
Freq. (kHz)
Figura 9.12 Diagramas de Bode de conversor meia-ponte.
Soluo:
A freqncia de corte em malha fechada ser de 4kHz.
Nesta freqncia, o sistema apresenta uma atenuao de 12dB. Assim, o compensador
deve ter um ganho de 12dB (4 vezes).
Ainda em 4kHz, a defasagem provocada pelo sistema de 155. O avano de fase
necessrio :
Avano = 60 - (-155) - 90 = 125
Isto significa que devemos usar um controlador do tipo 3.
Usando as curvas mostradas anteriormente, determinamos um fator k = 16.
Os componentes so agora calculados, arbitrando um valor para R1 de 10k.
C2 = 1nF
C1 = 15nF
R2 = 10,6k
http://www.dsce.fee.unicamp.br/~antenor
9-13
Fontes Chaveadas - Cap. 9 MODELAGEM DE FONTES CHAVEADAS NO ESPAO DE ESTADO E SNTESE DE COMPENSADORES J. A. Pomilio
R3 = 667
C3 = 15nF
O zero duplo estar alocado em 1kHz, enquanto o plo duplo estar em 16kHz.
O diagrama de Bode do compensador est mostrado na figura 9.13.
50d
40
Ganho (dB)
30
0d
20
-50d
10
Fase (graus)
-100d
0
10Hz
100Hz
1.0KHz
10KHz
100KHz
100
Fase (graus)
Ganho (dB)
50
Ganho (dB)
0
-100
Fase (graus)
-50
-200
-100
100mHz
100mHz
1.0Hz
10Hz
100Hz
1.0KHz
10kHz
1.0Hz
10Hz
100Hz
1.0KHz
10kHz
100KHz
100KHz
http://www.dsce.fee.unicamp.br/~antenor
9-14
Fontes Chaveadas - Cap. 9 MODELAGEM DE FONTES CHAVEADAS NO ESPAO DE ESTADO E SNTESE DE COMPENSADORES J. A. Pomilio
1-s*100U*4
10
o
s*s*1u+s*100u+4
1511
R2
C1 2.86u
C3
855 43n
C2
24.2n
0
e
-
+
-
R1 100k
Compensador
tipo 3
R3
E1
V3
+-
Referncia
Ganho (dB)
0
-100
Fase (graus)
-200
-300
-400
100mHz
10Hz
1.0Hz
1.0KHz
100Hz
10kHz
100KHz
210.0V
200.0V
10.0ms
20.0ms
30.0ms
40.0ms
50.0ms
60.0ms
240V
220V
200V
0s
100ms
300ms
500ms
Figura 9.16 Resposta em freqncia com o compensador e resposta no tempo a uma variao
em degrau na referncia.
http://www.dsce.fee.unicamp.br/~antenor
9-15
Fontes Chaveadas - Cap. 9 MODELAGEM DE FONTES CHAVEADAS NO ESPAO DE ESTADO E SNTESE DE COMPENSADORES J. A. Pomilio
[9.2]
[9.3]
H. D. Venable: "The k-factor: A New Mathematical Tool for Stability Analysis and
Synthesis" Proc. of Powercon 10, March 22-24, 1983, San Diego, USA
http://www.dsce.fee.unicamp.br/~antenor
9-16
Fontes Chaveadas - Cap. 10 MODELAGEM DE CONVERSORES UTILIZANDO MODELO DA CHAVE PWM J. A. Pomilio
ia
ic
Vi
Vi
C
p
L1
ic
C
ia
a
ia
C1
L2
Vi
ia
Vi
C
c
p
C
ic
ic
Figura 10.1 Conversores bsicos indicando terminais ativo (a), passivo (p) e comum (c).
A chave pode ser modelada da seguinte forma:
ia
ic
(10.1)
10-1
Fontes Chaveadas - Cap. 10 MODELAGEM DE CONVERSORES UTILIZANDO MODELO DA CHAVE PWM J. A. Pomilio
v ap (t)= v cp (t)
(10.2)
No intervalo complementar:
i a (t)= 0
(10.3)
v cp (t)= 0
(10.4)
(10.5)
Ia=Ic.
tT
ic (t)
Ic
(10.6)
http://www.dsce.fee.unicamp.br/~antenor
10-2
Fontes Chaveadas - Cap. 10 MODELAGEM DE CONVERSORES UTILIZANDO MODELO DA CHAVE PWM J. A. Pomilio
vap (t)
vap (t)
Vr
Vap
tT
tT
vcp (t)
vcp (t)
Vcp
(a)
(b)
Figura 10.4 Tenses nos terminais da chave PWM sem (a) e com (b) a ondulao na
corrente considerada.
Nos conversores elevador e abaixador-elevador, o capacitor de sada est em
paralelo com a carga, de modo que o valor de Re a associao em paralelo de Rse e R. No
conversor Cuk Re = Rse.
Da figura anterior, pode-se obter:
Vcp = ( Vap I c R e *)
(10.7)
(10.8)
(10.9)
ia = D ic
(10.10)
v cp = D v ap D * D R e i c
(10.11)
http://www.dsce.fee.unicamp.br/~antenor
10-3
Fontes Chaveadas - Cap. 10 MODELAGEM DE CONVERSORES UTILIZANDO MODELO DA CHAVE PWM J. A. Pomilio
a
ia
. .
D.D*.Re
ic
1: D
vap
vcp
Figura 10.5 Circuito equivalente (fictcio) para chave PWM com transformador CC.
10.3 Modelo CA da chave PWM
Para uma pequena perturbao no ciclo de trabalho, tem-se:
ia = D ic + Ic d
(10.12)
(10.13)
v ap =
v cp
D
+ i c R e D * Vap + I c ( D D*) R e
d
D
(10.14)
VD = Vap + I c R e ( D D*)
(10.15)
- +
VD d
D
ia
d.Ic
. .
D.D*.Re
ic
1: D
v cp
http://www.dsce.fee.unicamp.br/~antenor
10-4
Fontes Chaveadas - Cap. 10 MODELAGEM DE CONVERSORES UTILIZANDO MODELO DA CHAVE PWM J. A. Pomilio
ef =
ic
I me
(10.16)
Ic
i a = D
i + Ic d
I me c
(10.17)
r V
+ ic R e D * + m D d
D D
D
v ap =
v cp
rm =
VD
I me
(10.18)
(resistncia modulada)
(10.19)
c
ia
D.D*.Re
ic
(10.20)
v cp
D
+ i c rc d
VD
D
(10.21)
rc = rm + D rt + D * rd + D D * R e
(10.22)
VD = Vap + ( D D*) I c R e + I c ( rd rt )
(10.23)
http://www.dsce.fee.unicamp.br/~antenor
10-5
Fontes Chaveadas - Cap. 10 MODELAGEM DE CONVERSORES UTILIZANDO MODELO DA CHAVE PWM J. A. Pomilio
- +
VD d
D
ia
d.Ic
D.D*.Re
Drt +D*rd i c c
1: D
ia
Vi
ic
C
ia
vap
d.Ic
vi
- +
a1
D.D*'.Re
c1
D r t+D*rd
va1p
p
RL
io
ic
1: D
Rse
v c1p
Ro
v cp
vo
C
i1
http://www.dsce.fee.unicamp.br/~antenor
10-6
Fontes Chaveadas - Cap. 10 MODELAGEM DE CONVERSORES UTILIZANDO MODELO DA CHAVE PWM J. A. Pomilio
10.5.1 Anlise CC
Analisando o modelo, e considerando que: o ciclo de trabalho constante (d = 0); os
indutores so representados apenas por suas resistncias; os capacitores esto abertos; a
tenso de entrada; Vi constante; Re = 0, obtm-se:
Vap = Vi
(10.24)
Vc1p = D Vap
(10.25)
Vc1p Vo = ( R L + rm + D rt + D * rd ) I c
(10.26)
Io =
Vo
Ro
(10.27)
Vo
D Ro
=
Vi
Ro + R L + rm + rt D + rd D *
(10.28)
Vo
=D
Vi
(10.29)
di c
dt
(10.30)
v o = Ro i o
(10.31)
R 1 = rm + D rt + D * rd + R L
(10.32)
v o = R se i 1 +
1
i dt
C 1
i c = i o + i1
(10.33)
(10.34)
Aplicando a transformada de Laplace s equaes anteriores e resolvendo-se, chegase ao diagrama de blocos mostrado na figura 10.11:
Pelo diagrama, obtm-se:
http://www.dsce.fee.unicamp.br/~antenor
10-7
Fontes Chaveadas - Cap. 10 MODELAGEM DE CONVERSORES UTILIZANDO MODELO DA CHAVE PWM J. A. Pomilio
D Ro (s C R se + 1)
vo (s)
( Ro C L + R se C L)
(10.35)
=
vi (s)
C
Ro
R
Ro
R
R
R
L
Ro
R
(
)
+
+
se
se
1
1
1
s2 + s
+
L
C
Ro
R
L
C
Ro
R se )
(
)
(
+
se
vi
+
-
1
sL+R 1
ic
i1
Rse+
-
vo
sC
io
1
Ro
(10.36)
d
=0
D
v c1 p = D v a 1 p
(10.37)
(10.38)
(10.39)
Como no existe ondulao de tenso em vap (j que para este conversor Re = 0),
pode-se escrever, de (10.23):
VD = Vi + I c ( rd rt )
(10.40)
Definindo R2 = rd - rt +RL
(10.41)
http://www.dsce.fee.unicamp.br/~antenor
10-8
Fontes Chaveadas - Cap. 10 MODELAGEM DE CONVERSORES UTILIZANDO MODELO DA CHAVE PWM J. A. Pomilio
di c
dt
(10.42)
v o = Ro i o
v o = R se i 1 +
(10.43)
1
i 1 dt
C
(10.44)
i c = i o + i1
(10.45)
VD
+
-
1
sL+R 2
ic
i1
Rse+
vo
sC
io
1
Ro
(10.46)
Ro (1 + s C R se )
L C ( Ro + R se )
F(s) =
(10.47)
C ( Ro R 2 + Ro R se + R se R 2 ) + L
Ro + R 2
2
s + s
+
L
C
(
Ro
R
)
+
se
L C ( Ro + R se )
VD = Vi + I c ( rd rt )
(10.48)
http://www.dsce.fee.unicamp.br/~antenor
10-9
Fontes Chaveadas - Cap. 10 MODELAGEM DE CONVERSORES UTILIZANDO MODELO DA CHAVE PWM J. A. Pomilio
50
Ganho (db)
0
Com Rse e R2
Sem Rse e R2
50
1
10
100
1000
1 10 4
1 105
Fase (graus)
100
200
Valores usados:
Vi=100
Ro=10
Rse=0,3
L=10mH
Po=250W
rt=0,1
10
100
1000
1 10 4
rm=1
=0,5
C=100uF
rd=0,3
1 105
f (Hz)
(10.49)
Do modelo, Vin(s) = vi(s) e Iin(s) = ia(s). Admitindo um ciclo de trabalho constante (d = 0),
tem-se:
ia = D ic
(10.50)
i c (s)
=
D vi (s)
s C Ro
1
R
se +
+ 1
L C ( Ro + R se ) Ro s C Ro
L + C ( Ro ( R1 + R se ) + R1 R se )
R1 + Ro
s + s
+
L C ( Ro + R se )
L C ( Ro + R se )
L + C ( Ro ( R1 + R se ) + R1 R se )
R1 + Ro
E = s2 + s
+
L C ( Ro + R se )
L C ( Ro + R se )
Z in =
(10.51)
v i (s)
1 E C L ( Ro + R se )
= 2
i a (s) D 1 + s C ( Ro + R se )
(10.52)
(10.53)
Zout = o / / Ro / / R se +
S C
i c (S)
http://www.dsce.fee.unicamp.br/~antenor
(10.54)
10-10
Fontes Chaveadas - Cap. 10 MODELAGEM DE CONVERSORES UTILIZANDO MODELO DA CHAVE PWM J. A. Pomilio
Mdulo
[]
10
100
1000
1 10
10
100
1000
1 10 4
1 10
100
Fase
(graus)
50
1 10
f (Hz)
(10.55)
Zout
S L
Ro R1
1 +
[1 + s C R se ]
L C ( Ro + R se )
R1
=
E
(10.56)
1.5
Mdulo
[]
0.5
10
100
1000
1 10
10
100
1000
1 10
1 10
Fase
(graus)
20
40
1 10
f (Hz)
http://www.dsce.fee.unicamp.br/~antenor
10-11
J. A. Pomilio
Modo Corrente
Osc.
Tcnica de controle
(esquemtico)
Osc.
MLP
Osc.
S
Q
Ref.
Ref.
S
I
R
MLP
Ref.
Sada nica
Sada dupla
Caracterstica
MC34060
TL494/594
Baixo custo
MPC1600
UC1842
SG3525/26/27
UC1846
Limite digital de Especial para Flyback.
corrente.
Boa imunidade a Inerente
compensao
da
rudo
tenso de entrada
Formas de onda
11-1
J. A. Pomilio
Elementos de
Chaveamento
Retificador e
Filtro de
Sada
Vo
Retificador e
Filtro de
Sada
Vo
T2
Amplif. de erro e
Controlador MLP
T1
Vi (ac)
Retificador de
entrada e filtros
Elementos de
Chaveamento
Ref
Controlador
MLP
Ampl.
erro
Isolador tico
11-2
J. A. Pomilio
11.2 TL494
A figura 11.2 mostra o diagrama interno do CI TL494.
13
Vcc
6
.
.
Oscilador
FF
Comparador
com tempo morto
CK
0,12V
0,7mA
+
1
-
+
0,7V
.
.
.
.
Q2
MLP
+
GND
2-
Referncia
Vcc
Vref
12
Amplif. de erro
7
1
.
.
Q1
15
16
5V
14
11-3
J. A. Pomilio
comparador MLP (pino 3) seja determinado pelo amplificador que apresentar a tenso
mais elevada, o que leva menor largura de pulso nas sadas. A tenso neste pino
encontra-se entre 0,5 e 3,5V.
O CI dispe de uma fonte de referncia interna de 5V
11.3 UC1840
A famlia dos circuitos integrados UC1840 (Unitrode) foi desenvolvida
especialmente para uso no lado da entrada em conversores fly-back ou forward. A figura
11.3 mostra o diagrama de blocos do circuito.
11: Vin (sensor)
Clock
Rt/Ct : 9
Ger.
Rampa
10: Rampa
Osc.
15: Vin (fonte)
Drive
Latch
Compensao: 1
14: Polarizao
do driver
12: sada MLP
R
Ent. inv: 17
+Comp.
+ MLP
+
Amp
+
Ent. NI: 18
Start/sub-tenso: 2
Latch
MLP
+
Comp.
200uA
Histerese
5V
16: Ref. de 5V
Fonte
S Start
latch
Reset: 5
3V(int.)
Comp.
+
S Reset
Latch
40V
Interna
3V (int.)
13: GND
R
8: Partida suave ou
limitador de largur
R
Parada ext.: 4
Comp.
+
sobre-tenso: 3
Comp.
+
R
S Erro
Latch
+
Comp.
6: Limiar de
limite de corrente
+
Comp.
7: sensor de corrente
400mV
http://www.dsce.fee.unicamp.br/~antenor
11-4
J. A. Pomilio
Entrada cc
Rr
Rin
N3
+Vin
Entrada ca
Vref
16
R4
N1
15
N4
Cin
11
Rt
Ger.
Vref
Rampa
10
Osc.
Ct
Cr
+Vin
N2
N5
R1
Rf Cf
Drive
17
14
Vref
R5
18
Ampl.
Erro
PWM
Rb
Cd
12
Vref
Rd
R8
R6
sub-tenso
R2
6
sobre-tenso
7
Limite
corrente
R3
Stop
Rs
Remoto
Reset
R7
4
5
Partida
Rcs
Suave
13
UC1804
Cs
Rdc
http://www.dsce.fee.unicamp.br/~antenor
(8.1)
11-5
J. A. Pomilio
http://www.dsce.fee.unicamp.br/~antenor
11-6
Vin
15
+ 5V
Referncia
Subtenso
Osc.
Rt
Ct
3
6
7
FlipFlop
. .
.
.
9
Inv.
N. Inv.
. .
.
PWM
S Latch
Ampl. Erro
Compensao
16
Vref
Clock
Osc.
J. A. Pomilio
12
11
13
Ca
Ea
Cb
Eb
14
GND
2
4
200mV
5
Limite de corrente
Shutdown
1k
10k
10
http://www.dsce.fee.unicamp.br/~antenor
11-7
J. A. Pomilio
15
+ 5,1 V
Referncia
Subtenso
Sinc.
10
Rt
Ct
Osc.
Clock
4
Sensor de corrente
Q
FF
Comp.
PWM
+
X3
+
.
..
Vref
Vc
13
Sada
11 A
.
.
S R
Q
S
14
12
Sada
B
GND
0,5 mA
0,5V
Ampl. Erro
6
16
Comp.
350mV
Limite de
Corrente
Shutdown
6k
7 Compensao
http://www.dsce.fee.unicamp.br/~antenor
11-8
J. A. Pomilio
Rs
Sada
+ 4
- 3
X3
+
3
X3
4
Rs
(c)
(a)
+ 4
- 3
X3
+
3
X3
4
Cf
Rs
Trafo de corrente
(d)
Spike
(b)
http://www.dsce.fee.unicamp.br/~antenor
11-9
J. A. Pomilio
Vcc
GND
4
OL
RSD
UV/OV
VCO
R
C
Ton
Seq.
16
Sobrecarga
Sobretenso
Subtenso
Remoto
Shutdown
sncrono
12
Soft-start
Soft-start
15
13
14
VCO
Monoestvel
11
5V
Vref
9
8
10
Out A
FF
6
5
Out B
GND
http://www.dsce.fee.unicamp.br/~antenor
11-10
J. A. Pomilio
http://www.dsce.fee.unicamp.br/~antenor
11-11
J. A. Pomilio
Conversor
11-12
J. A. Pomilio
Carga
MC
34262
Vac
Conversor
Cap. para
altas freq.
Pr-regulador
http://www.dsce.fee.unicamp.br/~antenor
11-13
J. A. Pomilio
Tenso da rede
Corrente de
entrada
ID5
IQ1
corrente mdia
ON
OFF
http://www.dsce.fee.unicamp.br/~antenor
11-14
J. A. Pomilio
http://www.dsce.fee.unicamp.br/~antenor
11-15
J. A. Pomilio
http://www.dsce.fee.unicamp.br/~antenor
12-1
J. A. Pomilio
+200%
+100%
+30%
+6%
100%
Regime
-30%
-70%
-13%
-42%
0%
.001
.01
100u
0.1
1m
1
8.33m
10
.1
100
.5
1000 ciclos
2s
+
Fonte
carga
nominal
sob teste
Vi
osciloscpio
Tenso de entrada
100%
0
Tempo de sustentao
Vo
Vomin
12-2
Regula o de Linha =
Vomax Vomin
100
Voideal
J. A. Pomilio
(12.1)
+
Fonte
Carga
nominal
sob teste
Vi
Vo
ajustvel
-
Vomax Vomin
100
Voideal
(12.2)
+
Fonte
1/2
carga
nominal
sob teste
Vi
nominal
-
1/2
carga
nominal
Vo
http://www.dsce.fee.unicamp.br/~antenor
12-3
12.5
J. A. Pomilio
+
Fonte
1/2
carga
nominal
sob teste
Vi
nominal
1/2
carga
nominal
osciloscpio
carga
100%
50%
tempo de resposta
Vo
http://www.dsce.fee.unicamp.br/~antenor
12-4
J. A. Pomilio
Todas as
sadas e
retornos
curtocircuitados
conjuntamente
Fonte
sob teste
Entrada e retorno
curtocircuitados
Alta
Tenso
CC
Todas as
sadas e
retornos
curto-circuitados
conjuntamente
Fonte
sob teste
Entrada e retorno
Curto-circuitados
Alta
Tenso
CC
Chassi/terra
http://www.dsce.fee.unicamp.br/~antenor
12-5
J. A. Pomilio
http://www.dsce.fee.unicamp.br/~antenor
12-6
J. A. Pomilio
Todos os caminhos nos quais circula corrente elevada devem ter o menor
comprimento possvel, o que implica na proximidade fsica entre os componentes de
potncia. Os elevados dv/dt e di/dt advindos do chaveamento devem ser minimizados por
meio de supressores e amaciadores.
Normalmente as fontes so colocadas dentro de caixas metlicas, as quais confinam
os campos magnticos produzidos (baseando-se na teoria da esfera Gaussiana). A
blindagem deve envolver todo o circuito que produz interferncia, formando um "curtocircuito" em torno a ele. Qualquer juno na blindagem deve ter uma resistncia de contato
muito baixa, sob o risco de se perder sua eficcia.
Limite
dB(uV)
Medidas distncia de 10 m
50
40
37dB
30
10
30
100
300
Frequncia (MHz)
1000
Figura 12.8 Limites de IEM irradiada para equipamento ISM, grupo 1, classe B
12.7.2 IEM conduzida pela rede
A principal motivao para que se exija um limitante para a IEM que um
equipamento injeta na rede evitar que tal interferncia afete o funcionamento de outros
aparelhos que estejam sendo alimentados pela mesma rede. Esta susceptibilidade dos
aparelhos aos rudos presentes na alimentao no est sujeita a normalizao, embora cada
fabricante procure atingir nveis de baixa susceptibilidade.
A medio deste tipo de interferncia feita atravs de uma impedncia (LISN Line Impedance Stabilization Network) colocada entre a rede e o equipamento sob teste,
cujo esquema est mostrado na figura 12.9. A indutncia em srie evita que os rudos
produzidos pelo equipamento fluam para a rede, sendo direcionados para a resistncia de
1k, sobre a qual feita a medio (com um analisador de espectro com impedncia de
entrada de 50). Os eventuais rudos presentes na linha so desviados pelo capacitor de
1F, no afetando a medio.
Esta impedncia de linha pode ser utilizada na faixa entre 150kHz e 30MHz, que a
banda normatizada pela CISPR. A faixa entre 10kHz e 150kHz definida apenas pela
VDE, estando em estudo por outras agncias. Nesta faixa inferior, a LISN implementada
com outros componentes, como mostrado na mesma figura 12.9.
Tambm so feitas as distines quanto aplicao e ao local de instalao do
equipamento. A figura 12.10 mostra estes limites para a norma CISPR 11 (equipamentos
ISM). O ambiente de medida composto basicamente por um plano terra sobre o qual
colocada a LISN. Acima deste plano, e isolado dele, coloca-se o equipamento a ser testado.
As elevadas taxas de variao de tenso presentes numa fonte chaveada e as
correntes pulsadas presentes em estgios de entrada (como nos conversores para correo
http://www.dsce.fee.unicamp.br/~antenor
12-7
J. A. Pomilio
.
Rede
CA
..
L1
L2
9 a 150 kHz
C1
C2
C3
R1
R2
R3
Fonte
Vo
L1=250uH
L2=50uH
C1=4uF
C2=8uF
C3=250nF
R1=10
R2=5
R3=1k
150kHz a 30MHz
L1=0
L2=50uH
C1=0
C2=1uF
C3=100nF
R2=0
R3=1k
Analisador
de Espectro
(50 ohms)
Classe A
50
Classe B
10k
100k
1M
10M
100M
f (Hz)
Figura 12.10 Limites de IEM conduzida pela norma CISPR 11 (equipamentos de uso
Industrial, Cientfico e Mdico - ISM)
A reduo dos nveis de IEM conduzida pode ser obtida com o uso de filtros de
linha [12.6]. Seu objetivo criar um caminho de baixa impedncia de modo que as
componentes de corrente em alta freqncia circulem por tais caminhos, e no pela linha.
Devem-se considerar 2 tipos de corrente: a simtrica e a assimtrica.
No caso de correntes simtricas (ou de modo diferencial), sua existncia na linha de
alimentao se deve ao prprio chaveamento da fonte. A figura 12.11 mostra esta situao.
A reduo da circulao pela linha pode ser obtida pelo uso de um filtro de segunda ordem,
com a capacitncia oferecendo um caminho de baixa impedncia para a componente de
http://www.dsce.fee.unicamp.br/~antenor
12-8
J. A. Pomilio
corrente que se deseja atenuar. Os indutores criam uma oposio fuga da corrente para a
rede. Em 60Hz a queda sobre tais indutncias deve ser mnima.
J para as correntes assimtricas (ou de modo comum), como sua principal origem
est no acoplamento capacitivo do transistor com o terra, a reduo se faz tambm com um
filtro de segunda ordem. No entanto, o elemento indutivo deve ser do tipo acoplado e com
polaridade adequada de enrolamentos, de modo que represente uma impedncia elevada
para correntes assimtricas, mas no implique em nenhuma impedncia para a corrente
simtrica. Os capacitores fornecem o caminho alternativo para a passagem de tal
componente de corrente.
rede
..
fonte
aterramento
Filtro de linha
12-9