Cap07 Parte 1

UFJF FABRICIO CAMPOS
Cap 7 Reviso
Teoremas Booleanos
Teoremas de De Morgan
Portas Lgicas
Flip-Flop
Flip-Flop
Mapa de Karnaugh
Simbologias
Representao Binria
Tabela Verdade
Cap 7 Reviso
Teoremas Booleanos
Teoremas de De Morgan
Cap 7 Reviso
Portas Lgicas
Cap 7 Reviso
Portas Lgicas
Tabela verdade
Cap 7 Reviso
Mapa de Karnaugh
um diagrama utilizado na minimizao de funes booleanas.
Chamamos a esse diagrama um mapa visto este ser um mapeamento
biunvoco a partir de uma tabela verdade
Cap 7 Reviso
Cap 7 Reviso
Cap 7 Reviso
Cap 7 Reviso
Cap 7 Reviso
Simbologias
Pino: Entrada / Sada
Sinal: Ativo Alto / Ativo Baixo
Nomes do sinais
Borda de transio: Subida / Descida
Barramento de sinais
Cap 7 Reviso
Simbologias
Representao de fontes: VCC / GND
Cap 7 Reviso
Representao Binria
Cap 7 Reviso
Representao Binria
Cap 7 Introduo
Contador
Registrador
Sncrono
Assncrono
Contagem crescente/decrescente
7.1) Contadores Assncronos
Contador assncrono = Contador ondulante
Diviso de Frequncia
MDULO = 2
N
, onde N o nmero de FFs
Em qualquer contador, o sinal de ltimo FF(MSB) tem uma
frequncia igual frequncia do clock de entrada dividida pelo
mdulo do contador
Exemplo:
Como gerar a base de tempo para um Relgio Digital?
7.1) Atraso de propagao em
contadores Assncronos
Cada FF disparado pela transio de sada do FF anterior.
t
pd
= tempo de atraso de propagao (time propagation delay)
7.1) Atraso de propagao em
contadores Assncronos
Para uma operao adequada preciso que
T
clk
N.t
pd
,
onde N o nmero de FF
A frequncia mxima ser
max
1
f
. N t
=
.
pd
N t
Exemplo: Qual f
max
para um Contador Assncrono de 4 Bits com FF
JK 74LS112?
t
pLH
= 16ns e t
pHL
= 24ns
7.3) Contadores Sncronos
(Paralelos)
Em um contador sncrono os FFs so disparados
simultaneamente pelos pulsos de clock de entrada.
necessrio o uso de alguma lgica para que em uma
determinada borda de descida do clock, apenas aqueles FFs
que devem comutar tenham J=K=1
que devem comutar tenham J=K=1
Cada FF deve ter suas entradas J e K em nvel ALTO apenas quando
as sadas de todos os FFs de mais baixa ordem estiverem no estado
ALTO.
Atraso total = t
pd DO FF
+ t
pd DA AND
Bem menor do que de um contador assncrono e no depende do
Bem menor do que de um contador assncrono e no depende do
nmero de FFs.
Exemplo:
Projetar um contador sncrono mdulo 8, com FF JK.
Desenhar o diagrama de temporizao
Exemplo:
1) Projetar um contador sncrono mdulo 8, com FF JK.
2) Desenhar o diagrama de temporizao
7.4) Contadores de mdulo < 2
N
O contador est limitado a contar at o valor mximo de 2
N
Queremos contar at um valor menor do que 2
N
Usaremos uma porta NAND com as entradas ligadas nos FFs e a
sada nas entradas ASSINCRONAS de clear.
N
Glitch (Spike)
Os padres errneos
de contagem,
N=3
Contador mdulo 6
de contagem,
geralmente de
durao muito
pequena
N
DIAGRAMA DE TRANSIO DE ESTADOS
N
Exemplo:
Contador decdico
Contador BCD (conta de 0000 at 1001)
Precisamos de 4 FF; 2
4
=16
Ligao da porta NAND: 10 => 1010
N
Exemplo: Contador Mdulo 60
Precisamos de 6 FF; 2
6
=64
Ligao da porta NAND: 60 => 111100
7.5) Contadores sncronos Decrescentes
Podemos projetar um contador decrescente sncrono usando as sadas
invertidas de cada FF para controlar as entradas J e K dos FF de
ordem mais alta.
7.5) Contadores sncronos Decrescentes
Podemos usar um circuito lgico para selecionar sinais
Multiplexador de duas entradas (Cap 9)
Up/~Down Sada
1 A
0
7.5) Contadores Crescente/Decrescente
Mdulo 8
7.5) Contadores Crescente/Decrescente
Problema:
Caso o sinal Up/~Down comutar na borda de descida no podemos
prover o comportamento do contador.
Podemos usar o seguinte circuito para evitar este problema
7.6) Contadores com carga paralela
Carga assncrona de um FF JK com ~PRE e ~CLR
1) Aplique o valor desejado em P
2) Aplique um pulso em carga
3) Independente do CLK o valor carregado
7.6) Contadores com carga paralela
Carga Sncrona x Carga Assncrona
determinada se a carga ocorre dependente ou no do clk
Carga Assncrona
74ALS190
74ALS191
74ALS192
74ALS192
74ALS193
Carga Sncrona
74ALS160
74ALS161
74ALS162
74ALS163
Circuitos integrados de contadores
7.6) Circuitos integrados de contadores
Sncronos
74ALS160 Contador Sncrono de 4 bits modulo 10
Sncronos
ENT/ENP Controla a contagem (enable)
~LOAD Realiza a carga sncrona
D C B A Valor para carga (D = MSB)
QD QC QB QA Valor de contagen
RCO indica o ltimo estado de
contagem, depende de ENT
Sncronos
74ALS190 Contador Sncrono de 4 bits modulo 10
Sncronos
~CTEN Habilitao de Contagem
D/~U Sentido de contagem
MAX/MIN Sada que decodifica o estado
terminas do contador
terminas do contador
~RCO Sada que decodifica o estado
terminas do contador, mas depende de
~CTEN e segue o CLK em nvel baixo
7.6) Circuitos integrados de contadores Sncronos
Exemplo: Contador de mltiplos estgios
Mdulo 256, 0000 0000 at 1111 1111 (0 at 255)
A sada RCO do estgio 1 deve ser conectada entrada do estgio 2

Cap07 Parte 1

Enviado por

Dados do documento

Direitos autorais

Formatos disponíveis

Compartilhar este documento

Compartilhar ou incorporar documento

Opções de compartilhamento

Você considera este documento útil?

Este conteúdo é inapropriado?

Direitos autorais:

Formatos disponíveis

Cap07 Parte 1

Enviado por

Direitos autorais:

Formatos disponíveis

UFJF FABRICIO CAMPOS

Você também pode gostar