Experiencia 01

Oscilador e Sequenciador Binario - Decimal

Thiago Valentin de Oliveira

29/09/2010

1 Introdu
c
ao
Esta experiencia consta basicamente da uniao dos ramos analogico e digital da Eletronica. Abordamos
a construcao de um oscilador ast avel utilizando um chip LM555 e o estudo analogico por tras desse
processo. Como aplicac ao, utilizaremos um contador, decodificadores, display e LEDs para criar um
sequenciamento numerico bin ario e decimal, constituindo o sistema digital do projeto.
Em suma, criamos uma onda quadrada que ira alimentar um circuito logico. Este u ltimo realizar
a
uma contagem decimal (0 a 9), mostrando de tres formas diferentes o valor da contagem: representac ao
binaria atraves de LEDs, representacao decodificada em decimal atraves de LEDs e representacao do
algarismo correspondente em display de sete segmentos. As tres exibicoes sao independentes e qualquer
uma delas pode ser omitida sem comprometer o funcionamento do circuito.
Como teste, adicionaremos um circuito simples anti-bouncing, isto e, um circuito anti-trepidacao. Ele
ser
a usado para testar a implementac ao digital do circuito de forma manual, independente do oscilador
que estamos utilizando.
Se voce e engenheiro formado, aluno de graduacao ou mesmo um desconhecido no assunto, n ao
devera encontrar dificuldades ao realizar este projeto, ja que tentarei expor as ideias da forma mais
clara possvel. Por outro lado, se voce e estudante da area e gostaria de aprofundar um pouco mais o
conhecimento da Eletr onica, alem do Calculo e da Fsica por tras desta, este texto pretende cumprir tal
papel.

2 Material Necess
ario
Antes de prosseguirmos, devemos tomar nota do material necessario para executar esse projeto. Cito
abaixo a relac
ao do material que foi utilizado por mim, mas deve ficar claro que outros componentes
podem ser usados.

1 Protoboard de 1680 pinos

1 Fonte DC - 5,0 V - 1,0 A
1 CI LM 555

1 CI TTL 7490 - Contador de decada

1 CI TTL 7442 - Decodificador BCD - Decimal
1 CI TTL 7448 - Decodificador BCD - 7 segmentos

1 CI TTL 7400 - 4 portas Nand de 2 entradadas cada

24 Resistores de 330 ou 470
2 Resistores de 10 K

1
 2 Resistores de 100 K ou 1 M *

1 Capacitor de 10 nF a 1 F
1 Capacitor de 100 F
1 Capacitor de 10 F *

1 Capacitor de 1 F *
15 LEDs
1 Display de Sete Segmentos Catodo Comum
Fios para conex
ao na Protoboard

Os itens marcados com um asterisco (*) sao dispensaveis em um primeiro momento, mas eles ser ao
utilizados para fazer algumas mudancas apos a montagem do circuito e verificar como varia seu compor-
tamento.
Seria interessante, se possvel, ter um multmetro digital em maos (ou mesmo um voltmetro analogico
ou digital) para que voce possa fazer alguns testes e medidas e corrigir possveis erros durante o processo.
Mas se n ao tiver tal material, n ao se preocupe: realizando o passo-a-passo indicado, nenhum problema
devera ocorrer.

3 LM 555
Neste projeto, estamos interessados em construir um oscilador astavel `a partir de um CI 555, de modo
que estudar um pouco o funcionamento desse chip se faz necessario.
O circuito integrado LM 555 (e outros como NE 555, CA 555 e MC 1455) e um temporizador
ou timer que opera em dois modos b asicos: o modo monoest avel e o modo ast avel. O primeiro
consiste em um pequeno pulso controlado, que e ativado por uma das entradas do chip; a sada produzida
e um sinal em nvel l
ogico 0, que muda para nvel logico 1 e permanece por um intervalo de tempo pre-
determinado, depois voltando ao nvel logico 0 e assim permanecendo ate que outra entrada chegue ao
chip. Neste caso, ocorre apenas um estado estavel: o nvel baixo.
O segundo modo e o que vamos utilizar e consiste numa modificacao do primeiro: vamos gerar o
mesmo pulso que o monoest avel, mas o proprio pulso servira para realimentar o circuito, de modo que
este pulso ser
a seguido por outro e por outro, indefinidamente. Em outras palavras, obtemos uma onda
retangular e, por isso, n
ao ocorre nenhum estado estavel, ja que se trata de um sinal periodico.

3.1 Circuito Interno do 555

Abaixo ilustramos a pinagem (figura 1) e o circuito interno (figura 2) de um CI 555. Observe o
diagrama dos pinos e as interligacoes entre os amplificadores operacionais, o flip-flop, o transistor, os
resistores e os pinos de entrada e sada.

Figura 1: Pinagem do Chip 555

2
 Figura 2: Circuito Interno do 555

O funcionamento interno do circuito sera estudado nos modos de operacao do temporizador, bem
como as conex
oes externas que devem ser feitas aos pinos do chip.

A tabela 1 mostra os oito pinos disponveis no chip, os nomes e a funcao de cada um. O pino #RESET
com uma tralha `
a esquerda indica que o sinal ativo e o de nvel baixo.

1 GND Ground - Terra: nvel l

ogico 0
2 TRIG Trigger - Entrada de disparo
3 OUT Sada do sinal onda quadrada
4 #RESET Resetar flip-flop SR com nvel logico 0
5 CONT Control - Controle do amplificador operacional ligado ao Set do SR (default: 2Vcc /3)
6 THRES Thereshold - Limiar: quando a voltagem em THR supera a de CTRL, o pulso acaba
7 DISCH Discharge - Descarga: sada em coletor aberto; e usado para descarregar o capacitor
8 VCC Nvel l
ogico 1

Tabela 1: Pinagem do CI 555

3.2 Operac
ao Monoest
avel
A figura 3 ilustra a conex ao externa que deve ser feita ao 555 para permitir seu funcionamento como
monoest avel. Sao necessarios um resistor e um capacitor (R = 10 K e C = 100 F, respectivamente),
alem de um capacitor de capacit ancia bem pequena (indicado entre 10 nF e 1 F).
O pino 8 esta em nvel alto (Vcc ) e o pino 1 esta em nvel baixo (GND). Entre eles, ha uma linha de
Vcc
tres resistores em serie, de modo que, em cada um, ha uma queda de tensao de . Assim, a entrada
3
2
inversora do operacional superior est a fixa em Vcc e a entrada nao inversora do operacional inferior
3
Vcc
esta fixa em .
3
Inicialmente, o SR est a com sada Q alta (ja que Q esta baixo). O transistor esta ON e o terra e
transmitido ao pino 7, fazendo com que o capacitor se mantenha descarregado. Quando um disparo
chega no pino 2, o operacional inferior e ativado, emitindo um sinal de reset ao SR. A sada Q se torna
baixa e Q se torna alta; e o incio do pulso na sada 3. Como Q = 0, o transistor corta, desconectando o
pino 7. Assim, uma corrente flui atraves do resistor R, passando pelo capacitor e carregando-o. A tens ao
2
no capacitor e usada como limiar no pino 6, de modo que ao atingir cerca de Vcc , o operacional superior
3
emite um sinal de set ao SR, fazendo Q voltar a nvel alto e Q a nvel baixo. Novamente em modo de

3
 Figura 3: Operacao Monoestavel

saturac
ao, o transistor conduz nvel baixo ao pino 7, descarregando o capacitor. Assim, o circuito volta
a sua estabilidade inicial.
`
O que interessa como projetista e poder calcular o tempo T1 em que a sada esta em nvel logico 1. Da
explicac
ao acima, vimos que esse perodo equivale ao tempo de carga do capacitor. Nao vamos considerar
os atrasos do amplificador operacional e do flip-flop SR, ja que eles sao da ordem de nanossegundos e
seus efeitos se compensam com um atraso na transicao 0 1 em Q e depois na transicao 1 0 em Q.
No intervalo de tempo que o capacitor esta se carregando temos o seguinte modelo: uma fonte
contnua de tens
ao Vcc associada em serie com um resistor de resistencia R e um capacitor de capacitancia
C, ligado ao terra.
Devemos lembrar, agora, algumas f ormulas de circuitos eletricos. A Lei de Ohm fornece a relac ao
entre voltagem, resistencia e corrente para o resistor: VR = R.I. A equacao equivalente para o capacitor
relaciona carga armazenada, capacit ancia e voltagem: q = C.VC .
Por fim, traduzindo o modelo como uma malha u nica e aplicando a Lei de Kirchoff das Malhas,
obtemos Vcc VR VC = 0 ou R.I + VC = Vcc . Mas a corrente e a derivada, em relacao ao tempo, da
dq
quantidade de carga que flui pelo sistema, isto e, I = . Assim, escrevendo a equacao para VC , fazemos
dt
d dVC dVC
I= (C.VC ) = C e, substituindo, obtem-se RC + VC = Vcc e a equacao diferencial se torna
dt dt dt
dVC 1 Vcc
+ VC = (1)
dt RC RC
que e uma equacao diferencial linear de primeira ordem. R 1 t
Para resolve-la, multiplicamos ambos os membros pelo fator integrante (t) = e RC dt = e RC , obtendo

dVC (t) t 1 t Vcc t

.e RC + VC .e RC = .e RC
dt RC RC
que equivale a
d  t
 Vcc t
VC (t).e RC = .e RC
dt RC
Integrando ambos os membros em relacao `a t, obtemos
Z
t Vcc t
VC (t).e RC = .e RC dt
RC

4
ou h i
t t
VC (t) = e RC . Vcc .e RC + K
ou
t
VC (t) = Vcc + K.e RC (2)
Agora, observamos que independente do valor da constante K, lim VC (t) = Vcc , como ja se esperava;
t
isto e, para um intervalo de tempo muito grande, a voltagem nos terminais do capacitor se torna igual
a voltagem da fonte que alimenta o circuito.
`
Adicionando a condic ao fsica inicial VC (0) = 0 encontramos 0 = Vcc + K ou K = Vcc . Portanto, a
solucao da equac
ao (1) e dada por (3).
 t

VC (t) = Vcc 1 e RC (3)

2
Como estamos interessados em carregar o capacitor ate cerca de Vcc , calculamos T1 de modo
3
2  T1
 2  T1
 2 T1
que VC (T1 ) = Vcc . Assim VC (T1 ) = Vcc 1 e RC Vcc = Vcc 1 e RC = 1 e RC
3 3 3
T1 1 T1 1 T1
e RC = = ln = ln 3 T1 = RC ln 3. Assim:
3 RC 3 RC
T1 1, 1RC (4)

Conclus
ao: o perodo T1 vale aproximadamente 1,1RC. Assim, ao escolhermos um resistor com
R = 10K e um capacitor com C = 100F , obtemos T1 1, 1s.

Uma observac ao que deve ser feita e que define-se a constante de tempo = RC de modo que quando
temos t = , o argumento da exponencial na equacao (3) torna-se 1, isto e, VC ( ) = Vcc 1 e1 ou

VC ( ) = 0, 632Vcc . Assim, decorre da definicao que e o tempo necessario para que o capacitor atinja
2
entre seus terminais 63,2 % da voltagem da fonte que o carrega. Como Vcc = 0, 667Vcc ou 66,7% de
3
2
Vcc , conclui-se que o tempo necess ario para o capacitor atingir Vcc nos seus terminais e pouco mais
3
que uma constante de tempo .
Com essa nomenclatura, as equac oes (1), (2), (3) e (4) se tornam
dVC 1 Vcc
+ VC = (5)
dt
t
VC (t) = Vcc + K.e (6)
 t

VC (t) = Vcc 1 e (7)

T1 1, 1 (8)

3.3 Operac
ao Ast
avel
Para implementar o oscilador ast avel `
a partir do 555, e preciso fazer uma ligeira modificacao do projeto
anterior. Basicamente, precisaremos de mais um resistor para conectar o pino 7 aos pinos 6 e 2. A func ao
desse resistor e descarregar o capacitor quando o transistor transmitir o terra ao pino de descarga (7).
O pino de limiar (6) e ligado ao pino disparador (2) para que o processo de descarga do capacitor sirva
Vcc 2
de disparo para um pr oximo pulso. Com isso, a voltagem do capacitor oscilara entre e Vcc .
3 3
Vamos chamar o primeiro resistor de R1 e o segundo, o que adicionamos por u ltimo, de R2 . A figura
4 ilustra as conex oes externas que devem ser feitas para o 555 operar como oscilador astavel, segundo
o descrito acima. Como na carga do capacitor, a corrente flui atraves dos dois resistores, a constante

5
 Figura 4: Operacao Astavel

de tempo na carga do capacitor e 1 = (R1 + R2 )C. Ja durante a descarga do capacitor, a corrente flui
atraves do resistor R2 somente, de modo que a constante de tempo na descarga do capacitor e 2 = R2 C.
O modelo da equac ao de carga e descarga do capacitor e semelhante ao modelo anterior para o
monoest avel, alterando apenas alguns parametros. Para a carga do capacitor, a equacao diferencial e
semelhante ` a (5), ajustando a constante de tempo para 1 = (R1 + R2 )C e obtendo (9).
dVC 1 Vcc
+ VC = (9)
dt 1 1
A soluc
ao geral e dada pela equac
ao (6), ajustando, tambem, a constante de tempo, obtendo a
equac
ao geral (10).
t
VC (t) = Vcc + K.e 1 (10)
Vcc 2
Sendo T1 o perodo de carga do capacitor (entre os referidos valores e Vcc ), onde a sada fica
3 3
Vcc
em nvel l
ogico 1, consideramos a condicao inicial VC (0) = . Neste caso, exclumos apenas o primeiro
3
perodo de execucao, j
a que ao ligar o circuito, o capacitor tera voltagem inicial nula. Obtemos, entao,
Vcc 2
VC (0) = = Vcc + K ou K = Vcc . Substituindo, obtemos a solucao dada pela equacao (11).
3 3
 
2 t
VC (t) = Vcc 1 e 1 (11)
3
 
2 2 2 T 1 2 2 T1 2 T1 1
Sendo VC (T1 ) = Vcc , segue que Vcc = Vcc 1 e 1 = 1 e 1 e 1 =
3 3 3 3 3 3 3
T1 1 T1 1 T1
e 1 = = ln = ln 2 T1 = 1 ln 2
2 1 2 1
Assim, segue que

T1 0, 693(R1 + R2 )C (12)
2
O modelo de descarga (perodo T2 ) e exatamente o oposto: a voltagem inicial e Vc (0) = Vcc e a
3
Vcc
voltagem final e Vc (T2 ) = . O equac
ao diferencial, agora, nao admite uma fonte externa; basta fazer
3
Vcc = 0 e tomar a constante de tempo 2 , obtendo a equacao (13).

6
 dVC 1
+ VC = 0 (13)
dt 2
Para resolve-la, escrevemos a equac
ao na forma
dVC 1
= VC
dt 2
o que fornece uma soluc
ao geral
t
VC (t) = K.e 2 (14)
2 2
Adicionando a condicao inicial do problema Vc (0) = Vcc obtemos K = Vcc . Assim, a solucao e
3 3
dada pela equac
ao (15).
2 t
VC (t) = Vcc .e 2 (15)
3
Vcc Vcc 2 T2 T2 1 T2 1 T2
Sendo Vc (T2 ) = , temos = Vcc .e 2 e 2 = = ln = ln 2 T2 = 2 ln 2
3 3 3 2 2 2 2
e, portanto,

T2 0, 693R2 C (16)
Agora, podemos definir o perodo total do pulso como sendo T = T1 + T2 ou T = 1 ln 2 + 2 ln 2 ou
T = (1 + 2 ) ln 2. Desse modo, resulta a equacao (17).

T 0, 693(R1 + 2R2 )C (17)

Diretamente da equac
ao anterior, podemos encontrar a frequencia de oscilacao do sinal atraves da
equac
ao (18).
1 1, 443
f= (18)
T (R1 + 2R2 )C
A figura 5 ilustra o comportamento da sada em funcao do tempo, simultaneamente com o processo
de carga e descarga do capacitor.

Figura 5: Sada do Oscilador e Voltagem no Capacitor

Por fim, observamos que o perodo T1 deve ser, por definicao, maior que o perodo T2 . Desta forma
pode ser interessante estudar o comportamento da relacao entre os dois perodos. Chamamos de duty

7
cycle a raz
ao entre o perodo T2 e o perodo total T . Ela varia de 50 % a 100 %. Da equacao (19),
observamos que para R1 << R2 , D 50%. Ja para R1 >> R2 , D 100%.
T2 R2
D= = (19)
T R1 + 2R2
No nosso projeto, utilizaremos dois resistores com resistencias R1 = R2 = 10K e um capacitor
ancia C = 100F . Dessa forma, teremos T1 1, 4s, T2 0, 7s e T 2, 1s. Como estamos
de capacit
interessados apenas no perodo de oscilacao do sinal (T ), nao nos importamos com a distribuicao entre
T1 e T2 e o duty cycle.

4 TTL 7490 ou TTL 74LS90

O CI 7490 da famlia TTL e entitulado em seu data sheet original como Decade counter, isto e,
trata-se de um contador de decada. A figura 6 ilustra a arquitetura interna do CI, constituda por quatro
flip-flops (tres JK e um SR). As sadas de contagem sao Q3 , Q2 , Q1 e Q0 , do bit mais significativo para
o menos significativo; isto e o n
umero e representado por Q3 Q2 Q1 Q0 .

Figura 6: Arquitetura interna do 7490

O flip-flop correspondente ao bit menos significativo (Q0 ) tem uma entrada de clock denominada
CP0 e este bit e independente dos demais, de modo que o flip-flop correspondente ao segundo bit menos
significativo (Q1 ) apresenta uma entrada de clock denominada CP1 . Trabalhando de forma independente
CP0 exibe em Q0 um contador de m odulo 2 e CP1 exibe em Q3 Q2 Q1 um contador de modulo 5, atraves
dos outros flip-flops. Para montador o contador modulo 10 basta conectar Q0 (pino 12) a CP1 (pino 1)
e utilizar CP0 (pino 14) como entrada de clock.

Figura 7: Representacao Logica e Pinagem do 7490

8
 As entradas M R1 e M R2 s ao controladores de Master Reset e ambos precisam estar em nvel logico
1 para resetar o contador (Q3 Q2 Q1 Q0 = 0000, isto e, 0). As entradas M S1 e M S2 sao controladores de
Master Set e ambos precisam estar em nvel logico 1 para setar o contador (Q3 Q2 Q1 Q0 = 1001, isto
e, 9). Ambos os clocks sao ativados por transicao negativa e todos esses detalhes podem ser observados
na figura 7.
Para simplificar, na figura 6, as entradas J e K estao em nvel logico 1 quando nada for explicitado
(quando elas estiverem em aberto). Alem disso, alguns pinos deste chip nao sao utilizados internamente.
Denotamos seus nomes por NC: Not Connected (Nao Conectado). A pinagem completa tambem
pode ser observada na figura 7.

Para melhor explicar seu funcionamento as tabelas 2 e 3 mostram como as sadas se exibem em func
ao
das entradas de controle. As entradas com um X sao os chamados dont cares, isto e, podem assumir
qualquer valor, seja nvel l
ogico 0 ou nvel logico 1.

ENTRADAS SAIDAS
MR1 MR2 MS1 MS2 Q3 Q2 Q1 Q0
1 1 0 X 0 0 0 0
1 1 X 0 0 0 0 0
X X 1 1 1 0 0 1
0 X 0 X CONTAGEM
X 0 X 0 CONTAGEM
0 X X 0 CONTAGEM
X 0 0 X CONTAGEM

Tabela 2: Modos de operacao do 7490

Q3 Q2 Q1 Q0 Valor
0 0 0 0 0
0 0 0 1 1
0 0 1 0 2
0 0 1 1 3
0 1 0 0 4
0 1 0 1 5
0 1 1 0 6
0 1 1 1 7
1 0 0 0 8
1 0 0 1 9

Tabela 3: Contagem do 7490

5 TTL 7442 ou TTL 74LS42

O CI 7442 da famlia TTL e um decodificador BCD para decimal. Ele recebe quatro bits codificados
em BCD (Binary Coded Decimal ) e ativa uma de suas dez sadas correspondente ao valor decimal (0 a
9). A figura 8 ilustra sua arquitetura interna.
O princpio de funcionamento do decodificador e bem simples: as entradas A3 , A2 , A1 e A0 e seus
complementos A3 , A2 , A1 e A0 s ao combinadas em diversas posicoes para ativar sempre apenas uma das
dez portas NANDs (nvel l ogico 0) que estao conectadas `as sadas do circuito. Isso faz com que todas
as outras sadas permanecam inativas (nvel logico 1).

9
 Figura 8: Arquitetura interna do 7442

O smbolo l
ogico deste CI pode ser observado na figura 9, bem como a sua pinagem. As entradas A3 ,
A2 , A1 e A0 representam os quatro bits de entrada BCD, do mais significativo para o menos significativo.
Neste caso, serao as pr
oprias sadas Q3 , Q2 , Q1 e Q0 do contador, respectivamente.
Os smbolos que se apresentam em todas as dez sadas do circuito, pequenos crculos entre o chip
e os pinos, s
ao utilizados para indicar que a sada e invertida, isto e, a sada ativa deve estar em nvel
l
ogico 0, ao passo que a inativa esteja em nvel logico 1.

Figura 9: Representacao Logica e Pinagem do 7442

A tabela 4 ilustra a Tabela Verdade do CI 7442, mostrando qual sada esta ativa para as dez entradas
diferentes. Os ultimos seis casos sao invalidos, pois nao ha codigo BCD maior que 1001, ou 9. Nesses
casos, todas as sadas est
ao inativas (nvel logico 1).
Os valores invalidos nao ser
ao utilizados pois este CI sera alimentado pelas sadas do contador de
decada. Assim, apenas valores entre 0 e 9 ocorrerao.

10
 ENTRADAS SAIDAS
A3 A2 A1 A0 0 1 2 3 4 5 6 7 8 9
0 0 0 0 0 1 1 1 1 1 1 1 1 1
0 0 0 1 1 0 1 1 1 1 1 1 1 1
0 0 1 0 1 1 0 1 1 1 1 1 1 1
0 0 1 1 1 1 1 0 1 1 1 1 1 1
0 1 0 0 1 1 1 1 0 1 1 1 1 1
0 1 0 1 1 1 1 1 1 0 1 1 1 1
0 1 1 0 1 1 1 1 1 1 0 1 1 1
0 1 1 1 1 1 1 1 1 1 1 0 1 1
1 0 0 0 1 1 1 1 1 1 1 1 0 1
1 0 0 1 1 1 1 1 1 1 1 1 1 0
1 0 1 0 1 1 1 1 1 1 1 1 1 1
1 0 1 1 1 1 1 1 1 1 1 1 1 1
1 1 0 0 1 1 1 1 1 1 1 1 1 1
1 1 0 1 1 1 1 1 1 1 1 1 1 1
1 1 1 0 1 1 1 1 1 1 1 1 1 1
1 1 1 1 1 1 1 1 1 1 1 1 1 1

Tabela 4: Tabela Verdade do 7442

6 TTL 7448 ou TTL 74LS48

Assim como o CI 7442, o 7448 tambem e um decodificador, mas trata-se de um decodificador BCD - 7
segmentos. Ele e usado para decodificar o codigo em BCD para uma de suas sete sadas, que representam
os sete filamentos de um display de sete segmentos. A figura 10 ilustra sua arquitetura interna e a figura
11 mostra seu smbolo l
ogico e seu diagrama de pinos.

Figura 10: Arquitetura interna do 7448

O CI 7448 apresenta uma entrada LT : Lamp Test (pino 3) que forca todas as sadas para nvel
l
ogico 1 se ela estiver em nvel l
ogico 0. J
a os pinos 5 e 4, RBI e BI/RBO, respectivamente, sao usados
para cascateamento de CIs. Se RBI = 1, o decodificador opera normalmente. Se RBI = 0 entao as
sadas operam normalmente somente se ele nao estiver mostrando o n umero zero. Se o n
umero a ser

11
exibido for zero, as sadas s
ao desativadas (quando conectado ao display, ele apaga) e BI/RBO = 0.
A tabela 5 representa a Tabela Verdade de funcionamento desse chip, quando RBI = 1 e LT = 1.
Para os casos em que o n umero e maior que 9, atribuiu-se alguns smbolos para serem formados no
display. Como esse decodificador ser a alimentado por um contador de decada, isso nunca ocorrera, pois
apenas valores entre 0 e 9 surgir ao nas entradas do decodificador.

Figura 11: Representacao Logica e Pinagem do 7448

As sadas do decodificador s
ao conectadas aos pinos correspondentes no display de sete segmentos
tipo catodo comum atraves de um resistor. Assim, quando a sada do decodificador esta em nvel logico
1, o filamento correspondente no display esta aceso.

ENTRADAS SA
IDAS
A3 A2 A0 A1 a b c d e f g
0 0 0 0 1 1 1 1 1 1 0
0 0 0 1 0 1 1 0 0 0 0
0 0 1 0 1 1 0 1 1 0 1
0 0 1 1 1 1 1 1 0 0 1
0 1 0 0 0 1 1 0 0 1 1
0 1 0 1 1 0 1 1 0 1 1
0 1 1 0 0 0 1 1 1 1 1
0 1 1 1 1 1 1 0 0 0 0
1 0 0 0 1 1 1 1 1 1 1
1 0 0 1 1 1 1 0 0 1 1
1 0 1 0 0 0 0 1 1 0 1
1 0 1 1 0 0 1 1 0 0 1
1 1 0 0 0 1 0 0 0 1 1
1 1 0 1 1 0 0 1 0 1 1
1 1 1 0 0 0 0 1 1 1 1
1 1 1 1 0 0 0 0 0 0 0

Tabela 5: Tabela Verdade do 7448

6.1 Display de Sete Segmentos

O display de sete segmentos apresenta sete segmentos (a, b, c, d, e, f, g) e um ponto decimal. Ele
e ligado `
as respectivas sadas do 7448 atraves de um resistor. A sada alta do decodificador ativa o
filamento correspondente j a que o display e do tipo catodo comum (todos os LEDs dos filamentos est
ao
ligados ao terra pelo catodo). A figura 12 mostra a pinagem e a estrutura deste display. Observe que
dois pinos devem ser conectados ao terra. O pino correspondente ao ponto decimal (pino 5) nao ser a
usado nesta experiencia.

12
 Figura 12: Display de sete segmentos

7 Circuito Antitrepida
c
ao
Um circuito antitrepidac
ao e muito simples de ser feito. Usando um CI TTL 7400 (composto por
quatro portas NAND de 2 entradas cada), montamos o circuito ilustrado abaixo.

Figura 13: Circuito antitrepidacao

A chave do lado esquerdo est a ligada ao terra e indica que devemos fazer manualmente a conex ao
do terra com um pino do NAND superior (4) e depois com um pino do NAND inferior (9). Enquanto
a conex ao est
a em aberto, ambos os pinos ficam polarizados em nvel logico 1. O NAND superior e
responsavel por setar a sada e o inferior por reseta-la. O circuito funciona como um pequeno flip-flop
SR modificado.
Em ambos os NANDs a numerac ao e indicada, mas pode-se usar outros pinos do mesmo CI, conforme
ilustra a figura 14. N
ao esqueca de conectar o pino 1 ao terra e o pino 14 ao Vcc .

Figura 14: Circuito interno e pinagem do 7400

13
 Esta parte do projeto e extremamente dispensavel. Ela so e feita para criar um clock manual, que
ser
a conectado ao contador de decada. Uma vez verificado que o contador e os decodificadores est ao
operando corretamente e o oscilador ast
avel tambem funciona, a sada do oscilador substituira o clock
manual.

8 Execu
cao
Agora que todos os detalhes foram explicados e todas as demonstracoes foram feitas, basta concluir o
projeto unindo todas as partes. A lista `
a seguir indica a ordem de execucao das tarefas. Maos `a obra!

Monte e teste o oscilador ast

avel como descrito na secao 3
Se desejar, monte o circuito antitrepidacao descrito na secao 7 para utiliza-lo como clock para o
contador
Monte e teste o contador de decada como descrito na secao 4, incluindo LEDs para mostrar o
estado atual do contador
Monte e teste o decodificador BCD - Decimal como descrito na secao 5, incluindo LEDs para
verificar seu funcionamento
Monte e teste o decodificador BCD - 7 segmentos como descrito na secao 6, incluindo LEDs para
verificar seu funcionamento
Conecte a sada do oscilador `
a entrada de clock do contador e verifique o funcionamento do projeto
como um todo

Depois de tudo pronto, troque as resistencias e a capacitancia do oscilador astavel e observe as mu-
dancas que ocorrem. Segundo nossas contas, o perodo total de oscilacao da sada do astavel e dado pela
equac
ao (17)
T 0, 693(R1 + 2R2 )C
e para R1 = R2 = 10K e C = 100F , obtivemos T 2, 1s (vide pagina 7).
Se voce utilizar por exemplo capacitores com C = 10F e C = 1F , ira diminuir o perodo em 10 e
em 100 vezes, respectivamente. Observe o efeito que isso cria.

Para pensar: se voce trocar os resistores de resistencias R1 = R2 = 10K por R1 = R2 = 100K e

o capacitor de capacit
ancia C = 100F por C = 10F ou mesmo se trocar os resistores por R1 = R2 =
1M e o capacitor por C = 1F , o perodo de oscilacao se mantem inalterado. O que muda entao nessa
situac
ao?

As imagens (15) e (16), mostram, respectivamente, o projeto completo e o resultado que eu obtive ao
realiz
a-lo em minha protoboard. O projeto nao inclui o circuito antitrepidacao apresentado na secao 7.
Na foto do meu projeto, o oscilador esta no canto superior esquerdo, ligado a um LED para verificar
sua atividade. Ao lado dele esta o contador de decada, ligado a quatro LEDs que verificam seu estado
atual. No lado direito, encontra-se o decodificador BCD - decimal, que aciona um dos dez LEDs dispostos
no canto inferior direito. No centro da plataforma inferior esta o decodificador BCD - 7 segmentos e,
ao seu lado esquerdo, o display de sete segmentos em atividade. Finalmente, no canto inferior esquerdo
est
a o clock manual, o circuito antitrepidacao.

14
15
Figura 15: Projeto Completo
16
Figura 16: Resultado do projeto executado