Semicondutores e Mosfets 140514160909 Phpapp02 PDF

Semicondutores: Transistores E-MOSFETs
No concordo com o acordo ortogrfico
15-06-2017 Por : Lus Timteo 1

Transistores MOSFETs
Tipos de Transistores
PNP
BJTs
Canal P NPN
JFET Canal N
Canal P
FETs MESFET Enriquecimento Canal N
MOSFET Canal P
Deplexo Canal N
BJT: Transistores bipolares de juno (Bipolar Junction Transistor)
FET: Transistores de efeito de campo (Field Effect Transistor).
JFET: Transistores de efeito de campo de juno (Junction Field Effect Transistor).
MESFET: Transistores de efeito de campo de metal semiconductor. (MEtal Semiconductor
Field Effect Transistor).
MOSFET: Transistores de efeito de campo de metal-xido-semiconductor. Metal Oxide
Semiconductor Field Effect Transistor.
Smbolos de Transistores
Transistor, bipolar, NPN
Transistor, bipolar, PNP
Transistor, JFET, Canal-N
Transistor, JFET, Canal-P
Transistor, MOSFET, Canal-N, Modo Deplexo
Transistor, MOSFET, Canal-N, Modo Enriquecimento
Transistor, MOSFET, Canal-P, Modo Deplexo
Transistor, MOSFET, Canal-P, Modo Enriquecimento

MOSFETS de Enriquecimento e de Deplexo Comparao de smbolos e canais
Enriquecimento Deplexo Enriquecimento Deplexo

Transistores de Efeito de Campo Metal-xido-Semicondutor MOSFET
O Transistor MOSFET - o mais importante componente semicondutor fabricado
actualmente. O MOSFET, que em grande parte substituiu o JFET, teve um efeito mais
profundo sobre o desenvolvimento da electrnica, foi inventado por Dawon Kahng e
Martin Atalla, em 1960.
Em 2009 foram fabricados cerca de 8 milhes de transistores MOSFET para cada pessoa
no mundo; esse nmero dobrou em 2012.
Possuem elevada capacidade de integrao, isto , possvel fabrica-los nas menores
dimenses alcanveis pela tecnologia empregada.
So componentes de simples operao e possuem muitas das caractersticas elctricas
desejveis para um transistor, especialmente para aplicaes digitais.
MOSFET: Transistor de Efeito de Campo de Metal-xido-Semicondutor (do ingls, Metal
Oxide Semiconductor Field Effect Transistor);
So transistores formados pela associao entre um condutor, um isolante xido e
semicondutores tipo p e n (um deles fortemente dopado).
Assim como o JFET, o seu princpio de funcionamento baseia-se no controlo do canal
pela conduo entre os terminais fonte (S) e dreno (D) atravs da porta de controlo (G).
De acordo com o tipo de canal, os MOSFETs podem ser classificadas como:
MOSFETs
Tipo Enriquecimento (E-MOSFET).
Canal N
Tipo Deplexo (D-MOSFET).
Canal P Tipo Enriquecimento (E-MOSFET).

Tipo Deplexo (D-MOSFET).

D D
Canal N
G G
S S
Tipo Enriquecimento Tipo Deplexo
D D
Canal P
G G
S S
Tipo Enriquecimento Tipo Deplexo

S G D Metal S G D
E-MOSFET xido D-MOSFET
Enriquecimento (n) Deplexo (n)
Semiconductor
n n n n
Metal p
p
Formado por uma placa de metal e um semicondutor, separados por uma zona de xido
de semicondutor - por exemplo SiO2 - de uns 100 nm de espessura. Possui quatro
elctrodos:
Porta, (Gate em ingls), simbolizada com G; que se conecta placa metlica.
Fonte (Source) e Dreno (Drain), ambos simtricos, que se integram no substrato.
Substrato (Body), geralmente conectado electricamente com a fonte.
D D D
D
G substrato G substrato G substrato G substrato

p n p n
nMOS-FET pMOS-FET nMOS-FET
de Enriquecimento pMOS-FET
de Enriquecimento de Deplexo
S S S de Deplexo S
MOSFET de Enriquecimento E-MOSFET - Simbologia
A distino entre os terminais do canal continua a ser feita pela conexo do substrato (SS)
a um dos terminais, que passa a ser denominado o terminal fonte (S).
Em dispositivos discretos, a dissipao trmica continua a ser feita atravs do terminal de
Dreno (D).
D D
Substrato G Substrato
G
S S
D/S D/S
G SS Substrato Canal n SS Substrato Canal p

G
S/D S/D
D D
G G
S S
O MOSFET tem 3 ou 4 terminais: G, D, S e B (de 'bulk' ou substrato) mas o B est normalmente ligado
fonte (Source) S. Caso tenha dissipador, ligado ao Drain (Dreno)
Pode ser do tipo NMOS (tipo N) ou PMOS do (tipo P).

Encapsulamentos.

MOSFET de enriquecimento- E- MOSFET (n)
Estrutura
O MOSFET de enriquecimento fabricado sobre um substrato tipo p, onde so criadas
duas regies fortemente dopadas tipo n (Fonte S e Dreno D). Uma fina camada de
dixido de silcio (isolante) crescida sobre a superfcie do substrato, cobrindo a rea entre
as regies da Fonte e Dreno. So feitos contactos de metal para as regies da Fonte,
Dreno, Porta e Corpo. Gate (G)
Source (S) Oxide Drain (D)
(SiO2)
Metal
n+ rea do canal n+
Semiconductor Tipo-p
Substrato (corpo)
(SS )Corpo(Body)
MOSFET Enriquecimento O canal no existe e tem de ser criado -> VT> 0
Estrutura S
Source(S) Gate(G) Drain (D)
G
xido (SiO2) Metal
Metal
D
xido (SiO2) n+ Canal n+
L
Substrato tipo P
(Corpo)
L = 0.1 to 3 mm
Regio Source W = 0.2 to 100 mm
Tox= 2 to 50 nm
Canal
Regio Drain
Estrutura fsica de um transistor MOSFET canal N enriquecimento:
Dimenses tpicas L = 0.1 a 3 mm, W = 0.2 a 100 mm, e a espessura do xido (Tox) na
ordem de 2 a 50nm.
Estrutura
Metal
Contactos metlicos
SiO2 Metal S G D
S G D
xido
N+ P- N+
N+ N+ Semiconductor
P-
+
Substrato Smbolo
D
Substrato
G MOSFET de enriquecimento
S (acumulao) de canal N.

MOSFET de enriquecimento- E- MOSFET (n) - Caracteristicas
Criao do Canal entre Dreno (D) e Fonte (S) Anlise para VGS = 0V e VDS 0V
Consideremos um MOSFET canal n, tipo Enriquecimento (ou intensificao), com o
substrato (SS) conectado fonte (S), polarizado por uma tenso VDS (entre D e S) e outra
VGS (entre G e S). Ov
+
- - - - -
- - - - -
n+ n+
- - - - -
- - - - -
- - - - -
- - - - -
+ +
+
+ + + + + + + +
+ + + + + + + + + + + + + +
+ + + + + + + + + + + + +
Regio de deplexo do substrato

Como no existe um canal condutor entre as regies dos terminais S e D, o que
prevalece so duas junes pn inversamente polarizadas.
A resistncia entre D e S da ordem de 1012 .
A corrente no canal desprezvel (da ordem de pA a nA).
Criao do Canal entre Dreno (D) e Fonte (S) Anlise para VGS 0V e VDS 0V
Etapa # 1: A tenso positiva VGS, aplicada ao terminal de Porta (G), causando um

acumular de cargas positivas ao longo do elctrodo de metal.
+ Ov
VGS +
n+ n+
Etapa # 2: Este acumular de cargas positivas, faz com que as lacunas livres do substrato
p, por debaixo do elctrodo da Porta (G), sejam repelidas da regio.

Etapa # 3: Como resultado desta "migrao, aparecem cargas negativas, antes
neutralizadas pelas lacunas livres. + Ov
VGS +
n+ n+
Etapa # 4: A tenso positiva da Porta (G) tambm atrai electres das regies n + do Dreno-
Fonte, para o canal.

Etapa # 5: Logo que atingido um nmero suficiente destes electres, criada uma
regio n,. entre o Dreno (D) e a Fonte (S)
+ Ov
VGS +
Etapa # 6: Este canal recm
formado, fornece um caminho para
a corrente fluir entre o Drene e a
Fonte. n+ n+
Este canal induzido, tambm conhecido por camada de inverso

O valor de VGS mnimo para a formao de canal chamado de tenso de limiar (Threshold)
e representada por VT. Para um MOSFET canal n, VT positivo e tipicamente est dentro
da faixa de 1 a 3 V.
Criao do Canal entre Dreno (D) e Fonte (S) positiva para MOSFETs Tipo-n,
e negativa para os do tipo -p
Voltagem limiar (VT) o menor valor de Overdrive voltage/Efectiva (VOV) a

vGS necessrio para formar um canal diferena entre a vGS aplicada e Vt.
condutor entre o Dreno (D) e a Fonte (S).
Tipicamente entre 0.3 e 0.6Vdc. VOV VGS VT
Efeito de Campo-E Quando uma tenso Capacitncia do xido (Cox) a

positiva vGS aplicada, desenvolve-se um capacitncia da placa paralela do
campo elctrico entre o elctrodo da condensador por unidade de rea da
Porta (G) e o canal n induzido - sendo a Porta(G) (F/m2).
condutividade deste canal afectada pela OX
intensidade deste campo. COX Em F/m2
tOX
A camada de xido SiO2 actua como
dielctrico ox permitividade do SiO= 3.45E-11(F/m)
2
tox a espessura da camada de SiO2 .

Anlise para VGS VT e VDS 0V

MOSFET com VGS> VT e com uma pequena tenso VDS aplicada.
A profundidade do canal uniforme e o dispositivo actua como uma resistncia.
A condutncia do canal proporcional tenso efectiva, ou tenso da Gate em excesso,
(VGS - VT). V Canal n induzido
GS
+ VDS
+
IS=ID ID A corrente de Dreno (D),
proporcional (VGS - VT) e VDS.
ID
n+ n+

Anlise para VGS VT e VDS 0V
Corrente de Dreno ID, sob pequena tenso VDS
ID mA VGS=VT+3V
VGS=VT+2V
VGS=VT+1V
VGS<VT
VDS
Para VDS pequeno o canal comporta-se como uma resistncia varivel.

Anlise para aumento de VDS
Com tenses VDS pequenas (<<VGS), o canal uniforme.
Mantendo-se VGS constante, com um valor maior que VT e aumentando-se VDS, observa-se
que o canal induzido sofre um estreitamento e a sua resistncia aumenta
correspondentemente.
iG= 0
S G D Uma vez estabelecido o canal de conduo
iS= iD iD (VGS VT), a elevao da tenso VDS ir
provocar o estreitamento do canal na
n+ n+ direco da regio do Dreno, (Pinched-off).
Substrato tipo P
(Corpo)
B
O canal induzido adquire uma forma afunilada.
O Canal aumenta a resistncia com o aumento de VDS.
A Corrente de Dreno controlada por ambas as duas tenses
(VDS/VGS).

Anlise para aumento de VDS
Uma vez que a profundidade do canal induzido depende directamente da quantidade de
cargas negativas acumuladas abaixo do dielctrico, que por sua vez depende da ddp
entre a Gate e o canal, deduz-se que:
Quanto maior for VDS, menor ser essa ddp e;
Mais estreito o canal se tornar prximo ao dreno.
VDS VGS - VT
G
VDS = 0 ID=0
S D
Quando VGD = VT ou VGS - VDS = VT , o canal fecha-se, pinched off.

A camada de inverso desaparece junto ao Dreno (D).
Mas a corrente de Dreno ID, no desaparece, fica constante (similar ao JFET)!
Sintetizando o Funcionamento
VGS < VT VGS > VT

VDS 0 VDS 0
+
VGS VGS
S G D S GCanal tipo n D
xido (SiO2) xido (SiO2)
induzido
+++++++++++++
------------------------
n+ n+ n+ n+
L
Substrato tipo P Substrato tipo P
(Corpo) (Corpo)
Zona de Deplexo Zona de Deplexo
no Substrato B no Substrato B

Transistores MOSFETs VDS = VGSVT

iG= 0
Sintetizando o Funcionamento
S G D
iS= iD iD
VDS V(pequeno) n+ n+
Substrato tipo P
(Corpo)
iG= 0
S G D B
iS= iD iD
VDS > VGSVT
n+ n+
iG= 0
Substrato tipo P S G D
(Corpo) iS= iD iD
B n+ n+
Substrato tipo P
(Corpo)
B
Anlise para VGS VT e VDS 0V Saturao (Pinch-off)
VDS = VGSVT
S G D
n+ n+ O canal induzido ou camada de Inverso estreita-

se no lado do Dreno (D).
VDS > VGSVT

S G D
medida que VDS aumenta acima VGS-VT VDSAT,
VDSat VD
L o comprimento da regio estreita (pinch-off), L

n+ L n+
aumenta:
A Tenso "extra" (VDS - VDsat) dissipada na distncia L.
A queda de tenso na resistncia do canal induzido, permanece Vdsat.
A corrente de Dreno, ID satura.
Nota: Os electres so arrastados para o Dreno pelo campo-E, quando entram regio de pinch-off.
Regies de operao do MOSFET
A operao de um MOSFET pode assim, ocorrer em trs diferentes regies, dependendo
das tenses aplicadas sobre os seus terminais. Para o transistor NMOS os modos so:
REGIO DE CORTE: quando VGS < VT
VGS a tenso entre a Porta (Gate) e a Fonte (Source) e VT a tenso de threshold (limiar)
de conduo do dispositivo. Nesta regio o transistor permanece desligado e no h
conduo entre o Dreno (Drain) e a Fonte (Source).
VGS=0v VGD
VGS VT ID 0
No h Canal.
IDS=0. + - - - - - - - - - - +
n+
- - - - -
n+
- - - - - +
Com zero volts aplicados Porta (G), + +
-
+ +
- - - - + + + + + - - - - - +
+ + + +
existem dois diodos back-to-back em
+ + + + + + + +
+ + + + + + + + + + + + +
srie entre Dreno (D) e Fonte(S).
"Eles" evitam a conduo de corrente do Dreno para a Fonte, quando aplicada uma
voltagem VDS, produzindo resistncia muito alta (1012ohms)
REGIO DE TRIODO (ou regio linear): Quando VGS > VT e VDS < VGS VT
Onde VDS a tenso entre Dreno (D) e Fonte (S). O transistor ligado, e o canal que
criado permite o fluxo de corrente entre o Dreno e a Fonte. O MOSFET opera como uma
resistncia, controlada pela tenso da porta (G).
VDS
rDS 1 1
ID W W
kn ' (VGS VT ) kn ' VOV
L L
A corrente de Dreno controlada no s por

VDS mas tambm por VGS.
A profundidade do canal muda de uniforme
a forma afunilada no lado do Dreno.
A corrente do dreno para a fonte :
ID
mnCox W
2

2 VGS Vth VDS V DS
L
2

MOSFET de Enriquecimento canal n Princpios de funcionamento
REGIO DE SATURAO: VGS VT VGDVT
VDSVGS-VT
IS=ID ID
Canal estreita-se junto ao Dreno
IDS independente de VDS. IDS
Dispositivo satura. n+ n+
Similar a uma fonte de corrente.
Se VDS > VGS - VT, ento VGD < VT, e o canal fica estrangulado (pinched-off), pois a camada
de inverso, no atinge a Drain (D).
Neste caso, a conduo provocada pelo mecanismo de disperso de electres sob a
influncia da tenso positiva da Drain (D).
Como os electres so negativos deixam o canal, e so acelerados em direo
Drain(D).
A Tenso atravs do canal estrangulado tende a permanecer fixa em (VGS - VT), e a
corrente do canal permanece constante com o aumento da VDS.
REGIO DE SATURAO: quando VGS > VT e VDS > VGS VT
G
Canal
S Saturado D
- VDSsat =VGS - VT + - + VDS VDSsat

L-L L
L
A corrente de Dreno(D) agora relativamente independente da tenso de Dreno VDS e
controlada somente pela tenso da porta (VGS) de tal forma que:
mnCox W
VGS VT
ID
ID VGS VT
2
2 L K
o valor da corrente deixa de aumentar, assumindo um valor constante Zona de Saturao. O
MOSFET tem comportamento de fonte de corrente.
S D
Pinched-off channel
- VDSsat =VGS - VT + - + VDS VDSsat

L-L L
Os electres passam atravs da zona limitada (Pinched-off) em alta velocidade, e a

fluxo constante, assim como um jacto de gua por um orifcio apertado

Descrio matemtica do comportamento de um MOSFET -n
Aprendemos muito sobre MOSFETs de enriquecimento, mas ainda no

estabelecemos uma relao matemtica entre iD, VGS, ou VDS. Como
podemos determinar os valores numricos correctos para tenses e
correntes de um MOSFET num determinado momento?
A descrio matemtica do comportamento do MOSFET de enriquecimento

relativamente simples! Ns realmente precisamos de nos preocupar com apenas 3
equaes.
Especificamente, ns expressarmos a corrente de Dreno iD, em funo de VGS e VDS, para

cada um dos trs modos de funcionamento do MOSFET (Corte, Trodo, e Saturao).
Alm disso, precisamos definir matematicamente os limites entre cada um destes trs
modos!

Descrio matemtica do comportamento de um MOSFET
Mas, primeiro, precisamos examinar alguns parmetros fsicos fundamentais, que definem
o dispositivo MOSFET. Estes parmetros incluem:
k Parmetro do processo de Transcondutncia [A/V2].

W/L - Relao do Aspecto fsico do Canal (comprimento/largura).
k- Parmetro do processo de Transcondutncia, uma constante que depende da
tecnologia de processo usado para fabricar um circuito integrado. Portanto, todos os
transistores dum determinado substrato, iro tipicamente ter o mesmo valor deste
parmetro.
W/L - simplesmente a proporo da largura (W) e do comprimento (L) do canal. Este o
parmetro do dispositivo do MOSFET, que pode ser alterado e modificado pelo designer do
circuito, para satisfazer as especificaes dum circuito ou de um transistor.
Ns tambm podemos combin-las para formar um parmetro nico do MOSFET, o

Parmetro K: Agora podemos descrever matematicamente o
1 W
K k ' ...... A 2 comportamento de um MOSFET de
2 L V enriquecimento. Vamos fazer um modo de cada
vez.
Descrio matemtica do comportamento de um MOSFET : Modos
Corte (Cutoff)
Esta relao muito simples, se o MOSFET est na corte, a corrente de Dreno iD,
simplesmente de zero!
iD=0 (CUTOFF mode)
Trodo (Triode)
Quando no modo de trodo, a corrente de Dreno dependente tanto VGS como de VDS:
W 1 2
iD k'
GS
V VT VDS VDS
L 2

K 2VGS VT VDS VDS2 (TRIODE mode)
Esta equao vlida para ambos os transistores NMOS e PMOS, (se estiverem no modo
TRODO). Recorde-se que para os dispositivos PMOS, os valores de VGS e VDS so
negativos, mas notar que isso dar resultado(correcto) de um valor positivo de iD.

Descrio matemtica do comportamento de um MOSFET : Modos
Saturao (Saturation)
Quando estiver no modo de saturao, a corrente de Dreno do MOSFET
(aproximadamente), dependente unicamente de VGS:
1 W
iD k' VGS VT K VGS VT (Saturation mode)
2 2
2 L
Assim, vemos que a corrente de Dreno iD, na saturao , proporcional
ao excesso de tenso da Gate ao quadrado!
Esta equao igualmente vlida para os dois tipos de transistores
NMOS e PMOS (se estiverem no modo de saturao).
OK, ento agora sabemos a expresso para a corrente de Dreno iD, em cada um dos trs
Modos de funcionamento de um MOSFET, mas como saberemos em que modo est o
MOSFET?
Descrio matemtica do comportamento de um MOSFET : Limites dos Modos
Temos que determinar os limites matemticos de cada modo. Tal como antes, vamos fazer
um modo de cada vez!
Corte (Cutoff)
Um MOSFET est no corte quando nenhum canal foi induzido. Assim, para um dispositivo
NMOS de enriquecimento:
Se VGS-VT 0, ento o NMOS est no CORTE
Similarmente, para um dispositivo PMOS de enriquecimento temos:
Se VGS-VT 0, ento o PMOS est no CORTE
Trodo (Triode)
Para o modo trodo, sabemos que temos um canal induzido (ou seja, uma camada de
inverso est presente).

Trodo (Triode) (Cont)
Alm disso, sabemos que quando em modo trodo, a tenso VDS no
suficientemente grande para NMOS, ou suficientemente pequena
(isto , suficientemente negativa) para o PMOS, para estrangular
(pinch off) o canal induzido.
Mas quo grande que VDS precisa de ser, para estrangular um canal
NMOS? Como podemos determinar se o estrangulamento ocorreu?
A resposta a essa pergunta surpreendentemente simples. O canal induzido de um

dispositivo NMOS est estrangulado se a tenso VDS maior do que o excesso de
voltagem da Gate!
Se VDS VGS-VT, ento o NMOS est "pinched off"
Similarmente, para um dispositivo PMOS de enriquecimento temos:

Se VDS VGS-VT, ento o PMOS est "pinched off"

Trodo (Triode) (Cont)
Estas condies, significam que um canal NMOS no est estrangulado se: VDS VGS-VT
E consequentemente, um canal PMOS no est estrangulado se: VDS VGS-VT
Assim, podemos dizer que um dispositivo NMOS est no modo de TRIODO:
Se VGS-VT 0 , e VDS <VGS-VT , ento o NMOS est no modo TRIODO
Similarmente para um dispositivo PMOS:
Se VGS-VT 0 , e VDS VGS-VT , ento o PMOS est no modo TRIODO
Saturao (Saturation)
Lembremo-nos de que no de modo de Saturao, um canal est induzido, e que esse
canal est estrangulado ( pinched off).
Assim, podemos afirmar que para um NMOS:
Se VGS-VT 0 , e VDS VGS-VT , ento o NMOS est no modo SATURAO

Saturao (Saturation) (Cont)
E para um dispositivo PMOS:

Se VGS-VT 0 , e VDS VGS-VT , ento o PMOS est no modo SATURAO
Podemos agora construir uma expresso completa (contnua) relativas corrente de

Dreno iD, para tenses VDS e VGS.
Para um dispositivo NMOS:
Se
Se e
Se e

Podemos agora construir uma expresso completa (contnua) relativas corrente de
Dreno iD, para tenses VDS e VGS.
Para um dispositivo PMOS:
Se
Se e
Se e

Vamos agora ver como estas expresses aparecem quando as representamos
graficamente. Especificamente, para o um dispositivo NMOS, vamos representar a
corrente iD em funo de diferentes valores de VDS e VGS:
VDS VGS-VT VDS VGS-VT

Regio Trodo Regio Saturao
VDS = VGS - VT
VGS VT Regio Corte

Anlise da corrente ID
corrente Dreno ID, saturada e apenas controlada pelos VGS

Triodo Saturao
VGS cria o canal.
VDS VGS-VT VDS VGS-VT
A linha dobra-se porque a
resistncia do canal aumenta
Aumentando VGS ir
com VDS. A corrente satura, porque o canal aumentar a condutncia
estreita muito (pinch-off), junto ao do canal.
Dreno, e VDS deixa de afectar o
canal . Na regio de saturao
Quase um linha a direito, com a
inclinao proporcional a (VGS- apenas VGS controla a
VT). VGSVT corrente de Dreno.
Na regio subliminar, a
corrente de Dreno tem
uma relao exponencial
VDSsat=VGS-VT com VGS.
Quando VDS aumenta a tenso VGD diminui at se tornar inferior a VT. O canal fecha-se do lado do Dreno (pinch-off),
e o valor da corrente deixa de aumentar, assumindo um valor constante Zona de Saturao.

Curva Caracterstica
As caractersticas ID-VDS de um dispositivo com Kn (W / L) = 1,0 mA/V2..
W 1 2 W
I D kn ' (V V )V V
GS T DS 2 DS n L (VGS VT )VDS
k '
L
Um MOSFET de enriquecimento de
canal n com VGS e VDS aplicada e
com as indicaes normais de fluxo
de corrente indicada.
ID
IG=0 IS=ID

Curvas Caracterstica
Curva de transferncia e curvas caractersticas de Dreno tpicas de um nMOS.
Na ausncia de canal para VGS = 0 no h corrente ID. necessrio um valor mnimo de voltagem limiar
VTP positiva de VGS para que se forme o canal. Aumentando VGS aumenta o valor da corrente de
saturao.
I (mA) IDSat K (VGS VT )2
ID (mA) D
10 10 VGS= 7 V
9 9
8 8
7 7
6 6 VGS= 6 V
5 5
4 4
3 3
2 2 VGS= 5 V
VT
1 1 VGS= 4 V
0 1 2 3 4 5 6 7 8 0 VGS=2V= VTP VDS

VGS (V)
MOSFET de enriquecimento- E- MOSFET
Curvas Caractersticas : O valor de K
Se os valores VGS(on) e ID(on) tiverem sido fornecidos, eles podem ser utilizados como o
segundo ponto conhecido da curva, restando apenas determinar outros dois.
Sugesto:
3 ponto: arbitrar VGS entre VT e VGS(on).
4 ponto: arbitrar VGS > VGS(on).
Caso se conhea os parmetros construtivos do MOS ao invs de um ponto especfico da
curva, sugere-se arbitrar os pontos para VGS=2VT, VGS=3VT, e VGS=4VT.
ID (mA)
ID2
I D k (VGS VT ) 2 Curva de transferncia de um nMOS tipo

ID(on)
enriquecimento esboada a partir de um ponto
conhecido da curva.
ID1
1 W
K k' k' mnCox
ID=0 mA) 2 L
VGS1 VGS2
VT VGS(on) VGS (V)

Polarizao :
As curvas de transferncia de um MOSFET tipo Deplexo e tipo Enriquecimento so
bastante distintas entre si.
A polarizao fixa continua existindo, sendo seu mtodo de resoluo idntico ao do tipo
Deplexo.
ID (mA)
10
9
8 Enriquecimento
7
ID(on)
6
5
4
3
2 VGS(Th)
1
0 1 2 3 4 5 6 7 8 9 VGS (V)
VGS(on)

Curvas Caractersticas
Curva de transferncia e curvas caractersticas de Dreno tpicas de um nMOS.
ID (mA)
VT
0 1 2 3 4 5 6 7 8
VGS (V)

Anlise da Capacidade
Quaisquer dois condutores separados por um isolante tm capacitncia
A capacitncia Gate/Canal muito importante

Criam as cargas do canal, necessrias para a sua operao.
Source (S) e Drain (D) tm capacitncia para o corpo (SS).
Atravs de diodos (junes) com polarizao inversa.

A chamada capacitncia de difuso porque est associada com a difuso
Source/ Drain.
Fios de interconexo tambm tm capacitncia distribuda.

Transistores
MOSFET de Enriquecimento Caractersticas - canal n
Anlise da Capacidade: Capacitncia da Gate C = WL/t = C WL = C
gs ox ox ox permicronW
SiO2 xido da Gate
(Bom isolante ox=3.90) Cpermicron tem valor tpico de 2fF/mm
Gate xido Canal

G
W
S D
tox
n+ L n+
P
Carga do canal - Q do Canal= CV

C = Cg = oxWL/tox = CoxWL (Cox = ox / tox) Cox= ox / tox
ox-Permissividade do xido
V = Vgc - VT = (VGS VDS/2) - VT

Qcanal W W
I DS mCox (VGS VT VDS / 2)VDS (VGS VT VDS / 2)VDS mCox
t L L
Transistores
Anlise da Capacidade: Resposta Dinmica
A resposta dinmica (velocidade de comutao), de
um circuito MOS muito dependente de
capacitncias parasitas associadas ao circuito.
Use uma aproximao simples para estimativas
rpidas de capacitncias.
Usar ferramentas para a extrao de valores mais
precisos a partir de layouts reais. Considere as
capacitncias vistas durante as diferentes regies de
operao.
Regio de Corte (off Region)
VGSVT; Quando um dispositivo MOS est desligado (off), apenas CGB (devido
combinao srie do xido da Gate e a capacitncia da camada de deplexo) diferente
de zero. CGB = Cox = A/tox, onde A a rea da Gate, e =0SiO2
0 a permissividade do espao vazio (8.854x104 F/m), e =0SiO2 a constante dielctrica do dixido de Silcio SiO2 (3.9)
Transistores
Regio Linear (Linear Region)
A regio de Deplexo existe, formando dielctrico
da capacitncia de Deplexo, Cdep, em srie com
Cox.
Assim que o dipositivo entra em conduo, CGB
reduzida a 0.
A capacitncia da Gate, agora uma funo da
respectiva tenso .
Regio de Saturao (Saturated Region)

Regio sob a Gate est fortemente invertida, e a regio do canal junto Drain,
estrangulada, reduzindo CGD a zero.

Transistores
Regio Linear (Linear Region)
Cut-off Saturated
CGB
Linear
CGS
CGD
VT VT+VDS Source: Mlynik and Leblebici

EPFL web-based course

Transistores
Anlise da capacidade
G
S D
Comprimento do canal
L

Transistores
Anlise da capacidade
G
S D
Comprimento
Comprimentododo
canal
canal
L
O Aumento de VDS afecta a regio Dreno/Canal:
Aumenta a barreira e a Deplexo.

Anlise da capacidade e o fluxo de corrente
Para determinar a corrente que fluir no canal sob estas condies considere um elemento
diferencial do canal, de rea W.y(x) e espessura dx.
Na anlise do MOSFET tipo L
Enriquecimento, podemos
deduzir a corrente no canal
atravs do fluxo de cargas que,
conforme a dada por:
dQ
I mn E tox
dx
Onde Q a carga negativa (electres y(x)
livres) induzida no substrato pelo
potencial positivo da Gate(G).
Matematicamente, o campo 0 dx
dV ( x) x
elctrico dado por: E
dx
dQ dV ( x)
Aplicando, a Equao da corrente assume a forma: I mn
dx dx
A partir do momento em que VGS atinge o valor limiar (VT), a carga negativa induzida no
substrato torna-se proporcional diferena entre essa tenso e a do canal, logo:
W dx
dQc ( x) CdV ox VGS VT V ( x)
tox
Sendo ox a constante dielctrica do xido da Gate(G) e V(x) a tenso na posio x do
canal, cujo valor varia entre 0 (em x=0) e VDS (em x=L).
Potencial da placa inferior (canal n)
V
VDS
Potencial da placa superior (Gate)
ddp
x
0 L
Anlise para VGS VT e VDS 0V Saturao (Pinch-off) Dependncia de L e tox
Comprimento pequeno da Gate e espessura do xido, baixam a resistncia do canal,
o que ir aumentar a corrente de Drain ID.
ID ID Curto
Comprido
VT VGS VDS
ID ID Fina
tox
Grossa
VT VGS VDS
Anlise para VGS VT e VDS 0V Saturao (Pinch-off) Efeito de W
Quando a largura da Gate aumenta, a corrente aumenta devido a uma diminuio na

resistncia. No entanto, a capacitncia da Gate tambm aumenta, assim, limitando a
velocidade do circuito. Um aumento na W pode ser visto como dois dispositivos em
paralelo.
ID ID W
W
VTh VGS VDS

I D mnCoxW VGS VT V ( x)
dV
Aplicando, temos ID:
dx
Onde Cox a capacitncia por unidade de rea, dada por: Cox ox
tox
Passando dx para o outro lado da equao, podemos integrar ambos os lados como:
L VDS
Idx m C
0
n W
ox V
0
GS VT V ( x) dV ( x)
Aplicando as integraes obtemos:
W 2
VDS
I D m nCox (VGS VT )VDS
L 2
Se a tenso no canal for elevada at que VDS = VGS - VT, a ddp na extremidade do
canal cair ao valor mnimo necessrio (VT), para manter a existncia do canal, e a
corrente ID no crescer mais, mesmo que se aumente VDS.
O valor de VDS para o qual a corrente atravs do canal satura identificado como
VDSsat, onde:
VDSsat VGS VT
Na saturao (VDS = VDSsat), a corrente ID torna-se:
1 W
I D mnCox (VGS VT ) 2
2 L

Resistncia controlada por voltagem Variao do potencial do Canal
G
S D
O canal de inverso de um MOSFET pode ser visto como uma resistncia. Uma vez que a
densidade de cargas no interior do canal depende da tenso da Gate, esta resistncia
tambm dependente da voltagem.
Como a tenso da Gate a decrescer, a sada cai porque a resistncia de canal aumenta.
G

Resistncia controlada por voltagem Variao do potencial do Canal
V(x)
G
S D
x
L
VG
ID
VD - VG
x
x dpp: =VG VG =VG - VD
L
Uma vez que h uma resistncia de canal entre o Dreno(D) e a Fonte(S), e o Dreno est
mais polarizado do que a Fonte, o potencial do canal aumenta da Fonte para o Dreno, e o
potencial entre a Porta (G) e o canal, diminuir da Fonte para o Dreno.

Modulao de Canal ()
Embora a Equao de ID na saturao descreva a corrente ID como um valor independente

do aumento de VDS, em dispositivos reais, observa-se um ligeiro aumento dessa corrente
em funo de VDS.
O aumento de VDS faz diminuir a largura efectiva do canal (L), resultando num aumento
da corrente no Dreno. G D
S
N N
L
P
Para refletir esse aumento da corrente a equao pode ser adequada incluindo-se o fator
(1+VDSe):
m n Cox VGS VT 2 1 VDSe
1 W
ID
2 L
Onde VDSe a tenso que excede tenso de saturao do canal para o VGS adoptado, isto
: V V V
DSe DS DSsat
Modulao de Canal ()
O parmetro de modulao do comprimento do canal () definido como o inverso da

Tenso Early (VA). 1

VA
ID
ID
VDS
Tipicamente, varia entre 5x10-3 e 3x10-2 V-1.

Modulao de Canal ()
Tenso de Early VA.

Graficamente, corresponde ao ponto de interseco com o eixo VDS das projeces das
curvas das correntes de Dreno na regio de saturao.
Fisicamente, a Tenso Early (VA) directamente proporcional ao comprimento do canal
I (mA)
(L). D
Triodo Saturao
VGS VT 2.0V
VGS VT 1.5V
1
Inclinao
r0
VGS VT 1.0V
VGS VT 0.5V
VA 1 / 0 VDS

Modulao de Canal ()
I D (mA)
Tenso de Early VA.
Corrente de Dreno ID, modificada pela modulao Triodo Saturao
do comprimento do canal. VGS VT 2.0V

Ruptura
W
I D kn ' VGS VT ) 21VDS )
1
2
VGS VT 1.5V
1
L Inclinao
r0
VGS VT 1.0V
1 VGS VT 0.5V
rO VA 200 a 300V
VA 1 /
I D 0 Corte VDS
VGS VT 0V
Os transistores MOS no se comportam como uma fonte de corrente ideal, devido
modulao de comprimento de canal. A resistncia de sada finita:
iD 1 1 VA
ro VGS const.
VDS I D ID
Resistncia de sada de Drain ro.
Muitas vezes, o parmetro de modulao do comprimento do canal , expressa como a
Tenso de Early, VA , que simplesmente o inverso do valor de :
1
VA
Assim, a corrente de Dreno iD, para um MOSFET na saturao,
pode igualmente ser expressa como:
VDS
iD K VGS VT 1
2
VA
Agora, vamos definir um valor ID, que simplesmente a corrente de Dreno, na saturao,
como se no houvesse nenhuma modulao do comprimento canal, por outras palavras, o
D
valor ideal da corrente de Dreno na saturao: I K V V 2
GS T
Assim, podemos alternativamente escrever a corrente de Dreno na saturao como:
VDS
iD I D 1
VA
A expresso anterior, explicitamente mostra como a corrente de Dreno funciona em
funo da voltagem VDS.
Por exemplo, considere um caso tpico onde VDS = 5.0 V e VA = 50,0 V.
Descobrimos que: V 5
iD I D 1 DS I D 1 I D 1 0,1 1,1I D
VA 50
Por outras palavras, a corrente de Dreno, 10% maior do que o seu valor de ID "ideal".
Podemos, assim, interpretar o valor VDS/VA, como a percentagem de aumento da
corrente de Dreno iD, sobre o seu valor ideal (ou seja, sem a modulao do comprimento
do canal) na saturao : ID =K (VDS VT)2.
Assim, como um aumento de VDS, a corrente de Dreno iD vai aumentar ligeiramente.
Agora, vamos introduzir uma terceira via (ou seja, alm de, e VA) para descrever o
aumento "extra da corrente, criado pela modulao do comprimento do canal .

VA 1
Definindo Resistncia de sada de Drain ro: ro
I D I D
Usando esta definio, podemos escrever a expresso final da corrente na saturao

como:
Assim, podemos interpretar a corrente de Dreno "extra" (devido modulao do

comprimento de canal) como a corrente que flui atravs de uma resistncia sada de Dreno
ro.

Triodo Saturao
Resistncia de sada de Drain ro. I D (mA)
VGS VT 2.0V
Finalmente, h trs coisas importantes para

lembrar sobre a modulao do comprimento do VGS VT 1.5V
canal: 1
Inclinao
VGS VT 1.0V
r0
VGS VT 0.5V
VA 1 / 0 VDS
VGS VT Regio Corte
Os valores de VA e de so parmetros do dispositivo MOSFET, mas a resistncia de
sada de Dreno ro, no (ro depende de ID!).
Muitas vezes, ns "negligenciamos o efeito da modulao do comprimento do canal", o

que significa que usamos o caso ideal para a saturao : id=K(VGS-VT)2. Efectivamente,
assumimos que = 0, o que significa que um VA = e o ro = (ou seja, not VA= 0 e
ro=0!).
A resistncia de sada de ro no o mesmo que a resistncia do canal rDS!
Resistncia de sada de Drain ro/rDS.
As duas resistncias so diferentes em muitas, muitas maneiras:
Para um MODFET na Saturao.
Para um MODFET em modo Trodo com VDS pequeno.

Resistncia de Canal rDS
Nota: para essa situao, o MOSFET estar na regio Trodo.
Lembre que a corrente iD ser directamente proporcional tenso VDS, desde que:
1. Um canal condutor tenha sido induzido.
2. Que o valor de VDS seja pequeno.
Lembre tambm que medida que aumentar o valor da VDS, o canal condutor vai
comear a estrangular e a corrente iD, deixa de ser directamente proporcional VDS.
Especificamente, existem dois fenmenos, medida que aumentamos VDS, enquanto na
regio de Trodo:
1. Aumentando VDS ir aumentar a diferena de potencial atravs do canal condutor,

um efeito que ajuda aumentar proporcionalmente a corrente de dreno iD.
2. Aumentando VDS ir diminuir a condutividade do canal induzido, um efeito que
funciona para diminuir a corrente de Dreno iD.

Isso muita coincidncia! H dois fenmenos fsicos, medida que aumentamos VDS, e
h dois termos na equao da corrente de Dreno em modo Trodo!
Isto no coincidncia! Cada termo da equao da corrente em modo trodo, descreve

efectivamente um desses dois fenmenos fsicos .
Podemos, assim, separar a equao da corrente de Dreno em modo trodo, nas duas
componentes: iD =iD1+iD2

Vamos analisar cada termo individualmente.
Primeiro, devemos notar que este termo directamente proporcional VDS. Se VDS
aumenta de 10%, o valor do termo ir aumentar de 10%. Note que isto verdade,
independentemente da magnitude do VDS!

I D (mA)
Graficando este termo, temos:
evidente que este termo descreve o
primeiro dos nossos fenmenos:
VDS
VDS VT
1. Aumentando VDS ir aumentar a diferena de potencial atravs do canal condutor, um
efeito que ajuda aumentar proporcionalmente a corrente de dreno iD.
Por outras palavras, este primeiro termo descreve com preciso a relao entre iD e VDS
quando o canal induzido no MOSFET, se comporta como uma resistncia!
Mas, claro, o canal no se comporta como uma resistncia! O segundo termo iD2,
descreve o comportamento no resistivo do canal.

iD 2 VDS VT
evidente que iD2 no directamente proporcional a VDS
VDS, mas sim proporcional a VDS ao quadrado!
evidente que este termo descreve o segundo dos nossos fenmenos:

2. Aumentando VDS ir diminuir a condutividade do canal induzido, um efeito que
funciona para diminuir a corrente de Dreno iD. ID
Agora vamos adicionar os dois termos iD1 e iD2

juntos para obter o comportamento total da corrente
de Dreno iD, no modo Trodo:
evidente que o segundo termo iD2 funciona no sentido VDS VT
VDS
de reduzir o comportamento total da corrente de Dreno,
do comportamento resistivo de iD1. Isto, naturalmente
fisicamente devido reduo da condutividade do canal,
com o aumento de VDS.
ID
Mas repare! para pequenos valores de VDS, o termo iD2
muito pequeno e, portanto, iD iD1 (quando VDS pequeno)!
Absolutamente verdade! Lembre-se isto consistente com a
VDS VT
nossa discusso anterior sobre a condutividade do canal VDS
induzido, comear a degradar significativamente somente
quando VDS se torna suficientemente grande!
Assim, podemos concluir:

Para pequenos valores de

Pelo que acabamos de ver,
podemos afirmar, que o canal
induzido, (para pequenos valores
de VDS) se comporta como uma
resistncia rDS de valor aproximado
= VDS/iDS.
Para pequenos valores de
Mas o que quer dizer "para pequenos valores de VDS? O quo pequeno, pequeno?
Como podemos saber numericamente quando esta aproximao vlida?
Bem, podemos dizer que esta aproximao vlida quando iD2, muito menor do que iD1
(isto , iD2 insignificante).
Matematicamente, podemos afirmar isso como:

Assim, pode-se aproximar dizendo que o canal induzido se comporta como uma
resistncia rDS, quando VDS muito menor que o dobro do excesso da tenso da Gate:
para
para

L vamos ns outra vez! A declarao VDS 2 (VGS-VT), apenas um pouco mais til, do
que a afirmao "quando o valor de VDS pequeno".
Precisamente quanto muito menor do que duas vezes o excesso de tenso da Gate deve ser
o valor de VDS, para que a afirmao seja exacta?
Ns no podemos dizer com preciso quanto menor VDS precisa de ser
em relao a 2 (VGS-VT), a menos que indicamos com preciso, quanto
precisa exigimos que seja a nossa aproximao!
Por exemplo, se queremos que o erro associado com a aproximao iD iD1= 2 K(VGS-
VT)VDS, seja inferior a 10%, descobrimos que precisaremos que a tenso VDS seja inferior
a 1/10 do valor 2 (VGS-VT).
2VGS VT VGS VT e consequentemente i iD1
Por outras palavras, se: VDS D2
10
10 5
Este critrio do erro de 10% uma tpica "regra de ouro" para muitas aproximaes em
electrnica. No entanto, isso no significa que seja o critrio "correcto" para determinar a
validade desta (ou de outra) aproximao.
Algumas aplicaes, podem exigir uma melhor preciso. Por exemplo, se precisarmos de
erro a menos de 5%, veramos que VDS (VGS-VT)/10.
No entanto, usando os critrios de erro de 10%, chega-se a concluso de que:
para
e
para
Ns achamos que devemos usar estas aproximaes quando o podermos fazer, pois
tornam a nossa anlise de circuitos muito mais fcil!
Efeito da Temperatura
VT diminui cerca de 2mV por oC.

K diminui com a temperatura (efeito dominante).
A Corrente diminui com a temperatura.
ID
1
k n'
W
VGS VT 2
k n m n Cox

2 L
Velocidade dos transportadores de carga(v)
A Carga transportada por electres.

A Velocidade dos transportadores de carga (v), proporcional ao campo elctrico lateral
entre a Source(S) e a Drain (D).
v mE Em que m a Mobilidade.
E = VDS/L
Tempo para um transportador atravessar o canal: t = L/v
Em modo linear a corrente IDS, pode ser obtida a partir da carga no canal e do tempo t,
que cada transportador o leva a atravessar
Qcanal W W
I DS mCox (VGS VT VDS / 2)VDS (VGS VT VDS / 2)VDS mCox
t L L

Efeito da Corpo (body effect)-()
Num circuito integrado usando MOSFETs, pode haver
milhares ou milhes de transistores.
Como resultado, existem milhares ou milhes de terminais
Fonte(S) de MOSFETs, mas, h apenas um corpo (Body)
(SS) o Substrato de Silcio.
Assim, se fssemos a ligar todos os terminais Fonte dos
MOSFETs ao terminal nico de corpo, estaramos ligando
todos os terminais de Fonte dos MOSFETs uns aos outros!
O resultado disso, seria certamente um IC intil!
Por isso, nos circuitos integrados, os terminais da Fonte dos MOSFETs no so ligados ao
corpo do substrato.
Verificamos que a tenso VSB (tenso Fonte-corpo), no necessariamente igual a zero
(isto , VSB 0V)! Pelo que existem dispositivos MOSFETs de quatro terminais.
H muitas ramificaes deste efeito de corpo, talvez o mais significativo o que diz
respeito tenso de limiar VT.
Ns verificamos que, quando VSB 0V, h uma expresso mais precisa da
tenso limiar (Threshold voltage) VT, que a seguinte:
VT VT0 2 f VSB 2 f Nvel de fermi - (Parmetro fsico)

2 f 0.6V
Onde e f so parmetros do dispositivo MOSFET.

2 q NA S
tpico 0.5 V 1/2
Cox
Observe-se que o valor VT0 o valor da tenso limiar(VT), quando VSB = 0, isto :
VT=VT0 quando VSB=0.0

assim evidente que o termo: 2 f VSB 2 f
simplesmente expressa
um valor extra, adicionado ao "ideal da tenso de limiar VT0 quando VSB 0V.
Para muitos casos, este efeito de corpo relativamente insignificante, e pode ser
ignorado No entanto, no se deve concluir que o efeito de corpo sempre
insignificante, pode em alguns casos, ter um tremendo impacto
sobre o desempenho do circuito MOSFET!
Nos circuitos integrados (Ics), o substrato dos circuitos NMOS, est ligado ao polo
negativo da fonte de alimentao a fim de manter a juno pn inversamente
polarizada.
a tenso do corpo pode controlar a iD:
Amplia a camada de deplexo.
Reduz a profundidade do canal.
A tenso limiar (VT) aumentada.
A Corrente de Dreno reduzida.
Breakdown/Ruptura:
Corrente de avalanche - Pode dar-se a ruptura da juno Drain-Body para valores de
VDS elevados. (50 a 100V).
Perfurao S/D -Quando a tenso VDS atinge valores tais, (20v) que a regio de
deplexo da juno Drain-body se estende travs do canal at Source.
Disrupo do xido da Porta (G) quando VGS atinge valores de cerca de 50V.
Destrutiva. Diodos limitador
Funcionamento do MOSFETs

Exerccios +2V
Regies de operao do MOSFET Ve = 50cos(wt) mV
Ex.: No circuito ao lado, o transistor nMOS cujo VT=1V e

nCoxW/L=0,1 mA/V2, opera como resistncia varivel.
Determine: RD 20K
a) O valor DC de VDS.
b) O valor DC de ID. Vs
3
c) O valor AC de VS.
a) Como o nMOS opera na regio de triodo, possvel 1 NMOS
determinar ID com base na Equao:
W 2
VDS 2
I D m nCox (VGS VT )VDS + 3,5V
L 2

2
VDS
I D 0,1(3,5 1)VDS 0,1 2,5VDS 0,5VDS mA
2
2
Pelo circuito externo, a corrente dada por: I D 2 VDS mA
20
Igualando as duas equaes, temos VDS = 0,354V.

Exerccios +2V
Regies de operao do MOSFET Ve = 50cos(wt) mV
Ex.: No circuito ao lado, o transistor nMOS cujo VT=1V e

nCoxW/L=0,1 mA/V2, opera como resistncia varivel.
Determine: RD 20K
b) O valor DC de ID.
c) O valor AC de VS. Vs
3
b) ID pode ser determinado a partir da malha de sada:
2 0,354 NMOS
I D 2 VDS mA
1
ID 82mA
20 20 2
+ 3,5V
c) Como RD forma um divisor de tenso com a resistncia do
canal do nMOS, o valor AC de Vs pode ser calculado
determinando-se RDSlin pela equao: V W
1
RDSlin DS
m nCox (VGS VT )
RDSlin = [0,1(3,5-1)]-1 = 4 k I D L
4
logo, Vs : VS 50cos(t) 8,33 cos(t) mV
20 4
Exerccios
Ex.: Para um nMOS cujo k'n(W/L)=0,2mA/V2, VT=1,5V e =0,02V-1, operando com

VGS=3,5V, determine:
a) A corrente ID para VDS=2V e para VDS=10V.
b) A resistncia de sada RDSsat.
a) Como VGS > VT e VDS VGS - VT, sabemos que o nMOS est operando na saturao.
Desta forma, ID pode ser determinado pela Equao: 1 W 2
ID mnCox (VGS VT ) (1 VDS )
2 L
a) Para VDS= 2V: ID=0,5x0,2(3,5-1,5)2(1+0,02x2) = 416 mA
Para VDS= 10V: ID=0,5x0,2(3,5-1,5)2(1+0,02x10) = 480 mA 1

b) Na saturao, a resistncia de sada dada pela Equao: RDSsat mnCox (VGS VT ) 2
W
2 L
Logo b) 1
RDSsat
0,02
0,2 10 3 (3,5 1,5) 2 125K
2

MOSFET de enriquecimento- E- MOSFET (p)
Dreno/Drain (D)
Funcionamento Fonte/Source (S) Porta/Gate (G)
O MOSFET tipo enriquecimento

canal p, ou simplesmente pMOS,
opera pelos mesmos princpios
de um nMOS, entretanto,
algumas diferenas devem ser
notadas:
Metal
xido Substrato/Body (SS)
D
Semicondutor
As lacunas so os portadores de carga do canal; Smbolo
As tenses VGS e VDS so negativas;
A tenso de limiar (VT) negativa; G
A corrente ID atravessa o canal da Fonte(S) para o Dreno(D). S
Matematicamente, alguns termos das equaes devem ser substitudos:
np.
k'n k'p.
MOSFET de enriquecimento- E- MOSFET - Caracteristicas
Curva de transferncia e curvas caractersticas de Dreno tpicas de um pMOS.
ID (mA)
ID (mA)
8 VGS= -6 V
7
6
VGS= -5 V
5
3
VGS= -4 V
2
VT 1 VGS= -3 V
VGS (V) VGS=-2V= VTN VDS

-7 -6 -5 -4 -3 -2 -1 0

Curvas de transferncia tpicas de um pMOS e um nMOS.
ID (mA) E-MOSFET(p) ID (mA)D-MOSFET(n) ID (mA)E-MOSFET(n)
ID (mA)D-MOSFET(p)
VTP
VTN
VGS (V) -6 -5 -4 -3 -2 -1 0 1 2 3 4 5 6
VGS (V)

Uma rpida anlise da (ID = k(VGS VT)2,revela que h apenas um ponto notvel, isto ,
ID para VGS=VT, que neste caso igual a zero.
Por essa razo, o esboo da curva de transferncia deste dispositivo conta apenas com
um ponto conhecido (ID=0, VGS=VT), sendo os demais 3 pontos (no mnimo)
determinados directamente atravs da Equao: I k (V V ) 2
D GS T
A inexistncia de um valor limite de corrente nesta equao, e a presena do expoente

quadrtico tornam desvantajosa a elaborao de uma tabela para acelerar o esboo da
curva, como foi feito para o JFET.
Desta forma, o primeiro passo para o esboo da curva de transferncia a determinao

do valor de k.

Polarizao :
As curvas de transferncia de um MOSFET tipo Deplexo e tipo Enriquecimento so
bastante distintas entre si.
A polarizao fixa continua existindo, sendo seu mtodo de resoluo idntico ao do tipo
Deplexo. ID (mA)
ID (mA) 10,9
10 Deplexo
9 Enriquecimento
8 Enriquecimento I D SS 8
Deplexo
7
ID(on)
6
5
4 I D SS 4
3 2
I D SS 2
2 VGS(Th) VP
4
1
0 1 2 3 4 5 6 7 8 9 VGS (V) -6 -5 -4 -3 -2 -1 0 1
VGS(on) VP/2 0,3VP VGS (V)

Polarizao : por Realimentao de Dreno
Polariza o dispositivo simplesmente atravs de uma
resistncia entre os terminais da Porta(G) e do Dreno(D)
(RG ou RGD).
Caracteriza-se por reinjectar na entrada (Gate) parte
do sinal de sada.
O ponto de polarizao torna-se dependente da malha de sada (VDD, RD, ID e VDS).

Uma vez que a polarizao definida em regime de corrente contnua (DC), os
condensadores devem ser eliminados nessa anlise.
Iniciando a anlise pela tenso de Gate, temos: VG=V D logo: VGS = VDS
Substituindo VDS, temos: VGS=VDD-RD x ID
Esta Equao descreve uma recta com 2 pontos notveis:
VGS=VDD ID=0
VGS=0, ID=VDD /RD

ID (mA)
VDD
RD
Q
IDQ
VT
0 VGSQ VDD VGS (V)
A interseco da recta descrita pela Equao: VGS=VDD-RD x ID com a curva de transferncia

do dispositivo, determinam o ponto de funcionamento (Q) definido pelo par IDQ e VGSQ.

Ex.: Para o nMOS seguinte determine:
a) IDQ e VGSQ. D
b) VDS.
a) 1 passo: Determinar o valor de k:
I D (on) 6 10 3 G
k 0,24x10-3 A/V 2 S
(VGS (on) VT ) (8 3)
2 2
2 passo: Determinar os pontos da curva de transferncia:

1 pt: para VGS=VT ID=0 (ID=0, VGS=3V).
2 pt: para VGS=VGS(on) ID=ID(on) (ID=6mA, VGS=8V).
3 pt: para VGS=6V ID=k(6-3)2 (ID=2,16mA, VGS=6V).
4 pt: para VGS=10V ID=k(10-3)2 (ID=11,76mA, VGS=10V).
3 passo: Determinar a equao da recta de polarizao:
VGS =VDD-RD x ID = 12-2x103 x I D

RD
4 passo: Traar a curva de transferncia e...
D
VGS=10V , ID=11,76mA
G
S
A recta de polarizao:
VDD ID(on)
RD
5 passo: Extrair os parmetros do ponto de
operao (Q) a partir da interseco no grfico:
IDQ 2,75mA Q IDQ 2,75 mA VGSQ 6,4 V
VT VGS=6V , ID=2,16mA,).
VDS = VGS VDSQ=6,4V
11 12
VGS
6,4VGSQ
VGS(on) VDD
MOSFET de enriquecimento- E- MOSFET(n)
Polarizao : por Divisor de Tenso
Polariza o dispositivo estabelecendo a tenso de Gate atravs IG=0A
de um divisor de tenso (R1 e R2).
Permite estabelecer o ponto de operao com um grau +VGS_
arbitrrio de dependncia da sada, atravs do ajuste de RS.
Quanto maior o valor de RS, maior o grau de dependncia do
ponto de operao com a corrente de sada.
Eliminando os condensadores para a anlise de polarizao e iniciando a anlise pela
tenso na Gate, temos: R2
VG VDD
R1 R2
A tenso na Fonte(S) dada por: VS=RS x ID Logo, VDS ser : VGS =VG-VS =VG-RS x ID
O que d uma recta com 2 pontos notveis:
VGS=0, ID=VG / RS
VGS=VG , ID=0

ID (mA)
VG
RS
Q
IDQ
VT
0 VGSQ VG VGS (V)
A interseo da recta descrita pela Equao VGS =VG-VS =VG-RS x ID com a curva de
transferncia do dispositivo, determinam o ponto de funcionamento (Q) definido pelo par
IDQ e VGSQ.

Ex.: Para o nMOS seguinte determine: RD
R2
a) IDQ e VGSQ.
b) VDS.
a) 1 passo: Determinar o valor de k:
I D ( on) 3 10 3 0,12x10-3 A/V2
k
(VGS ( on) VT ) (10 3)
2 2
R1
2 passo: Determinar os pontos da curva de RS
transferncia:
1 pt: para VGS=VT ID=0 (ID=0, VGS=5V).
2 pt: para VGS=VGS(on) ID=ID(on) (ID=3mA, VGS=10V).
3 pt: para VGS=15V ID=k(15-5)2 (ID=12mA, VGS=15V).
4 pt: para VGS=20V ID=k(20-5)2 (ID=27mA, VGS=20V).
15-06-2017 Por : Lus Timteo 100

RD
a) 3 passo: Determinar a equao da recta de R2
polarizao:
VG=VDDxR2 /(R1+R2)= 40x18/(22+18)= 18V
VGS = VG-RSxID = 18-0,82x10-3x I D
4 passo: Traar a curva de transferncia e a recta
R1
de Polarizao.
ID (mA) RS
30
VG
RS =21,95mA
20
10 IDQ=6,7mA Q
VT
VG=18V
VGSQ VGS (V)
0 5 10 12,5V 15 20 25
15-06-2017 Por : Lus Timteo 101
RD
R2
a) 5 passo: Extrair os parmetros do ponto de
funcionamento (Q) a partir da interseco no grfico:
IDQ = 6,7 mA
V GSQ = 12,5 V
R1
ID (mA) RS
30
VG
b) Para determinar o valor de VDS basta aplicar a
RS =21,95mA
20
IDQ encontrada na equao da malha de sada:
VDS=VDD-IDQ(RD+RS)
VDS= 40-6,7x10-3(3x103+0,82x103) =14,4V
10 IDQ=6,7mA Q
VT
VG=18V
VGSQ VGS (V)
0 5 10 12,5V 15 20 25
15-06-2017 Por : Lus Timteo 102
Transistores MOSFETs : Break -down
Disrupo
Pode dar-se a disrupo da juno Drain-Boby para valores de Vds elevados. (50 a 100V).
Punch Through
Quando a tenso Vds atinge valores tais (20V), que a regio de Deplexo da juno Drain-
body se estende travs do canal at Source.
Disrupo do xido
Quando Vgs atinge valores de cerca de 50V. Destrutiva. Diodos limitadores.
15-06-2017 Por : Lus Timteo 103

Polarizao :
15-06-2017 Por : Lus Timteo 104

Formulrio: Comparaes
JFET D-MOSFET E-MOSFET
15-06-2017 Por : Lus Timteo 105

Transistores MOSFETs : Como amplificador

Anlise de pequemos sinais
Modelo
G D
gm k n
W
VGS VT
L
ou gm 2k n
W
ID
v gs
Vds
L iC gm . vgs
ro
2I D
ou gm
VGS VT
S
15-06-2017 Por : Lus Timteo 106


Anlise de pequemos sinais: incorporando o efeito de Early
Modelo aumentado
ro modela o efeito de modelao de canal. Pode ser considerado como a resistncia de
sada da fonte de corrente. Transcondutncia de corpo D
G
G D
+ B
gm.vGS ro gmB.vBS
v gs +
vBS
S -
-
S iD
gmB gm
vBS
VA
rO
ID 2 2 f VSB
0.5
Para Vsb=0 0.322
2 0.6
15-06-2017 Por : Lus Timteo 107
Modelo de Alta frequncia
G Cgd D
ro
Cgs gm.vgs gm.vbs
Cdb
S
Csb
Modelo simplificado: Produto ganho largura de banda:

G Cgd
D
ro
Cgs gm.vgs gm
fT
2 (C gs C gd )
S
15-06-2017 Por : Lus Timteo 108

Modelo de Alta frequncia
Capacidade da gate
Trodo Saturao Corte
1
C gs C gd W L COX 2
C gs W L COX C gs C gd 0
2 3 C gb W L COX
C gd 0
Cgs Cgs W LOV COX Cgd Cgd W LOV COX
Capacidade das junes
Csb0 Cdb0
Csb Cdb
VSB VDB
1 1
VO VO
15-06-2017 Por : Lus Timteo 109
Montagem para anlise do MOSFET como um amplificador.
A variao do pequeno sinal vgs vai provocar a variao da

VDD corrente i que por sua vez ir provocar a variao de v .
d o
Analisemos para pequenos sinais:

R1 Temos, vGS=VGS+vgs
1k
vGS VGS vgs

Vo
vgs M1
Sinal total Grande sinal ou pequeno sinal ou

VGS
vGS (mM) componente DC componente AC (mm)
(MM).
15-06-2017 Por : Lus Timteo 110


Anlise de pequemos sinais
VDD
R1
1k
vO
vgs M1
VGS
vGS
Pequenas variaes em vgs produzem variaes

em vo. Desde que estas variaes sejam
pequenas a relao linear. vGS VGS vgs
Temos: vo AV vgs vO VO vo
AV - Ganho de tenso
15-06-2017 Por : Lus Timteo 111
Transistores MOSFETs : Como amplificador 15V

Anlise de pequemos sinais com circuito aberto
Vamos considerar um amplificador NMOS simples: iD(t) I D id (t) RD 5k
K=0.25mA/V2 VO(t) VDS Vo(t)
VT=2.0V
Podemos realizar uma anlise e determinar o ganho de

tenso AVO para pequenos sinais com circuito aberto .
15V Vi(t)
vO(t)
Avo
RD 5k vi(t) 4.0V
1 Passo: Anlise DC
Desligar a pequena fonte de sinal deixa um circuito DC :
Assumindo que os MOSFET est na saturao, impe-se: I D K (VGS VT ) 2
4.0V evidente que: VGS=4.0V
Portanto, a corrente de Dreno DC : I D K (VGS VT ) 2 =0,25(4-2)2=1.0mA
15-06-2017 Por : Lus Timteo 112

Transistores MOSFETs : Como amplificador 15V
Anlise de pequemos sinais com circuito aberto RD

ID 5k
1 Passo: Anlise DC (Cont.)
Assim, a tenso V DS pode ser determinada a partir KVL como:
VDS=15-ID.RD=15-(1X5)=10V
Confirmando: VGSVT =4.0 2V
4.0V
e VDS: VDSVGS-VT =10V 2V
2Passo : Determinar os parmetros dos pequenos sinais
Ns achamos que a transcondutncia : gm=2K(VGS-VT) =2(0.25)(4.0 -2.0) =1mA/V
Note-se que no foi dado nenhum valor de , por isso vamos assumir = 0, e, portanto, a
resistncia de sada ro= . i 0
Gg id D vo(t)
3 e 4 Passos : Determinar o circuito para pequenos sinais. 5k

vi(t) v gs g m vgs
Agora desligamos as duas fontes de tenso DC, e
id
substitumos o MOSFET pelo seu modelo de pequenos S
sinais. O resultado o nosso circuito pequenos sinais:
15-06-2017 Por : Lus Timteo 113
VDD
Anlise de pequemos sinais com circuito aberto
R1
vO
ig 0 vo(t)
G id D M1
vgs
5k
v (t) Vgs
i
g m vgs
VGS
vGS
id
S
5 Passo : Analisar o circuito para pequenos sinais

A anlise deste circuito para pequenos sinais bastante simples. Em primeiro lugar, nota-
se que:
v gs vi id g m vgs 1 vgs vgs vo 5 id
Combinando estas equaes, encontramos que: vo 5 vi
E assim, o ganho de tenso para pequenos
vo(t)
sinais deste amplificador em circuito aberto :
Avo 5.0
vi(t)
15-06-2017 Por : Lus Timteo 114
10V
RD 1k
Anlise de pequemos sinais sem circuito aberto
100k
1 Passo: Anlise DC: 0.005V 1
K=0.4 mA/V2
Os condensadores so circuitos abertos para
VT=2.0V
DC, portanto, o circuito de DC :
10V vi(t) 2k 3k vo(t)
RD 1k Assumindo que o MOSFET est na
saturao, assim impomos:
100k ID
I D K (VGS VT ) 2
Como IG=0, vemos que VG =VD, e assim VGS =VDS . De KVL, encontramos:
VDS 10.0 (1) I D VDS (2) I D 0
VGS Como VGS=VDS, VGS VGS 10.0 3 I D
2k Combinando o anterior com I D K (VGS VT ) 2Obtemos a funo quadrtica
de VGS: V 10.0 3K (V V ) 2 Cujas solues so:
GS GS T
VGS 4.2V e VGS 1.0V
15-06-2017 Por : Lus Timteo 115
10V
RD 1k
100k
1 Passo: Anlise DC (Cont.) 0.005V 1
10V K=0.4 mA/V2
Cujas solues so:
VT=2.0V
RD 1k
VGS 4.2V e VGS 1.0V
100k ID
3k
vi(t) 2k vo(t)
No entre em pnico! Apenas uma destas
VDS solues satisfaz a nossa condio de saturao!
VGS VGS VT 4.2V 2V
2k
2Passo : Determinar os parmetros dos pequenos sinais

1
g =2K(V -V ) =2(0.4)x(4.2 -2.0) =1,76 mA/V ro
m GS T
1 K (VGS VT ) 2
ro 103 K
0.005(0.4) (4.2 2)2
15-06-2017 Por : Lus Timteo 116

10V
RD 1k
0.005V 1
a) Desligar a fonte de tenso DC.
K=0.4 mA/V2
b) Substituir os condensadores por curto-circuitos.
VT=2.0V
1k vi(t) 2k 3k vo(t)
RD
100k
c) Substituir o MOSFET pelo seu modelo de pequenos

100K i1
3k vo(t) sinais. D vo(t)
vi(t) G id
2k ro
1.76 vgs 103K 3k 1k
vi(t) v gs
id
S
15-06-2017 Por : Lus Timteo 117


3 e 4 Passos : Determinar o circuito para pequenos sinais (Cont)
c) Substituir o MOSFET pelo seu modelo de pequenos sinais. 100K i1
G D vo(t)
Da anlise nota-se que: v gs vi id
ro
Igualmente, usando KCL, a corrente i1: 1.76 vgs 103K 3k 1k
vi(t) v gs
vo vo vo
i1 1.76 vgs id
S
1 3 103
i1= 1.76 x vi+1,334 vo
vi vo
Pela lei de Ohm nota-se que: i1 Combinando estas duas equaes, encontramos:
100
vi-vo= 176 x vi+1,334 vo
E a partir disto, descobrimos que o ganho de tenso para pequenos sinais :
vo(t) 175
Avo 1.31
vi(t) 134.4
15-06-2017 Por : Lus Timteo 118


Anlise de pequemos sinais em circuito PMOS
1k R 15V
Consideremos o circuito PMOS seguinte, onde VT 2.0V
R2
sabemos (de alguma forma) que VGS = -4,0 V, mas K=0.75 mA/V2
no se sabe (por alguma razo), o valor da
VGS= -4.0V
resistncia R. ID
Vamos ver se podemos determinar o valor da R1 1k R3 1k

resistncia R.
Primeiro, vamos supor que o MOSFET est na saturao, e que portanto, aVequao
S
da
corrente de Dreno ser: I D K (VGS VT ) 2
1k R 15V
Agora vamos analisar o circuito: I2 R2 I
VG VGS
Como sabemos que VGS = -4,0 V, e assumimos que o VDS
dispositivo PMOS estava na saturao, podemos determinar I1 IG=0
ID
directamente a corrente de dreno ID: I D K (VGS VT ) 2 VD
R1 1k R3 1k
0.75( 4.0 ( 2.0)) 0.75( 4.0 2.0)
2 2
= 3 mA
15-06-2017 Por : Lus Timteo 119

Transistores MOSFETs : Como amplificador VS

1k R 15V
Anlise de pequemos sinais em circuito PMOS I2 I
R2
VGS
e, assim, a tenso de dreno VD : VT 2.0V VG VDS
VD 0.0 I D R3 K=0.75 mA/V2 I1 IG=0
ID VD
0.0 (3.0) 1.0 VGS= -4.0V
= 3.0V R1 1k R3 1k
OK, esta primeira parte foi fcil, mas o que vamos fazer agora?
Como podemos determinar o valor da resistncia R?
A chave para "desbloquear" esta anlise de circuito, est reconhecendo que a diferena
de potencial atravs do resistncia R2 simplesmente a tenso VGS, da qual sabemos o
valor (VGS =-4.0V)!
VGS 4.0
Assim, podemos determinar imediatamente a corrente I2, que : I2
R2 1
Da mesma forma, a partir de KCL, encontramos: I1 I G I 2 =-4.0 mA
Mas, como a corrente de Gate, IG = 0, conclumos: I 1 I 2 =-4.0 mA
A voltagem de Gate VG ser: VG 0.0 I1 R1 ( 4.0) 1 =4.0 V
A voltagem de Fonte (Source) VS ser: VS VG I 2 R2 4.0 ( 4.0) 1 =8.0 V
15-06-2017 Por : Lus Timteo 120

Transistores MOSFETs : Como amplificador VS

1k R 15V
Anlise de pequemos sinais em circuito PMOS I2 I
R2
Continuando, podemos calcular a corrente I, VGS
VT 2.0V VG VDS
que flui atravs da resistncia R: IG=0
K=0.75 mA/V2 I1 ID VD
I I D I 2 3.0 ( 4.0) =7.0 mA VGS= -4.0V
R1 1k R3 1k
E assim, a partir da Lei de Ohm, podemos encontrar o valor de R:

15.0 VS 15.0 8.0 =1K
R
I 7.0
Mas espere! Ns ainda no terminamos! Devemos verificar se nossa suposio inicial
estava correcta.
Primeiro, vamos verificar se o canal est induzido: VGS VT 4V 2V
Para se ver se o canal est estrangulado (Pinch-off). Aqui notamos que: VDS=VD-VS=3.0-8.0=-
5V e a tenso de excesso da Gate VGS-VT=-4.0-(-2.0)=-2V, portanto:
VDS VGS - VT 5V 2V
Assim, nossa hiptese est correcta, e R = 1K.
15-06-2017 Por : Lus Timteo 121

Montagem Fonte Comum (Common Source - CS)
0
R1 || R2 RD
Av
RG R1 || R2 1 R 0
S
gm
Rin R1 || R2 Rout RD rO g m rO RS
Rout RD
15-06-2017 Por : Lus Timteo 122


Montagem Gate Comum (Common Gate - CG)
0
RS || 1 / g m
Av g m RD
RS || 1 / g m RG 0
Rin
1
RS Rout RD rO g m rO RS
gm
Rout RD
15-06-2017 Por : Lus Timteo 123

Montagem Seguidor de Fonte (Source Follower - SF)
RS
0
Av rO || RS
1
RS Av
1
gm rO || RS
gm
Rin RG
Rin R G
1 1
Rout || RS Rout || ro || RS
gm gm
15-06-2017 Por : Lus Timteo 124

Tcnicas de polarizao
Circuitos discretos:
VDD
VDD VDD
VDD
VDD
Rd
Rg 1 Rd
Rd
Rd
Rg
Rg
Rg 2 Rg
Rs
Rs
VSS
15-06-2017 Por : Lus Timteo 125


Comparaes de Montagens
Source Comum Source Follower
Gate Comum
Grande Av < 0 Grande Av < 0
0 < Av 1
- Degradado por RS. - Degradado por RS. Grande Rin
Grande Rin -Determinado pelo
Pequena Rin
- Determinado pelo circuito de polarizao
- Diminui com RS.
circuito de polarizao. -Pequena Rout
Rout RD - Diminui com RS.
Rout RD
ro diminui Av & Rout
ro diminui Av & Rout ro diminui Av & Rout
mas impedncia vista mas impedncia vista
pela Drain, pode ser pela Drain, pode ser
"impulsionada" pela "impulsionada" pela
degenerao da Fonte. degenerao da
Fonte.
15-06-2017 Por : Lus Timteo 126
Teste um MOSFETs :
Antes de comear preciso determinar quais dos terminais do MOSFET so a Porta (G), o
Dreno (D) e a Fonte (S). Esta informao encontra-se na folha de dados, (Data sheet) no
site do fabricante.
15-06-2017 Por : Lus Timteo 127

Teste um MOSFETs
A maioria dos transistores MOSFETs no pode ser testada com um multmetro. Este facto
devido necessidade da Gate (G) precisar de uma tenso de 2V 5V, para ligar o
dispositivo MOSFE, e esta voltagem no est presente nas pontas de provas dos
multmetros , em qualquer das escales de resistncia dos mesmo aparelhos.
necessrio construir o seguinte circuito de teste:
Tocando a Gate (G), aumentar a tenso da mesma, o MOSFET

ligar-se- e o LED se iluminar.
Retirando o dedo, o LED apaga-se!....
15-06-2017 Por : Lus Timteo 128

Teste um MOSFETs : Com Multmetro analgico escala ( x10)
Primeiro, verifica-se a resistncia entre a Gate (G) e os outros dois terminais, Dreno D) e
Source (S), um a um. O multmetro no pode deflectir, nenhuma leitura pode aparecer
entre os terminais G-D e G-S.
Se houver leitura neste estado. o

MOSFET est em curto.
D S
15-06-2017 Por : Lus Timteo 129

Teste um MOSFETs : Com Multmetro analgico ( x10)
Ao tocar a Gate(G) com a ponta de prova preta, o MOSFET activado.
Ele vai conduzir em ambas as

direces D-S e S-D.
D S
15-06-2017 Por : Lus Timteo 130

Teste um MOSFETs : Com Multmetro analgico ( x10)
Ao tocar a Gate (G) com a ponta de prova vermelha, o MOSFET volta a sua condio inicia
(desarmado), e vai conduzir apenas numa direco (D-S). No deve haver leitura entre S-D.
D S
15-06-2017 Por : Lus Timteo 131

Transistores MOSFETs Diodo de

proteco
Teste um MOSFETs : Com Multmetro Digital
Os mesmos testes podem ser feitos com um multmetro digital, mas tenha em mente que
as pontas de prova se invertem, tome como referncias os mtodos anteriores, mas as
pontas de prova pretas tero o efeito das pontas de prova vermelhas e vice-versa.
1) Determinar quais dos terminais do MOSFET so a Porta (G), o Dreno (D) e a Fonte (S).
Esta informao encontra-se na folha de dados, (Data sheet) no site do fabricante.
2) Verifique a resistncia entre a Porta (G) e o Dreno (D).
4N60B Primeiro, ligue o multmetro numa escala de resistncia
muito alta.
G D S Em seguida, coloque uma das pontas de prova do
multmetro no terminal da Porta (G), e outro sobre o
terminal do Dreno (D). Se o MOSFET estiver a trabalhar
bem, a leitura de resistncia ser infinitamente alta.
3. Ligue o multmetro na posio Teste de diodos. Isto
representado com um smbolo de diodo.
4. Coloque a ponta de prova preta do multmetro no Dreno
(D), e a vermelha na Fonte (S).
Um MOSFET bom ir se comportar como um diodo, e ir conduzir. Invertendo as pontas de prova, no
ir conduzir.
15-06-2017 Por : Lus Timteo 132
5. Active o MOSFET.
Em primeiro lugar, deixe a ponta preta na Fonte(S).
Em seguida, toque brevemente com a ponta vermelha na Porta (G), e depois coloque-a no
Dreno (D).
A leitura do multmetro ser de alguns milivolts. Um valor caracterstico para um 4N60B de
500 milivolts (Diodo?). Invertendo as pontas, preta no meio e vermelha na direita
(conduo) a leitura ser de 150 milivolts
4N60B 6. Desactive o MOSFET.

Deixe a ponta vermelha no Dreno(D), e retire a ponta
G D S preta da Fonte(S).
Em seguida, toque na Gate (G) com a ponta preta e volte

a coloc-la na Fonte(S).
Quando a sonda preta colocada de volta na Fonte(S), o
display do multmetro ir mostrar que o MOSFET est mais
uma vez no condutor
http://www.ehow.com/how_10020048_check-mosfet.html
15-06-2017 Por : Lus Timteo 133

Transistores
Question 20: MOSFETs
Exerccio
O tcnico obtm os seguintes medies na posio "verificao
diodo", por esta ordem:
1. Ponta preta no terminal do meio, e ponta encarnada no terminal da direita =
0.583 volts (figura) .
2. Ponta encarnada no terminal do meio, ponta preta no terminal da direita =
O.L. (aberto) .
3. Ponta preta no terminal do meio, e ponta encarnada no terminal da esquerda
= O.L. (aberto).
4. Ponta preta no terminal do meio, e ponta encarnada no terminal da direita =
0.001 volts.
5. Ponta encarnada no terminal do meio, e ponta preta no terminal da direita =
0.001 volts .
Explicar por que a quarta e quinta medies so to diferente do primeiro e segundo, respectivamente,
quando foram feitas entre os mesmos terminais do MOSFET. Dica: este MOSFET particular um de
canal-N, do tipo de enriquecimento.
O facto de fazer a terceira medida, coloca o MOSFET do estado de activado(saturado), por meio da
tenso de sada do multmetro no modo de teste de diodo, no terminal da esquerda. O MOSFET
permanece no seu estado de activado para a quarta e quinta medies.!
Onde que as pontas de medida devem de ser conectadas, a fim de forar o MOSFET a ir para o estado
de desactivado (corte)? Ponta encarnada no terminal do meio, e ponta preta no terminal da esquerda.
15-06-2017 Por : Lus Timteo 134
Manipulao de MOSFETs
Uma grande desvantagem de dispositivos MOSFETs a sua extrema
sensibilidade descarga electrosttica (ESD), devido ao isolamento entre as
regies Gate/Source.
A camada isolante de SiO2 extremamente fina e pode ser facilmente perfurada
por uma descarga electrosttica.
A seguir indica-se uma lista de precaues na manipulao

de MOSFETs:
Nunca insira ou remova MOSFETs de um circuito com a
alimentao ligada.
Nunca aplique sinais de entrada quando a fonte de
alimentao DC est desligada.
Use uma pulseira de aterramento no pulso quando
manusear dispositivos MOSFET.
Ao armazenar MOSFETs, mantenha os fios do dispositivo em contacto com a espuma
condutora, ou ligue um anel de curto-circuito em torno das ligaes.
15-06-2017 Por : Lus Timteo 135
MOSFETs: Outras estruturas

Tecnologia CMOS
MOS Complementar (Complementary MOS).
nMOS pMOS
xido isolante
(SSn) (Sn) (Gn) (Dn) (Dp) (Gp) (Sp) (SSp)
Consiste no emprego de transistores MOS de ambas as polaridades, numa nica pastilha.

Aplica-se tanto em circuitos analgicos como em circuitos digitais.
teis no design de circuitos lgicos, maior impedncia de entrada, mais rpida

comutao, e valores de nveis de potncia operacionais mais baixos.
15-06-2017 Por : Lus Timteo 136


Tecnologia DMOS DMOS - Double-Diffused MOS
Fonte (S)
Gate (G)
As caractersticas mais importantes so a tenso de
n+ n+ ruptura e a resistncia em conduo.
p p DMOS semelhante a um BJT, devido s
n- drift region
n- caractersticas de alta tenso e de alta frequncia.
Uma regio de deriva (drift) ligeiramente dopada
n+ entre o contacto do Dreno e da regio do canal,
Dreno (D) contribui para garantir uma tenso de ruptura muito
Estructura planar (DMOS) alta.
A espessura da regio de deriva, deve ser to fina quanto possvel, para minimizar a
resistncia de Dreno.
Normalmente utilizado em: Electrnica de Controlo Automvel, cabeas de impresso a
jacto de tinta e Fontes de alimentao
15-06-2017 Por : Lus Timteo 137

Tecnologia VMOS
A principal caracterstica da estrutura do
Fonte Porta VMOS a ranhura em forma de V.
A corrente flui verticalmente no dispositivo,

D em vez de na horizontal, como nos FETs
n+ p
padro.
n- G Estrutura vertical do MOSFET, aumenta a
n+ S rea de superfcie do dispositivo.
Isso permite que o dispositivo possa
Dreno manipular correntes mais elevadas,
Estrutura em ranhura (V MOS) proporcionando mais rea superficial para
dissipar o calor.
A tecnologia VMOS tambm proporciona tempos de comutao mais rpidos.
A principal desvantagem da tecnologia VMOS que a estrutura mais complicada do

que a dos MOSFETs tradicionais, e isto faz com que sejam um pouco mais caros.
15-06-2017 Por : Lus Timteo 138

Tecnologia UMOS
Gate(G) Gate
Source(S) Ligao Source
Source-body N+
N+ P P
N- N-
Body
Body N+
N+
Drain
Drain(D) MOSFET com extenso
da Gate em trincheira
MOSFET com Gate em trincheira (EXTFET)
(trench) (UMOSFET)
O MOSFET Umos muito semelhante ao VMOS. um desenvolvimento ligeiramente mais
recente do mesmo princpio bsico. UMOSFETs so capazes de fornecer uma funo
vantajosa em muitas aplicaes de potncia relativamente elevadas, tanto em fontes de
alimentao e como em amplificao de potncia de RF.
15-06-2017 Por : Lus Timteo 139
Semicondutores de Potncia: MOSFETs

Outras Tecnologias
Ligao Ligao Gate
Gate Source
Source-body Source-body
Source
Doping
N+ P N+ N+
ND-source
NA-body
P+
N ND-drain-
P- N-
Body
N+ Body
ND-drain+ N+
Drain
Drain
MOSFET com dopagem graduada (GD) e
Estrutura com carga acoplada na
Gate em trincheira.
super-juno PN da regio de deriva
(CoolMOS TM)
Tambm para baixa tenso (tenso de
3 vezes melhor para dispositivos de 600 -
ruptura de cerca de 50 V).
800 V.
15-06-2017 Por : Lus Timteo 140
MOSFETs: Outras estruturas PROFETs: PROrected FETs
Integrated Over Reverse

Charge Pump Voltage Battery
Protection Protection
Diagnostics MOSFET Current Limit
Over
Short Circuit PROFET Temperature
Protection Protection
15-06-2017 Por : Lus Timteo 141

HITFETs: High Integration Temperature Protected FETs
Short Circuit
Protection
Over Voltage Current Limit
Protection
MOSFET
Over
Diagnostics
Requires external Temperature
components Protection
HITFET
15-06-2017 Por : Lus Timteo 142

Formulrio: Como amplificador
15-06-2017 Por : Lus Timteo 143

Formulrio: Parmetros
Parmetros comuns a dispositivos NMOS e PMOS

Parameter description value
W Gate width of either NMOS or PMOS
L Gate Length for either NMOS or PMOS
Lambda () Design parameter for scalable rules .35 microns
PMOS or NMOS minimum Smallest possible PMOS or NMOS device W = 3 1.5m m
sized device L = 2 .75m m
Cox Gate capacitance per unit area ~2.5 fF/um2
Parmetros especficos para dispositivos PMOS

Parameter description value
mp Effective mobility of holes
k= mp Cox)/2 -------
VTP PMOS Threshold Voltage
Cjsw Source/drain Side wall capacitance (F/m)
Cj Source/drain bottom plate capacitance Units (F/m2)
Cjswg Source/drain Side wall capacitance on drain side Units (F/m)
Cgdo Drain overlap capacitance (F/m)
Parmetros especficos para dispositivos NMOS

Parameter Description value
mn Effective mobility of electrons 446.9 cm2/V-sec
k= mn Cox)/2 -------
VTN NMOS Threshold Voltage
Cjsw Source/drain Side wall capacitance: (F/m)
Cj Source/drain bottom plate capacitance Units (F/m2)
Cjswg Source/drain Side wall capacitance on drain side: Units
(F/m)
Cgdo Drain overlap capacitance (F/m)
From: http://www.mosis.org/cgi-bin/cgiwrap/umosis/swp/params/ami-c5/t3af-params.txt
15-06-2017 Por : Lus Timteo 144

Formulrio: Parmetros
Tenso de limiar VT0 VT0 V 0
Transcondutncia do
processo k p kn KP A/V2 2E-5
Efeito de corpo GAMMA V(1/2) 0
Modelao de canal
LAMBDA V-1 0
Espessura do oxido tox tOX m 0
Difuso lateral Lov LD m 0
2 f PHI V 0.6
Dopagem N A ND NSUB cm^-3
Mobilidade m U0 cm^2/Vs 600
Resistncia da fonte RS RS 0
15-06-2017 Por : Lus Timteo 145

Formulrio: Capacitncia mdia da Porta (G)
Capacitncia mdia da Porta (G)

Operation Region Cgb Cgs Cgd
Cut-off COX WLeff 0 0
Triode 0 COX WLeff / 2 COX WLeff / 2

Saturation 0 (2/3)COX WLeff 0
Cut-off Resistive Saturation
No channel exists, CGC Inversion layer is formed Channel is pinched off. Cgd 0
appears between Gate acting as conductor between Cgb 0.
and Body. Source and Drain. Cgb=0
(body electrode is shielded
by channel) CGC divided
evenly between Source and
Drain.
15-06-2017 Por : Lus Timteo 146

Formulrio: MOSFETS Deplexo canal n
Parmetros n-MOSFET (D)
Process parameter [A/V2] kn mnCOX
W
Current Gain [A/V2] n k n .

L
1
Early Voltage
VA
Body Effect Parameter [ V] 2qN a / COX
K OX O
Oxide Capacitance [F/cm2] COX
tOX
Threshold Voltage VTN VTO 2 f VSB 2 f
n
I DSS
2
Zero Potencial Current (VGS=0) VTN
2
Depletion n-MOSFET
Threshold Voltage VTN 0
15-06-2017 Por : Lus Timteo 147

Equaes n-MOSFET (D)
Drain current ID 0
Cut-off Mode Gate to Source Voltage VGS VTN
Gate to Drain Voltage .
W
Linear Drain Current I D kn .(VGS VTN )VDS
(VDS<1V) L
W
Triode Drain Current I D kn .[(VGS VTN )VDS VDS
2
/ 2]
Linear Mode
L
Gate to Source Voltage VGS VTN
Gate to Drain Voltage VGD VTN

W
Drain Current I D k n .(VGS VTN ) 2
L
W
Saturation Mode Drain Current with I D k n .(VGS VTN ) 2 .(1 .VDS )
L

Linear/Saturation Boundary Drain to Source Voltage VDS VGS VTN
15-06-2017 Por : Lus Timteo 148

Parmetros para pequenos Sinais
Transcondutance [A/V] g m n .(VGS VTN )
Transcondutance [A/V] g m 2kn(W / L). I D
2I D
Transcondutance [A/V] gm
VGS VTN
Transcondutance of Body [A/V] g mb .g m
Body Effect
. 2 2 f VSB
Gate Source Capacitance [F/cm2] C gs
2
W LCOX W L0v COX
3
Gate Drain Capacitance [F/cm2] Cgd W L0v COX
C sb0 Cdb0
Source /Drain - Body Capacitance Csb Cdb
VSB VSB
[F/cm2] 1 1
V0 V0
gm
fT
Maximum operating frequency [Hz] 2 C gs C gd
15-06-2017 Por : Lus Timteo 149
http://web.itu.edu.tr/~ozayan/ele222/mosfeteqs1d.pdf
15-06-2017 Por : Lus Timteo 150

Formulrio: MOSFETS Deplexo canal p
Parmetros p-MOSFET (D)
Process parameter [A/V2] k p m pCOX
W
Current Gain p k p .

L
1
Early Voltage
VA
Body Effect Parameter 2qN d / COX
K OX O
Oxide Capacitance COX
tOX
Threshold Voltage VT VTO 2 f VSB 2 f
p
I DSS
2
Zero Potencial Current (VGS=0) VTP
2
Depletion p-MOSFET
Threshold Voltage VTP 0
15-06-2017 Por : Lus Timteo 151

Equaes p-MOSFET (D)
Drain current ID 0
Cut-off Mode Gate to Source Voltage VGS VTP
W
Linear Drain Current I D k p .(VGS VTP )VDS
(|VDS|<1V) L
W
Triode Drain Current ID kp .[(VGS VTP )VDS VDS / 2]
2
Linear Mode L

W
Drain Current I D k p .(VGS VTP ) 2
L
W
Saturation Mode Drain Current with I D k p .(VGS VTP ) 2 .(1 .VDS )
L
Gate to Source Voltage VGS VTP
Gate to Drain Voltage VGD VTP

Linear/Saturation Boundary Drain to Source Voltage VDS VGS VTP
15-06-2017 Por : Lus Timteo 152

Transcondutance [A/V] g m p .(VGS VTP )
Transcondutance [A/V] g m 2k p(W / L). I D
2I D
VGS VTP
Body Effect
. 2 2 f VSB
2
W LCOX W L0v COX
3
C sb0 Cdb0
VSB VSB
[F/cm2] 1 1
V0 V0
gm
fT
15-06-2017 Por : Lus Timteo 153
15-06-2017 Por : Lus Timteo 154

Formulrio: MOSFETS Enriquecimento canal n
Parmetros n-MOSFET (E)
Process parameter [A/V2] kn mnCOX
W
Current Gain [A/V2] n k n .

L
1
Early Voltage
VA
Body Effect Parameter [ V] 2qN a / COX
K OX O
tOX
Threshold Voltage VTN VTO 2 f VSB 2 f
Depletion n-MOSFET
Threshold Voltage VTN 0
15-06-2017 Por : Lus Timteo 155

Formulrio: MOSFETS Enriquecimento canal n
Equaes n-MOSFET (E)
Drain current ID 0
Cut-off Mode Gate to Source Voltage VGS VTN
W
Linear Drain Current I D kn .(VGS VTN )VDS
(VDS<1V) L
W
Triode Drain Current I D kn .[(VGS VTN )VDS VDS / 2]
2
Linear Mode L

W
Drain Current I D k n .(VGS VTN ) 2
L
W
Saturation Mode Drain Current with I D k n .(VGS VTN ) 2 .(1 .VDS )
L

Linear/Saturation Boundary Drain to Source Voltage VDS VGS VTN
15-06-2017 Por : Lus Timteo 156

Formulrio: MOSFETs Enriquecimento canal n
Transcondutance [A/V] g m n .(VGS VTN )
Transcondutance [A/V] g m 2kn(W / L). I D
2I D
gm
Transcondutance [A/V]
VGS VTN
Body Effect
. 2 2 f VSB
2
W LCOX W L0v COX
3
C sb0 Cdb0
VSB VSB
[F/cm2] 1 1
V0 V0
gm
fT
15-06-2017 Por : Lus Timteo 157
Formulrio: MOSFETs Enriquecimento canal n
15-06-2017 Por : Lus Timteo 158

Formulrio: MOSFETs Enriquecimento canal p
Parmetros p-MOSFET (E)

Process parameter [A/V2] k p m pCOX
W
Current Gain [A/V2] p k p .

L
1
Early Voltage
VA
Body Effect Parameter [ V] 2qN d / COX
K OX O
tOX
Threshold Voltage VTP VTO 2 f VSB 2 f
15-06-2017 Por : Lus Timteo 159

Equaes p-MOSFET (E)
Drain current ID 0
Cut-off Mode Gate to Source Voltage VGS VTP
W
Linear Drain Current I D k p .(VGS VTP )VDS
(|VDS|<1V) L
W
Triode Drain Current ID kp .[(VGS VTP )VDS VDS / 2]
2
Linear Mode L

W
Drain Current I D k p .(VGS VTP ) 2
L
W
Saturation Mode Drain Current with I D k p .(VGS VTP ) 2 .(1 .VDS )
L
Gate to Source Voltage VGS VTP
Gate to Drain Voltage VGD VTP

Linear/Saturation Boundary Drain to Source Voltage VDS VGS VTP
15-06-2017 Por : Lus Timteo 160

Transcondutance [A/V] g m p .(VGS VTP )
Transcondutance [A/V] g m 2k p(W / L). I D
2I D
VGS VTP
Body Effect
. 2 2 f VSB
2
W LCOX W L0v COX
3
C sb0 Cdb0
VSB VSB
[F/cm2] 1 1
V0 V0
gm
fT
15-06-2017 Por : Lus Timteo 161
15-06-2017 Por : Lus Timteo 162
Formulrio: Tipos de MOSFETs
15-06-2017 Por : Lus Timteo 163

Dvidas?
15-06-2017 Por : Lus Timteo 164

15-06-2017 Por : Lus Timteo 165

Bibliografias
http://wwwlasmea.univ-bpclermont.fr/Personnel/Francois.Berry/teaching/Microelectronics/composant.swf
http://www.williamson-labs.com/480_xtor.htm
http://www.powershow.com/view1/2291d5-MTc1M/Chapter_3__BJTs_Bipolar_Junction_Transistors_powerpoint_ppt_presentation
http://www.learnabout-electronics.org/Downloads/Fig316dl_bjt_operation.swf
http://www.ittc.ku.edu/~jstiles/312/handouts/
http://www2.eng.cam.ac.uk/~dmh/ptialcd/
http://www.electronics-tutorials.ws/transistor/tran_6.html
http://www.infoescola.com/quimica/dopagem-eletronica/
http://www.prof2000.pt/users/lpa
http://www.ufpi.edu.br/subsiteFiles/zurita/arquivos/files/Dispositivos_7-FET-parte-II-v1_2.pdf
http://www.thorlabs.com/tutorials.cfm?tabID=31760
http://informatica.blogs.sapo.mz/671.html
http://www.electronics-tutorials.ws/transistor/tran_6.html
http://www.learnabout-electronics.org/index.php
Transstor de Efeito de Campo, Paulo Lopes, ISCTE 2003
15-06-2017 Por : Lus Timteo 166

Semicondutores e Mosfets 140514160909 Phpapp02 PDF

Enviado por

Dados do documento

Título original

Direitos autorais

Formatos disponíveis

Compartilhar este documento

Compartilhar ou incorporar documento

Opções de compartilhamento

Você considera este documento útil?

Este conteúdo é inapropriado?

Direitos autorais:

Formatos disponíveis

Semicondutores e Mosfets 140514160909 Phpapp02 PDF

Enviado por

Direitos autorais:

Formatos disponíveis

Semicondutores: Transistores E-MOSFETs

No concordo com o acordo ortogrfico

15-06-2017 Por : Lus Timteo 1

Transistor, bipolar, NPN

Transistor, bipolar, PNP

Transistor, JFET, Canal-N

Transistor, JFET, Canal-P

Transistor, MOSFET, Canal-N, Modo Deplexo

Transistor, MOSFET, Canal-N, Modo Enriquecimento

Transistor, MOSFET, Canal-P, Modo Deplexo

Transistor, MOSFET, Canal-P, Modo Enriquecimento

15-06-2017 Por : Lus Timteo 3

Enriquecimento Deplexo Enriquecimento Deplexo

15-06-2017 Por : Lus Timteo 4

Canal P Tipo Enriquecimento (E-MOSFET).

15-06-2017 Por : Lus Timteo 6

15-06-2017 Por : Lus Timteo 7

G substrato G substrato G substrato G substrato

G SS Substrato Canal n SS Substrato Canal p

15-06-2017 Por : Lus Timteo 9

15-06-2017 Por : Lus Timteo 10

15-06-2017 Por : Lus Timteo 13

Regio de deplexo do substrato

Etapa # 1: A tenso positiva VGS, aplicada ao terminal de Porta (G), causando um

15-06-2017 Por : Lus Timteo 15

15-06-2017 Por : Lus Timteo 16

Este canal induzido, tambm conhecido por camada de inverso

Voltagem limiar (VT) o menor valor de Overdrive voltage/Efectiva (VOV) a

Efeito de Campo-E Quando uma tenso Capacitncia do xido (Cox) a

15-06-2017 Por : Lus Timteo 18

Anlise para VGS VT e VDS 0V

15-06-2017 Por : Lus Timteo 19

Anlise para VGS VT e VDS 0V

Corrente de Dreno ID, sob pequena tenso VDS

15-06-2017 Por : Lus Timteo 20

15-06-2017 Por : Lus Timteo 21

Quando VGD = VT ou VGS - VDS = VT , o canal fecha-se, pinched off.

VGS < VT VGS > VT

15-06-2017 Por : Lus Timteo 23

Transistores MOSFETs VDS = VGSVT

n+ n+ O canal induzido ou camada de Inverso estreita-

VDS > VGSVT

L o comprimento da regio estreita (pinch-off), L

A corrente de Dreno controlada no s por

- VDSsat =VGS - VT + - + VDS VDSsat

- VDSsat =VGS - VT + - + VDS VDSsat

Os electres passam atravs da zona limitada (Pinched-off) em alta velocidade, e a

15-06-2017 Por : Lus Timteo 30

Aprendemos muito sobre MOSFETs de enriquecimento, mas ainda no

A descrio matemtica do comportamento do MOSFET de enriquecimento

Especificamente, ns expressarmos a corrente de Dreno iD, em funo de VGS e VDS, para

15-06-2017 Por : Lus Timteo 31

k Parmetro do processo de Transcondutncia [A/V2].

15-06-2017 Por : Lus Timteo 33

Similarmente, para um dispositivo PMOS de enriquecimento temos:

Se VGS-VT 0, ento o PMOS est no CORTE

15-06-2017 Por : Lus Timteo 35

A resposta a essa pergunta surpreendentemente simples. O canal induzido de um

Similarmente, para um dispositivo PMOS de enriquecimento temos:

15-06-2017 Por : Lus Timteo 36

Se VGS-VT 0 , e VDS <VGS-VT , ento o NMOS est no modo TRIODO

Similarmente para um dispositivo PMOS:

Se VGS-VT 0 , e VDS VGS-VT , ento o PMOS est no modo TRIODO