Você está na página 1de 43

Departamento de Engenharia Eltrica e de

Computao
SEL 384 Laboratrio de Sistemas Digitais I

Profa. Luiza Maria Romeiro Cod

APOSTILA DE LABORATRIO DE SISTEMAS


DIGITAIS

1. Objetivo do Laboratrio:

As disciplinas de laboratrio de sistemas digitais visam dar ao estudante noes


bsicas de laboratrio como acompanhamento do curso terico (entender os princpios
da tecnologia digital aplicada) e abordar, de maneira introdutria, os diferentes
aspectos prticos relacionados com a utilizao de circuitos lgicos digitais (eletrnica
digital). Essa apostila introdutria tem por objetivo apresentar ao aluno os
equipamentos, caractersticas experimentais dos circuitos utilizados na eletrnica
digital e que no foram vistos na teoria.

2. Introduo:

Em sistemas analgicos as quantidades fsicas como tenso ou corrente,


variam continuamente dentro de uma faixa de valores, o valor real da corrente ou
tenso so relevantes. J em sistemas digitais, as quantidades fsicas (de entrada ou
sada) ou informaes so representadas na forma digital, isto , em valores discretos,
podendo assumir um ou outro dentre os valores, ou seja, dentre dois nveis lgicos:
nvel lgico 1(um) ou nvel lgico 0(zero). Estes dois nveis so freqentemente
representados por L e H (do ingls low - baixo - e high - alto -, respectivamente).
Desta forma, os circuitos digitais (ou circuitos lgicos) so projetados para
produzirem tenses de sada que se situam nesses dois nveis(alto,1 ou baixo, 0), a
partir da excitao por entradas que tambm se situam em faixas consideradas nvel
alto ou baixo.

Esses circuitos digitais, graas a evoluo da tecnologia semicondutora,


apresentam-se na forma de circuitos digitais integrados (CI). os quais possuem
internamente vrios componentes semicondutores, de dimenses extremamente
reduzidas, interligados capazes de desempenhar muitas funes. E o nmero desses
componentes vm aumentando ao longo dos anos de tal maneira que hoje em dia um
CI podem ser encontrados CIs com milhares de componentes.

Prof Luiza Maria Romeiro Cod


3. Breve Histrico sobre a evoluo da microeletrnica:

O avano da microeletrnica nas ltimas dcadas permitiu uma drstica reduo do


custo por funo implementada num circuito integrado (CI), viabilizando o
desenvolvimento de sistemas eletrnicos cada vez mais complexos. Inicialmente, isto
ajudou a popularizar os computadores pessoais e a conferir maior inteligncia a
diversos sistemas, sobretudo mquinas industriais, resultando num considervel
aumento da produtividade industrial que sustentou a prosperidade econmica dos anos
90.

Desde o incio da dcada de 60, o nmero de dispositivos num chip tem dobrado a
cada 18 meses seguindo a chamada lei de Moore (Figura 3.1). O fundador da Intel,
Gordon Moore, constatou que a cada 24 meses a capacidade de processamento dos
computadores dobra, enquanto os custos permanecem constantes. Isto , daqui a dois
anos voc vai poder comprar um chip com o dobro da capacidade de processamento
pelo mesmo preo que voc paga hoje.

A escala de integrao miniaturizou os componentes eletrnicos de tal forma que


os circuitos integrados possuem o equivalente a milhares de componentes em sua
constituio interna. Devido ao avano da eletrnica, na dcada de oitenta foram
desenvolvidas exponencialmente novas tecnologias para dopagem dos semicondutores
e a fabricao seriada em alta velocidade.

Com componentes de larga escala de integrao, (LSI), nos anos oitenta, e a extra
larga escala de integrao, (ELSI), nos anos noventa, vieram os microprocessadores
de alta velocidade de tecnologia MOS, que nada mais so que muitos circuitos
integrados numa s mesa epitaxial. Atualmente a Eletrnica est entrando na era da
nanotecnologia. Os componentes eletrnicos se comportam de maneiras diferentes do
que na eletrnica convencional e microeletrnica, nestes a passagem de corrente
eltrica praticamente no altera o seu estado de funcionamento. Nos
nanocomponentes, a alterao de seu estado em funo da passagem de corrente
deve ser controlada, pois existe uma sensibilidade maior s variaes de temperatura,
e principalmente s variaes dimensionais. Estas causam alteraes nas medidas
fsicas do componente de tal forma, que podem vir a danific-lo. Por isso a
nanotecnologia to sensvel sob o ponto de vista de estabilidade de temperatura e
presso.

De acordo com as ltimas previses, esta evoluo dever prosseguir por mais 20
anos. Desse modo, no ano de 2020, as memrias em uma nica pastilha atingiro um
trilho de bits. O nvel de complexidade se tornou to alto que, internacionalmente,
est se desenvolvendo rapidamente o conceito de Sistemas Complexos em Pastilha
(Systems On-a-Chip - SoC). Desta forma, Software e Hardware estaro contidos
diretamente em pastilha de silcio que sero utilizados em sistemas eletrnicos
embarcados, equipamentos e instrumentos. (Obs:Eletrnica Embarcada representa
todo e qualquer sistema eletro-eletrnico montado em uma aplicao mvel, seja ela
um automvel, um navio ou um avio).

A importncia da integrao est no baixo custo e alto desempenho, alm do


tamanho reduzido dos circuitos aliado alta confiabilidade e estabilidade de
funcionamento. Uma vez que os componentes so formados ao invs de montados, a
2

Prof Luiza Maria Romeiro Cod


resistncia mecnica destes permitiu montagens cada vez mais robustas a choques e
impactos mecnicos, permitindo a concepo de portabilidade dos dispositivos
eletrnicos.

Figura 3.1 Lei de Moore.

4. Circuito Integrado:

Um circuito integrado(CI), tambm conhecido por chip, um dispositivo


microeletrnico que consiste de muitos transstores e outros componentes fabricados,
isto , integrados sobre a mesma pastilha de silcio, os quais so interligados capazes
de desempenhar muitas funes. Suas dimenses so extremamente reduzidas, os
componentes so formados em pastilhas de material semicondutor, como mostra a
Figura 4.1.

Prof Luiza Maria Romeiro Cod


Figura 4.1 Circuito Integrado mostrado internamente.

O CI ou chip encapsulado em uma embalagem de plstico ou de cermica, a


partir da qual saem alguns pinos para tornar possvel a conexo do CI com outros
dispositivos atravs de uma placa de circuito impresso. Esta conexo pode ser feita
atravs de solda ou por fora mecnica aplicada por molas ou por um soquete. A
maioria das placas de circuito impresso modernas usam tecnologia de montagem
superficial(SMT), embora anteriormente fosse comum inserir os pinos em orifcios
abertos na placa. Como encapsulamentos menores so mais baratos e ecologicamente
mais seguros, a maioria dos encapsulamentos modernos so pequenos demais para
instalao manual por seres humanos. Os microprocessadores modernos podem ter
mais de 1000 pinos, de modo que a tecnologia de fabricao e instalao do
encapsulamento deve ser muito confivel.

As vantagens de se utilizar CI em relao circuitos discretos podem ser listadas


como:

 Reduo de custos, peso e tamanho.


 Aumento da confiabilidade.
 Maior velocidade de trabalho.
 Reduo da capacitncias parasitas.
 Menor consumo de energia.
 Reduo de erro de montagem.
 Simplificao da produo industrial.

Prof Luiza Maria Romeiro Cod


5. Tipos de Encapsulamento dos CIs:

O encapsulamento o invlucro protetor de um CI e possui terminais de metal ou


"pinos", os quais so resistentes o suficiente para conectar eltrica e
mecanicamente o CI a uma placa de circuito impresso. O encapsulamento do CI
apresenta as seguintes funes:
 fazer a Comunicao da matriz de silcio com a placa de circuito;
 possibilitar a manipulao;
 dissipar de calor;
 Proteger o Chip contra umidade e corroso;
O material do encapsulamento de um CI pode ser: Metlicos, Cermicos e Polimricos
(plsticos). Os CIs digitais utilizam apenas encpsulamento cermicos e polimricos

Os diversos encapsulamentos de CIs diferem um do outro de acordo com as seguintes


caractersticas :

 dissipao de calor;

 temperatura de operao;

 blindagem contra interferncia / rudos;

 nmero de pinos / vias;

 montagem convencional ou SMT (Surface Mounted Technology).

 nvel de integrao / quantidade de portas lgicas em cada Chip.

 De acordo com as aplicaes (aplicaes especiais: EPROMs, Smart Cards, etc..)

Os tipos de encapsulamento dos CIs variam de acordo com o tipo de tecnologia


de montagem de CIs empregada, ou seja, montagem through-hole ou montagem
Superficial (SMT).

Montagem through-hole, tambm denominada tecnologia through-hole,


refere-se a um esquema de montagem usado em componentes eletrnicos e
que envolve o uso de pinos dos componentes que so inseridos em buracos
abertos nas placas de circuito impresso e soldados a superfcies no lado oposto.
Esses componentes so geralmente chamados de componentes PTH (pin
through hole). Ou podem ser inseridos no circuito atrvs de soquetes.

Tecnologia de montagem superficial (SMT) um mtodo de montagem de


circuitos eletrnicos nos quais os componentes so montados diretamente
sobre a superfcie da placa de circuito impresso, permitindo o aproveitamento

Prof Luiza Maria Romeiro Cod


de ambas as faces. Dispositivos eletrnicos produzidos desta forma so
denominados dispositivos de montagem superficial ou SMDs. Na indstria, tem
substitudo em ampla escala o mtodo de montagem through-hole.

5.1 Tipos de encapsulamento mais utilizados na tecnologia de


Montagem through-hole:

5.1.1. Encapsulamentodual-in-line Package (DIP ou DIL):

o tipo mais comum de encapsulamento, mostrado na Figura 5.1, podem ser


fabricados em material plstico ou cermico. Foi at muito recentemente o tipo de
encapsulamento mais usado.
Este tipo de encapsulamento recebe este nome devido as suas duas linhas
paralelas de pinos serem numeradas no sentido anti-horrio a partir de 1, quando
vistos de cima da embalagem de cermica em relao a um ponto de identificao em
um dos lados do chip, mostrado na Figura 1b. O nmero de pinos varia de acordo
com o CI, podendo ter 14, 16, 20, 24, 28, 40 e 64 pinos. Na parte superior do CI tm-
se inscries com letras e nmeros as quais identificam o CI. A Figura 1c mostra
internamente como estariam ligados os pinos. No caso desse exemplo, so quatro
portas NAND de duas entradas. Para cada CI so necessrias ligaes terra e de
alimentao; para o exemplo da Figura 1 so os pinos 7 e 14, respectivamente. Os
pinos so numerados com relao a uma marca de referncia no topo do
encapsulamento.

Figura 5.1: Encapsulamentodual-in-line(DIP):


6

Prof Luiza Maria Romeiro Cod


(a) embalagem DIP;
(b) vista superior mostrando a numerao dos pinos;
(c) interligao interna das portas.
(d) soquetes para Cis tipo DIP.

5.1.2 Leaded Chip Carrier (LCC) Padro de encapsulamento em que os terminais


saem dos quatro lados do circuito integrado, Figura 5.2a e seus terminais so
dobrados para baixo e necessita de soquete apropriado para ser encaixado, Figura
5.2b. a verso do encapsulamento QFP para soquete. Sua verso mais comum a
PLCC (Plastic Leaded Chip Carrier).

Figura extraida do site http://www.clubedohardware.com.br/dicionario/termo/65

Figura 5.2 (a)Encapsulamento PLCC.


(b) Soquete para PLCC.

5.1.3 Encapsulamento Pin-Grid-Array(PGA):

Utilizados em circuitos com quantidades maiores de pinos( 100). O circuito


integrado quadrado com os terminais em sua parte inferior formando uma matriz
quadrada em cujo centro se assenta o circuito, mostrada na Figura 5.3a, e encaixado
em soquete apropriado, Figura 5.3b
Possui diversas variaes, dependendo do material utilizado no encapsulamento:
Cermico (CPGA), Plstico (PPGA) ou Orgnico (OPGA).

(a) (b)

Figura 5.3 (a)Encapsulamento PGA de um CI.

Prof Luiza Maria Romeiro Cod


(b) soquetes pata Cis tipo PGA.

5.2 Tipos de encapsulamento mais utilizados na tecnologia de


Montagem Superficial(SMT):

5.2.1 Small-Outline Integrated Circuit (SOIC):

Como mostra a Figura 5.4, semelhante a um DIP em miniatura e com os pinos


dobrados

Figura 5.4 Encapsulamento SOIC

5.2.3 Quad Flat Package (QFP):

um encapsulamento quadrado parecido com o LCC, sendo que seus


terminais so soldados diretamente em placas de circuito impresso, no necessitando
de soquete. Quando o seu encapsulamento cermico chamado de CQFP e quando
plstico chama-se PQFP. Uma das suas sub-variaes o TQFP (Thin Plastic Quad Flat
Package).

Figura 5.5 Encapsulamento QFP.

Prof Luiza Maria Romeiro Cod


5.2.4 Thin Plastic Quad Flat Package(TQFP):

um Encapsulamento Plastico Quadrado Fino parecido com o LCC e bem mais


fino do que o QFP, Figura 5.6.

Figura do site: http://www.clubedohardware.com.br/dicionario/termo/80


Figura 5.6 Encapsulamento TQFP.

5.2.4 Leadless Ceramic Chip Carrier(LCCC): no tem pinos. No seu lugar


esxistem uns contatos metlicos moldados na cpsula cermica, como mostra a Figura
5.7.

Figura 5.7 Encapsulamento LCCC.

5.2.5 Ball Grid Array (BGA): Padro de encapsulamento de circuitos integrados


baseado no PGA onde os pinos so pequenas bolas, mostrado na Figura 5.8. soldado
placa de circuito impresso atravs de soldagem SMD. tambm conhecido como
PBGA (Plastic Ball Grid Array).

Figura 5.8 Encapsulamento BGA.

6. Circuito Impresso:

Com o advento dos transistores e posteriormente dos CIs surgiram os circuitos


impressos. Um circuito impresso tem esse nome porque, em vez de usar fios e cabos
para conduzir a eletricidade, emprega condutores metlicos que parecem desenhados
(ou impressos) em uma lmina de material isolante, como teflon ou fibra de vidro.

Prof Luiza Maria Romeiro Cod


Seu emprego e o uso dos transistores e CIs, revolucionou o campo dos circuitos
eletrnicos. Os projetos passaram a assumir o aspecto do mostrado na Figura 6.1

Figura 6.1 Circuito eletrnico montado em um circuito impresso e diagrama

O circuito inteiro montado em uma lmina retangular de material isolante.


Tipicamente, como no circuito da Figura 6.1, na face superior, mostrada no alto da
figura, ficam os componentes. Na face inferior, mostrada na parte de baixo da figura,
fica o circuito propriamente dito, formado pelas listras negras (de cobre, que
funcionam como condutores). Os pontos mais largos no corpo das listras e nas suas
extremidades correspondem aos locais onde sero soldados os terminais metlicos dos
componentes. Os projetos mais atuais utilizam placas que podem ser utilizadas para
montagem dos componentes nas duas faces.

7 . Classificao dos CIs:

7.1 Quanto complexidade de integrao:


Os CIs disponveis comercialmente podem ser classificados devido a
complexidade de seus circuitos , medida pelo nmero de portas lgicas existentes no
seu substrato. Existem atualmente cinco graus de complexidade de integrao:

SSI - Integrao em pequena escala (at doze portas lgicas por CI)

10

Prof Luiza Maria Romeiro Cod


MSI- Integrao em mdia escala (de treze at noventa e nove portas por CI)

LSI - Integrao em larga escala (de cem a mil portas)

VLSI-Integrao em muito larga escala ( de mil a 100 mil portas lgicas )

ULSI- Integrao em ultra-larga escala (acima de 100 mil portas lgicas) ou


ELSI- Integrao em Extra larga escala.

7.2 Quanto ao componente principal utilizado na integrao :

CIs bipolares : so aqueles que utilizam o transistor de juno bipolar


(NPN ou PNP) como seu principal elemento do circuito.Ex: famlia TTL
CIs unipolares: so aqueles que usam os transistores por efeito-de-
campo (CMOSFETs canal-P ou canal-N) como seu principal elemento de
circuito. Ex; famlia CMOS.

8. Nveis Lgicos associados aos CIs:

Os circuitos digitais ou circuitos lgicos, so projetados para produzirem em sua


sada nveis lgicos, baixos ou altos, em resposta aos nveis lgicos (baixos ou altos)
aplicados s suas entradas de acordo com um conjunto de regras lgicas associadas a
cada circuito. Porm, a cada nvel lgico alto, ou baixo associada uma faixa de
tenso como mostra a Figura 8.1. O nvel lgico 1(um) representa uma faixa de
tenso entre um valor mnimo (VHmn) e um valor mximo de tenso (VHmx), e o nvel
lgico 0(zero) representa uma faixa de tenso prxima do zero , entre 0V (zero
volts) e um valor mximo de tenso (VLmx). Os valores de tenso compreendidos
entre a faixa considerada nvel alto e a faixa considerada nvel baixo, e portanto entre
VLmx e VHmn, correspondem rudo, ou seja, so valores de tenso os quais no
representam nem nvel alto nem baixo e portanto proibidos.

Figura 8.1 Faixas de tenso associadas ao nvel lgico alto e baixo.

11

Prof Luiza Maria Romeiro Cod


Quando ao potencial mais positivo atribudo o nvel lgico 1, diz-se que o
sistema digital baseado em lgica positiva e quando ao potencial mais positivo
atribudo o nvel lgico 0, o circuito digital baseado em lgica negativa, como
mostra a Figura 8.2. A maioria dos sistemas digitais utiliza lgica positiva.

Figura 8.2 Faixas de tem so associadas Lgica Positiva e Negativa

9. Terminologia dos CIs:

A Terminologia dos CIs utilizada pelos fabricantes para os parmetros de Tenso


e Corrente e indicadas na Figura 9.1, so:

ViH - Tenso de entrada correspondente ao nvel alto (1) na entrada.


ViL - Tenso de entrada correspondente ao nvel baixo (0) na entrada.
VoH - Tenso de sada correspondente ao nvel alto (1) na sada.
VoL - Tenso de sada correspondente ao nvel baixo (0) na sada
IiH - Corrente de entrada correspondente ao nvel alto (1) nesta entrada.
IoH - Corrente de sada correspondente ao nvel alto (1) nesta sada.
IoL, - Corrente de sada correspondente ao nvel baixo (0) nesta sada..
IiL - Corrente de entrada correspondente ao nvel baixo (0) nesta entrada.

12

Prof Luiza Maria Romeiro Cod


Figura 9.1 Parmetros de tenso e corrente.

A faixa de tenso em que varia o nvel lgico 0 (zero) ou o nvel lgico


1(um), ou seja, os valores de tenso associados VLmx, VHmn e VHmx depende da
famlia a que o circuito integrado (CI) pertence portanto, depende do tipo de
dispositivo que foi utilizado na sua fabricao.

10. Famlias de CIs:

As famlias dos CIs se distinguem umas das outras pelo tipo de dispositivo
semicondutor que incorporam e como os dispositivos semicondutores (e resistores) so
interligados para formar a porta lgica, ou seja, de acordo com a tecnologia
empregada na fabricao. Dentre as tecnologias utilizadas tem-se algumas aqui
citadas:

RTL (Lgica Resistor-Transistor): utiliza apenas resistores e transistores


em seus circuitos. uma das primeiras famlias transpostas para os
CIs.
Tempo de Atraso: 12 ns, Fan-out = 5.

DTL (Lgica Diodo-Transistor): utiliza diodos e transistores em seus circuitos


funcionando em dois estados, saturado e cortado. Possuem tempo de
atraso alto.
Tempo de Atraso de 30 ns a 80ns, Fan-out = 7

ECL (Lgica Acoplada pelo Emissor): usa muitos transistores bipolares por porta.
Nessa famlia a corrente eltrica que carrega a informao e no a tenso,
sendo este o inconveniente ( mais difcil medir corrente). Possui alta
velocidade de comutao e usada em integrao pequena e mdia escala.
Possuem alta velocidade e alto consumo de potncia.
Tempo de atraso: 3 ns . Fan-out =25.

TTL (Lgica Transistor-Transistor): utiliza transistor bipolar como elemento


principal. Evoluiu da famlia DTL substituindo os diodos por transistores.
usada em circuitos de pequena e mdia integrao. Apresenta boa imunidade
ao rudo.
13

Prof Luiza Maria Romeiro Cod


Tempo de atraso = 10ns, Fan-out = 10.

MOS (Lgica Metal-xido Semicondutor): Utiliza o MOSFET sem a necessidade de


uso de resistores, e por esse motivo ocupam pouco espao, e ento so
apropriados para integrao em mdia e muita larga escala. Portanto,
possuem alta densidade de integrao, baixo consumo de potncia, porm
baixa velocidade de operao.
Tempo de atraso: 300ns. Fan-out=50.
N-MOS utilizam apenas MOSFET por induo canal N, so mais rpidos e
possuem integrao maior do que os P-MOS que utilizam apenas MOSFET por
induo canal P.

CMOS (Lgica com MOS de Simetria Complementar): Utiliza o MOSFET


tanto canal P como canal N. So mais complexos do que os MOS e possuem
menor densidade, porm possuem alta velocidade de operao e consumo de
potncia extremamente baixo. Permite larga escala de integrao, porm
mais baixa do que os dispositivos MOS.
Tempo de Atraso = 60ns, Fan-out >50.

BiCmos combina os circuitos bipolar e CMOS no mesmo CI. Apresentam as


vantagens de ambas tecnologias, tais como, baixas potncia, alta
impedncia de entrada e amplas margens de rudo do CMOS aliadas alta
velocidade de operao dos transistores bipolares. A famlia BiCMOS
procura combinar o melhor das tecnologias CMOS e bipolar para obter uma
classe de circuitos que muito til, quando se necessita de capacidades de
fornecimento de corrente superiores s disponveis na tecnologia CMOS.
Alm disso, a tecnologia BiCMOS possibilita a realizao de funes
analgicas e digitais no mesmo chip, tornando o possvel o sistema em um
chip (system on a chip). Portanto, permite o desenvolvimento de
circuitos VLSI com alta densidade, velocidade e potncia. Como sempre,
existe um preo a pagar, que uma tecnolgica mais complexa e mais cara
que a CMOS.

A tecnologia bipolar foi a precursora dos circuitos digitais e pode ser vantajosa
em termos de velocidade comparada s tecnologias baseadas em dispositivos
unipolares(MOS). No entanto, uma soluo pior em termos de consumo de potncia
e no possibilita a implementao de circuitos em larga escala devido rea que uma
porta lgica ocupa. As famlias bipolares utilizadas atualmente so a TTL e ECL,
utilizadas respectivamente, para circuitos genricos e de muito alta velocidade.
Atualmente, as famlias TTL e CMOS so as mais usadas, sendo empregadas em uma
grande quantidade de equipamentos digitais, computadores e perifricos. Porm, a
tecnologia dominante a CMOS devido ao seu baixo custo e grande quantidade de
portas que pode integrar por unidade de rea. Como as famlias mais utilizadas so a
TTL ,CMOS e ECL, segue mais detalhes sobre elas:
10.1 Famlia TTL:

A famlia lgica TTL(Transistor Transistor Logic) foi o primeiro ramo da famlia


lgica bipolar a surgir, em 1963, desenvolvida pelo fabricante norte-americano
Silvania, sendo os primeiros a serem fornecidos em forma de CI integrado. Hoje tem a
mais extensa opo em tipos de circuitos bsicos, graas ao fabricante Texas
Instruments. Apresentam um vasto repertrio de mdulos funcionais catalogados em
famlias com prefixos 74 e 54.
14

Prof Luiza Maria Romeiro Cod


Um circuito interno bsico de uma porta NAND TTL mostrado na Figura 10.1.

Figura 10.1 Porta NAND de duas entradas da famlia TTL padro

Devido aos avanos nas tcnicas de manufatura surgiram diversas ramificaes


na famlia TTL consistindo em vrias sub-famlias ou sries. A Tabela1 lista cada uma
destas sries, as quais surgiram a partir da dcada de 90, com o prefixo utilizado para
identificar os vrios CIs de uma mesma famlia pertencentes a cada sub-famlia ou
srie, consumo de potncia e tempo de retardo.
A diferena entre os dispositivos de cada uma das sries TTL residem em suas
caractersticas eltricas, como dissipao de potncia, tempo de retardo e velocidade
de comutao. Eles no diferem na disposio de seus pinos ou nas operaes lgicas
realizadas por seus circuitos internos.

Tabela 1 Diversas sries da famlia TTL

Potncia
Tempo de
Dissipada Atraso
Sries TTL Prefixo Hex NOT
por porta
(ns)
(mW)
15

Prof Luiza Maria Romeiro Cod


TTL padro 74 7404 10 10

TTL de baixa potncia


74L 74L04 1 33

TTL de alta velocidade 74H 74H04 23 6

TTL Schottky 74S 74S04 20 3


TTL Schottky de baixa
74LS 74LS04 2 10
potncia
TTL Schottky avanada 74AS 74AS04 7 1,5
TTL Schottky avanada
74ALS 74ALS04 1,2 4
de baixa potncia

TTL padro 74 7404 10 10

10.1.1 Famlia TTL Padro(Standard) (54/74) : introduzida em 1964 pela Texas


Instruments, foi o primeiro ramo da famlia bipolar a surgir cuja porta dissipa 10mW e
tempo de atraso de 10ns.

10.1.2 Famlia TTL Baixa Potncia(Low Power) (54L/74L): o circuito o mesmo


da srie padro, com exceo do valor de seus resistores serem 10 vezes maior
reduzindo a demanda de potncia para 1mW por porta, Porm a reduo de potncia
provoca um aumento no tempo de retardo o qual atinge a ordem de 33ns.

10.1.3 Famlia TTL de alta velocidade (54H/74H): utilizam os mesmos


dispositivos da TTL padro, com a diferena que os resistores possuem valores mais
baixos e o transistor Q3 substitudo por um par Darlington. Essas modificaes
resultam em um tempo de retardo baixo, da ordem de 6ns, mas um consumo de
potncia alto de 23mW.

10.1.4 Famlia TTL Schottky (54S/74S): Utiliza transistores Schottky, os quais


drenam o excesso de corrente de base, tornando o tempo de comutao mais rpido,
tempo de retardo em torno de 3 ns. Os resistores utilizados possuem valores menores
do que os da famlia TTL padro provocando um maior consumo de potncia, 20mW. A
srie 54S/74S opera com o dobro da velocidade da 54H/74H, consumindo a mesma
potncia, tornando assim a srie 54H/74H obsoleta.

10.1.5 Famlia TTL Schottky de Baixa Potncia (54LS/74LS):Nessa famlia


conseguiu-se atingir redues em potncia cerca de 5 vezes menos do que a famlia
padro TTL devido utilizao de diodos Schottky os quais reduzem a perda de tempo
provocada pelos transistores saturados. Consome uma potncia muito menor
comparada famlia padro TTL, em torno de 2mW e um tempo de retardo de 10 ns.

10.1.6 Famlia TTL Schottky de Baixa Potncia Avanada (54ALS/74ALS): Essa


famlia fornece o dobro de velocidade , consumindo metade da potncia quando
comparada famlia LS. Isso conseguido devido modernos processos de fabricao
onde os componentes so construdos em pequenas dimenses podendo obter cicuitos
mais densos e mais complexos. Sua dissipao de potncia tpica em torno de 1mW
e seu tempo de retar do de 4ns.

10.1.7 Famlia TTL Schottky Avanada (54AS/74AS): mais rpida do que a


famlia ALS . Possui na sada uma estrutura de circuitos denominada Miller Killer
16

Prof Luiza Maria Romeiro Cod


Network, a qual melhora o tempo de subida e reduz a potncia consumida. A
dissipao de potncia tpica em torno de 7mW e o tempo de retardo de 1,5ms.
10.1.8 Famlia TTL Fast (54F/74F): a mais moderna, fornecendo velocidades
prximas da famlia AS, porm consumindo uma potncia menor, 2ns e 5mW,
respectivamente. Isso obtido devido sua configurao diferente dos padres tpicos
TTL, onde suas entradas apresentam trs alternativas diferentes: com diodos,
lembrando a famlia DTL, com transistores PNP e com transistores NPN. Apresenta um
fan-out elevado.

Caractersticas das sries TTL:

A tabela 2 abaixo mostra a comparao entre as sries TTL quanto a


velocidade e consumo de potncia:

Tabela 2 comparao entre as sries TTL

Velocidade Consumo de
Potncia
Mais AS Baixo L
rpida
F ALS
S LS
ALS F
LS AS
Padro Padro
Mais lenta L Alto S

Fonte de Alimentao:
Srie 74 verso comercial 0 < T< +70C Vcc = 5V 10%
Srie 54 verso militar -55 < T < +125C Vcc = 5V 5%

Atraso de propagao:
Transistores bipolares podem ser chaveados muito rapidamente, portanto
o atraso de propagao de poucos nanossegundos.

10.2 Famlia CMOS:

A tecnologia CMOS (Complementary Metal-Oxide Semiconductor ou semicondutor


complementar de metal xido), desenvolvida na dcada de 70, transformou-se em
uma importante e vivel alternativa aos componentes TTL. Um circuito bsico de
uma porta inversora mostrado na Figura 10.2.

17

Prof Luiza Maria Romeiro Cod


Figura 10.2 Porta NAND de duas entradas da famlia CMOS.

O circuito utilizado so chamados de MOSFET (transistores de efeito de campo


MOS),os quais podem ser fabricados em tamanho muito menores do que os
transistores bipolares, cerca de 0,3m 1m, podendo ento serem criados vrios
milhes de dispositivos em uma nica pastilha de silcio a qual possui de 1 a 2cm de
lado. Este nvel de densidade permite que circuitos digitais complexos, como
microcontroladores, sejam integrados em apenas uma unidade de baixo custo. CMOS
sinnimo de baixo consumo. No incio, tambm significava elevado tempo de retardo, o
qual foi resolvido com o desenvolvimento de novas tcnicas.
A famlia CMOS possui uma determinada faixa para representar os nveis lgicos
de entrada e de sada, porm estes valores dependem da tenso de alimentao e da
temperatura ambiente.
A famlia CMOS, assim como a TTL tambm possui vrias sub-famlias ou sries
disponveis comercialmente, listadas na Tabela 3 onde constam o consumo de potncia
e tempo de retardo. Tais sries possuem quase as mesmas funes lgicas disponveis
nas sries da famlia TTL, porm no foram projetadas para sempre serem compatveis
em pinagem com os dispositivos TTL.
Ao contrrio da famlia TTL, que produzida com as mesmas caractersticas
eltricas por todos os fabricantes, a CMOS, embora padronizada na nomenclatura e
pinagem, apresenta grandes variaes na capacidade de sada e velocidade de
operao de um fabricante para outro. Algumas vezes at as funes so diferentes e
incompatveis.

Tabela 3 Diversas sries da famlia CMOS

Potncia Tempo
Sries CMOS Prefixo hex NOT esttica
de
dissipada atraso
18

Prof Luiza Maria Romeiro Cod


por porta (ns)

40 ou 4069 1W 50
CMOS metal-gate 140
74C 74C04 10W 60
CMOS metal-gate :pinagem compatvel c/
TTL (C)
CMOS silicon-gate de alta velocidade 74HC 74HC04 2,5W 8
pinagem compatvel c/ TTL(HC)
CMOS silicon-gate de alta velocidade 74HCT 74HCT04 1,25W 11
eltricamente compatvel c/ TTL(HCT)
CMOS silicon-gate de alta velocidade 74AHC 74AHC04 0,5W 5,2
avanado pinagem compatvel c/ TTL
Advanced High-Speed (HVC)
CMOS avanada(AC) 74AC 74AC04 0,5W 5
CMOS avanada compatvel comTTL(ACT) 74ACT 74ACT04 0,5W 5
CMOS LV Low-Voltage(LV) 74LV 74LV04 20 A 13
CMOS LVC-(Low-Voltage CMOS )(LVC) 74LVC 74LVC04 20 A 6,5
CMOS Advanced Very-Low-Voltage(ALVC) 74ALVC 74ALV04 40 A 2
CMOS Advanced Ultra-Low-Voltage (AUC) 74AUC 74AUC04 10 A 3,3
CMOS-Advanced Ultra-Low-Power (AUP) 74AUP1 74AUP1G04 0,9A 3,9
CMOS_Advanced Very-Low-Voltage (AVC) 74AVC No tem 0,04A 1,7
Fast CMOS Technology(FCT) 74FCT No tem

Caractersticas das sries CMOS:

10.2.1 Famlia CMOS srie CD4000: Foi a primeira srie CMOS lanada.
Inicialmente lanada como srie 4000A e sucedida pela srie 4000B a qual suportava
correntes mais altas do que a 4000A. Da famlia CMOS a srie que fornece a maior
tenso de alimentao, at 20V e tambm a que tem o maior nmero de funes
disponvel.

10.2.2 Famlia CMOS srie 74C: compatvel pino a pino e funo com dispositivos
TTL, isso possibilita a substituio de circuito TTL por seu equivalente em CMOS.
Possui o desempenho semelhante srie 4000.

10.2.3 Famlia CMOS srie 74HC: uma verso melhorada da srie 74C, a qual
suporta correntes mais altas na sada e possui um tempo de atraso dez vezes menor
que a srie 74C, sua velocidade comparvel a dos dispositivos TTL 74LS.

10.2.4 Famlia CMOS srie 74HCT: possui alta velocidade e compatvel em termos
de tenses com CIs TTL, isso possibilita que CIs HCT possam ser alimentados por
sadas TTL sem precisar de circuitos externos para compatibilizao (semelhante LS).

10.2.5 Famlia CMOS srie 74AHC: apresentam menor rudo do que a srie HC, um
consumo de potncia que corresponde metade do obtido com a srie HC e uma
velocidade que equivale a 3 vezes a obtida com dispositivos HC. A srie AHC pode ser
utilizada para tenses de alimentao de 5V ou 3,3V.

19

Prof Luiza Maria Romeiro Cod


10.2.6 Famlia CMOS srie 74AC: A Lgica CMOS Avanada (AC), sries AC e ACT,
foram desenvolvidas para aumentar mais a velocidade de operao e a corrente de
acionamento da sada dos dispositivos CMOS. Essa lgica adota a arquitetura flowth-
rough, na qual os pinos de alimentao esto localizados no centro de cada lado do
CI. Essa srie de dispositivos manufaturada em CMOS de 1 e tem mais de 70
funes incluindo portas flip-flops, contadores. Fornece baixa potncia. Fabricada na
configurao padro, ou na configurao com VCC e GND central essa ltima produzida
com circuito OEC (output- edged control) o qual ajuda a reduzir rudo de chaveamento
simultneo associado lgica de alta velocidade. Devido tecnologia utilizada na sua
fabricao, nmeros altos de funes podem ser implementados utilizando uma rea
pequena.

10.2.7 Famlia CMOS srie 74ACT: mesmas caractersticas da srie AC, porm tem
entradas eltricamente compatveis com a famlia TTL.

10.2.8 Famlia CMOS srie LV: uma melhor flexibilidade em sistemas de 3,3V ou
5V.
Oferecem um atraso de propagao de at 13 ns para tenses de 3,3V.

10.2.9 Famlia CMOS srie LVC: foi especialmente projetada para tenses de
alimentao de 3V. Essa srie uma verso de alta performance com processo de
tecnologia CMOS de 8, apresenta 6,5ns de atraso de propagao. Essa srie inclui
bus de interface e portas com 50 funes diferentes.

10.2.10 Famlia CMOS srie ALVC: especialmente projetada para tenses de


alimentao de 3V, apresenta um baixo tempo de retardo para tenses de alimentao
baixas em torno de 3.3 V, 2.5 V, and 1.8 V o que possibilita um alto desempenho
fornecendo um baixo rudo. A srie ALVC (Advanced Low-Voltage CMOS) utilizada
para projetos em 3,3V.

10.2.11 Famlia CMOS srie AUC: a primeira famlia lgica que otimizada em
1,8V, mas operacional de 0,8V a 2,5V. Essa famlia sub-1V opera em baixa potncia
e alta velocidade, mantendo toda a integridade do sinal, para uso em equipamentos de
telecomunicaes, estaes de trabalho de alto desempenho e eletrnicos portteis.

10.2.12 Famlia CMOS srie AUP: a famlia lgica de potncia mais baixa
aumentando o tempo de vida da bateria em 73% para Vcc de 3V. Dispositivos de baixa
potncia podem consumir uma significante quantidade de potncia em aplicaes
portteis. Dispositivos AUP fornecem projetos com capacidade de consumir 91%
menos de potncia do que a indstria padro de tecnologia de baixa voltagem.
Fornecem um atraso de propagao de 2,0ns em 3V(3ns para 1,8V)

10.2.13 Famlia CMOS srie AVC: foi a primeira famlia lgica a obter atraso de
propagao menos que 2ns para 2,5V. Apresenta os menores tempos de propagao
para 1,8V(3,2ns), 2,5V(1,9ns) e 3,3V(1,7ns). Isso possibilita um desempenho mais
rpido enquanto fornece um baixo rudo. Foi projetada para as prximas geraes de
PC e estaes de trabalho.

10.2.14 Famlia CMOS srie FCT: foi projetada para altas correntes (dezenas de
mA) em aplicaes de interface de bus. Esses produtos so otimizados para operar em
5V e so compatveis funo/pino com as famlias CMOS

Fonte de Alimentao:

20

Prof Luiza Maria Romeiro Cod


CIs CMOS apresentam uma larga faixa de tenso de alimentao. Alguns
CIs podem operar em uma grande faixa de valores (de 5v a 18V, ou de 3V
a 15V), e outros, que trabalham com baixa tenso podem operar numa
faixa entre 1V a 3,6V. Projetos mais atuais utilizam 3,3V ou menos. Uma
tenso de alimentao pequena interessante, pois o consumo de
potncia menor e conseqentemente o aquecimento tambm menor..
Alm disso, este nvel de alimentao possibilita o projeto de sistemas
alimentados com bateria.

Atraso de propagao:
Nas sries mais comuns, o tempo de atraso de propagao mdio da
ordem de dezenas de ns, constituindo-se em uma grande desvantagem. O
problema foi superado com o aparecimento das verses apropriadas para
uso em alta velocidade (HC/HCT), com parmetros compatveis com os
das verses TTL para a mesma finalidade. Podendo-se chegar a um atraso
de propagao da ordem de 0,1ns ou menos. Circuitos mais complexos
possuem um atraso de propagao da ordem de vrios nanossegundos.

10.3 Comparao entre TTL e CMOS:

10.3.1 Vantagens da famlia CMOS sobre os componentes TTL:


Baixo consumo
Fan-out maior
Ampla faixa de alimentao, no necessitando de regulagem precisa na fonte
como no caso da famlia TTL.
Maior imunidade ao rudo
Densidade maior por componente

10.3.2 Desvantagens da famlia CMOS sobre os componentes TTL:

Elevado tempo de atraso


Custos mais altos
Menor disponibilidade de alternativas funcionais

10.4 Famlia ECL:

21

Prof Luiza Maria Romeiro Cod


uma outra famlia baseada em transistores de juno bipolares. Diferente da
famlia TTL, onde os transistores operam no modo saturado e com isso sua
velocidade fica limitada ao tempo de atraso de armazenamento associado ao
transistor que levado ao ponto de saturao, a famlia ECL opera com o princpio
da comutao de corrente, onde uma corrente de polarizao fixa menor que Ic(sat)
comutada do coletor de um transistor para outro. a mais rpida dentre todos os
circuitos lgicos de silcio e foi utilizada vrios anos na construo dos grandes
computadores, mas como seu consumo de potncia alto, foi substituda pelos
CMOS. Porm ainda utilizada em circuitos de alta velocidade, como os utilizados
em redes de fibra ptica e outros sistemas de comunicao, como os telefones sem
fio mais modernos. Apresenta margem de rudo baixa e fan-out alto devido baixa
impedncia das sadas. Na Figura 10.3 mostrado um circuito bsico de uma porta
ECL OR/NOR, onde observa-se que em um circuito ECL duas sadas so geradas
uma o complemento da outra.

Figura 10.3 Porta OR/NOR de duas entradas da famlia ECL.

10.5 Comparao entre ECL e TTL / CMOS:

A famlia ECL no to utilizada quanto a TTL ou CMOS, exceto em aplicaes


de altssima freqncia, quando sua velocidade de operao superior a das
famlias citadas. Sua imunidade de rudo relativamente baixa e seu alto consumo de
potncia so grandes desvantagens quando comparados com as demais famlias.
Outra desvantagem o fato de seus nveis lgicos serem representados por tenses
negativas(utiliza lgica negativa), o que a torna incompatvel com as outras
famlias.
Fonte de Alimentao:

22

Prof Luiza Maria Romeiro Cod


Os circuitos ECL utilizam lgica negativa, onde a fonte de tenso fornece o
terra e a tenso negativa chamada VEE = -5,2V.

Atraso de Propagao:
O atraso de propagao tpico de um circuito ECL em torno de 0,05ns ou
menos.

10.6 Escolhendo a Sub-famlia:


A escolha da sub-famla a ser adotada no projeto depender de quatro fatores
bsicos:
Repertrio:Disponibilidade de tipos diferentes de CIs
Velocidade que o projeto requisita
Consumo de energia.
Custo.

10.7 Ciclo de vida das famlias lgicas:

Embora a lgica TTL de 5V ainda tenha aplicao, novas tecnologias de baixa


tenso esto sendo colocadas no mercado e esto deslocando a tecnologia de 5V.A

Figura 10.3 mostra o ciclo de vida das vrias famlias lgicas na viso da Texas
Instruments.

Figura 10.3 Ciclo de vida das famlias lgicas.

23

Prof Luiza Maria Romeiro Cod


11. Caractersticas Eltricas dos CIs:

Essa seo apresenta as principais caractersticas e parmetros das famlias


TTL e CMOS.

11.1 Tenso de alimentao:

Cada CI ter obrigatoriamente um pino para ligao ao plo negativo da


alimentao e outro ao plo positivo tambm designado de Alimentao. Em circuitos
TTL, o pino de ligao ao plo positivo, ou seja, a alimentao designado com o
mnemnico VCC, (o c de coletor, pois nos circuitos TTL os coletores de vrios
transistores esto ligados ao plo positivo da alimentao), e nos circuitos CMOS, o
pino de alimentao chamado de VDD(o d de dreno, pois nos circuitos CMOS os
drenos de vrios transstores esto ligados ao plo positivo da alimentao). Como
muitos CIs CMOS so empregados juntos com TTL, ento VCC tambm usado para
designar o pino de alimentao desses CIs CMOS. J o pino para ligao ao plo mais
negativo, para CIs TTL aparece, geralmente, com o mnemnico GND (abreviatura de
ground, ou seja terra) e o plo de ligao mais negativo dos CIs CMOS aparecem
com o mnemnico Vss (o s de source, pois nos circuitos CMOS esse terminal do
MOSFET deve ser ligado ao plo negativo da alimentao).

tenso de alimentao em TTL Vcc corresponde a 5V e o GND


corresponde a 0V.

tenso de alimentao do CMOS, VDD, pode estar na faixa de +3 a


+18V( embora +5V seja a tenso mais usada, principalmente
quando CMOS est sendo empregado no mesmo circuito que TTL) e
Vss corresponde a 0V.

11.2 Valores de tenso associados aos nveis lgicos:

Para estabelecer limites de operaes aceitveis, os fabricantes listam os dados


sobre os valores mximos, mnimos e tpicos para os nveis de tenso de sada, como
visto no exemplo da Figura 11.1.

Figura 11.1 Nveis de tenso de sada de uma porta


24

Prof Luiza Maria Romeiro Cod


A tenso de sada de uma porta lgica deve sempre ter valores compreendidos
dentro da banda alta ou baixa. A regio de transio na Figura 11.1 , portanto,
proibida.

Como a sada de uma porta lgica pode ser usada como entrada para outra
porta lgica ou outras portas lgicas, os fabricantes estabelecem os limites dos nveis
de tenso de entrada, a fim de assegurar que todos os circuitos lgicos sejam
compatveis uns com os outros.

Esses nveis de tenses de entrada aceitveis, de uma porta, esto indicados na


Figura 11.2.

Figura 11.2. Nveis de tenso de entrada de uma porta lgica.

Para que a entrada de uma porta lgica seja reconhecida como nvel lgico 0
(ou 1), ela deve ter um valor dentro da banda especificada por ViL (ou ViH),
respectivamente. Caso a entrada no esteja dentro dessa banda, a sada da porta
lgica poder apresentar um valor lgico no correspondente funo que executa.

11.2 Imunidade ao Rudo:

Picos de corrente eltrica e campos magnticos podem induzir tenses nas


conexes existentes entre os circuitos lgicos. Tais sinais indesejados e esprios
denominados rudos, cujo efeito na operao de uma porta lgica mostrado na Figura
11.3, podem ter como resultado a queda da tenso de entrada de um circuito lgico a
um valor abaixo de ViH(mnimo) (Figura 11.3a) ou o aumento desta tenso a um nvel
acima de ViL(mximo) (Figura 11.3b), podendo a porta responder esse rudo como se
tivesse na entrada um nvel baixo ou um alto, respectivamente, o que causaria
alteraes na operao do circuito.

25

Prof Luiza Maria Romeiro Cod


Figura 11.3 Efeito causado na operao de uma porta lgica por um rudo na
sua entrada.

Uma medida da imunidade ao rudo de uma famlia lgica denominada


margem de rudo a qual refere-se capacidade deste circuito de tolerar tenses
geradas por rudo em suas entradas, sem alterar o seu funcionamento. A margem de
rudo para nvel ALTO, VNH, definida pela expresso (11.1) e margem de rudo para
nvel BAIXO, VNL pela expresso (11.2). Na Figura 11.4 esto mostrados os nveis de
tenso relacionados nas expresses da margem de rudo.

VNH = VOH(mnimo) - ViH(mnimo) (11.1)

VNL = ViL(mximo) - VOL(mximo) (11.2)

Figura 11.4 Margem de rudo .

26

Prof Luiza Maria Romeiro Cod


11.3 Potncia Dissipada:

Cada CI precisa de uma determinada quantidade de potncia eltrica para


operar. Tal potncia suprida pela fonte de tenso, conectada ao pino de alimentao
do CI, denominado VCC para a famlia TTL e VDD para os dispositivos CMOS (descritos
posteriormente). A quantidade de potncia que um CI precisa para funcionar
determinada pela corrente ICC que ele puxa da fonte que fornece VCC sendo seu valor
obtido pelo produto ICC x VCC. O consumo de corrente vai variar, dependendo dos nveis
lgicos nas entradas das portas, como mostra a Figura 11.5, onde em um CI com
portas NAND, em que todas as sadas esto no nvel lgico alto, e neste caso, a
corrente que sai da fonte VCC chamada de ICCH (Figura 11.5a). E, no mesmo CI, com
todas as suas sadas no nvel lgico baixo, neste caso, a corrente que sai da fonte VCC
denominada ICCL (Figura 11.5b). Em geral, ICCH e ICCL tm valores diferentes, sendo o
valor mdio de tais correntes, dado pela expresso (11.3), utilizado para calcular a
potncia mdia consumida pelo circuito integrado, dada pela expresso (11.4).

Figura 11.5 Valores de corrente para uma porta lgica:(a) ICCH


(b) ICCL

(11.3)

PD(mdia) = ICC(mdia) x VCC (11.4)

A potncia dissipada pelos CIs TTL no da freqncia de operao, mas como


os CIs CMOS apresentam uma capacitncia de entrada, sua potncia consumida varia
linearmente com a freqncia de operao. Essa dependncia com a freqncia
mostrada na Figura 11.6.

27

Prof Luiza Maria Romeiro Cod


Figura 11.6 Curva de Potncia Dissipada X Frequncia de Operao para as
famlias TTL e CMOS

11.4 Atraso de Propagao:

Um sinal lgico sempre sofre um retardo em sua passagem atravs de um


circuito. O atraso de propagao o tempo que demora entre o instante em so
aplicados os nveis lgicos na entrada e o instante em que obtm-se a resposta na
sada; esse tempo varia de acordo com a verso que for utilizada. Os dois tempos
correspondentes aos atrasos de propagao so definidos como:

tPLH : o intervalo de tempo que transcorre desde o instante em que


se aplica os nveis lgicos nas entradas at que a porta responda com
a passagem da sada do nvel lgico 0 para o nvel lgico 1(BAIXO
para ALTO).
tPHL : o intervalo de tempo que transcorre desde o instante em que
se aplica os nveis lgicos nas entradas at que a porta responda com
a passagem da sada do nvel lgico 1 para o nvel lgico 0( ALTO
para BAIXO).

A Figura 11.7 ilustra tais atrasos de propagao para o circuito NOT. Observe
que tPHL o tempo necessrio para que a sada NOT passe do nvel ALTO para o BAIXO
em resposta a uma entrada ALTO. Ele medido a partir da metade dos pontos de
transio dos sinais de entrada e de sada. Em geral tPHL e tPLH possuem valores
diferentes, variando tambm em funo das condies de carregamento a que o
circuito est submetido. Tais valores so usados para compararem as velocidades de

28

Prof Luiza Maria Romeiro Cod


operao dos circuitos lgicos. Por exemplo: um circuito com retardo de propagao
em torno de 10ns mais rpido do que um circuito com retardo da ordem de 20ns.

Figura 11.7 Atrasos de propagao.

11. 5 Produto Velocidade-Potncia:

Um parmetro utilizado para medir e comparar o desempenho global de uma


famlia de circuitos integrados atravs do produto velocidade-potncia (speed-
power), obtido atravs da multiplicao do atraso de propagao pela potncia
dissipada. Portanto, quanto mais baixo for o valor deste produto, melhor ser o
desempenho global da famlia em questo, pois significa que a famlia ter um
consumo baixo de potncia e um tempo de atraso pequeno, o qual representa
velocidade de resposta alta.

11. 6 Fan-out:

Em um sistema digital, diversas portas podem ser conectadas sada de uma


mesma porta, como o mostrado na Figura 11.8. Essas portas apresentam um certo
valor de impedncia de sada quando no possuem nenhuma carga conectada sua
sada. Ao serem conectados outros CIs sua sada, ocorrer uma diminuio na
impedncia de carga do bloco, acarretando em corrente maior, alterando as
especificaes de tenso de sada. Porm, cada tipo de porta apresenta uma corrente
mxima de sada, quando esta est em nvel alto (IoH) e um outro valor para a
corrente mxima de sada, quando esta est em nvel baixo (IoL), a qual pode ser
drenada da porta. Para se ter uma medida de quantos blocos podem ser conectados na
sada de outro, sem que ultrapasse a corrente mxima, tanto para nvel alto como
baixo na sada, define-se uma medida chamada de fan-out ou fator de carga do CI
como sendo:

Fan-out: o nmero que expressa qual a quantidade mxima de blocos

29

Prof Luiza Maria Romeiro Cod


da mesma famlia que poder ser conectado sada de um bloco.

E pode ser dado pelas expresses(11.5 e 11.6):

Fan-out = mn (nH, nL) (11.5)

Onde:

= I oH max
= I oL max
n H
(11.6a) e n L
(11.6b) (11.6)
I iH max I iL max

Por exemplo: uma porta lgica com fan-out igual a 10 pode alimentar at no
mximo 10 entradas lgicas padro. Se tal nmero no for respeitado os nveis de
tenso na sada do circuito podero no respeitar as especificaes.

Figura 11.8 Porta NAND acionando vrias portas NANDs.

30

Prof Luiza Maria Romeiro Cod


12. Interfaceamento entre Famlias diferentes:

Interfacear significa conectar as sadas de um circuito em outro circuito com


as caractersticas eltricas diferentes. Quando for necessrio conectar blocos de uma
famlia a outros de uma outra famlia, necessrio verificar se essas famlias so
compatveis, ou seja, se eles possuem as mesmas caractersticas eltricas. Caso
possuam caractersticas eltricas diferentes necessrio acrescentar, entre os circuitos
interligados, um circuito de interface cuja funo de compatibilizar as caractersticas
do sinal de sada do circuito alimentador, condicionando-o de forma a torn-lo
compatvel com as exigncias da carga(circuito alimentado). Esse circuito torna-se
necessrio quando as condies a seguir ocorrem:

1. Se as tenses de alimentao no forem iguais,


2. Se as tenses de alimentao forem as mesmas, ainda assim deve-se
considerar:

A diferena de propagao de rudo das duas famlias.


O fan-out cruzado
As diferenas das caractersticas eltricas entre o circuito alimentador, circuito
que est fornecendo o sinal de entrada para o circuito de carga. As tenses de
VOH e VOL do circuito alimentador devem ser compatveis com os nveis aceitos
como nveis ALTO e BAIXO, respectivamente, para o circuito de carga.

Os CIs pertencentes a mesma famlia lgica so projetados para serem


interligados sem necessidade de circuito especial, observando apenas as limitaes de
fan-out. Quando so interligados CIs de famlias lgicas diferentes ou de sries
diferentes pertencentes a mesma famlia lgica, devem ser observados os parmetros
de corrente e tenso destes dois dispositivos. Nos itens seguintes so mostrados
exemplos de alguns casos de interligao entre dispositivos diferentes.

12.1 CMOS alimentando TTL:

Considerando, inicialmente, a interface quando uma porta lgica CMOS usada


para acionar uma porta lgica TTL (Figura 12.1). Deve-se observar se o CMOS (circuito
alimentador) pode gerar a corrente e a tenso necessria ao funcionamento do TTL.
Na Tabela 12.1 tem-se as especificaes eltricas do CMOS 4069 e do TTL 74LS04.
Quando a sada da porta CMOS est no nvel lgico 1, a tenso de sada mnima
VOHmin = 4,9 V. Isto aceitvel para circuitos TTL, pois eles aceitam qualquer tenso
acima de VIHmin= 2,0V at Vccmx = 5,25 V, como nvel lgico 1, como mostrado na
Figura 12.2.

Figura 12.1 Porta CMOS acionando uma porta TTL.

31

Prof Luiza Maria Romeiro Cod


Quando a sada da porta CMOS est no nvel lgico 0, a tenso de sada
mxima VOL(max) = 0,1 V, que tambm aceitvel pelas portas TTL, visto que VIL(max)
= 0,8V(Figura 12.2). Portanto, a porta CMOS pode acionar uma porta TTL diretamente,
e os circuitos so completamente compatveis.

Tabela 12.1 Parmetros eltricos da porta NAND CMOS e TTL:


PARMETROS CMOS TTL
VIHmin (V) 3,5 2,0
VIL(max) (V) 1,0 0,8
VOHmin(V) 4,9 2,4
VOL(max)(V) 0,1 0,4
IiH(max)( A) 1,0 40
IiL(max)( A) -1,0 -1,6
IOH(max)(mA) -4,0 -400
IOL(max(mA) 4,0 16

Figura 12.2 faixa dos nveis lgicos 1 e 0, para sada do CMOS 4069
e entrada do TTL74LS04.

Para calcular o fan-out da ligao CMOS-TTL, observa-se, inicialmente, quando


a sada da porta CMOS est no nvel lgico 1, IOH(max) = 4 mA para CMOS e IiH(max) =
40A para nvel lgico 1 na entrada da porta TTL. Portanto, pode-se ligar 100 portas
TTL na sada de uma porta CMOS, considerando apenas o nvel lgico 1. Agora
verificando quando a sada da porta CMOS est no nvel lgico 0, ela fornece uma

32

Prof Luiza Maria Romeiro Cod


corrente IOL(max)= 4 mA , mas a entrada da porta TTL necessita de IiL(max) = 1,6 mA
quando o nvel lgico 0 na entrada. Portanto, 3 portas TTL necessitam de 4,8 mA, o
que ultrapassa o valor Maximo de IOL do CMOS. Logo, para ao ultrapassar esse valor,
uma porta CMOS pode alimentar apenas 2 portas TTL.

12.2 TTL alimentando CMOS:

Quando uma porta TTL usada para acionar portas CMOS, como mostra a
Figura 12.3, se a sada da porta TTL est no nvel lgico 0, a tenso de sada mxima
VOL(max) = 0,4 V, e aceitvel como entrada para a porta CMOS, visto que a tenso
de entrada VIL(max) = 1,0 V para o nvel lgico 0. Isso pode ser observado na Figura
12.4, que todo nvel 0 que TTL envia para CMOS este interpreta como nvel 0.
Quando a sada da porta TTL est no nvel lgico 1, a tenso mnima na sada
VOH(min) = 2,5 V e a porta CMOS precisa de ViH(min) = 3,5 V. Portanto, aqui surge uma
regio de incompatibilidade, como mostrado na Figura 12.4, que para ser resolvida,
basta adicionar um resistor Ri como interface, conforme mostra a Figura 12.5.

Figura 12.3 Porta TTL acionando porta CMOS

Figura 12.4 faixa dos nveis lgicos 1 e 0, para sada do TTL74LS04


e entrada do CMOS 4069.

33

Prof Luiza Maria Romeiro Cod


Figura 12.5 Interface entre porta TTL e CMOS

Existem limites superiores e inferiores para o resistor de interface. O limite


inferior funo da corrente que a porta TTL capaz de fornecer quando sua sada
est no nvel lgico 0. Supondo a corrente da porta CMOS, Iil(max), desprezvel, o limite
inferior de Ri dado por:

(V V oL )
Ri =
cc max
(12.1)
mn
I oL max

O limite superior do resistor de interface quase sempre determinado pela


capacitncia total de entrada da carga CMOS, Ci (obtido como a mxima capacitncia
de entrada de uma porta CMOS multiplicada pelo numero de portas que so ligadas a
sada da porta TTL). E o limite superior dado pela expresso:

t
Ri = (12.2)

max

C i ln V cc ( )
V cc V iH min

Onde: t o tempo de transio


Ci a capacitncia de entrada

Portanto, portas TTL, podem ser usadas para acionar portas CMOS desde que
se faa uma interface com um resistor Ri obtida atravs das duas expresses
anteriores (12.1) e (12.2).
Deve-se notar que existe famlia lgica, ex: 54/74HCTXX, cujos componentes
so completamente compatveis com ambos, TTL ou CMOS, e podem ser usados para
conectar tanto um sistema TTL com um CMOS, diretamente, sem necessidade de
resistor de interface.

34

Prof Luiza Maria Romeiro Cod


13. Circuitos Eltricos dos CIs:

Neste item sero analisadas as configuraes eltricas de portas TTL .

13.1.Portas com Sadas em Totem-Pole:

O circuito tpico da famlia TTL pode ser visto na Figura 13.1 onde est
representada uma porta NAND de duas entradas. O funcionamento desta porta o
seguinte:

1 caso: quando as entradas A e B esto no nvel 1 , Q1 est cortado,


conduz apenas a juno base coletor como se fosse um diodo. Q2 conduz, Q4
conduz e Q3 est cortado, tem-se na sada nvel0.
2 caso: alguma entrada no nvel 0, Q1 conduz, Q2 est cortado, Q4 est
cortado e Q3 conduz, tem-se na sada nvel1.

Os transistores correspondem ao estgio de sada da porta onde um puxa a


corrente para o Terra e o outro empurra a corrente de Vcc . Esse circuito passou a
ser conhecido como sada Totem-pole.

Figura 13.1 Configurao de uma porta NAND de duas entradas com sada em
Totem-Pole.

Observe que as sadas de uma porta em Totem-pole, como a da Figura 13.1,


no podem ser ligadas juntas no mesmo ponto como ilustrado na Figura 13.2, na qual
as sadas em Totem-pole de duas portas lgicas diferentes so conectadas juntas no
ponto X. Suponha que a sada da porta A esteja em nvel lgico ALTO,( Q3A conduzindo
e Q4A cortado) e a sada da porta B esteja em nvel lgico BAIXO ,( Q3B cortado e Q4B
conduzindo). Nesta situao Q4B uma carga resistiva muito baixa para Q3A , puxando
uma corrente que pode chegar aos 55 mA, a qual pode danificar os transistores Q3A ou
Q4B.

35

Prof Luiza Maria Romeiro Cod


Figura 13.2 Sadas em Totem-pole ligadas no mesmo ponto.

13.2 Portas com sadas em Coletor Aberto:

O porta (gate) de Coletor Aberto um CI que tem a caracterstica


especial de possuir o transistor de sada com o coletor disponvel em um pino do CI, e
desconectado de qualquer ligao interna, conforme mostra a Figura 13.3.a. Observe
que na Figura 13.3.a no existe o resistor R4 (resistor pull-up), nem o transistor Q3 ,
nem o diodo D1, A sada tomada no coletor do transistor Q4 que est aberta , no
est conectada a nenhum outro componente do circuito. Quando em nvel lgico
BAIXO, Q4 est conduzindo (tem corrente na base), ao passo que no nvel ALTO Q4
est cortado (essencialmente um circuito aberto). Para o funcionamento correto da
porta h a necessidade da ligao de um resistor externo denominado Resistor Pull-
up Rp entre o coletor aberto de Q4 e Vcc, conforme mostrado na Figura 13.3.b, de
modo a fazer com que um nvel de tenso mensurvel aparea na sada, quando esta
estiver em nvel lgico ALTO.
A Figura 13.3.b mostra a porta com o resistor Pull-up conectado externamente.

36

Prof Luiza Maria Romeiro Cod


Figura 13.3 Circuito do Gate Coletor Aberto: (a) sem resistor Pull-up.
(b) com resistor Pull-up.

O objetivo da configurao desse CI possibilitar a implantao da Lgica por


Fios (E por fios ou wired-and) mostrado na Figura 13.4 , na qual , o resistor pull-up
funciona como regulador de corrente, sendo que seu valor vai depender do nmero de
Gates, que iro participar da conexo E por fios, e do nmero de cargas a serem
alimentadas pelo ponto E.

Figura 13.4 Obteno da funo AND interligando sadas em coletor aberto.

37

Prof Luiza Maria Romeiro Cod


Existem tambm os Buffers e Drivers de coletor aberto, que diferem dos Gates
ordinrios de coletor aberto por terem maior capacidade de absoro de corrente e um Fan-
Out mais elevado, so usados na alimentao de cargas que exigem altas correntes.
Alguns destes circuitos tm a vantagem adicional de permitir a ligao do resistor pull-
up em at 30V(como o 74LS06 e o 74LS07), podendo assim fazer interface de TTL para
circuitos com tenso mais elevada que a dos Gates TTL comuns.

13.3 Portas com sadas em Tri-State:

O dispositivo com sada denominada tri-state um circuito que possui uma


entrada adicional que controla a sada. O nome tri-state devido ao fato de tal
configurao permitir trs estados possveis na sada:

1. Estado Lgico ALTO, nvel1 (baixa impedncia para Vcc)


2. Estado Lgico BAIXO, nvel 0 (baixa impedncia para terra)
3. Desligado (disabled) (apresenta alta impedncia tanto para Vcc como para
terra).

O estado de alta impedncia (tri-state ou desligado), obtido com os dois


transistores do arranjo totem-pole cortados, fazendo com que o terminal de sada
esteja em alta impedncia tanto em relao ao terra quanto em relao Vcc. Em
outras palavras a sada est aberta ou em flutuao, ou seja, nem no nvel ALTO, nem
no BAIXO. Neste estado o circuito apresenta como se estivesse desconectado do resto
do sistema, isto , no h troca de corrente com os circuitos conectados a esta sada.
Assim, quando est nesse estado, sua sada no influencia e nem influenciada pelo
sistema a ela conectada.

A modificao da configurao totem-pole para obter a tri-state mostrada na


Figura 13.5b, onde a poro do circuito envolvido pelas linhas pontilhadas foi
adicionada ao circuito bsico.

Resumindo, os dispositivos Tri-State possuem uma entrada


habilitadora/desabilitadora (E) alm das entradas e sadas normais (A) como mostra a
Figiura 13.5c. Quando habilitado a porta funciona normalmente e quando desabilitado
apresenta uma alta impedncia de sada, veja tabela na Figura 13.5a.

O circuito da Figura 13.5b funciona da seguinte maneira: Quando a entrada


ENABLE est em 1, faz com que o transistor de entrada Q1 e o diodo D1, sejam
polarizadas reversamente, assim o circuito funciona como um inversor normal. Porm,
quando ENABLE est em 0, o fluxo de corrente na juno base-emissor de Q1 deixa
Q2 sem corrente de base, levando-o ao corte, e conseqentemente, Q4 tambm. O
diodo D1 estar conduzindo e levando Q3 ao corte. Assim Q3 e Q4 estaro em corte, o
que ocasiona uma sada de alta impedncia tanto para Vcc como para terra.

38

Prof Luiza Maria Romeiro Cod


HABILIT(E) ENTRADA SADA
1 0 1
1 1 0
0 0 Alta imped.
0 1 Alta imped.
(a)

Figura 13.5 Porta NOT com sada em tri-state.


(a) Tabela verdade.
(b)configurao interna da porta
(c) e (d) smbolo

Observao: no smbolo de tri-state pode aparecer um tringulo voltado


para baixo como mostra a Figura 13.5d

Vantagem da sada Tri-State: CI com sada em tri-state permitem que essas


sadas possam ser ligadas juntas (em paralelo) sem comprometer a velocidade de
comutao do circuito. Uma sada tri-state , quando habilitada, funciona como uma
sada em totem-poole, com suas caractersticas de baixa impedncia e alta velocidade
de operao. Porm, quando ligadas em paralelo, apenas uma delas pode estar
habilitada em cada tempo, porque do contrrio, duas sadas em totem-poole ativas e
conectadas juntas podero produzir correntes de valor alto que podem danificar o
circuito, como visto no tem 13.1.

Existem tambm os Buffers Tri-state o qual utilizado para controlar a passagem


de um sinal lgico da sua entrada para a sua sada. So utilizados onde vrios sinais
devem ser conectados a linhas comuns(barramento)

39

Prof Luiza Maria Romeiro Cod


13.4 Portas tipo Schimitt Trigger :

O circuito tipo Schimitt Trigger tem uma caracterstica chamada histerese.


No circuito TTL padro, o nvel ZERO qualquer sinal cuja tenso seja inferior a 0,8
Volts, enquanto que o nvel UM ser qualquer sinal superior a 2,0 Volts. Sinais entre
0,8 Volts e 2,0 Volts podem levar a um comportamento errtico do circuito, podendo
ser interpretado tanto como ZERO quanto como UM.

No Schimitt Trigger, se o sinal em uma entrada 0 Volts, ele ser interpretado como
nvel ZERO. Se a tenso eltrica daquele sinal comear a subir, o circuito continuar
interpretando-o como nvel ZERO enquanto a tenso se mantiver abaixo de 1,7 Volts.
Uma vez ultrapassada essa barreira (no existe zona proibida para as tenses de
entrada), o sinal ser reconhecido como nvel lgico UM. Se, agora a tenso de
entrada comear a diminuir, ela continuar sendo interpretada com UM lgico, at que
desa abaixo de 0,9 Volts(e no 1,7 Volts como na subida da tenso), quando passar
a ser interpretada como ZERO. Ou seja, h dois limiares de comutao diferentes: um
para tenses de entrada crescentes (1,7 Volts), outro para tenses de entrada
decrescentes (0,9 Volts). Isso a histerese como mostra a Figura 13.6

Figura 13.6 Funcionamento de uma porta Schimitt Trigger.


(a) Smbolo.
(b) Sinal de entrada e sada.
(c) Histerese.

Existem duas situaes tpicas onde se usa o Schmitt Trigger. A primeira ocorre
quando os sinais de entrada variam muito lentamente, passando pela regio proibida
40

Prof Luiza Maria Romeiro Cod


(entre 0,8 Volts e 2,0 Volts para a famlia TTL, e nos 40% centrais da faixa de
alimentao na famlia CMOS), por um tempo no desprezvel, e podendo levar a
oscilaes na sada, ou a estados esprios. A segunda situao ocorre quando se
processa sinais ruidosos, cuja amplitude oscila dentro da regio proibida, provocando
nas portas lgicas convencionais igualmente oscilaes na sada. Veja na Figura 13.7
um exemplo de eliminao de rudos com Schmitt Trigger.

Figura 13.7 Eliminando rudo com Schimitt Trigger

14.. IDENTIFICAAO DO CI:

Cada CI identificado por um conjunto de letras e nmeros. Este cdigo pode ser
dividido em partes distintas, e cada qual nos fornece uma informao diferente sobre o
dispositivo.

Exemplo: SN/54/H/102/N.

SN: prefixo padro para Semiconductor Network (utilizado pela


Texas). Podem ocorrer variaes como:
RSN: Radiation Hardened Circuit
BL: Dispositivo construdo Beam Lead
SNX: Experimental Circuit

54: Variao da temperatura.

Srie 54: -55 a + 125 C (aplicao militar)


Tenso de alimentao: 4,5 a 5,5V.

Srie 74: 0 a +74 C (aplicao industrial)


Tenso de alimentao: 4,75 a 5,25V

H: indica qual o tipo de dispositivo utilizado na integrao


Alguns exemplos:
H: transistor bipolar de alta potencia
L: transistor de baixa potencia
S: Schottky
LS: Schottky de baixa potencia
C: CMOS metal-gate :pinagem compatvel c/ TTL

41

Prof Luiza Maria Romeiro Cod


HC: CMOS silicon-gate de alta velocidade pinagem compatvel
c/
TTL
Obs.: Quando essa letra estiver omitida significa famlia padro.

102: Nesse campo podem aparecer dois ou trs nmeros os quais


indicam a funo do dispositivo
102: flip-flop JK.

N: Tipo de encapsulamento. Existem 11 possibilidades.(T, W,


etc)

15. Bibliografia:

Bignell,J. W.& Donovan, R. L. Eletrnica Digital-Lgica Combinacional. Ed


Makron Books
Fregni, E. & Saraiva, M., Engenharia do Projeto Lgico Digital, Ed. Edgard
Blcher Ltda.
Leach D. P. Eletrnica Digital no Laboratrio. Ed. Makron Books
Tocci, J. R. , Sistemas Digitais- Princpios e Aplicaes, Ed. Prentice Hall do
Brasil
Uyemura, J. P. Sistemas Digitais- Uma Abordagem Integrada, Ed. Thomson
Pioneira

http://pt.wikipedia.org/wiki/Circuito_digital; Consultado dia 27/08/2007


http://pt.wikipedia.org/wiki/Circuito_integrado#Escala_de_integra.C3.A7.C3.A3o_e_na
notecnologia ; Consultado dia 27/08/2007
http://www.psi.poli.usp.br/psi/site/apresentacao/a-historia.htm; Consultado dia
27/08/2007
http://www.inf.ufsc.br/ine5365/cllab.html; Consultado dia 28/08/2007
http://pt.wikipedia.org/wiki/Lei_de_Moore ;Consultado dia 30/08/2007
http://www.suframa.gov.br/minapim/news/visArtigo.cfm?Ident=151&Lang=BR
consultado dia 04/08/2009
http://www.forumpcs.com.br/coluna.php?b=135976 consultado dia 04/08/2009
http://academicos.cefetmg.br/admin/downloads/2114/ED%20I%20-
%20Transp%208.pdf consultado dia 04/08/2009
http://www.dsif.fee.unicamp.br/~fabiano/EE610/PDF/2_h%20Comparativo%20Tecnol
%F3gico%20&%20Interface.pdf consultado dia 04/08/2009
http://www.visetelecom.com.br/decifrandocodigosdatasheet.htm consultado em
08/2009
http://www.noginfo.com.br/arquivos/FC_Modulo_4.pdf consultado em
08/2009

42

Prof Luiza Maria Romeiro Cod


http://www.estv.ipv.pt/paginaspessoais/ffrancisco/sd0506/inst_lab.pdf consultado em
08/2009
http://members.fortunecity.com/rleal/digi_aula22_09_1.htm consultado em 08/2009
http://www.dsif.fee.unicamp.br/~fabiano/EE610/PDF/2_g%20%20BiCMOS.pdf
consultado em 08/2009
http://www.demic.fee.unicamp.br/~elnatan/ee610/15a%20Aula.pdf consultado em
08/2009
http://dei-
s1.dei.uminho.pt/pessoas/pmendes/microelectronica/downloads/Aula10_microelectroni
ca_2005_2006.pdf consultado em 08/2009
http://diana.ee.pucrs.br/~decastro/pdf/ED_C4.pdf consultado em 08/2009
www.cp.utfpr.edu.br/chiesse/Sistemas_Digitais/Fam_logicas.pdf consultado em
01/08/2009

http://pt.wikipedia.org/wiki/Encapsulamento_de_circuitos_integrados consultado em
01/10/2012

43

Prof Luiza Maria Romeiro Cod