Escolar Documentos
Profissional Documentos
Cultura Documentos
Computao
SEL 384 Laboratrio de Sistemas Digitais I
1. Objetivo do Laboratrio:
2. Introduo:
Desde o incio da dcada de 60, o nmero de dispositivos num chip tem dobrado a
cada 18 meses seguindo a chamada lei de Moore (Figura 3.1). O fundador da Intel,
Gordon Moore, constatou que a cada 24 meses a capacidade de processamento dos
computadores dobra, enquanto os custos permanecem constantes. Isto , daqui a dois
anos voc vai poder comprar um chip com o dobro da capacidade de processamento
pelo mesmo preo que voc paga hoje.
Com componentes de larga escala de integrao, (LSI), nos anos oitenta, e a extra
larga escala de integrao, (ELSI), nos anos noventa, vieram os microprocessadores
de alta velocidade de tecnologia MOS, que nada mais so que muitos circuitos
integrados numa s mesa epitaxial. Atualmente a Eletrnica est entrando na era da
nanotecnologia. Os componentes eletrnicos se comportam de maneiras diferentes do
que na eletrnica convencional e microeletrnica, nestes a passagem de corrente
eltrica praticamente no altera o seu estado de funcionamento. Nos
nanocomponentes, a alterao de seu estado em funo da passagem de corrente
deve ser controlada, pois existe uma sensibilidade maior s variaes de temperatura,
e principalmente s variaes dimensionais. Estas causam alteraes nas medidas
fsicas do componente de tal forma, que podem vir a danific-lo. Por isso a
nanotecnologia to sensvel sob o ponto de vista de estabilidade de temperatura e
presso.
De acordo com as ltimas previses, esta evoluo dever prosseguir por mais 20
anos. Desse modo, no ano de 2020, as memrias em uma nica pastilha atingiro um
trilho de bits. O nvel de complexidade se tornou to alto que, internacionalmente,
est se desenvolvendo rapidamente o conceito de Sistemas Complexos em Pastilha
(Systems On-a-Chip - SoC). Desta forma, Software e Hardware estaro contidos
diretamente em pastilha de silcio que sero utilizados em sistemas eletrnicos
embarcados, equipamentos e instrumentos. (Obs:Eletrnica Embarcada representa
todo e qualquer sistema eletro-eletrnico montado em uma aplicao mvel, seja ela
um automvel, um navio ou um avio).
4. Circuito Integrado:
dissipao de calor;
temperatura de operao;
(a) (b)
6. Circuito Impresso:
SSI - Integrao em pequena escala (at doze portas lgicas por CI)
10
11
12
As famlias dos CIs se distinguem umas das outras pelo tipo de dispositivo
semicondutor que incorporam e como os dispositivos semicondutores (e resistores) so
interligados para formar a porta lgica, ou seja, de acordo com a tecnologia
empregada na fabricao. Dentre as tecnologias utilizadas tem-se algumas aqui
citadas:
ECL (Lgica Acoplada pelo Emissor): usa muitos transistores bipolares por porta.
Nessa famlia a corrente eltrica que carrega a informao e no a tenso,
sendo este o inconveniente ( mais difcil medir corrente). Possui alta
velocidade de comutao e usada em integrao pequena e mdia escala.
Possuem alta velocidade e alto consumo de potncia.
Tempo de atraso: 3 ns . Fan-out =25.
A tecnologia bipolar foi a precursora dos circuitos digitais e pode ser vantajosa
em termos de velocidade comparada s tecnologias baseadas em dispositivos
unipolares(MOS). No entanto, uma soluo pior em termos de consumo de potncia
e no possibilita a implementao de circuitos em larga escala devido rea que uma
porta lgica ocupa. As famlias bipolares utilizadas atualmente so a TTL e ECL,
utilizadas respectivamente, para circuitos genricos e de muito alta velocidade.
Atualmente, as famlias TTL e CMOS so as mais usadas, sendo empregadas em uma
grande quantidade de equipamentos digitais, computadores e perifricos. Porm, a
tecnologia dominante a CMOS devido ao seu baixo custo e grande quantidade de
portas que pode integrar por unidade de rea. Como as famlias mais utilizadas so a
TTL ,CMOS e ECL, segue mais detalhes sobre elas:
10.1 Famlia TTL:
Potncia
Tempo de
Dissipada Atraso
Sries TTL Prefixo Hex NOT
por porta
(ns)
(mW)
15
Velocidade Consumo de
Potncia
Mais AS Baixo L
rpida
F ALS
S LS
ALS F
LS AS
Padro Padro
Mais lenta L Alto S
Fonte de Alimentao:
Srie 74 verso comercial 0 < T< +70C Vcc = 5V 10%
Srie 54 verso militar -55 < T < +125C Vcc = 5V 5%
Atraso de propagao:
Transistores bipolares podem ser chaveados muito rapidamente, portanto
o atraso de propagao de poucos nanossegundos.
17
Potncia Tempo
Sries CMOS Prefixo hex NOT esttica
de
dissipada atraso
18
40 ou 4069 1W 50
CMOS metal-gate 140
74C 74C04 10W 60
CMOS metal-gate :pinagem compatvel c/
TTL (C)
CMOS silicon-gate de alta velocidade 74HC 74HC04 2,5W 8
pinagem compatvel c/ TTL(HC)
CMOS silicon-gate de alta velocidade 74HCT 74HCT04 1,25W 11
eltricamente compatvel c/ TTL(HCT)
CMOS silicon-gate de alta velocidade 74AHC 74AHC04 0,5W 5,2
avanado pinagem compatvel c/ TTL
Advanced High-Speed (HVC)
CMOS avanada(AC) 74AC 74AC04 0,5W 5
CMOS avanada compatvel comTTL(ACT) 74ACT 74ACT04 0,5W 5
CMOS LV Low-Voltage(LV) 74LV 74LV04 20 A 13
CMOS LVC-(Low-Voltage CMOS )(LVC) 74LVC 74LVC04 20 A 6,5
CMOS Advanced Very-Low-Voltage(ALVC) 74ALVC 74ALV04 40 A 2
CMOS Advanced Ultra-Low-Voltage (AUC) 74AUC 74AUC04 10 A 3,3
CMOS-Advanced Ultra-Low-Power (AUP) 74AUP1 74AUP1G04 0,9A 3,9
CMOS_Advanced Very-Low-Voltage (AVC) 74AVC No tem 0,04A 1,7
Fast CMOS Technology(FCT) 74FCT No tem
10.2.1 Famlia CMOS srie CD4000: Foi a primeira srie CMOS lanada.
Inicialmente lanada como srie 4000A e sucedida pela srie 4000B a qual suportava
correntes mais altas do que a 4000A. Da famlia CMOS a srie que fornece a maior
tenso de alimentao, at 20V e tambm a que tem o maior nmero de funes
disponvel.
10.2.2 Famlia CMOS srie 74C: compatvel pino a pino e funo com dispositivos
TTL, isso possibilita a substituio de circuito TTL por seu equivalente em CMOS.
Possui o desempenho semelhante srie 4000.
10.2.3 Famlia CMOS srie 74HC: uma verso melhorada da srie 74C, a qual
suporta correntes mais altas na sada e possui um tempo de atraso dez vezes menor
que a srie 74C, sua velocidade comparvel a dos dispositivos TTL 74LS.
10.2.4 Famlia CMOS srie 74HCT: possui alta velocidade e compatvel em termos
de tenses com CIs TTL, isso possibilita que CIs HCT possam ser alimentados por
sadas TTL sem precisar de circuitos externos para compatibilizao (semelhante LS).
10.2.5 Famlia CMOS srie 74AHC: apresentam menor rudo do que a srie HC, um
consumo de potncia que corresponde metade do obtido com a srie HC e uma
velocidade que equivale a 3 vezes a obtida com dispositivos HC. A srie AHC pode ser
utilizada para tenses de alimentao de 5V ou 3,3V.
19
10.2.7 Famlia CMOS srie 74ACT: mesmas caractersticas da srie AC, porm tem
entradas eltricamente compatveis com a famlia TTL.
10.2.8 Famlia CMOS srie LV: uma melhor flexibilidade em sistemas de 3,3V ou
5V.
Oferecem um atraso de propagao de at 13 ns para tenses de 3,3V.
10.2.9 Famlia CMOS srie LVC: foi especialmente projetada para tenses de
alimentao de 3V. Essa srie uma verso de alta performance com processo de
tecnologia CMOS de 8, apresenta 6,5ns de atraso de propagao. Essa srie inclui
bus de interface e portas com 50 funes diferentes.
10.2.11 Famlia CMOS srie AUC: a primeira famlia lgica que otimizada em
1,8V, mas operacional de 0,8V a 2,5V. Essa famlia sub-1V opera em baixa potncia
e alta velocidade, mantendo toda a integridade do sinal, para uso em equipamentos de
telecomunicaes, estaes de trabalho de alto desempenho e eletrnicos portteis.
10.2.12 Famlia CMOS srie AUP: a famlia lgica de potncia mais baixa
aumentando o tempo de vida da bateria em 73% para Vcc de 3V. Dispositivos de baixa
potncia podem consumir uma significante quantidade de potncia em aplicaes
portteis. Dispositivos AUP fornecem projetos com capacidade de consumir 91%
menos de potncia do que a indstria padro de tecnologia de baixa voltagem.
Fornecem um atraso de propagao de 2,0ns em 3V(3ns para 1,8V)
10.2.13 Famlia CMOS srie AVC: foi a primeira famlia lgica a obter atraso de
propagao menos que 2ns para 2,5V. Apresenta os menores tempos de propagao
para 1,8V(3,2ns), 2,5V(1,9ns) e 3,3V(1,7ns). Isso possibilita um desempenho mais
rpido enquanto fornece um baixo rudo. Foi projetada para as prximas geraes de
PC e estaes de trabalho.
10.2.14 Famlia CMOS srie FCT: foi projetada para altas correntes (dezenas de
mA) em aplicaes de interface de bus. Esses produtos so otimizados para operar em
5V e so compatveis funo/pino com as famlias CMOS
Fonte de Alimentao:
20
Atraso de propagao:
Nas sries mais comuns, o tempo de atraso de propagao mdio da
ordem de dezenas de ns, constituindo-se em uma grande desvantagem. O
problema foi superado com o aparecimento das verses apropriadas para
uso em alta velocidade (HC/HCT), com parmetros compatveis com os
das verses TTL para a mesma finalidade. Podendo-se chegar a um atraso
de propagao da ordem de 0,1ns ou menos. Circuitos mais complexos
possuem um atraso de propagao da ordem de vrios nanossegundos.
21
22
Atraso de Propagao:
O atraso de propagao tpico de um circuito ECL em torno de 0,05ns ou
menos.
Figura 10.3 mostra o ciclo de vida das vrias famlias lgicas na viso da Texas
Instruments.
23
Como a sada de uma porta lgica pode ser usada como entrada para outra
porta lgica ou outras portas lgicas, os fabricantes estabelecem os limites dos nveis
de tenso de entrada, a fim de assegurar que todos os circuitos lgicos sejam
compatveis uns com os outros.
Para que a entrada de uma porta lgica seja reconhecida como nvel lgico 0
(ou 1), ela deve ter um valor dentro da banda especificada por ViL (ou ViH),
respectivamente. Caso a entrada no esteja dentro dessa banda, a sada da porta
lgica poder apresentar um valor lgico no correspondente funo que executa.
25
26
(11.3)
27
A Figura 11.7 ilustra tais atrasos de propagao para o circuito NOT. Observe
que tPHL o tempo necessrio para que a sada NOT passe do nvel ALTO para o BAIXO
em resposta a uma entrada ALTO. Ele medido a partir da metade dos pontos de
transio dos sinais de entrada e de sada. Em geral tPHL e tPLH possuem valores
diferentes, variando tambm em funo das condies de carregamento a que o
circuito est submetido. Tais valores so usados para compararem as velocidades de
28
11. 6 Fan-out:
29
Onde:
= I oH max
= I oL max
n H
(11.6a) e n L
(11.6b) (11.6)
I iH max I iL max
Por exemplo: uma porta lgica com fan-out igual a 10 pode alimentar at no
mximo 10 entradas lgicas padro. Se tal nmero no for respeitado os nveis de
tenso na sada do circuito podero no respeitar as especificaes.
30
31
Figura 12.2 faixa dos nveis lgicos 1 e 0, para sada do CMOS 4069
e entrada do TTL74LS04.
32
Quando uma porta TTL usada para acionar portas CMOS, como mostra a
Figura 12.3, se a sada da porta TTL est no nvel lgico 0, a tenso de sada mxima
VOL(max) = 0,4 V, e aceitvel como entrada para a porta CMOS, visto que a tenso
de entrada VIL(max) = 1,0 V para o nvel lgico 0. Isso pode ser observado na Figura
12.4, que todo nvel 0 que TTL envia para CMOS este interpreta como nvel 0.
Quando a sada da porta TTL est no nvel lgico 1, a tenso mnima na sada
VOH(min) = 2,5 V e a porta CMOS precisa de ViH(min) = 3,5 V. Portanto, aqui surge uma
regio de incompatibilidade, como mostrado na Figura 12.4, que para ser resolvida,
basta adicionar um resistor Ri como interface, conforme mostra a Figura 12.5.
33
(V V oL )
Ri =
cc max
(12.1)
mn
I oL max
t
Ri = (12.2)
max
C i ln V cc ( )
V cc V iH min
Portanto, portas TTL, podem ser usadas para acionar portas CMOS desde que
se faa uma interface com um resistor Ri obtida atravs das duas expresses
anteriores (12.1) e (12.2).
Deve-se notar que existe famlia lgica, ex: 54/74HCTXX, cujos componentes
so completamente compatveis com ambos, TTL ou CMOS, e podem ser usados para
conectar tanto um sistema TTL com um CMOS, diretamente, sem necessidade de
resistor de interface.
34
O circuito tpico da famlia TTL pode ser visto na Figura 13.1 onde est
representada uma porta NAND de duas entradas. O funcionamento desta porta o
seguinte:
Figura 13.1 Configurao de uma porta NAND de duas entradas com sada em
Totem-Pole.
35
36
37
38
39
No Schimitt Trigger, se o sinal em uma entrada 0 Volts, ele ser interpretado como
nvel ZERO. Se a tenso eltrica daquele sinal comear a subir, o circuito continuar
interpretando-o como nvel ZERO enquanto a tenso se mantiver abaixo de 1,7 Volts.
Uma vez ultrapassada essa barreira (no existe zona proibida para as tenses de
entrada), o sinal ser reconhecido como nvel lgico UM. Se, agora a tenso de
entrada comear a diminuir, ela continuar sendo interpretada com UM lgico, at que
desa abaixo de 0,9 Volts(e no 1,7 Volts como na subida da tenso), quando passar
a ser interpretada como ZERO. Ou seja, h dois limiares de comutao diferentes: um
para tenses de entrada crescentes (1,7 Volts), outro para tenses de entrada
decrescentes (0,9 Volts). Isso a histerese como mostra a Figura 13.6
Existem duas situaes tpicas onde se usa o Schmitt Trigger. A primeira ocorre
quando os sinais de entrada variam muito lentamente, passando pela regio proibida
40
Cada CI identificado por um conjunto de letras e nmeros. Este cdigo pode ser
dividido em partes distintas, e cada qual nos fornece uma informao diferente sobre o
dispositivo.
Exemplo: SN/54/H/102/N.
41
15. Bibliografia:
42
http://pt.wikipedia.org/wiki/Encapsulamento_de_circuitos_integrados consultado em
01/10/2012
43