ELETRÔNICA DIGITAL

Charles Rodamilans
CONTADOR
DIVISÃO DE FREQÜÊNCIA E CONTAGEM
DIVISÃO DE FREQÜÊNCIA E CONTAGEM
  Freqüência de saída do último flip-flop
  1/2N da freqüência de entrada
  N é o número de flip-flops
  Ex.: 1/2N = 1/23 = 1/8
DIVISÃO DE FREQÜÊNCIA E CONTAGEM
  Operação de contagem
DIVISÃO DE FREQÜÊNCIA E CONTAGEM
  Módulo Contador
  Módulo: 2N
  Contador de módulo N
  Ex.: 23 = 8 estados diferentes (0002 a 1112)

  Contador de Módulo 8
  Contagem: 2N-1
  Último valor da contagem
  Ex.: 23 - 1 = 7 (1112)
DIVISÃO DE FREQÜÊNCIA E CONTAGEM
  Diagrama de transição de estados
CONTADOR ASSÍNCRONO
  Os FFs não mudam de estado exatamente como
mesmo sincronismo com que os pulso de clock são
aplicados
  Existe um atraso de resposta dos FFs sucessivos

  Esse atraso pode ser problemático

  Também chamado de contador ondulante (ripple

count)
CONTADOR ASSÍNCRONO
ATRASO DE PROPAGAÇÃO EM CONTADORES
ASSÍNCRONOS
ATRASO DE PROPAGAÇÃO EM CONTADORES
ASSÍNCRONOS

  Tempo de atraso de propagação: tpd

  Tempo de atraso do último FF: N x tpd

  Exemplo
  Contador de 3 bits (3 FFs)
  tpd = 50 ns
  Tempo de atraso do último FF: 3 x 50 ns = 150 ns

  Condição para uma operação adequada

  Tclock >= N x tpd
  Freqüência máxima que pode ser utilizada
  fmáx = 1 / (N x tpd)
ATRASO DE PROPAGAÇÃO EM CONTADORES
ASSÍNCRONOS

  74LS112
  tPLH = 16 ns
  tPHL = 24 ns
  (atrasos de propagação de CLK para saída Q)

  Exemplo
  Calcular fmáx para o Contador ondulante de (a) 4 bits
e (b) 6 bits utilizando FF J-K 74LS112
ATRASO DE PROPAGAÇÃO EM CONTADORES
ASSÍNCRONOS

  74LS112
  tPLH = 16 ns
  tPHL = 24 ns
  (atrasos de propagação de CLK para saída Q)

  Exemplo
  Calcular fmáx para o Contador ondulante de (a) 4 bits
e (b) 6 bits utilizando FF J-K 74LS112
  Solução
 Pior caso: tpd = tPHL = 24 ns
(a) fmáx = 1 / (4 X 24 ns) = 10,4 MHz
(b) fmáx = 1 / (6 X 24 ns) = 6,9 MHz
CONTADORES SÍNCRONOS (PARALELOS)
  Problema com contadores assíncrono
  Acúmulo dos atraso de propagação dos FFs
  Contadores Síncronos (ou Paralelos)
  Os FFs são disparados simultaneamente (em
paralelo) pelos pulsos dos clocks de entrada
CONTADORES SÍNCRONOS (PARALELOS)
  Comparação do circuito síncrono com o
assíncrono
  As entradas CLK de todos os FFS estão conectadas
juntas
  Apenas o flip-flop A, o LSB, tem suas entradas J e K
permanentemente em nível ALTO
  O contador síncrono requer um circuito muito maior
que o assíncrono
CONTADORES SÍNCRONOS (PARALELOS)
CONTADORES SÍNCRONOS (PARALELOS)
CONTADORES SÍNCRONOS (PARALELOS)
  Operação do Circuito
  Flip-flop A: comuta a cada borda de descida
  Flip-flop B: muda de estado na borda de descida com A = 1
  Flip-flop C: muda de estado na borda de descida com A = B = 1
  Contagem 0011, na próxima borda de descida C = 1
  Contagem 0111, na próxima borda de descida C = 0
  Flip-flop D: muda de estado na borda de descida com A = B = C = 1
  Contagem 0111, na próxima borda de descida D = 1
  Contagem 1111, na próxima borda de descida D = 0
CONTADORES SÍNCRONOS (PARALELOS)
  Resumo para construção de um contador síncrono

Cada FF deve ter suas entradas J e K conectadas de

modo que elas estejam em nível ALTO apenas quando
as saídas de todos os FFs de mais baixa ordem
estiverem no estado ALTO.
CONTADORES SÍNCRONOS (PARALELOS)
  Vantagemdos contadores Síncronos sobre os
assíncronos
  Atraso do Assíncrono:
  soma dos tpd dos FFs
  Atraso total (último FF) = N x tpd do FF

  Onde N é o número de FFS

  Atraso do Síncrono:
  tpd de um FF mais tpd de uma porta AND
  Atraso total = tpd do FF + tpd da porta AND
CONTADORES SÍNCRONOS (PARALELOS)
  Exemplo
(a)  Determine fmáx do contador síncrono, apresentado
anteriormente (MOD 16), e o tpd de cada FF for 50
ns e o tpd de cada porta AND for 20 ns. Compare
esses valores com fmáx para um contador assíncrono
de módulo 16.
(b)  O que deve ser feito para mudar o módulo desse
contador síncrono para 32?
(c)  Determine fmáx para o contador paralelo de módulo
32

[Assíncrono] Atraso total = N x tpd do FF

[Síncrono] Atraso Total = tpd do FF + tpd da porta AND
CONTADORES SÍNCRONOS (PARALELOS)
  Exemplo
(a) Determine fmáx do contador síncrono , apresentado
anteriormente (MOD 16), se o tpd de cada FF for 50 ns e o
tpd de cada porta AND for 20 ns. Compare esses valores com
fmáx para um contador síncrono de módulo 16.
  Solução
  Contador Paralelo
  Tclock >= 50 + 20 = 70 ns
  fmáx = 1 / (70 ns) = 14,3 MHz

  Contador Assíncrono
  Módulo 16 = 4 FFs
  fmáx = 1 / ( 4 x 50 ns) = 5 MHz
CONTADORES SÍNCRONOS (PARALELOS)
  Exemplo
(b) O que deve ser feito para mudar o módulo desse contador
síncrono para 32?
  Solução
  Acrescentar um quinto FF
  Conectar a entrada CLK do FF no gerador de clock
  As entradas J e K devem ser acionadas por uma porta
AND de quatro entradas, sendo as entradas A, B, C
eD
CONTADORES SÍNCRONOS (PARALELOS)
  Exemplo
(c) Determine fmáx para o contador paralelo de módulo 32
  Solução
  fmáx ainda é determinada como no item (a),
independente do número de FFs do contador paralelo.
  Logo, fmáx continua sendo 14,3 MHz
CONTADOR DE MODULO < 2N
  O contador síncrono básico pode ser modificado
para gerar um modulo menor do que 2N
  Contador pula de estado que normalmente são
parte da seqüência
CONTADOR DE MODULO < 2N
CONTADOR DE MODULO < 2N
  Porta NAND
  Quando as entradas da porta NAND forem 1, os FFs
serão resetados
  B = C = 1 reseta o flip-flop
  Conta de 0 a 5 (000 a 101)
  Contador de Módulo 6
CONTADOR DE MODULO < 2N
  Diagrama de Transição de estado (Módulo 6)
CONTADOR DE MODULO < 2N
  Circuitocontador Síncrono de Módulo 6 com LED
  O LED não acende no estado temporário

  Inversora – por causa que o LED acende em

BAIXO
CONTADOR DE MODULO < 2N
  Qual o módulo do contador abaixo? Determine a
freqüência da saída D.
CONTADOR DE MODULO < 2N
  Solução
  É um contador de 4 bits que normalmente contaria de 0000 a
1111
  As entradas da NAND são D, C e B (quando a contagem for
igual a 1110 (decimal 14) o contador reciclará
  Contador de Módulo 14 (conta de 0000 a 1101)
  Freqüência = 30 kHz / 14 = 2,14 kHz
CONTADOR DE MODULO < 2N
  Procedimento geral
1.  Determine o menor número de FFs de forma que
2N >= X, e conecte-os como um contador. Se 2N = X,
dispense os passos 2 e 3
2.  Conecte a saída de uma porta NAND às entradas
assíncronas de todos os FFs
3.  Determine quais são os FFs que estarão alto na
contagem = X; então, conecta-as nas saídas normais
desses FFs às entradas da porta NAND
BIBLIOGRAFIA

  TOCCI, J. T; WIDMER, N.S.; MOSS, G.L.

“Sistemas Digitais: Princípios e Aplicações”. 10ª
ed., Pearson.
  LALA, P. K. “Principles of Modern Digital
Design”, Wiley, 2007