Microprocessador 8085 2009 2 - UFG

Universidade Federal de Goiás
Escola de Engenharia Elétrica e de Computação
MICROPROCESSADORES E
MICROCONTROLADORES
Microprocessador 8085
José Wilson Lima Nerys
jwilson@eee.ufg.br
Goiânia, 2009
1 Microprocessador 8085
1 Núcleo de Estudo e Pesquisa em Processamento de Energia e Qualidade
Prof. José Wilson Lima Nerys
Evolução de Conhecimentos
até Microprocessadores
Materiais Elétricos – Estudo de materiais isolantes, condutores e semicondutores

– características.
P N Junção PN Diodo
P N P
N Transistores de Junção PNP e NPN
N P N
Eletrônica – Aplicações de Diodos e Transistores – retificadores, amplificadores,

ceifadores, filtros, multivibradores biestáveis.
Sistemas Digitais – Sistemas de numeração e códigos binários. Portas

Lógicas. Álgebra Booleana. Circuitos lógicos combinacionais. Codificadores,
decodificadores, multiplexadores e demultiplexadores. Aritmética binária.
Circuitos lógicos seqüenciais (contadores e registradores).
Flip-flop Porta NAND
Contadores
Registradores Flip-flops
Microprocessador
Somadores
Codificadores
Decodificadores
Estrutura Básica de Um
Computador
CPU
Microprocessador
É a CPU de um computador construído num único Circuito Integrado.

Contém essencialmente a unidade de controle, a unidade lógica e
aritmética e registradores. Precisa de periféricos tais como memória e
unidade de entrada e saída, para a formação de um sistema mínimo.
CPU
Memória
Registradores
Unidade
Controle
Unidade de
Entrada e Saída
ULA
Microcontrolador
Computador completo construído num único Circuito Integrado.

Os microcontroladores são normalmente utilizados para aplicações
específicas. Eles contêm normalmente portas seriais, portas de entrada e
saída paralelas, timers, contadores, controles de interrupção, memórias
RAM e ROM.
CPU
Memória
Registradores
Unidade
Controle
Unidade de
Entrada e Saída
ULA
10Núcleo de Estudo e Pesquisa em Processamento de Energia e Qualidade
Funções Básicas do Computador:
Processamento de dados (ex.: execução de uma adição ou de uma

função lógica);
Armazenamento de dados (ex.: armazenamento temporário na

memória RAM, Disco, DAT, etc.);
Movimentação de dados (comunicação com mundo exterior: teclado,

monitor, impressora);
Controle (controle das funções anteriores).
CPU - Central Processing Unit - Unidade Central de Processamento

(UCP).
É responsável por buscar e executar instruções na memória e

também pelo controle do computador.
Memória - Local para armazenamento de dados e programas.
I/O - Unidade Entrada (Input) e Saída (Output):
Promove a movimentação de dados entre o computador e o ambiente

externo.
Unidade Central de Processamento (CPU)
Control Unit - Unidade de Controle (UC) - tem por função básica o

controle das demais unidades da CPU.
ALU (Aritmetic and Logic Unit) - Unidade Lógica e Aritmética (ULA) -

realiza funções básicas de processamento de dados (adição, subtração,
funções lógicas, etc.).
Registers - Registradores - São usados para o armazenamento interno

da CPU. Existem diversos registradores na CPU e o principal deles é
chamado de Acumulador.
Memória
De um modo geral a memória do computador contém:
N palavras de tamanho fixo: cada palavra está vinculada a
um endereço único)
Linhas de controles, sendo as principais:
read leitura
write escrita
Memória RAM – Permite a leitura e a gravação

de dados.
Memória Dinâmica (DRAM) – Baixa densidade,

mas lenta. Capacitores com circuitos com
“atualização de dados - refresh”.
Memória estática (SRAM) – Alta densidade.

Rápida. Baseada em Flip-flops.
Memória CACHE - Pequena quantidade de

memória RAM estática (SRAM) usada para
acelerar o acesso à memória principal (RAM
dinâmica).
Quando há necessidade de transferir dados da

(para) memória dinâmica, estes são antes
transferidos para a memória cache
Memória ROM (Read-Only Memory)

Memória que permite apenas a leitura, ou seja, as suas informações são
gravadas pelo fabricante uma única vez (no caso do tipo PROM) e após
isso não podem ser alteradas ou apagadas, somente acessadas.
Alguns tipos de memória ROM:
PROM (Programmable Read-Only Memory) – Podem ser escritas com

dispositivos especiais mas não podem mais ser apagadas.
EPROM (Erasable Programmable Read-Only Memory) – Podem ser

apagadas pelo uso de radiação ultravioleta permitindo sua reutilização.
EEPROM (Electrically Erasable Programmable Read-Only Memory) –

O seu contéudo pode ser modificado eletricamente.
Memória FLASH – São semelhantes às EEPROMs, porém mais rápidas
e de menor custo.
Unidade de Entrada e Saída (I/O)
Há divisão de meio interno (barramento do computador) e meio

externo (linhas de acesso a periféricos);
Constituído de M Portas (cada uma das interfaces aos periféricos:

impressoras, mouse, scanner, vídeo, etc.).
Cada uma das portas está vinculada a um endereço ou a uma faixa

única de endereços;
Envia sinais de interrupção para a CPU.
Barramento
Meio físico usado para o transporte de um conjunto de

sinais digitais usados para comunicação entre o
processador, a memória e o meio externo.
Barramento de sistema - barramento específico para

a comunicação entre o processador e a memória
Para a comunicação com os periféricos os três tipos

mais comuns de barramento são: barramento ISA,
barramento PCI e barramento AGP
Barramento ISA (Industry Standard Architecture)
originado no IBM PC na versão de 8 bits
aperfeiçoado no IBM PC AT / slots de 8 e 16 bits
transferência de dados – grupos de 8 ou 16 bits / clock de 8 MHz
fax/modem, placas de som e placas de rede
Barramento PCI (Peripheral Component Interconnect)
Desenvolvido pela Intel em 1992 – Processador Pentium

Taxa de transferência de até 132 MB/s com 32 bits
Opera com 32 ou 64 bits
Suporte para o padrão PnP (Plug and

Play)
Clock é geralmente de 33 MHz
Placa de vídeo, placa de som,

placa de rede, modem,
adaptadores USB
Barramento PCI - X (PCI Express)
O barramento PCI-X é uma extensão do barramento PCI

voltado para o mercado de servidores de rede.
Opera com 64 bits
Clock de até 133 MHz
Taxa de Transferência de 533 MB/s a 4.266 MB/s
Barramento AGP (Accelerated Graphics Port)
Desenvolvido pela Intel - aumentar a taxa de transferência entre a CPU

e a placa de vídeo melhorando o desempenho de operação com gráficos
Incorporado à CPU de processadores Pentium II mais modernos.

Principal vantagem: Uso de maior quantidade de memória para
armazenamento de texturas para objetos tridimensionais
Alta velocidade no acesso a essas texturas para aplicação na tela
Placa Mãe
Definições Básicas de
Microprocessadores
Índice de Desempenho de Processadores
O aumento de desempenho (velocidade de processamento) de

processadores gira em torno:
• Aumento de clock
• Aumento do número interno de bits
• Aumento do número externo de bits
• Redução do número de ciclos para executar cada instrução
• Aumento da capacidade e velocidade da memória cache
• Execução de instruções em paralelo
MIPS - Millions of Instructions Per Seconds (Milhões de Instruções Por

Segundo): É uma unidade de desempenho do microprocessador.
FLOPS - FLOating point instructions Per Seconds (Instruções com

Ponto Flutuante Por Segundo). É também uma unidade de
desempenho do microprocessador. Indica a capacidade de trabalhar
com números decimais.
Representação em Ponto Fixo - Sistema numérico no qual o ponto

está implicitamente fixo (à direita do digito mais a direita).
Representação em Ponto Flutuante - Sistema numérico no qual um

número real é representado por um par distinto de numerais: uma
mantissa (ou significante) e um expoente. Possibilita representação de
números fracionários.
Bit
Abreviatura para “Binary Digit”, ou, Dígito Binário. Pode assumir
valor 0, que corresponde a tensão O V, ou 1, que representa
normalmente uma tensão de 5 V ou 3,3 V.
Byte
Conjunto de 8 bits. É a unidade básica de dados nos
computadores, que também utilizam alguns múltiplos de 8, tais
como 16 bits (Word) e 32 bits (Dword).
Set de Instruções
Conjunto de Instruções - Conjunto de Mnemônicos (siglas que

fazem lembrar uma ação) que representam todas as instruções do
processador. Cada processador possui o seu set de instruções
particular. O microprocessador 8085 possui 74 instruções.
BIOS
Basic Input/Output System – É o conjunto mínimo de instruções

necessárias para a inicialização do computador. Também gerencia
o fluxo de dados entre o sistema operacional do computador e os
dispositivos periféricos conectados.
Alguns Exemplos de Aplicação de Microprocessadores

e Microcontroladores
Microcomputadores, Calculadoras, Relógios Digitais,
Controle de Fornos Micro-ondas, Lavadora de Roupas,
Video Games e outros brinquedos, Controle de Motores,
Controle de Tráfego, Alarmes e Sistemas de Segurança,
Telefone Celular.
Alguns Exemplos de Projetos Finais Implementados

Usando Microcontroladores na EEEC
Controle Escalar de Motor de Indução, Controle de Motor de

Corrente Contínua, Sistema de Controle de Portão Eletrônico,
Sistema de Controle de Acesso ao Laboratório, Sistema de
Controle de Presença em Sala de Aula (Diário Eletrônico), Sistema
de Controle de Umidade e Temperatura de uma Sala, Sistema de
Monitoramento de Batimentos Cardíacos, Sistema de
Monitoramento de Temperatura e Umidade de Estufas, Sistema de
Controle de Acesso a Estacionamentos, Sistema de Monitoramento
de Tarifação de Telefone, Sistema de Controle para Centrífugas de
Apiários, Sistema de Suporte para Deficientes Visuais.
Sistemas de Numeração
Sistema Posicional × Sistema não Posicional
Sistema Posicional × Sistema não Posicional
Sistema Binário - O sistema binário é o sistema de numeração que o

computador entende.
Utiliza 2 dígitos: 0 e 1 ou (OFF e ON) ou (0V e 5V) ou (0V e 3,3V).
Exemplo: 1 1 0 0 1 0 1 12
1o dígito: Armazena o equivalente a 20 (1). No ex.: 1 × 20
…
8o dígito: Armazena o equivalente a 27 (128): No ex.: 1 × 27
A soma destas parcelas resulta no seguinte equivalente decimal:
1 + 2 + 0 + 8 + 0 + 0 + 64 + 128 = 20310
No sistema binário a ponderação é dada pelo número 2 elevado à

potência representada pela coluna, sendo que a 1a coluna é 0, a
segunda coluna é 1 e assim sucessivamente.
1 kbyte = 210 = 1.024 bytes
1 Mbyte = 210 x 210 = 1.048.576 bytes = 1.024 kbytes;
1 Gbyte = 210 x 210 x 210 = 1.073.741.824 bytes = 1.024 Mbytes
Sistema BCD (Binary-Coded Decimal) – O Sistema BCD é o sistema

em que se combina o sistema binário e o sistema decimal.
É utilizado como formato de saída de instrumentos.
Utiliza 2 dígitos: 0 e 1 que são dispostos em grupos de 4 dígitos,

utilizados para representar um dígito decimal (número 0 até 9).
A representação de um número maior que 9 deve ser feita por outro

grupo de 4 bits, com a ponderação dada pelo sistema decimal.
Exemplo: 97310 = 1001 0111 0011.

Note a diferença entre este valor e o valor do número binário
1001 0111 00112 = 241910
Sistema Octal - O Sistema Octal é baseado nos mesmos princípios do

decimal e do binário, apenas utilizando base 8.
Utiliza 8 dígitos: 0 a 7.
Exemplo: 32078

O equivalente decimal é: 7 + 0 + 128 + 1536 = 167110
Sistema Hexadecimal - O Sistema Hexadecimal é baseado nos

mesmos princípios do decimal e do binário, apenas utilizando base 16.
Utiliza 16 dígitos: 0 a 9, A, B, C, D, E, F.
Exemplo: 20DH ou 20Dh ou 20D16
1o dígito: Armazena o equivalente a 160 (1). No ex.:13 × 160

O equivalente decimal é: 13 + 0 + 512 = 52510
Conversão de Base
O sistema hexadecimal é mais fácil de trabalhar que o sistema binário e

é geralmente utilizado para escrever endereços.
Na conversão de hexadecimal para binário, cada dígito hexadecimal é

convertido em 4 dígitos binários equivalentes.
Exemplo: 7 D 3 F16 = 0111 1101 0011 11112
Na conversão de binário para hexadecimal, cada grupo de 4 dígitos

binários é convertido em 1 dígito hexadecimal equivalente.
Ex.: 10100001101110002 = 1010 0001 1011 10002 = A 1 B 816
Conversão de Base
Representação: r2 r1 r0
Valor hexadecimal correspondente a 1234: 4D2h
Conversão de Base (algoritmo genérico)
A divisão termina quando

o quociente é zero
Se q0 = 0 Valor = q0 B+ r0 = 0.B + r0 = r0
Se q1 = 0 Valor = q0 B+ r0
q0= q1 .B + r1 = 0.B + r1 = r1
ou, Valor = r1 .B+ r0Representação: r1 r0
Se q2 = 0 Valor = q0 B+ r0 , q0= q1 .B + r1
q1= q2 .B + r2 = 0.B + r2 = r2
Valor = r2 B2 + r1 B + r0 Representação: r2 r1 r0
Representação de números positivos e negativos
Valor Simétrico de um Número
Número binário:
– a = (complemento de 1 de a) + 1 =
= complemento de 2 de a = 2n – a
Número decimal:
– a = (complemento de 9 de a) + 1 =
= complemento de 10 de a = 10n – a
Subtração Usando Adição

Número binário:
a – b = a + (complemento de 2 de b)
a – b = a + (2n – b)
Exemplo para um número binário de 4 dígitos:
a – 1 = a + (24– 1) = a + (10000 – 0001) = a + 1111

a – 3 = a + (24– 3) = a + (10000 – 0011) = a + 1101
Se a = 1001 (910) a – 1 = 1001 – 0001 = 1000

a – 3 = 1001 – 0011 = 0110
ou
a – 1 = 1001 + 1111 = 1 1000 (despreza-se o quinto dígito)
a – 3 = 1001 + 1010 = 1 0110 (número é de 4 dígitos)
Subtração Usando Adição

Número decimal:
a – b= a + (complemento de 10 de a)
a – b = a + (10n – b)
Exemplo para um número decimal de 2 dígitos:
a – 1 = a + (102– 1) = a + (100 – 1) = a + 99
a – 3 = a + (102– 3) = a + (100 – 3) = a + 97
Se a = 94 a – 1 = 94 – 1 = 93
a – 3 = 94 – 3 = 91
ou
a – 1 = 94 + 99 = 1 93 (despreza-se o terceiro dígito)
a – 3 = 94 + 97 = 1 91(o número é de 2 dígitos)
Operações Aritméticas no Microprocessador
Adição Adição direta
Subtração Adição com o complemento de 2
Multiplicação Várias adições
Divisão Várias adições com complemento de 2
Arquitetura,Arquitetura,
Características e
Princípio de Funcionamento
Características
Barramento de endereços: 16 bits
Barramento de dados: 8 bits
Capacidade de endereçamento de memória: 64 kB (65.536)
Registradores internos: 8 bits e 16 bits
Número de transistores: 6500
Velocidade de clock: 5 MHz
Capacidade de processamento: 0,37 MIPS
Entrada do
gerador de clock
interno
Saída e
Entrada serial
Entradas para
pedidos de
interrupção
Sinal de reconhecimento
de pedido de interrupção
enviado por INTR
Linhas utilizadas
para dados e para
endereços
Alimentação (5V) e Terra
(Address Latch Enable) – Permite

ao hardware externo distinguir os
dados dos endereços e é
concebido para ser usado como
sinal de clock para um latch que
captura os endereços.
Indicam o estado em que se

encontra o 8085:
Retenção (0 0)
Escrita(0 1)
Leitura(1 0)
Interrupção (1 1)
Linhas exclusivas para

endereços. Parte mais
significativa do endereço
Permite reinicializar o 8085.

O contador de programa vai
para 0000h
Entrada para geração de

estados de espera (wait states)
Saída que indica aos periféricos

a reinicialização do 8085
Sinais do Barramento de Controle
Entrada de pedido de
utilização de barramento para
acesso direto à memória
Saída que indica ao periférico que

o barramento está disponível
IO/M, RD\ e WR\ – Sinais do Barramento de Controle
IO-M\ WR\ RD\ Significado Exemplo
0 0 - Escrita em memória STA 2100H
0 - 0 Leitura de memória LDA 2100H
1 0 - Escrita em E/S OUT 80H
1 - 0 Leitura de E/S IN 80H
- - - Operação interna INR A
Arquitetura do 8085
Arquitetura do 8085
LOAD
CLOCK A
LOAD
ENABLE
B CLOCK
LOAD ENABLE
CLOCK
C
LOAD
ENABLE
D CLOCK
ENABLE
HABILITA Chave 3
SAÍDA estados
CARREGA
(OE)
(LOAD)
D Q
Entrada X Flip-
flop
CLK Saída Y
Linha do barramento
HABILITA SAÍDA
CARREGA (OUTPUT
(LOAD) COMENTÁRIO
ENABLE) (OE)
Registradores isolados do barramento. Barramento

0 0 flutuando
0 1 Transfere dados do registrador para o barramento
1 0 Carrega o registrador com os dados do barramento
MOV D,A
LOAD
CLOCK
A = 10H
LOAD
ENABLE
B CLOCK
LOAD ENABLE
CLOCK C
LOAD
ENABLE
D D = 10 H CLOCK
ENABLE
Sistema Mínimo
CPU
8085
Frequência de Clock
CLK
Ciclo de Clock
8085A: fcristal = 500 kHz a 3,125 MHz
f cristal
f clock
= 8085A-2: fcristal = 500 kHz a 5 MHz
2
Exemplo: Se fcristal = 2 MHz fclock = 1 MHz
Tclock = 1 µs
Ciclos de Clock, de Máquina e de Instrução
Ciclo de Instrução
Ciclo de Instrução
Ciclo de Máquina 1: M1 Ciclo de Máquina 2 : M2
CLK
Estados T1 T2 T3 T4 T1 T2 T3
Ciclo de Busca Ciclo de

Execução
Ciclo de Execução
Diagrama de Temporização
M1 M2
CLK
Estados T1 T2 T3 T4 T1 T2 T3
PC FORA PC+1→PC→ INST →IR PC FORA PC+1→PC→ INST →IR
ALE
A15-A8 PC H PC H
AD7-AD0 PC L INST PC L INST
Diagrama de Temporização M1 M2
T1 T2 T3 T4 T1 T2 T3
PC FORA PC+1→PC→ INST →IR SBE
PC FORA PC+1→PC→ INST →IR
A15-A8 PC H PC H
ALE
RD\
WR\
IO-M\
Diagrama de Temporização ADD B e MOV B,A

M1 M2
T1 T2 T3 T4 T1 T2 T3
ADD B PC FORA PC+1→PC→ INST →IR B → TMP SBE
A+TMP → A
MOV B,A PC FORA PC+1→PC→ INST →IR A → TMP
A15-A8 PC H PC H
ALE
RD\
WR\
IO-M\
Ciclo de Busca de ADD B:
T1: Contador de Programa (PC) é ativado. Endereço atual é colocado no

barramento de 16 bits. O sinal ALE é o trigger para a transferência dos endereços
de PC para o barramento.
PC Endereço Barramento Endereço ROM
M\
ALE RD\
CLK
T1
T2: Na descida do sinal de clock o PC é incrementado em 1. Barramento

disponível para outras operações.
PC = PC + 1
CLK
T1 T2

T3: Leitura do código da instrução (ROM). O código é transferido para o
barramento. Bloco IR (Registrador de Instrução) carrega a instrução vinda da
ROM. Instrução é decodificada no Decodificador
ROM Código Barramento Código IR
ENABLE
RD\ LOAD
M\
CLK
T1 T2 T3
Ciclo de Execução de ADD
B: Conteúdo de B é transferido para o barramento T4:
Conteúdo do barramento é transferido para um registrador temporário e,
depois para a unidade lógica e aritmética
B Dados Barramento Dados TEMP
ENABLE LOAD
CLK
T1 T2 T3 T4
Ciclo de Busca de MOV B,A e Execução de ADD B:
T1: Contador de Programa (PC) é ativado. Endereço atual é colocado no
barramento de 16 bits. O sinal ALE é o trigger para a transferência dos endereços
de PC para o barramento.
PC Endereço Barramento Endereço ROM
ALE
M\
ALE
RD\
CLK
T1 T2 T3 T4 T1 – M2
Ciclo de Busca de MOV B,A e Execução de ADD B:
T2: Na descida do sinal de clock o PC é incrementado em 1. Barramento
disponível finalizar a instrução ADD B.
TEMP
ENABLE
PC = PC + 1 ULA TEMP+A Barramento
A TEMP+A
ENABLE LOAD
CLK
T1 T2 T3 T4 T1–M2 T2 – M2
Ciclo de Busca de MOV B,A:
T3: Leitura do código da instrução (ROM). O código é transferido para o
barramento. Bloco IR (Registrador de Instrução) carrega a instrução vinda da
ROM. Instrução é decodificada no Decodificador
ROM Código Barramento Código IR
ENABLE
LOAD
RD\
M\
CLK
T1 T2 T3 T4 T1–M2 T2–M2 T3-M2

Ciclo de Execução de MOV B,A:
T4: Conteúdo de A é transferido para o barramento
Conteúdo do barramento é transferido para um registrador temporário
e, depois para o registrador B, no estado T2 da próxima instrução.
A Dados Barramento Dados TEMP
ENABLE LOAD
CLK
T1 T2 T3 T4 T1 T2 T3 T4
Formato das Instruções
Diagramas de Temporização e Formato das Instruções
M1 M2
T1 T2 T3 T4 T1 T2 T3
ADD B PC FORA PC+1→PC→ INST →IR B → TMP SBE
A+TMP → A
ADD B Adiciona o conteúdo de B ao conteúdo do Acumulador A
Instrução de 1 byte ADD B
End Instrução/ Código End Instrução/ Código

Dado Dado
xxxx H 1o byte OPCODE xxxx H ADD B 80 H
M1 M2
T1 T2 T3 T4 T1 T2 T3
MOV B,A PC FORA PC+1→PC→ INST →IR A → TMP SBE TMP → B
MOV B,A Copia o conteúdo do Acumulador A no registrador B
Instrução de 1 byte MOV B,A
End Instrução/ Código End Instrução/ Código

Dado Dado
xxxx H 1o byte OPCODE xxxx H MOV B,A 47 H
M1 M2
T1 T2 T3 T4 T1 T2 T3
MVI reg, byte PC FOR A PC+1→PC→ INST →IR X PC FOR A PC+1→PC→ byte→reg→
MVI reg,byte Carrega o registrador reg com valor byte
Instrução de 2 bytes MVI reg, byte
End Instrução/Dado Código End Instrução/Dado Código
xxxx H 1o byte OPCODE xxxx H MVI A, 5DH 3E H
xxxx + 1 2o byte Dado xxxx + 1 5D H
M1 M2
T1 T2 T3 T4 T1 T2 T3
ADI byte PC FORA PC+1→PC→ INST →IR X PC FORA PC+1→PC→ byte→TMP→
M3
ADI byteAdiciona o byte ao conteúdo
T1 T2 T3
do Acumulador A
SBE A+TMP→→
A
Instrução de 2 bytes ADI byte

xxxx H 1o byte OPCODE xxxx H ADI 5DH C6 H
xxxx + 1 2o byte Dado xxxx + 1 5D H

M1 M2
T1 T2 T3 T4 T1 T2 T3
LOAD adr PC FORA PC+1→PC→ INST →IR X PC FORA PC+1→PC→ Byte L→Z→
M3 M4
T1 T2 T3 T1 T2 T3
PC FORA PC+1→PC→ Byte H→W→ WZ FORA MWZ A
LOAD adrCarrega no Acumulador o conteúdo do endereço “adr”

Instrução de 3 bytesLOAD adr
xxxx H 1o byte OPCODE xxxx H LOAD 2030H 3A H
xxxx + 1 2o byte Dados L xxxx + 1 30 H
xxxx + 2 3o byte Dados H xxxx + 2 20 H

M1 M2
T1 T2 T3 T4 T1 T2 T3
STA adr PC FORA PC+1→PC→ INST →IR X PC FORA PC+1→PC→ Byte L→Z→
M3 M4
T1 T2 T3 T1 T2 T3
PC FORA PC+1→PC→ Byte H→W→ WZ FORA A MWZ
STA adr Transfere conteúdo do Acumulador para o endereço “adr”

Instrução de 3 bytes STA adr
xxxx H 1o byte OPCODE xxxx H STA 2030H 32 H
xxxx + 1 2o byte Dados L xxxx + 1 30 H
xxxx + 2 3o byte Dados H xxxx + 2 20 H
Outras Instruções
M1 M2
T1 T2 T3 T4 T1 T2 T3
INR reg PC FOR A PC+1→PC→ INST →IR Reg→TMP SBE ULA → reg
INR reg Incrementa em 1 o conteúdo do registrador ‘reg’
INR C Opcode: 0C H
M1 M2
T1 T2 T3 T4 T1 T2 T3
DCR reg PC FOR A PC+1→PC→ INST →IR Reg→TMP SBE ULA → reg
TMP +1→ULA
DCR reg Decrementa em 1 o conteúdo do registrador ‘reg’
DCR B Opcode: 05 H
Outras Instruções
M1 M2
T1 T2 T3 T4 T1 T2 T3
INR M PC FORA PC+1→PC→ INST →IR HL FORA MHL TMP
× TMP + 1 ULA
M3
T1 T2 T3
HL FORA ULA MHL
INR MIncrementa em 1 o conteúdo da posição de memória

apontada pelo par HL
Modos de Endereçamento e
Grupos de Instruções
Modos de Endereçamento
Imediato MVI A,03H
ADI 15 H
Direto LDA 2010 H
JMP 2005 H
Por Registrador MOV A,B
ADD B
Indireto por Registrador MOV M,A
Grupos de Instruções
Grupo de Transferência de Dados MOV A,B

MVI A,03H
Grupo Aritmético ADI 15 H, SUB C, INR A
Grupo Lógico ANA B (A and B)

ORA C (A or C)
Grupo de Desvio JMP 2005 H, JNZ 2000H
Grupo de Controle, Pilha, Entrada/Saída PUSH PSW

IN Porta
Exemplos
Imediato + Transferência de Dados MVI A,03H
M1 M2
T1 T2 T3 T4 T1 T2 T3
MVI reg, byte PC FOR A PC+1→PC→ INST →IR X PC FOR A PC+1→PC→ byte→reg→
MVI reg,byte Carrega o registrador reg com valor byte
Exemplos
Registrador + Grupo Aritmético INR reg
M1 M2
T1 T2 T3 T4 T1 T2 T3
INR reg PC FOR A PC+1→PC→ INST →IR Reg→TMP SBE ULA → reg
INR reg Incrementa em 1 o conteúdo do registrador ‘reg’
Exemplos
Indireto por Registrador + Grupo de Controle, Pilha, Entrada/Saída INR M
M1 M2
T1 T2 T3 T4 T1 T2 T3
INR M PC FORA PC+1→PC→ INST →IR HL FORA MHL TMP
× TMP + 1 ULA
M3
INR MIncrementa em 1 o conteúdo da T1 T2 T3

posição de memória apontada pelo par HL HL FORA ULA MHL
Registrador de Flags
Registrador F: Registra o estado da última operação realizada na ULA
Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0
S Z × AC × P × CY
Flag de Sinal: Assume valor 0 para número positivo (bit 7 = 0)

e 1 para negativo (bit 7 = 1)
Flag de Zero: Assume valor 0 para número diferente de zero e

1 para número igual a zero.
Flag Auxiliar de Carry: Assume valor 1 quando há transporte

do Bit 3 para o Bit 4
Flag de Paridade: Assume valor 1 quando há uma quantidade par de

dígitos 1no acumulador. Assume valor 0 quando há uma quantidade ímpar.
Flag de Carry: Assume valor 1 quando há transporte do Bit 7

para o bit 8 (O Bit 8 é fora do acumulador)
Exemplo de Operação e os Flags resultantes
1 1 1 1 1 1 1
0 0 0 0 1 1 0 1
+
1 1 1 1 1 1 0 1
1 0 0 0 0 1 0 1 0
CY = 1 Houve transporte do bit 7 para o bit 8
P=1Há quantidade par (2) de dígitos 1 no acumulador (O 1 do bit 8 está fora do
acumulador
AC = 1 Houve transporte do bit 3 para o bit 4
Z=0 O resultado da adição é diferente de zero
F = 15 H ou
S=0 O bit 7 do acumulador é zero (número positivo)
F = 3F H ou
S Z AC P CY F = 1F H ou
0 0 × 1 × 1 × 1 …
Exemplo de Operação e os Flags resultantes

1 1 1 1
0 0 0 1 0 0 0 0
+
1 1 1 1 0 0 0 0
1 0 0 0 0 0 0 0 0
CY = 1 Houve transporte do bit 7 para o bit 8

acumulador
AC = 0 Não houve transporte do bit 3 para o bit 4
Z=1 O resultado da adição é igual a zero
F = 45 H ou
F = 6F H ou
Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0 F = 4F H ou …
0 1 × 0 × 1 × 1
Exemplo de Subtração Direta

0 0 0 0 1 1 1 1
- 0 0 0 0 0 0 0 1
0 0 0 0 1 1 1 0
CY = 0 Não houve empréstimo do bit 8 para o bit 7

acumulador
AC = 0 Não houve empréstimo do bit 4 para o bit 3
S=0 O bit 7 do acumulador é zero (número positivo) F = 00 H ou
F = 2A H ou
F = 02F H ou …
0 0 × 0 × 0 × 0
Exemplo de Subtração com Complemento de 2
1 1 1 1 1 1 1 1
0 0 0 0 1 1 1 1
+ 1 1 1 1 1 1 1 1
1 0 0 0 0 1 1 1 0
Carry = 1 CY = 0 Houve transporte do bit 7 para o bit 8, mas com

complemento de 2
P=0 Há quantidade ímpar (3) de dígitos 1 no acumulador
Auxiliar = 1 AC = 0 Houve transporte do bit 3 para o bit 4, mas no
complemento de 2
Exemplos de Operações Condicionadas às Flags
JC endereço Jump if Carry Pula para o endereço indicado se CY = 1
JNC endereço Jump if Not Carry Pula para o endereço indicado

se CY = 0
JZ endereço Jump if ZeroPula para o endereço indicado se Z = 1

(resultado da última operação é igual a zero)
JNZ endereço Jump if Not ZeroPula para o endereço indicado

se Z = 0 (resultado da última operação é diferente de zero)
Endereço Mnemônico Código Endereço Mnemônico Código

2000 H MVI A,F0H 3E F0 2000 H MVI A,F0H 3E F0
2002 H ADI 01H C6 01 2002 H ADI 01H C6 01
2004 H JC 200F H DA 0F 20 2004 H JC 2000 H DA 00 20
2007 H JMP 2002 H C3 02 20 2007 H JMP 2002 H C3 02 20
200F H HLT 76
Endereço Mnemônico Código

2000 H MVI A,F0H 3E F0
2002 H ADI 01H C6 01

2004 H JNC 2002 H D2 02 20
2007 H JMP 2000 H C3 00 20

2002 H ADI 01H C6 01
2004 H JZ 2000 H CA 00 20
2007 H JMP 2002 H C3 02 20

2002 H ADI 01H C6 01
2004 H JNZ 2002 H C2 02 20
2007 H JMP 2000 H C3 00 20

100
Núcleo de Estudo e Pesquisa em Processamento de Energia e Qualidade
Pilha

101
Região de memória usada para guardar endereço de retorno

e valores temporários

Instruções que usam a 2000 H LXI SP,20FFH 31 FF 20
pilha:
2003 H
2004 H
CALL
RET
PUSH
POP
Interrupções
xxxxx xxxxx
xxxxx xxxxx
SP 20FF H
102
Transferência de dados envolve sempre um par de bytes 16 bits
O byte mais significativo é sempre guardado primeiro na pilha

O byte menos significativo é retirado primeiro da pilha
O Ponteiro de Pilha SP aponta sempre para o topo da pilha (último

valor armazenado)
Registradores utilizados PSWA + Flags

BB+C
DD+E
HH+L

103
PUSH reg16 guarda conteúdo do registrador de 16 bits na pilha
1. O valor de SP é decrementado em 1
2. O byte mais significativo é armazenado na posição SP – 1
3. O valor de SP é decrementado em 1
4. O byte menos significativo é armazenado na posição SP – 2
POP reg16 carrega registrador de 16 bits com conteúdo da pilha
1. O conteúdo apontado por SP é copiado para o byte menos

significativo
2.O valor de SP é incrementado em 1
3.O conteúdo apontado por SP + 1 é copiado para o byte mais
significativo
4.O valor de SP é incrementado em 1

104
Exemplo: A = 01 H, F = 23 H, B = 45 H, C = 67 H
PUSH PSW Flags PUSH B

Endereço Conteúdo Endereço Conteúdo
da RAM da RAM
2089 SP inicial: 2089

208A 208A
2090h
208B 208B
208C 208C 67 C
B
208D 208D 45
F 208E 23 208E 23 F
A
A 208F 01 208F 01
2090 2090
SP após a instrução: SP após a instrução:
208Eh 208Ch
105
Exemplo: A = 01 H, F = 23 H, B = 45 H, C = 67 H
POP B POP PSW

Endereço Conteúdo Endereço Conteúdo
da RAM da RAM
2089 2089
208A 208A
208B 208B
208C 67 208C 67 C
B
208D 45 208D 45
F 208E 23 208E 23 F
A
A 208F 01 208F 01
2090 2090
SP após a instrução: SP após a instrução:
208Eh 2090h
106

2000 H LXI SP,203FH 31 22 20
2003 H MVI A,20H 3E 20
2005 H PUSH PSW F5
2006 H CALL MOSTRAA CD 6E 03
Pilha 2009 H POP PSW F1
Exemplo de aplicação
200A H ADI 01H C6 01
200C H JNZ 2005 H DA 05 20
200F H JMP 2003 C3 03 20
2022 H
107
Conjunto de Instruções

108
TRANSFERÊNCIA DE DADOS
Mnemônico NO de No de Modo de
Genérico Simbologia Ciclos Estados Endereçamento
MVI r, dado8 (r) ← (byte 2) 2 7 Imediato
MOV r1, r2 (r1) ← (r2) 1 4 Registrador
MOV r, M (r) ← ((H)(L)) 2 7 Indireto por registrador
MOV M, r ((H)(L)) ← (r) 2 7 Indireto por registrador
((H)(L)) ← (byte 2) Indireto por registrador e

MVI M, dado8 3 10 imediato
(rh) ← (byte 3)
LXI rp, dado16 3 10 Imediato
(rl) ← (byte 2)

109
TRANSFERÊNCIA DE DADOS
Genérico Simbologia Ciclos Estados Endereçamento
LDA addr (A)← ((byte 3)(byte 2)) 4 13 direto
STA addr ((byte 3)(byte 2)) ← (A) 4 13 direto
(L)←((byte 3)(byte 2))

LHLD addr (H)←((byte 3)(byte 2) + 1) 5 16 direto
((byte 3)(byte 2)) ← (L)

SHLD addr ((byte 3)(byte 2)+1)← (H) 5 16 direto
LDAX rp (A) ← ((rp)) 2 7 Indireto por registrador
STAX rp ((rp)) ← (A) 2 7 Indireto por registrador
XCHG (H) ↔ (D) (L) ↔ (E) 1 4 registrador

110
ARITMÉTICAS
Mnemônico NO de No de Modo de Flags

Genérico Simbologia Ciclos Estados Endereçamento Afetadas
ADD r (A) ← (A) + ( r ) 1 4 registrador todas
ADD M (A) ← (A) + ( (H) + (L)) 2 7 registrador todas

ADI dado8 (A) ← (A) + (byte 2) 2 7 imediato todas
ADC r (A) ← (A) + ( r ) + (CY) 1 4 registrador todas
(A) ← (A) + ( (H)(L)) + (CY) imediato por

ADC M 2 7 registrador todas
ACI dado8 (A) ← (A) + (byte 2) + (CY) 2 7 imediato todas

111
ARITMÉTICAS

SUB r (A) ← (A) – ( r ) 1 4 registrador todas
(A) ← (A) – ( (H)(L)) indireto por

SUB M 2 7 todas
registrador
SUI dado8 (A) ← (A) – (byte 2) 2 7 imediato todas

SBB r (A) ← (A) – ( r ) – (CY) 1 4 registrador todas
(A)←(A) – ((H)(L)) –(CY)← indireto por

SBB M 2 7 todas
registrador
SBI dado8 (A) ← (A) – (byte 2) – (CY) 2 7 imediato todas

112
ARITMÉTICAS
Simbologia Ciclos Estados
Genérico Endereçamento Afetadas
(r) ← (r) + 1 Z, S, P e
INR r 1 4 registrador AC
((H)(L)) ← ((H)(L)) + 1 indireto por Z, S, P e

INR M 3 10 registrador AC
(r) ← (r) – 1 Z, S, P e
DCR r 1 4 registrador AC
((H)(L)) ← ((H)(L)) – 1 indireto por Z, S, P e

DCR M 3 10 registrador AC
INX rp (rh)(rl) ← (rh)(rl) + 1 1 6 registrador nenhuma

DCX rp (rh)(rl) ← (rh)(rl) – 1 1 6 registrador nenhuma
DAD rp ((H)(L))←((H)(L)) + (rh)(rl)← 3 10 registrador CY
DAA 1 4 registrador todas

113
Exemplo de Programa: Adição de Números de 16 bits
452 decimal (01 C4 H) Endereço Mnemônico Código

+ 2000 H LXI SP,203F 31 3F 20
926 decimal (03 9E H)
2003 H MVI A,C4h 3E C4
Decimal Hexa 2005 H MVI B,01h 06 01
1 1
1 2007 H MVI C,9Eh 0E 9E
4 5 2 0 1 C 4 2009 H MVI D,03h 16 03
9 2 6 0 3 9 E 200B H ADD C 81
1 3 7 8 0 5 6 2 200C H MOV L,A 6F
200D H MOV A,B 78
200E H ADC D 8A
Abacus: Add 16 bits reg simples.hex
200F H MOV H,A 67
2010 H XCHG EB
Adição usando registradores simples
2011 H CALL MOSTRAD CD 63 03
2014 H HLT 76
114
Exemplo de Programa: Adição de Números de 16 bits
452 decimal (01 C4 H) Adição usando registradores duplos

+
926 decimal (03 9E H) Endereço Mnemônico Código
2000 H LXI SP,203F 31 3F 20

Decimal Hexa
1 1
2003 H LXI B, 01C4 H 01 C4 01
1
4 5 2 0 1 C 4 2006 H LXI H, 039E H 21 9E 03
9 2 6 0 3 9 E 2009 H DAD B 09
1 3 7 8 0 5 6 2 200A H XCHG EB
200B H CALL MOSTRAD CD 63 03
200E H HLT 76
Abacus: Add 16 bits reg duplo.hex

115
INSTRUÇÕES LÓGICAS
Mnemônico NO de No deModo de Flags

ANA r (A) ← (A) ∧ (r) 1 4 registrador todas
(A) ← (A) ∧ ((H)(L)) indireto por

ANA M 2 7 registrador todas
ANI dado8 (A) ← (A) ∧ (byte 2) 2 7 imediato todas

XRA r (A) ← (A) ∀ (r) 1 4 registrador todas
(A) ← (A) ∀ ((H)(L)) indireto por

XRA M 2 7 registrador todas
XRI dado8 (A) ← (A) ∀ (byte 2) 2 7 imediato todas

ORA r (A) ← (A) ∨ (r) 1 4 registrador todas
(A) ← (A) ∨ ((H)(L)) indireto por

ORA M 2 7 registrador todas
ORI dado8 (A) ← (A) ∨ (byte 2) 2 7 imediato todas

116
Mnemônico NO de No de Flags
Genérico Simbologia Ciclos Estados Afetadas
(An+1) ← (An) (A0) ← (A7)

RLC (CY) ← (A7) 1 4 CY
(An) ← (An+1) (A7) ← (A0)

RRC (CY) ← (A0) 1 4 CY
(An+1) ← (An) (CY) ← (A7)

RAL (A0) ← (CY) 1 4 CY
(An) ← (An+1) (CY) ← (A0)

RAR (A7) ← (CY) 1 4 CY

117
Flags
Simbologia Afetada
Genérico Ciclos Estados Endereçamento s
CMP r (A) – (r) 1 4 registrador todas
indireto por
CMP M (A) – ((H)(L)) 2 7 registrador todas
CPI dado8 (A) – (byte 2) 2 7 imediato todas
(A) ← (A\) nenhum

CMA 1 4 a
CMC (CY) ← (CY\) 1 4 CY
STC (CY) ← 1 1 4 CY

118
INSTRUÇÕES AND E OR
A 0 0 0 0 1 1 1 1
AND
B 1 0 0 1 1 0 1 0
ANA B 0 0 0 0 1 0 1 0
A 0 0 0 0 1 1 1 1
OR
B 1 0 0 1 1 1 0 1
ORA B 1 0 0 1 1 1 1 1

119
INSTRUÇÕES DE COMPARAÇÃO E TOMADA DE DECISÃO
CMP r
CPI dado8
Condição Z CY
(A) = (r) 1 0
(A) > (r) 0 0
(A) < (r) 0 1

120
Exemplo: Programa que identifica o 1O bit de um

número hexadecimal de 1 dígito
Endereço Mnemônico Código Hexa
2000 H LXI SP,203FH 31 3F 20
2003 H CALL LETECLA CD E7 02
2006 H ANI 01H E6 01
200B H JMP 2003 C3 03 20
Abacus: Identifica bit 0.hex

121
Exemplo: Programa para entrar com número de 2 dígitos pelo teclado
Endereço Mnemônico Código Hexa

2000 H LXI SP,203FH 31 3F 20
2006 H RLC 07
2007 H RLC 07
2008 H RLC 07
2009 H RLC 07
200A H MOV B,A 47
200B H CALL LETECLA CD E7 02
200E H ORA B B0
200F H CALL MOSTRAA CD 6E 03
2012 H JMP 2003 C3 03 20
Abacus: Le 2 digitos.hex
122
INSTRUÇÕES DE DESVIO

Simbologia Ciclos Estados
Genérico Endereçamento Afetadas
JMP addr (PC) ← (byte 3)(byte 2) 3 10 imediato nenhuma
Se (CCC), então,
Jcondição addr
(PC) ← (byte 3)(byte 2) 2/3 7/10 imediato nenhuma
Se (CCC), então,
JNZ addr (PC) ← (byte 3)(byte 2) 2/3 7/10 imediato nenhuma
Se (CCC), então,
JZ addr (PC) ← (byte 3)(byte 2) 2/3 7/10 imediato nenhuma
Se (CCC), então,
JNC addr (PC) ← (byte 3)(byte 2) 2/3 7/10 imediato nenhuma
Se (CCC), então,
JC addr (PC) ← (byte 3)(byte 2) 2/3 7/10 imediato nenhuma

123
INSTRUÇÕES DE DESVIO

Se (CCC), então,
JPO addr (PC) ← (byte 3)(byte 2) 2/3 7/10 imediato nenhuma
Se (CCC), então,
JPE addr (PC) ← (byte 3)(byte 2) 2/3 7/10 imediato nenhuma
Se (CCC), então,
JP addr (PC) ← (byte 3)(byte 2) 2/3 7/10 imediato nenhuma
Se (CCC), então,
JM addr (PC) ← (byte 3)(byte 2) 2/3 7/10 imediato nenhuma

124
INSTRUÇÕES DESVIO

((SP) - 1) ← (PCH)
((SP) - 2) ← (PCL)
imediato e indireto
CALL addr (SP) ← (SP) - 2 5 18 nenhuma
por registrador
(PC) ← (byte 3)(byte 2)
((SP) - 1) ← (PCH)
((SP) - 2) ← (PCL)
imediato e direto
Ccondition addr (SP) ← (SP) - 2 2/5 9/18 nenhuma
por registrador
(PC) ← (byte 3)(byte 2)
(PCL) ← (SP)
(PCH) ← (SP + 1) indireto por
RET 3 10 registrador nenhuma
(SP) ← (SP) + 2
(PCL) ← (SP)
(PCH) ← (SP + 1) indireto por
Rcondição 1/3 6/12 registrador nenhuma
(SP) ← (SP) + 2

125
DESVIO

((SP) - 1) ← (PCH)
((SP) - 2) ← (PCL)
indireto por
RST n (SP) ← (SP) - 2 3 12 nenhuma
registrador
(PC) ← 8 * (NNN)
(PCH) ← (H)
PCHL (PCL) ← (L) 1 6 registrador nenhuma

126
Exemplo: com parada programada via teclado
ContagemUniversidade Federal Escola de Engenharia Elétrica e de Computação
de Goiás Endereço Mnemônico Código Hexa
2000 H LXI SP,203FH 31 3F 20
2006 H RLC / RLC / RLC / RLC 07 07 07 07
200A H MOV B,A 47
200B H CALL LETECLA CD E7 02
200E H ORA B B0
200F H MOV B,A 47
2010 H MVI A,00H 3E 00
2012 H PUSH PSW F5
2013 H PUSH B C5
2017 H POP B C1
2018 H POP PSW F1
2019 H CMP B B8
201A H JZ 2003 CA 03 20
201D H INR A 3C
201E H JMP 2012 H C3 12 20
127Microprocessador 8085 Abacus: Parada

127
programada.hex
CONTROLE, PILHA E I/O
Mnemônico Simbologia NO de No de Modo de Flags

Genérico Ciclos Estados Endereçamento Afetadas
PUSH rp ((SP) - 1 ← (rh) 3 12 indireto por nenhuma

((SP) - 2 ← (rl) registrador
(SP) ← (SP) - 2
PUSH PSW ((SP) - 1 ← (A) 3 12 indireto por nenhuma

((SP) - 2 ← (F) registrador
(SP) ← (SP) - 2
POP rp (rl) ← ((SP)) 3 10 indireto por nenhuma

(rh) ← ((SP) + 1) registrador
(SP) ← (SP) + 2
POP PSW (F) ← ((SP)) 3 10 indireto por todas

(A) ← ((SP) + 1) registrador
(SP) ← (SP) + 2

128
Mnemônico Simbologia NO de No de Modo de Flags

Genérico Ciclos Estados Endereçamento Afetadas
XTHL (L) ← ((SP)) 5 16 indireto por nenhuma

(H) ← ((SP) + 1) registrador
SPHL (SP) ← (H) (L) 1 6 registrador nenhuma
IN porta (A) ← (dado 8 bits) 3 10 direto nenhuma
OUT porta (dado 8 bits) ← (A) 3 10 direto nenhuma

129
Mnemônico Simbologia NO de No de Flags

Genérico Ciclos Estados Afetadas
EI 1 4 nenhuma
DI 1 4 nenhuma
HLT 1+ 5 nenhuma
NOP 1 4 nenhuma
RIM 1 4 nenhuma
SIM 1 4 nenhuma

130
Simulador Digital e
Programação Assembly

131
CONTAGEM CRESCENTE ININTERRUPTA
INICIO
Endereço Mnemônico
2000 H LXI SP,203FH
SP  203F H
2003 H MVI A,20H
A  20 H 2005 H PUSH PSW

2006 H CALL MOSTRAA
PUSH PSW 2009 H POP PSW
CALL MOSTRAA
POP PSW 200A H ADI 01H
200C H JNZ 2005 H
AA+1 200F H JMP 2003
N
A = 0?
S Abacus: Contagem.hex

132
MULTIPLICAÇÃO DE 2 NÚMEROS (3 x 4)
INICIO
Label Mnemônico
LXI SP,203FH
A  00 H
C  03 H MVI A,00H
MVI C,03H
A  A + 04 H
CC–1 Volta: ADI 04 H
DCR C
N
C = 0? JNZ Volta
S CALL MOSTRAA
DISPLAY  A
HLT
FIM
Abacus: 3 x 4 direto.hex
133
MULTIPLICAÇÃO DE 2 NÚMEROS (3 x 4) – Uso de Registrador
INICIO
Label Mnemônico
LXI SP,203FH
A  00 H
B  04 H MVI A,00H
C  03 H
MVI B,04H
AA+B MVI C,03H

CC–1
Volta: ADD B
N DCR C
C = 0?
JNZ Volta
S
DISPLAY  A CALL MOSTRAA
HLT
FIM
Abacus: 3 x 4 registrador.hex

134
MULTIPLICAÇÃO DE 2 NÚMEROS (3 x 4) – Subrotina

Label Mnemônico
LXI SP,203FH
INICIO
MVI A,00H
multi
A  00 H MVI B,04H
B  04 H
C  03 H MVI C,03H
AA+B
CC–1 CALL multi
CALL multi N CALL MOSTRAA
C = 0?
HLT
DISPLAY  A S
RET
multi: ADD B
HLT
DCR C
Abacus: 3 x 4 subrotina.hex JNZ multi
RET
135
MULTIPLICAÇÃO DE 2 NÚMEROS
Label Mnemônico
QUAISQUER DE 1 DÍGITO
LXI SP,203FH
INICIO
repete: CALL LETECLA
MOV B,A
CALL LETECLA multi
BA CALL LETECLA
MOV C,A
CALL LETECLA AA+B
CC–1 MVI A,00H
CA
CALL multi
N
A0 C = 0? CALL MOSTRAA
CALL multi
S JMP repete
RET
DISPLAY  A
multi: ADD B
DCR C
Abacus: Multi 1 dígito.hex JNZ multi

RET
136
MULTIPLICAÇÃO DE 2 NÚMEROS QUAISQUER DE 8 BITS

1 Label Mnemônico
LXI SP,203FH
CALL LETECLA
INICIO 4 x RLC CALL LETECLA
EA
RLC
CALL LETECLA
4 x RLC RLC
CALL LETECLA
CA ORA E RLC
EA
D0 RLC
CALL LETECLA
ORA C MOV C,A
CA CALL multi
CALL LETECLA
ORA C
1 CALL MOSTRAD
MOV C,A
...
Abacus: Multi 2 dígitos.hex
137
MULTIPLICAÇÃO DE 2 NÚMEROS QUAISQUER DE 2 DÍGITOS

Subrotina de Multiplicação
multi
Label Mnemônico
HL  0
multi: LXI H,0000H
repete: DAD D
HL  HL + DE
CC–1 DCR C
N JNZ repete
C = 0? XCHG
S RET
DE  HL
RET

138

PROGRAMA PRINCIPAL
Início
Label Mnemônico
SP  203F H LXI SP,2080 H
repete: CALL Leitura

CALL Leitura
CALL multi
CALL multi CALL MOSTRAD

JMP repete
CALL MOSTRAD
Multi 2 dígitos – sub.hex

139

Label Mnemônico
SUBROTINA DE LEITURA DOS 2 DÍGITOS Leitura: CALL LETECLA

RLC/RLC/RLC/RLC
1 MOV C,A
LEITURA
CALL LETECLA
CALL LETECLA
4 x RLC ORA C
CALL LETECLA
4 x RLC EA MOV C,A
CA
CALL LETECLA
CALL LETECLA RLC/RLC/RLC/RLC
CALL LETECLA ORA E
MOV E,A
ORA C EA
CA D0 CALL LETECLA
ORA E
1 RET MOV E,A

MVI D,00H
RET

140
CASOS PARTICULARES DE MULTIPLICAÇÃO

MULTIPLICAÇÃO POR 16
16 = 24
Mnemônico Comentário
RLC A = 2×
RLC A = 4×
RLC A = 8×
RLC A = 16×

141
Mnemônico Comentário
RLC A = 2×
MOV B,A B = 2×
RLC A = 4×
RLC A = 8×
ADD B A = 8× + 2× = 10×

142
Solução 1 Solução 2 (para 8× < 100H)
Mnemônico Comentário Mnemônico Comentário

MOV B,A B=× MOV B,A B=×
RLC A = 2×× RLC A = 2××
ADD B A = 3×× RLC A = 4××
RLC A = 6×× RLC A = 8××
ADD B A = 7×× SUB B A = 7××

143
Execução de um Bloco de Instruções se X = Y:
Label Mnemônico Comentário

CMP reg Seta flags Z e CY de acordo com resultado de A –
reg
JNZ continua Pula para ćontinua´, se A ≠
reg
... Bloco de instruções executadas,
caso A = reg
continua: Continuação do programa

144
Execução de um Bloco de Instruções se X ≠ Y:

reg
JZ continua Pula para ćontinua´, se A =
reg
caso A ≠ reg
...

145

Exemplo: Mostrar números de 20 H até 50H
INICIO
2000 H LXI SP,2080H
SP  2080 H
2003 H MVI A,20H
2005 H PUSH PSW
A  20 H
2006 H CALL MOSTRAA
2009 H POP PSW
CALL MOSTRAA 200A H CPI 50 H
200C H JZ 2003 H
S
200A H ADI 01H
A=
50H? N 200F H JMP 2005
AA+1
Abacus: Aula6 – 6.hex

146
Execução de um Bloco de Instruções se X ≥ Y:

reg
JC continua Pula para ćontinua´, se A <
reg
caso A ≥ reg
...

147
Execução de um Bloco de Instruções se X > Y:

reg
JC continua Pula para ćontinua´, se A <
reg
JZ continua Pula para ćontinua´, se A =
reg
caso A > reg

148
Exemplo: Mostrar números (da memória) Mnem. Mnemônico

maiores ou iguais a 30 H
LXI SP,2080H
Início 1 LXI H, 2050H
MVI C,0AH
SP  2080 H S repete: MOV A,M
HL  2050 H A <30H?
C  0A H INX H
N
CPI 30
CALL MOSTRAA
JC pula
AM
PUSH B
CC–1
HH+1 PUSH H
CALL MOSTRAA
C = 0? POP H
1
N
S POP B
Fim pula: DCR C
JNZ repete
Abacus: Maiores ou Iguais.hex HLT
149
Execução de um Bloco de Instruções se X ≤ Y:

CMP reg Seta flags Z e CY de acordo com
resultado
de A – reg
JZ igual Pula para ígual´, se A = reg
JNC maior Pula para ´maior´, se A > reg
igual: ... Bloco de instruções executadas,
caso A ≤ reg
maior: Continuação do programa

150
Execução de um Bloco de Instruções se X < Y:

reg
JNC maiorig Pula para ´maiorig´, se A ≥ reg
caso A < reg
maiorig: Continuação do programa

151
Exemplo: Mostrar números (da memória) menores ou iguais a 30 H

Mnem. Mnemônico
LXI SP,2080H
Início 1 LXI H, 2050 H
MVI C,0A H
repete: MOV A,M
S INX H
SP  2080 H
A> CPI 30
HL  2050 H
30H? N JZ mostra
C  0A H
JNC pula
mostra: PUSH B
MOSTRA A PUSH H
AM CALL MOSTRAA
POP H
POP B
HL  HL + 1 pula: DCR C
CC–1 JNZ repete
HLT
1
C = 0?
Abacus: S
Menores-ou-iguais.hex
Fim

152
Execução de um Bloco de Instruções se X = Y e outro se X ≠ Y:

reg
JNZ diferente Pula para ´diferente´, se A ≠
reg
... Bloco de instruções executadas, caso A =
reg
JMP continua Pula bloco onde A ≠ reg
diferente: Bloco de instruções executadas, caso A ≠
reg
Abacus: Intervalo.hex Abacus: Menores.hex

153
INICIO
Subrotina de atraso de tempo
B  10 H
C  20 H 2020 H MVI B,10 H

2022 H MVI C,20 H
CC–1
2024 H DCR C
N
2025 H JNZ 2024 H
C = 0?
S 2028 H DCR B
BB–1
2029 H JNZ 2022 H
N 202C H RET
B = 0?
S
RET
Abacus: Atraso.hex

154
Tempo de atraso (supondo 1µs para cada estado)

Instrução No de Vezes a No de Estados Tempo de Tempo Parcial (µs)
instrução é de cada cada Estado
executada Instrução (µs)
Mnemônico
MVI B 1 7 1 7
MVI B,10 H
MVI C 16 7 1 112
MVI C,20 H DCR C 512 = 16x32 4 1 2048
JNZ 2024 496 = 16x31 10 1 4960
DCR C
(verdadeiro)
JNZ 2024 H JNZ 2024 (falso) 16 = 16 x 1 7 1 112
DCR B DCR B 16 4 1 64
JNZ repete1 15 10 1 150
JNZ 2022 H (verdadeiro)
RET JNZ repete1 1 7 1 7

(falso)
RET 1 10 1 10
Tempo Total 7490 µs ≅ 7,5 ms

155
Execução de um Bloco de Instruções se X = Y ou W = Z:

Supondo uso de A = X, B = Y, C = W e D = Z

CMP B Seta flags Z e CY de acordo com resultado de X –
Y
JZ OK Pula para ÓK´, se X = Y
MOV A, C Carrega em A valor de W. Destrói valor
original
CMP D Seta flags Z e CY conforme resultado de W -
Z
JNZ continua Pula para ćontinua´, se W ≠ Z
OK: ... Bloco de instruções executadas, caso X = Y ou W =
Z

156
Execução de um Bloco de Instruções se X = Y e W = Z:

Supondo uso de A = X, B = Y, C = W e D = Z

CMP B Seta flags Z e CY de acordo com resultado de X –
Y
JNZ continua Pula para ćontinua´, se X ≠ Y
MOV A, C Carrega em A valor de W. Destrói valor
original
CMP D Seta flags Z e CY conforme resultado de W -
Z
JNZ continua Pula para ćontinua´, se W ≠ Z
... Bloco de instruções executadas, caso X = Y e W =
Z

157
Abacus: Senha.hex
Programa que lê pelo teclado uma

senha de 4 dígitos (dois bytes) e mostra
no display uma contagem decimal
crescente de 0 a 60, se a senha
digitada for igual à senha previamente
guardada em memória

158
Interrupções

159
INTERRUPÇÕES
Definição
Pedido Interno ou Externo em que o microprocessador
suspende
as tarefas em execução, atende o pedido de interrupção e
volta
para encerrar as tarefas anteriores ao pedido.
CPU
ULA Registradores
Unidade
Controle
Controle de Interrupção

160
INTERRUPÇÕES
Como funciona?
Endereço fixo da
Programa ROM
Principal Subrotina da
Pedid JMP subrotina Interrupção
o de Instrução 1
Interr
Instrução 2 Instr. 1
upção
Instrução 3 Instr. 2
Instrução 4
.
.
.
.
.
.
HLT RET

161
INTERRUPÇÕES
Características Principais
Endereço de desvio pré-definido Interrupção vetorada
A instrução em execução é encerrada, antes do desvio

para
atendimento da interrupção
Após o atendimento da interrupção, ao executar a
instrução RET, o processamento volta para a instrução
seguinte àquela que estava sendo executada antes do
pedido de interrupção

162
Interrupções Internas
Interrupção por Software
Instrução Efeito Código Endereço
RST 0 CALL 0000h C7 0000 h

RST 1 CALL 0008h CF 0008 h
RST 2 D7 0010 h
RST 3 CALL 0010h DF 0018 h
RST 4 CALL 0018h E7 0020 h
RST 5 EF 0028 h
RST 6 CALL 0020h F7 0030 h
RST 7 CALL 0028h FF 0038 h
CALL 0030h
CALL 0038h

163
Interrupções Externas
Interrupção por Hardware
Interrupção Efeito Código Posição do Pino Prioridade

Vetor
TRAP CALL 0024h Não tem 0024 h 6 1
RST 5.5 CALL 002Ch Não tem 002C h 9 4
RST 6.5 CALL 0034h Não tem 0034 h 8 3
RST 7.5 CALL 003Ch Não tem 003C h 7 2
INTR CALL ender. Não tem Nenhuma 10 5

164
Endereços no ABACUS e no KIT
Interrupção Endereço na Endereço no Endereço no KIT

ROM ABACUS
TRAP 0024h 20D1 H 4BE0 H
RST 5.5 002Ch 20C8 H 4BDD H
RST 6.5 0034h 20CB H 4BDA H
RST 7.5 003Ch 20CE H 4BD7 H
INTR Escolhida pelo Escolhida pelo Escolhida pelo

programador programador programador

165
Ativando a Interrupção
Ativada por Nível e Borda

TRAP
Ativada apenas por Borda

RST 7.5
Ativada apenas por Nível 808

RST 6.5
5
Ativada apenas por Nível RST 5.5
Ativada apenas por Nível INTR

166
Habilitando a Interrupção
EI Enable Interrupt Instrução usada para Habilitar

todas as interrupções (exceto a TRAP)
DI Disable Interrupt Instrução usada para

Desabilitar todas as interrupções (exceto a TRAP)

167
Contagem crescente acionada pela RST 5.5
RST5.5
Início
AA+ 1
SP  2090 H
A  00 H
Mostra A
Mostra A
N
A = 00?
Habilita Interrupções (EI) S
Habilita Interrupções (EI)
RET
Exemplo ABACUS: Contagem com RST 5-5

168
Universidade Federal de Goiás Interrupções Externas - Programa
Rótulo Mnemônico Comentário

LXI SP, 2090H Topo da pilha na posição 2090 h
MVI A, 00H Acumulador começa com valor 00 h
PUSH PSW Guarda A e Flags na pilha
CALL MOSTRAA Mostra conteúdo de A no display de dados
POP PSW Recupera conteúdo de A e Flags da pilha
EI Habilita interrupções (Enable Interrupt)
espera: JMP espera Laço de espera de pedido de interrupção
cresce: INR A Incrementa acumulador

PUSH PSW Guarda conteúdo de A e F na pilha
CALL MOSTRAA Mostra conteúdo de A no display
MVI D, 01H Faz D = 01 h, para usar na subrotina de tempo
CALL DELAY Chama subrotina de atraso de tempo
POP PSW Recupera conteúdo de A e F da pilha
CPI 00 H Compara A com 00 h.
JNZ cresce Se A ≠ 00 h, volta para INR A. Se A = 00 h, sai da subrotina
EI Habilita novamente as interrupções

RET Retorna da subrotina de interrupção
20C8: JMP cresce Vai para o início da subrotina "cresce"

169
Circuito da TRAP
TRAP CALL 0024 h

1
D Q
Flip-flop
Pino 6
CLK
TRAP CLR
RESET IN
RECONHECIMENTO DE
TRAP

170
Circuito de RST7.5, RST 6.5 e RST5.5

1 I 7.5
D Q
Pino 7
Flip-flop
RST 7.5
R 7.5 CLR
RECONHECIMENTO DE
RST 7.5
M 7.5' S Q M 7.5 CALL 003C h

Flip-flop
R
Pino 8 I 6.5
RST 6.5 M 6.5 CALL 0034 h
M 6.5' S Q
Flip-flop
R
Pino 9
I 5.5
RST 5.5 M 5.5' S M 5.5 CALL 002C h
Q
Flip-flop
R
MSE
EI
IE
DI S Q
Flip-flop
RESET IN R
QUALQUER RECONHECIMENTO
DE INTERRUPÇÃO
171
Símbolo Usados - Interrupção

SÍMBOLO SIGNIFICADO/COMENTÁRIO
Interrupções Pendentes - assumem valor 1 quando há
I7.5, I6.5, I5.5 interrupção
pendente
IE Flag que indica (com valor 1) quando as interrupções estão
habilitadas
Máscaras de Interrupção (Sinal baixo habilita as portas AND) -
M7.5, M6.5 e podem desabilitar uma interrupção pendente. Sinal alto
M5.5 interrupção bloqueada
RST 7.5, RST 6.5

interrupções mascaráveis podem ser bloqueadas via software
e RST 5.5
não é mascarável nem passível de habilitação/desabilitação por
TRAP
EI/DI
Enable Interrupt - Instrução usada para habilitar todas as
EI
interrupções, exceto a TRAP. Ativo alto.
Disable Interrupt - Instrução que Desabilita as Interrupções,
DI
exceto a TRAP (baixo)
Mask Set Enable - Habilita a setagem de máscara. 172 Quando alto as 8085
Microprocessador
172
MSE
máscaras M7.5', M6.5' e M5.5' podem ser reconhecidas
Símbolo Usados - Interrupção
SÍMBOLO SIGNIFICADO/COMENTÁRIO
RESETA inicialização
IN \ do sistema desabilita as interrupções pendentes e
zera o flip-flop da TRAP
QUALQUERQuando qualquer das interrupções é atendida, um sinal alto
RECONHECIME desabilita as interrupções pendentes, menos a TRAP, evitando
NTO DEque a interrupção em execução seja interrompida.
INTERRUPÇÃO
SIMSet Interrupt Mask - Instrução que seta as máscaras de
interrupção, fazendo com que determinada interrupção não seja
ativada.
RIMRead Interrupt Mask - Intrução que lê o estado das máscaras das
interrupções.

173
Máscaras de Interrupção
Sinais que bloqueiam as interrupções
M7.5 Máscara da Interrupção RST 7.5 Quando está em

nível lógico alto a interrupção RST 7.5 não opera



174
Como Ativar as Máscaras de Interrupção?
Acumulador
SOD SOE × R7.5 MSE M7.5' M6.5' M5.5'
SOD Serial Output Data
SOE Serial Output Enable
R7.5 Resseta (zera) Flip-Flop da RST 7.5
MSE Mask Set Enable Habilita Setagem de Máscara
M7.5´, M6.5´, M5.5´:

1 Seta as máscaras de RST 7.5, RST 6.5 e RST5.5
0 Não habilita as máscaras
175
Acumulador
SOD SOE × R7.5 MSE M7.5' M6.5' M5.5'
Após escolher os valores para as máscaras...
SIM Set Interrupt Mask
Os valores de R7.5, MSE, M7.5´, M6.5´ e M5.5´

São transferidos do acumulador para o circuito de
interrupção

176
Acumulador
SOD SOE × R7.5 MSE M7.5' M6.5' M5.5'
Exemplo 1:
0 0 0 0 1 1 1 0
As interrupções RST 7.5 e RST 6.5 são

mascaradas, ou seja, são impedidas de
MVI A,0Eh operar.
SIM
A interrupção RST 5.5 está habilitada

para operar
ABACUS: Mascara RST7-5 e RST6-5.hex

177
Contagem acionada por RST 5.5 com máscara em

RST 7.5 e RST 6.5
Início RST5.5
SP  2090 H AA+ 1
A  0E H
Seta Máscara (SIM)
A  00 H
Mostra A
Mostra A N
A = 00?
S
RET
Abacus: Mascara RST7-5 e RST6-5.hex

178
Contagem crescente com RST 7.5 e decrescente

com RST 6.5
RST7.5 RST6.5
Início
SP  2090 H AA+ 1 AA- 1

A  09 H
Seta Máscara (SIM)
A  00 H Mostra A Mostra A
Mostra A N N
A = 00? A = 00?
S S
Habilita Interrupções (EI) Habilita Interrupções (EI) Habilita Interrupções (EI)
RET RET
Abacus: Cresce e Decre com RST.hex

179
Leitura da Máscara de Interrupção
SID I7.5 I6.5 I5.5 IE M7.5 M6.5 M5.5
Após a instrução RIM o conteúdo do acumulador passa a

conter o estado das máscaras
RIM Read Interrupt Mask
SID Serial Input Data

I7.5, I6.5 e I5.51 máscara pendente
0 sem máscara pendente
IE Todas as Interrupções Habilitadas
M7.5, M6.5, M5.5: 1 Máscara setada
0 Máscara não setada

180
Leitura da Máscara de Interrupção

Acumulador
SID I7.5 I6.5 I5.5 IE M7.5 M6.5 M5.5
Conteúdo do Acumulador após a instrução

0RIM: 1 0 0 1 1 0 0
Há uma interrupção RST 7.5 pendente ( I7.5 = 1 )
As interrupções estão habilitadas ( IE = 1 )
A máscara da interrupção RST 7.5 está setada, significando

que ela não será atendida

181
Interrupções e
Sistema Mínimo

182
Expandindo a Capacidade de Interrupção
INTR
Controlador
Microprocessador
INTA de
Interrupção 8 pedidos de
8085
interrupção
Dados 8259

183

8259

184
O procedimento para uso de interrupções através do 8259 é:
1. O nível lógico de um ou mais dos pinos IR (IR0 a IR7) é levado a 1,
setando o correspondente registrador de pedido de interrupção IRR;
2. O 8259 envia um pulso alto para o 8085 através do pino INTR (pino 10)
3. O 8085 envia de volta um sinal baixo INTA (Interrupt Acknowledge)
de reconhecimento de pedido de interrupção;
4. Após receber o sinal de OK, o 8259 o bit ISR (In Service Register) do
pedido de maior prioridade, limpa o registro de interrupção IRR
correspondente e envia para o 8085 o código de chamada de

subrotina;

185

O procedimento para uso de interrupções através do 8259 é:
5. O 8085 responde com outro sinal INTA baixo solicitando o byte

inferior do endereço da subrotina;
6. O 8259 envia o byte inferior de endereço correspondente ao
pedido
de interrupção;
7. Um outro sinal INTA baixo é enviado pelo 8085 solicitando o byte
superior do endereço da subrotina;
8. O 8259 envia o byte superior do endereço da subrotina para o 8085
e, em seguida, limpa o bit ISR correspondente;
9. A seguir, o conteúdo do contador de programa (PC) é enviado para
a pilha e o processamento é desviado para o endereço indicado
186
Sistema Mínimo

187
Sistema Mínimo
Pino A13 – Pino usado para habilitar/desabilitar a RAM e a ROM.
A13 CE CE1\ Pastilha Habilitada
0 0 0 CI 8355
1 1 1 CI 8156
ROM 8355 tem 2048 bytes (800 h) de memória = 2 Kbytes

Posições ocupadas 0 a 2047 (000 h a 7FF h)
Número de linhas de endereço necessárias: 11 (AD 0 a
A10) ,
porque 211 = 2048
RAM 8156 tem 256 bytes (100 h) de memória
Posições ocupadas 0 a 255 (00 h a FF h).
Número de linhas de endereço necessárias: 8 (AD 0 a
AD7),
porque 28 = 256.
Endereço inicial escolhido para a memória RAM: 2000 h
Endereço final: 20FF h.
188
Sistema Mínimo
A15 A14 A13 A12 A11 A10 A9 A8 AD7 AD6 AD5 AD4 AD3 AD2 AD1 AD0
Endereço Inicial da ROM
0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
0 0 0 0
Endereço Final da ROM
0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1
0 7 F F
Endereço Inicial da RAM
0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0
2 0 0 0
Endereço Final da RAM
0 0 1 0 0 0 0 0 1 1 1 1 1 1 1 1
2 0 F F

189
Sistema Mínimo – Kit Didático

Memória RAM do Kit didático: RAM 2114 – 1 K de memória / 4 bits
(São utilizadas duas-a-duas para formar 1 byte por endereço)
São necessárias 10 linhas de endereço: 210 = 1024 (400h) – De AD0

a A9
Posições de memória de cada pastilha: 0 a 1023 (000 h a 3FF h)
Endereço inicial da RAM: 4000 h
Endereço Final da RAM: 43FF h
Endereço Inicial da primeira RAM 2114 do Kit Didático

0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0
4 0 0 0
Endereço Final da primeira RAM 2114 do Kit Didático
0 1 0 0 0 0 1 1 1 1 1 1 1 1 1 1
4 3 F F

190
A Segunda RAM 2114 do Kit didático deve ser acessada a partir

do
primeiro endereço após a primeira RAM, ou seja, endereço 4400
h.
A15 A14 A13 A12 A11 A10 A9 A8 AD AD6 AD5 AD AD3 AD2 AD AD0
7 4 1
Endereço Inicial da SEGUNDA RAM 2114 do Kit Didático
0 1 0 0 0 1 0 0 0 0 0 0 0 0 0 0
4 4 0 0
Endereço Final da SEGUNDA RAM 2114 do Kit Didático
0 1 0 0 0 1 1 1 1 1 1 1 1 1 1 1
4 7 F F

191
A Terceira RAM 2114 do Kit didático deve ser acessada a partir

do
primeiro endereço após a primeira RAM, ou seja, endereço 4800
h.
7 4 1
Endereço Inicial da TERCEIRA RAM 2114 do Kit Didático
0 1 0 0 1 0 0 0 0 0 0 0 0 0 0 0
4 8 0 0
Endereço Final da TERCEIRA RAM 2114 do Kit Didático
0 1 0 0 1 0 1 1 1 1 1 1 1 1 1 1
4 B F F

192
A Quarta RAM 2114 do Kit didático deve ser acessada a partir do

primeiro endereço após a primeira RAM, ou seja, endereço 4C00
h.
7 4 1
Endereço Inicial da QUARTA RAM 2114 do Kit Didático
0 1 0 0 1 1 0 0 0 0 0 0 0 0 0 0
4 C 0 0
Endereço Final da QUARTA RAM 2114 do Kit Didático
0 1 0 0 1 1 1 1 1 1 1 1 1 1 1 1
4 F F F

193

194
Sistema Mínimo – Kit Didático – Decodificador 74138
C B A Saída
Selecionada
0 0 0 Yo
0 0 1 Y1
0 1 0 Y2
0 1 1 Y3
1 0 0 Y4
1 0 1 Y5
1 1 0 Y6
1 1 1 Y7

195
Sistema Mínimo – Kit Didático – Decodificador 74138

A11 2 × RAM 2114
A10 CS\
4000h – 43FFh
A12 RAM – 1
A14
2 × RAM 2114
CS\
4400h – 47FFh
RAM – 2
2 × RAM 2114
4800h – 4BFFh
CS\ RAM – 3
2 × RAM 2114
CS\ 4C00h–4FFFh
RAM – 4

196
Características do CI 8156:

197
Endereços de E/S – Número das Portas

As instruções IN e OUT no CI 8156 usam apenas os três bits menos
significativos
do endereço: AD2, AD1 e AD0.
No entanto, durante o acesso às portas, o número da porta é duplicado,
sendo
colocado tanto no barramento inferior quanto no superior. Assim,
A15 A14 A13 A12 A11 A10 A9 A8 = AD7 AD6 AD5 AD4 AD3 AD2 AD1 AD0
Endereçamento da porta 21h:
0 0 1 0 0 0 0 1 = 0 0 1 0 0 0 0 1
CE
Barramento de Dados/Endereços

198
Endereços de E/S – Número das Portas

AD2 AD1 AD0 Seleção Número
da Porta
0 0 0 Registradores de comando e de status 20 h
0 0 1 Porta A 21 h
0 1 0 Porta B 22 h
0 1 1 Porta C 23 h
1 0 0 8 bits menos significativos do temporizador 24 h
1 0 1 2 bits de modo do temporizador e 6 bits 25 h

superiores do temporizador

199
Características do CI 8156
Porta 20h - Registro de comando
D7 D6 D5 D4 D3 D2 D1 D0
Temp Temp Int. B Int. A Porta Porta Porta Porta

C C B A
Dígito das Portas A ou B = 0 Porta setada como entrada
=1 Porta setada como saída
A 0 0 0 0 0 0 1 0
MVI A, 02 h Porta A (Porta 21 h) setada como

OUT 20 h entrada
Porta B (Porta 22 h) setada como saída

200
Métodos de Controle de Entrada e Saída

Há basicamente duas formas de comunicação entre o computador e
um periférico:
Comunicação Serial: Um bit por vez
Exemplos: comunicação via linha telefônica (através de um modem),
mouse, câmara fotográfica digital, impressora serial, instrumentos
eletrônicos, agendas eletrônicas.
A taxa de transmissão é medida em bits por segundo (bps ou bits/s).
Comunicação Paralela: Grupo de bits enviados simultaneamente

Exemplo: comunicação entre computador e impressora paralela.
A taxa de transmissão é, em geral, medida em bytes por
segundo;
Taxa de transmissão maior que na serial
Distância pequena entre transmissor e receptor

201
Técnicas de hardware e software utilizadas para controlar o fluxo de

dados entre o computador e seus periféricos.
Varredura (ou E/S por consulta ou Pooling}:
Técnica de comunicação na qual o processador interroga

periodicamente o periférico para determinar seu estado;
Pode ser síncrona ou assíncrona
Desvantagem: perda de tempo: o processador abandona o

programa principal para fazer a varredura mesmo se nenhum
periférico deseja serviço.

202
Varredura
Periférico
8 bits Porta bit 6 Início

10 h
Microprocessador bit 7
8 bits Porta
11 h Status
8085
Dados Porta
Dados
12 h

203

Varredura (ou E/S por consulta ou Pooling):
Outro exemplo: Homogeneizador microprocessado
AA saída conversor AD é lida periodicamente, a cada ciclo de

execução
do programa, independentemente se há ou não um novo valor na
saída do
AD
velocidade ADC
8085
0808
End of Conversion Start of Conversion

(EOC) (START)
204
Técnicas de hardware e software utilizadas para controlar o fluxo de

dados entre o computador e seus periféricos.
Interrupção:
Técnica de comunicação na qual o processador somente é ocupado

se há pedido de serviço de algum periférico;
Mecanismo assíncrono;
Transferência de dados é feita por software (mais lento que DMA)

205
Interrupção:
RST 5.5 Interrupção
Microprocessador
Reconhecimento
Periférico
8085
Dados

206
Transferência por DMA:
HOLD
Microprocessador HLDA Controlador

de
8085 DMA
Barramentos
MEMÓRIA

207
DECODIFICAÇÃO COMPLETA DAS

PASTILHAS 8355 E 8156 E EXTENSÃO DE
MEMÓRIA E PORTAS

208
Sistema Mínimo

209
Pastilha 8355
2 pinos de habilitação: CE2 e CE1\

210
Pastilha 8355
Uma opção para eliminar todas as sombras de memória e das
portas de
Entrada e Saída:
Memória: Entrada e Saída:

A15 e A14 = 0Habilita CE2 A15 e A14 = 0Habilita CE2
A13, A12 e A11 = 0 e IO/M\ = 0 A13, A12 e A11 = 0 e IO/M\ = 1
A10 é irrelevante A10 = 0
211
Pastilha 8355
Endereçamento de Memória
Endereço Inicial da ROM

0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
0 0 0 0
Endereço Final da ROM

0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1
0 7 F F

212
Pastilha 8355
Endereçamento das Portas – Duplicação dos bytes inferior e superior
Endereçamento das Portas do 8355 (Portas 00H, 01H, 02H, 03H)

0 0 0 0 0 0 X X X X X X X X X X
Endereçamento da Porta A (Porta 00H)

0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
Endereçamento da Porta B (Porta 01 H)

0 0 0 0 0 0 1 0 0 0 0 0 0 0 1
Endereçamento da Porta DDR A (Porta 02 H)

0 0 0 0 0 0 1 0 0 0 0 0 0 0 1 0
Endereçamento da Porta DDR B (Porta 03 H)

0 0 0 0 0 0 1 1 0 0 0 0 0 0 1 1

213
Pastilha 8156
1 pino de habilitação: CE

214
Pastilha 8156
Uma opção para eliminar todas as sombras de memória e das
portas de
Entrada e Saída:
Memória:
A15, A14, A12, A11 = 0 e A13 = 1 Entrada e Saída:
+ A15, A14, A12, A11 = 0 e A13 = 1
A10, A9 e A8 = 0 e IO/M\ =0 +
Habilita CE IO/M\ = 1 e A10, A9 e A8 irrelevante

215
Pastilha 8156
Endereçamento de Memória
Endereço Inicial da RAM

0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0
2 0 0 0
Endereço Final da RAM

0 0 1 0 0 0 0 0 1 1 1 1 1 1 1 1
2 0 F F

216
Pastilha 8156
Endereçamento das Portas – Duplicação dos bytes inferior e superior
Endereçamento das Portas do 8156 (Portas 20H, 21H, 22H, 23H, 24H e 25H)
0 0 1 0 0 X X X X X X X X X X X
Endereçamento da Porta de Comando (Porta 20H)

0 0 1 0 0 0 0 0 0 0 1 0 0 0 0 0
Endereçamento da Porta A (Porta 21 H)

0 0 1 0 0 0 0 1 0 0 1 0 0 0 0 1
Endereçamento da Porta B (Porta 22 H)

0 0 1 0 0 0 1 0 0 0 1 0 0 0 1 0
Endereçamento da Porta C (Porta 23 H)

0 0 1 0 0 0 1 1 0 0 1 0 0 0 1 1

217
Ampliando a quantidade de Portas de E/S

Porta de Entrada
Habilitação
Linhas de
Endereço superiores
D7 AD7
Periférico
Chaves
(Chaves, de 3 8085
AD, estados
sensores...)
D0 AD0
Exemplos: 74LS125 e 74LS126

218
74LS125 e 74LS126
Habilitação: nível lógico baixo Habilitação: nível lógico alto

219

Criando a Porta de Entrada FFH

220
Diagrama de Temporização da Instrução IN Porta
T1 T2 T3 T4 T1 T2 T3 T1 T2 T3
PC PC+1→→ INST PC PC+1→→ Byte WZ Porta A
FORA PC →IR FORA PC →Z, W FORA
A15-A8 PCH PCH Porta
AD7-AD0 PCL INST PCL Byte Porta Dados
ALE
RD\
WR\
IO-M\

221

Criando a Porta de Entrada FEH

222

Portas de Entrada de FCH a FFH
74LS125 74LS125

223

Criando Portas de Saída
Habilitação
Linhas de
Endereço superiores
AD7 D7
Periférico
8085 Latch (LEDs,

DA,
atuadores...)
AD0 D0
Exemplos: 74LS75 e 74LS173

224

74LS173
IE – Input Enable: ativo baixo

OE – Output Enable: ativo baixo
MR – Master Reset: ativo alto

CP – Pulso de Clock
225


226
74LS173

227

PortasBibliografia
de Saída FC H a FF H
[1] ZILLER, Roberto M., “Microprocessadores – Conceitos Importantes,” Edição

do autor, Florianópolis, 2000. ISBN 85-901037-2-2
[2] MALVINO, Albert Paul, “Microcomputadores e microprocessadores;

tradução Anatólio Laschuk, revisão técnica Rodrigo Araês Farias. São
Paulo: McGraw-Hill do Brasil, 1985.
228
229
228

Microprocessador 8085 2009 2 - UFG

Enviado por

Dados do documento

Direitos autorais

Formatos disponíveis

Compartilhar este documento

Compartilhar ou incorporar documento

Opções de compartilhamento

Você considera este documento útil?

Este conteúdo é inapropriado?

Direitos autorais:

Formatos disponíveis

Microprocessador 8085 2009 2 - UFG

Enviado por

Direitos autorais:

Formatos disponíveis

Universidade Federal de Goiás

Escola de Engenharia Elétrica e de Computação

Materiais Elétricos – Estudo de materiais isolantes, condutores e semicondutores

N Transistores de Junção PNP e NPN

Eletrônica – Aplicações de Diodos e Transistores – retificadores, amplificadores,

Sistemas Digitais – Sistemas de numeração e códigos binários. Portas

Flip-flop Porta NAND

É a CPU de um computador construído num único Circuito Integrado.

Computador completo construído num único Circuito Integrado.

Funções Básicas do Computador:

Processamento de dados (ex.: execução de uma adição ou de uma

Armazenamento de dados (ex.: armazenamento temporário na

Movimentação de dados (comunicação com mundo exterior: teclado,

Controle (controle das funções anteriores).

CPU - Central Processing Unit - Unidade Central de Processamento

É responsável por buscar e executar instruções na memória e

Memória - Local para armazenamento de dados e programas.

I/O - Unidade Entrada (Input) e Saída (Output):

Promove a movimentação de dados entre o computador e o ambiente

Unidade Central de Processamento (CPU)

Control Unit - Unidade de Controle (UC) - tem por função básica o

ALU (Aritmetic and Logic Unit) - Unidade Lógica e Aritmética (ULA) -

Registers - Registradores - São usados para o armazenamento interno

De um modo geral a memória do computador contém:

N palavras de tamanho fixo: cada palavra está vinculada a

Linhas de controles, sendo as principais:

Memória RAM – Permite a leitura e a gravação

Memória Dinâmica (DRAM) – Baixa densidade,

Memória estática (SRAM) – Alta densidade.

Memória CACHE - Pequena quantidade de

Quando há necessidade de transferir dados da

Memória ROM (Read-Only Memory)

Alguns tipos de memória ROM:

PROM (Programmable Read-Only Memory) – Podem ser escritas com

EPROM (Erasable Programmable Read-Only Memory) – Podem ser

EEPROM (Electrically Erasable Programmable Read-Only Memory) –

Unidade de Entrada e Saída (I/O)

Há divisão de meio interno (barramento do computador) e meio

Constituído de M Portas (cada uma das interfaces aos periféricos:

Cada uma das portas está vinculada a um endereço ou a uma faixa

Envia sinais de interrupção para a CPU.

Meio físico usado para o transporte de um conjunto de

Barramento de sistema - barramento específico para

Para a comunicação com os periféricos os três tipos

Barramento ISA (Industry Standard Architecture)

originado no IBM PC na versão de 8 bits

aperfeiçoado no IBM PC AT / slots de 8 e 16 bits

transferência de dados – grupos de 8 ou 16 bits / clock de 8 MHz

fax/modem, placas de som e placas de rede

Barramento PCI (Peripheral Component Interconnect)

Desenvolvido pela Intel em 1992 – Processador Pentium

Opera com 32 ou 64 bits

Suporte para o padrão PnP (Plug and

Clock é geralmente de 33 MHz

Placa de vídeo, placa de som,

Barramento PCI - X (PCI Express)

O barramento PCI-X é uma extensão do barramento PCI

Opera com 64 bits

Clock de até 133 MHz

Taxa de Transferência de 533 MB/s a 4.266 MB/s

Barramento AGP (Accelerated Graphics Port)

Desenvolvido pela Intel - aumentar a taxa de transferência entre a CPU

Incorporado à CPU de processadores Pentium II mais modernos.

Alta velocidade no acesso a essas texturas para aplicação na tela