IFMA

INSTITUTO FEDERAL DO MARANHÃO

Campus São Luís – Monte Castelo
Departamento de eletroeletrônica | Eng. Elétrica | Disciplina Eletrônica de Potência
Professor MsC. Robson Dias Ramalho | Aula Expositiva 01/31

Dispositivos de Lógica Programável -

PLDs

Instituto Federal de Educação Ciência e Tecnologia do Maranhão

Av. Marechal Castelo Branco, nº 789 - São Francisco - São Luís-MA - CEP 65076-091
 Aspectos Importantes
1. Diversos são os tipos de CIs à disposição dos projetistas de circuitos eletrônicos.
Comumente, estes CIs apresentam um custo relativamente baixo, logo os projetistas
interconectam tais CIs afim de executar as funções desejadas.
2. O projetista pode se deparar com alguns problemas no momento da construção de
seu projeto. Alguns projetos podem necessitar de centenas ou milhares de CIs, o que
pode tornar inviável na construção da placa de circuito impresso.
3. Desta forma, um projeto com o menor número de CIs pode trazer, além da redução
do custo final do projeto, uma economia no espaço da placa de circuito impresso.

4. Quanto maior o número de funções alocadas em um circuito integrado, menor será

o espaço alocado na placa de circuito impresso no final do projeto.

5. O desenvolvimento dos dispositivos lógicos programáveis, ou de lógica

programável, PLDs, oferece aos projetistas uma alternativa para substituir um grande
número de CIs padronizados por um único CI.

Profº. MsC. Robson Ramalho Arquitetura e Sistemas Digitais

 PLDs – Ideia Básica
1. Cada linha de entrada é aplicada a um buffer inversor e a um buffer não-
Entrada inversor.
2. Cada saída de cada buffer são combinadas por meio de portas AND.
3. Cada uma das saídas AND são combinadas por meio de portas OR através
de fusíveis.
4. Com todos os fusíveis intactos, a saída de cada porta OR é 1.

𝑂1 = 𝐴ҧ𝐵ത + 𝐴𝐵ҧ + 𝐴𝐵ത + 𝐴𝐵

𝑂1 = 𝐴ҧ 𝐵ത + 𝐵 + 𝐴 𝐵ത + 𝐵
𝑂1 = 𝐴ҧ + 𝐴 = 1

Saída

Profº. MsC. Robson Ramalho Arquitetura e Sistemas Digitais

 PLDs – Ideia Básica
5. Cada uma das saída O1, O2, O3 e O4 pode ser programada para implementar
Entrada qualquer função de A e B, queimando-se seletivamente os fusíveis
apropriados.

Saída

Profº. MsC. Robson Ramalho Arquitetura e Sistemas Digitais

 PLDs – Ideia Básica
6. Queima dos fusíveis 1 e 4 da porta OR da saída O1.

Fusível aberto corresponde a zero na entrada da porta lógica.

ҧ + 𝐴𝐵ത + 0
𝑂1 = 0 + 𝐴𝐵
𝑂1 = 𝐴𝐵ҧ + 𝐴𝐵ത

7. Uma vez programadas as

saída, o dispositivo irá gerar,
permanentemente as funções
selecionadas.

Profº. MsC. Robson Ramalho Arquitetura e Sistemas Digitais

 PLDs – Simbologia

Profº. MsC. Robson Ramalho Arquitetura e Sistemas Digitais

 Arquitetura de PLDs – A PROM (16X4)
ഥ
𝐷 𝐶ҧ 𝐵ത 𝐴ҧ ഥ 𝐶ҧ 𝐵ത 𝐴ҧ
𝐷
ഥ
𝐷 𝐶ҧ 𝐵ത 𝐴 ഥ 𝐶ҧ 𝐵𝐴
𝐷 ത
.
.
.
.
.
.
.
.
.
.
.
.
.
.
𝐷 𝐶 𝐵 𝐴
𝐷𝐶𝐵𝐴

Profº. MsC. Robson Ramalho Arquitetura e Sistemas Digitais

 Arquitetura de PLDs – A PROM (16X4)
PROM Programada
𝑂3 =
ഥ 𝐶ҧ 𝐵ത 𝐴ҧ + 𝐷
𝐷 ഥ 𝐶ҧ 𝐵A
ത +𝐷 ҧ 𝐴ҧ + 𝐷
ഥ 𝐶𝐵 ҧ
ഥ 𝐶𝐵𝐴 ҧ
ഥ 𝐶𝐵𝐴 + 𝐷 𝐶𝐵A
+𝐷 + 𝐷𝐶𝐵𝐴
AND 0 AND 1 AND 2 AND 3 AND 7 AND 11 AND 15
ഥ 𝐶ҧ
𝑂3 = AB + 𝐷

Os fusíveis da saída de cada

porta AND são queimados afim
de executar a operação
desejada.

ATENÇÃO:
A medida que insere-se uma nova entrada o número de
fusíveis dobra, o que pode se tornar impraticável o uso de
PROMs como PLD.

Profº. MsC. Robson Ramalho Arquitetura e Sistemas Digitais

 Arranjo de Lógica Programável - PAL
1. A arquitetura PROM é indicada para aplicações em que cada combinação de
entrada possível é necessária para gerar as funções de saída.
2. Por vezes nem todas as combinações de entrada são utilizadas. Isso levou ao
desenvolvimento de uma nova classe de PLDs chamada de Arranjo de Lógica
Programável (PAL).
3. A PAL tem as mesmas matrizes AND e OR que as PROMs; entretanto, na PAL as
conexões para as entradas das portas AND são programáveis, enquanto as
conexões para as entradas das portas OR são permanentes.
4. Cada porta OR está permanentemente ligada a apenas quatro saídas das portas
AND.
5. Para funções com necessidades de mais entradas das portas OR deve-se procurar
outra PAL.

Profº. MsC. Robson Ramalho Arquitetura e Sistemas Digitais

 Arranjo de Lógica Programável - PAL

Matriz a programar.

Matriz fixa.

Lembre-se que Cada porta OR

está permanentemente ligada a
apenas quatro saídas das portas
AND. (Circulado em vermelho!!)

Profº. MsC. Robson Ramalho Arquitetura e Sistemas Digitais

 Arranjo de Lógica Programável - PAL
ഥ 𝐶ҧ + 0 + 0
𝑂3 = 𝐴𝐵 + 𝐷

ҧ 𝐵𝐵
ഥ 𝐷 𝐶𝐶
𝐷 ҧ =0
ത 𝐴𝐴

Profº. MsC. Robson Ramalho Arquitetura e Sistemas Digitais

 PLDs – Fusível de Polaridade
1. O fusível de polaridade dá ao projetista a opção de inverter qualquer saída do
dispositivo.
A. Fusível Intacto.
Entrada da porta EXOR: 0 𝑃1 + 𝑃2 + 𝑃3

Saída da porta EXOR:

0ത . 𝑃1 + 𝑃2 + 𝑃3 + 0. (𝑃1 + 𝑃2 + 𝑃3 )=𝑃1 + 𝑃2 + 𝑃3
B. Fusível Aberto.
Entrada da porta EXOR: 1 𝑃1 + 𝑃2 + 𝑃3

Saída da porta EXOR:

1ത . 𝑃1 + 𝑃2 + 𝑃3 + 1. (𝑃1 + 𝑃2 + 𝑃3 )=1 + 𝑃1 + 𝑃2 + 𝑃3 = 𝑃ത1 . 𝑃ത2 . 𝑃ത3

Profº. MsC. Robson Ramalho Arquitetura e Sistemas Digitais

 Seminário – Grupo III
 Pesquisar sobre as tecnologias: Arranjo de lógica programável em campo – FPLA,
SPLDs, HCPLDs, PLDs complexos – CPLDs, Arranjo de portas programáveis em
campo – FPGAs, PLDs apagáveis. Aplicações de Lógica Programável (A GAL 16V8A
– Ver Capítulo 12 do Tocci). (Diferenças, aplicações, datasheets.....). (Apresentação
+ Referencial Teórico).

Profº. MsC. Robson Ramalho Arquitetura e Sistemas Digitais

IFMA
INSTITUTO FEDERAL DO MARANHÃO
Campus São Luís – Monte Castelo
Departamento de eletroeletrônica | Eng. Elétrica | Disciplina Eletrônica de Potência
Professor MsC. Robson Dias Ramalho | Aula Expositiva 01/31

Dispositivos de Lógica Programável -

PLDs

Instituto Federal de Educação Ciência e Tecnologia do Maranhão

Av. Marechal Castelo Branco, nº 789 - São Francisco - São Luís-MA - CEP 65076-091