Decodificação de I/O e Memória Cap.

6: 1/10

CAPÍTULO VI

DECODIFICAÇÃO DE I/O E MEMÓRIA

• afirmava-se que memória era todo dispositivo acessado através dos

sinais *(S)MEMR ou *(S)MEMW e que I/O era todo dispositivo acessado
através dos sinais *IOR ou *IOW (ativados pelas instruções "in" e "out")

I/O é o nome dado a dispositivos que realizam diversas funções específicas,

tais como enviar dados, receber dados, configurar a porta serial, controlar o
acionador de disco ou ainda gerenciar a temporização. De forma mais simples,
diz-se que os dispositivos de I/O trabalham com comandos e dados. Os
comandos (operações de escrita) indicam como o dispositivo deverá operar,
por exemplo, mudando a resolução da placa VGA, enquanto que os dados
(leitura ou escrita) são manuseados pelo I/O com objetivos diversos, como,
por exemplo, para serem comunicados via modem ou placa de rede.

• instruções in, out, ins e outs

• 64K x 1K endereços
19 18 17 16
Bits do Endereço
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
Espaço de I/O com
512 endereços
Indica se o endereço era
para a placa do sistema ou
para os slots de expansão
(A9=0) - placa do sistema
(A9=1) - slots de expansão

Gerado pelas
instruções IN e OUT,
mas ignorado no caso
de alguns PCs antigos
Não são usados pelas
instruções IN e OUT
Figura 6.1. Interpretação dos bits de endereçamento de I/O, nas arquiteturas de PCs antigos.

MZ - http://www.mzeditora.com.br - PC: um Guia Prático de Hardware e Interfaceamento - Ricardo Zelenovsky & Alexandre Mendonça
MZ Editora Ltda.
Decodificação de I/O e Memória Cap.6: 2/10

FFFFh

64.512 Não usado no projeto inicial do PC

0400h
03FFh
512 Espaço para os slots de expansão
0200h
01FFh
512 Espaço para a placa do sistema
0000h

Figura 6.2. Utilização do espaço de endereçamento de I/O nos primeiros PCs.

• dispositivos "on-board"
Endereços Dispositivo
000h-00Fh primeiro controlador de DMA (8237)
020h-021h primeiro controlador de interrupções (8259)
040h-043h temporizador programável (8253)
060h-063h interface paralela 8255 (XT)
060h-064h controlador 8742 (AT)
070h-071h RAM CMOS e registrador de máscara NMI (AT)
080h-08Fh registradores de paginação para DMA
0A0h-0A1h segundo controlador de interrupções (AT)
0C0h-0DFh segundo controlador de DMA (AT)
0F0h-0FFh coprocessador aritmético (AT)
1F0h-1FFh disco rígido (AT)
200h-20Fh porta de jogos
238h-23Bh mouse de barramento
278h-27Fh LPT2:
2B0h-2BFh vídeo (EGA-VGA)
2C0h-2CFh vídeo (EGA-VGA)
2D0h-2DFh vídeo (EGA-VGA)
2E8h-2EFh COM4:
2F8h-2FFh COM2:
320h-32Fh disco rígido (XT)
378h-37Fh LPT1:
300h-31Fh reservado para protótipos
3C0h-3CFh vídeo (EGA-VGA)
3D0h-3DFh vídeo (CGA)
3E8h-3EFh COM3:
3F0h-3F7h disco flexível
3F8h-3FFh COM1:
400h => projetos PCI
Figura 6.3. Uso do espaço de endereçamento de I/O no PC.

MZ - http://www.mzeditora.com.br - PC: um Guia Prático de Hardware e Interfaceamento - Ricardo Zelenovsky & Alexandre Mendonça
MZ Editora Ltda.
Decodificação de I/O e Memória Cap.6: 3/10

Decodificação com endereço fixo

• *CS0, *CS1,...,*CS7 com habilitação em nível baixo

• OR dos *CS com *IOR e *IOW

D0
Endereço Base = 3E0H D1
D0 Q0
D2 D1 Q1
D2 Q2
D3 D3 Q3
A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 D4 D4 Q4
1 1 1 1 1 0 0 X X X D5 D5 Q5
D6 D6 Q6
D7 D7 Q7
8 Endereços *IOW (B13) OC
Decodificados 74LS02 G
74LS373 Saída com
A Y0 *CS0 (3E0H) 8 Bits
A0 (A31) *CS1 (3E1H) D0
A1 (A30) B Y1 1Y1 1A1
A2 (A29) C Y2 *CS2 (3E2H) D1 1Y2 1A2
Y3 *CS3 (3E3H) D2 1Y3 1A3
A9 VCC Y4 *CS4 (3E4H) D3
A9 (A22) A8 1Y4 1A4
G1 Y5 *CS5 (3E5H) D4 2Y1 2A1
A8 (A23) A7 *CS6 (3E6H) D5
A7 (A24) G2A Y6 2Y2 2A2
A6 (A25) A6 G2B Y7 *CS7 (3E7H) D6 2Y3 2A3
74LS30 D7 2Y4 2A4
A5 74LS138
A5 (A26) *A4 1G
74LS04 *A3 74LS32 2G
*AEN *IOR (B14)
A4 (A27) 74LS244 Entrada com
8 Bits
74LS04 Barramento
A3 (A28) de Dados do PC
74LS04 D0 (A9) D0 Barramento Interno
A1 B1
D1 (A8) A2 B2 D1
AEN (A11) D2 (A7) D2
A3 B3
D3 (A6) A4 B4 D3
D4 (A5) A5 B5 D4
D5 (A4) A6 B6 D5
D6 (A3) A7 B7 D6
D7 (A2) A8 B8 D7
*ADROK
*IOR (B14) *IORW 74LS32 G
74LS08 DIR
*IOW (B13) 74LS245
*IOR (B14)

Figura 6.4. Decodificação de I/O com endereço fixo.

• outportb(0x3E0, variável);

• variável = inportb(0x3E0);

• uso do 74LS374 ao invés do 74LS373

AEN = 0 é um nível lógico necessário para que os decodificadores de

I/O operem sem conflitar com os ciclos de DMA.

Decodificação programável por chave

• uso de "dip switch"

• outportb(endereço, variável);

• variável = inportb(endereço);

MZ - http://www.mzeditora.com.br - PC: um Guia Prático de Hardware e Interfaceamento - Ricardo Zelenovsky & Alexandre Mendonça
MZ Editora Ltda.
Decodificação de I/O e Memória Cap.6: 4/10

Programado pela Chave D0 D0

D1 Q0
D1 Q1
D2 D2
D3 Q2
A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 D3 Q3
D4 D4
D5 Q4
1 Y Y Y Y Y Y X X X D6
D5 Q5
D6 Q6
D7 D7 Q7
8 Endereços *IOW (B13) OC
Decodificados 74LS02 G
74LS373 Saída com
*CS0 (base)
8 Bits
A0 (A31) A Y0
A1 (A30) B Y1 *CS1 (base+1) D0 1Y1 1A1
A2 (A29) C Y2 *CS2 (base+2) D1 1Y2 1A2
Y3 *CS3 (base+3) D2 1Y3 1A3
VCC *CS4 (base+4) D3
Y4 1Y4 1A4
G1 Y5 *CS5 (base+5) D4 2Y1 2A1
VCC *CS6 (base+6) D5
A9 (A22) P0 P=Q G2A Y6 2Y2 2A2
P1 G2B Y7 *CS7 (base+7) D6 2Y3 2A3
AEN (A11) D7
A8 (A23) P2 2Y4 2A4
A7 (A24) P3 74LS138
6x (8K2) A6 (A25) P4 1G
A5 (A26) P5 74LS32 2G
A4 (A27) P6 *IOR (B14)
A3 (A28) P7 74LS244 Entrada com
VCC Q0 Barramento 8 Bits
SW1
Q1
Q2 de Dados do PC
Q3
Q4 D0 (A9) D0
Barramento Interno
Q5 A1 B1
Q6 D1 (A8) A2 D1
D2 (A7) B2 D2
Q7 A3 B3
D3 (A6) A4 D3
D4 (A5) B4 D4
SW DIP-6 G A5 B5
D5 (A4) A6 D5
74LS688 D6 (A3) B6 D6
A7 B7
D7 (A2) A8 D7
*ADROK B8
*IOR (B14) 74LS32 G
74LS08 *IORW DIR
*IOW (B13)
74LS245
*IOR (B14)

Figura 6.5. Decodificação programável por chave, usando o 74LS688.

Programado pela Chave

VCC VCC

A9 A8 A7 A6 A5 A4 A3 A2 A1 A0
Coletor Aberto
1 Y Y Y Y X X X - -
4X (8K2)
4K7
Wired AND
SW1 A8 (A23)
74LS266 *CS0 (base+0)
A2 (A29) A Y0 *CS1 (base+4)
A3 (A28) B Y1 *CS2 (base+8)
A4 (A27) C Y2 *CS3 (base+12)
Y3 *CS4 (base+16)
A7 (A24) ADROK Y4 *CS5 (base+20)
SW DIP-4 74LS266 G1 Y5
G2A *CS6 (base+24)
Y6 *CS7 (base+28)
G2B Y7
74LS138
A6 (A25)
74LS266
8 Linhas Decodificadas.
Cada linha seleciona um
A5 (A26) A B NXOR bloco de 4 endereços
74LS266 consecutivos.
0 0 1
74LS04
AEN (A11) 0 1 0
74LS09 1 0 0 A=B 1
A9 (A22)
1 1 1 A=B 0
Figura 6.6. Decodificação programável por chave usando o 74LS266.

MZ - http://www.mzeditora.com.br - PC: um Guia Prático de Hardware e Interfaceamento - Ricardo Zelenovsky & Alexandre Mendonça
MZ Editora Ltda.
Decodificação de I/O e Memória Cap.6: 5/10

• decodificação selecionável por PROM

512X8 PROM
A0 (A31) 8 9 *CS0
A0 D0
A1 (A30) 7 10 *CS1
A1 D1
A2 (A29) 6 11 *CS2
A2 D2
A3 (A28) 5 13 *CS3
A3 D3
A4 (A27) 4 14 *CS4
A4 D4
A5 (A26) 3 15 *CS5
A5 D5
A6 (A25) 2 16 *CS6
A6 D6
A7 (A24) 1 17 *CS7
A7 D7
A8 (A23) 23
A8
N82S141
AEN (A11) 21
*CE1 (60 ηs)
21 *CE2
VCC A9 (A22) 19
CE3
23
CE4

EXEMPLO: Habilitar *CS0 para o endereço 382h

Endereço Dado Programado
A8 A7 A6 A5 A4 A3 A2 A1 A0 D7 D6 D5 D4 D3 D2 D1 D0
1 1 1 0 0 0 0 1 0 1 1 1 1 1 1 1 0

Figura 6.7. Decodificação de I/O usando uma PROM.

Expandindo o espaço de endereçamento

• utilização dos bits de ordem superior

• não funciona desde o surgimento do PCI

• endereçamento indireto
• RAM CMOS e vídeo VGA
I/O Endereçado
Latch Decodificador Indiretamente
Dado D0 - D7 *IOR
Interpretado IA0-7 Endereço
Indireto
como Endereço *IOW
8 / 256
*IOW
*SEL
*CS
G
D0-D7

*CS0
A0-A9 DECOD.
AEN NORMAL *CS1 Transceiver

Barramento de Dados Interno

Barramento D0 - D7
de Dados do PC

Figura 6.9. Esquema simplificado para o endereçamento indireto para I/O.

MZ - http://www.mzeditora.com.br - PC: um Guia Prático de Hardware e Interfaceamento - Ricardo Zelenovsky & Alexandre Mendonça
MZ Editora Ltda.
Decodificação de I/O e Memória Cap.6: 6/10

Dado usado 8 Endereços Decodificados

Barramento Dados PC como Endereço
D0 D0 Q0 IA0 A Y0 *ICS0
D1 D1 Q1 IA1 B Y1 *ICS1
D2 D2 Q2 IA2 C Y2 *ICS2
D3 D3 Q3 IA3 Y3 *ICS3
D4 IA4 VCC *ICS4
D4 Q4 Y4
D5 D5 Q5 IA5 G1 Y5 *ICS5
D6 D6 Q6 IA6 G2A Y6 *ICS6
D7 D7 Q7 IA7 G2B Y7 *ICS7

A0 (A31) OC 74LS138 Saída Digital

*IOW (B13) 74LS27 G
Endereçada Indiretamente
74LS373
D0 D0 Q0
D1 D1 Q1
D2 D2 Q2
D3 D3 Q3
VCC D4
A9 (A22) P0 P=Q D4 Q4
AEN (A11) P1 D5 D5 Q5
A8 (A23) P2 D6 D6 Q6
A7 (A24) P3 D7 D7 Q7
A6 (A25) P4
6x (8K2) A5 (A26) P5 OC
A4 (A27) P6 74LS27 G
A3 (A28) P7 *IOW (B13)
74LS373
SW1 VCC Q0 D0
Q1 D1 1Y1 1A1
Q2 D2 1Y2 1A2
Q3 D3 1Y3 1A3
Q4 D4 1Y4 1A4
Q5 D5 2Y1 2A1
Q6 D6 2Y2 2A2
Q7 D7 2Y3 2A3
2Y4 2A4
SW DIP-6 G
1G
74LS688 2G
*IOR (B14)
74LS244
Entrada Digital
Barramento de Dados do PC Endereçada Indiretamente
D0 (A9) A1 B1 D0
D1 (A8) A2 B2 D1 Barramento de Dados
D2 (A7) A3 B3 D2
D3 (A6) A4 B4 D3 Interno
D4 (A5) A5 B5 D4
D5 (A4) A6 B6 D5
D6 (A3) A7 B7 D6
D7 (A2) A8 B8 D7

74LS32 G
DIR
74LS245
*IOR (B14)
A0 (A31)
74LS04

Figura 6.10. Uso de endereçamento indireto para expandir o espaço de I/O.

• "outportb(base,índice);" seguido de "outportb(base+1,dado);"

I/O mapeado em memória

D0 D0 Q0 DO0
D1 D1 Q1 DO1
D2 D2 Q2 DO2
A19 A18 A17 A16 A15 A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 D3 D3 Q3 DO3
D4 D4 Q4 DO4
1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 0 D5 D5 Q5 DO5
D6 D6 Q6 DO6
D7 D7 Q7 DO7

*MEMW OC
74LS02 G
74LS373

A19 (A12)
A18 (A13)
A16 (A15) Saídas usando o endereço
A15 (A16)
74LS30
D0 de memória DFFF8H
A14 (A17) D0 (A9) A1 B1 D1
A13 (A18) 74LS04 D1 (A8) A2 B2 D2
A12 (A19) D2 (A7) A3 B3 D3
A11 (A20) D3 (A6) A4 B4 D4
D4 (A5) A5 B5 D5 Entradas usando o endereço
A10 (A21) D5 (A4) A6 B6 D6
A9 (A22) D6 (A3) A7 B7 de memória DFFF8H
A8 (A23) D7 (A2) A8 B8 D7
A7 (A24)
74LS30 74LS10 G
A6 (A25) *MEMR DIR
A5 (A26) 74LS04
A4 (A27) 74LS245
D0 DI0
A3 (A28) D1 1Y1 1A1 DI1
D2 1Y2 1A2 DI2
A17 (A14) D3 1Y3 1A3 DI3
A2 (A29) D4 1Y4 1A4 DI4
A1 (A30) 74S260 2Y1 2A1
A0 (A31) D5 DI5
D6 2Y2 2A2 DI6
D7 2Y3 2A3 DI7
2Y4 2A4
74LS02 1G
*MEMR 2G
Decodificação dos 20 bits do Endereço DFFF8H 74LS04
74LS244

Figura 6.11. Registradores de I/O (entrada e saída) mapeados no primeiro megabyte de memória.

MZ - http://www.mzeditora.com.br - PC: um Guia Prático de Hardware e Interfaceamento - Ricardo Zelenovsky & Alexandre Mendonça
MZ Editora Ltda.
Decodificação de I/O e Memória Cap.6: 7/10

• nunca entra em conflito com os endereços de I/O já utilizados

• aumenta o espaço de I/O
• oferece a possibilidade de usar todas as instruções da família 80x86

I/O a 16 bits

SD0 B1 D0 D0 Q0 DO0
A1 D1 DO1
SD1 A2 B2 D1 Q1
SD2 A3 B3 D2 D2 Q2 DO2
SD3 A4 B4 D3 D3 Q3 DO3
SD4 A5 B5 D4 D4 Q4 DO4
SD5 A6 B6 D5 D5 Q5 DO5
SD6 A7 B7 D6 D6 Q6 DO6
SD7 A8 B8 D7 D7 Q7 DO7

G OC endereço
*IOR DIR G par
74LS245 74LS373
*IOW
A9 A0 74LS02
...
A1 decod.
I/O
AEN *I/OCS16
74LS04 74LS05
SD8 B1 D8 D0 Q0 DO8
A1 D9 DO9
SD9 A2 B2 D1 Q1
SD10 A3 B3 D10 D2 Q2 DO10
SD11 A4 B4 D11 D3 Q3 DO11
SD12 A5 B5 D12 D4 Q4 DO12
SD13 A6 B6 D13 D5 Q5 DO13
SD14 A7 B7 D14 D6 Q6 DO14
SD15 A8 B8 D15 D7 Q7 DO15

G OC
*IOR DIR G endereço
ímpar
74LS245 74LS373
*IOW
*SBHE 74LS02

Figura 6.12. Esquema para I/O a 16 bits.

• parte alta e parte baixa (*SBHE e A0)

• acesso a endereço par

• mov dx,300h
in ax,dx
• "outport(0x300);" em linguagem C
• endereços acessados: 300h e 301h
• 1 único ciclo de barramento

• acesso a endereço ímpar

• mov dx,301h
in ax,dx
• "outport(0x301);" em linguagem C
• endereços acessados: 301h e 302h
• 2 ciclos de barramento

MZ - http://www.mzeditora.com.br - PC: um Guia Prático de Hardware e Interfaceamento - Ricardo Zelenovsky & Alexandre Mendonça
MZ Editora Ltda.
Decodificação de I/O e Memória Cap.6: 8/10

• acesso de 16 bits em barramento PCI

• acesso de 32 bits em barramento PCI

Decodificação de memória

• *(S)MEMR e *(S)MEMW

A10 (A21) 1A1 1Y1 BA10 BA0 A0 D0 BD0 BA0 A0 D0 BD0

A9 (A22) 1A2 1Y2 BA9 BA1 A1 D1 BD1 BA1 A1 D1 BD1
A8 (A23) 1A3 1Y3 BA8 BA2 A2 D2 BD2 BA2 A2 D2 BD2
A7 (A24) 1A4 1Y4 BA7 BA3 A3 D3 BD3 BA3 A3 D3 BD3
A6 (A25) 2A1 2Y1 BA6 BA4 A4 D4 BD4 BA4 A4 D4 BD4
A5 (A26) 2A2 2Y2 BA5 BA5 A5 D5 BD5 BA5 A5 D5 BD5
A4 (A27) 2A3 2Y3 BA4 BA6 A6 D6 BD6 BA6 A6 D6 BD6
A3 (A28) 2A4 2Y4 BA3 BA7 A7 D7 BD7 BA7 A7 D7 BD7
BA8 A8 BA8 A8
1G BA9 A9 BA9 A9
2G BA10 A10 BA10 A10
74LS244 *CS0 *CS1
*BMEMR CE *BMEMR CE
*BMEMW OE *BMEMW OE
A2 (A29) 1A1 1Y1 BA2 WE WE
A1 (A30) 1A2 1Y2 BA1
A0 (A31) 1A3 1Y3 BA0 6116 6116
*MEMR (B12) 1A4 1Y4 *BMEMR
*MEMW (B11) 2A1 2Y1 *BMEMW
2A2 2Y2 BA0 A0 D0 BD0 BA0 A0 D0 BD0
2A3 2Y3 BA1 A1 D1 BD1 BA1 A1 D1 BD1
2A4 2Y4 BA2 A2 D2 BD2 BA2 A2 D2 BD2
BA3 A3 D3 BD3 BA3 A3 D3 BD3
1G BA4 A4 D4 BD4 BA4 A4 D4 BD4
2G BA5 A5 D5 BD5 BA5 A5 D5 BD5
BA6 A6 D6 BD6 BA6 A6 D6 BD6
74LS244 BA7 A7 D7 BD7 BA7 A7 D7 BD7
BA8 A8 BA8 A8
BA9 A9 BA9 A9
BA10 A10 BA10 A10
A11 (A20) A Y0 *CS0
A12 (A19) B Y1 *CS1 *CS2 CE *CS3 CE
Y2 *CS2 *BMEMR OE *BMEMR OE
*SEL GRUPO G Y3 *CS3 *BMEMW *BMEMW
WE WE
74LS139 6116 6116

VCC

P0 P=Q *SEL GRUPO A1 B1 BD0

A19 (A12) D0 (A9) BD1
A18 A(13) P1 D1 (A8) A2 B2
A17 (A14) P2 D2 (A7) A3 B3 BD2
A16 (A15) P3 D3 (A6) A4 B4 BD3
8K2 A15 (A16) P4 D4 (A5) A5 B5 BD4
A14 (A17) P5 D5 (A4) A6 B6 BD5
A13 (A18) P6 D6 (A3) A7 B7 BD6
P7 D7 (A2) A8 B8 BD7
Q0 G
Q1 *MEMR (B12) DIR
Q2
Q3 74LS245
Q4
Q5
Q6
Q7
SW DIP-7
G
74LS688

Figura 6.13. Decodificação de 8 KB de memória em blocos de 2 KB.

VCC

A19 (A12) A0
8K2 A18 (A13) A1
A17 (A14) A2
A16 (A15) A3
B0
B1
B2
B3
A<B A<B Decodificação
SW DIP-4 VCC A=B A=B de um bloco
A>B A>B
de 64KB
74LS85

Figura 6.14. Decodificação de 64 KB com endereço selecionável por chave.

MZ - http://www.mzeditora.com.br - PC: um Guia Prático de Hardware e Interfaceamento - Ricardo Zelenovsky & Alexandre Mendonça
MZ Editora Ltda.
Decodificação de I/O e Memória Cap.6: 9/10

Mapa de memória

PC AT
Memória Estendida
100000h

E0000h Reservado para a PARA ROM BIOS

C0000h Reservado para ROMs

A0000h Buffers de Vídeo

9FFFFh
Porção transiente do DOS

Área de Programas
(programas de usuários e dados)
Área destinada
Porção residente do DOS
ao DOS
00500h Área de dados para ROM BIOS e BASIC

00400h Área de dados para a ROM BIOS

00000h Tabela de Vetores de Interrupção

Figura 6.15. Mapa de memória de um típico PC AT.

Exercícios

6-7) Projete um circuito que multiplexe o acesso a 2 registradores num

mesmo endereço, da seguinte forma: o primeiro acesso é realizado em um
dos registradores, o acesso seguinte é feito ao outro e assim
sucessivamente.

6-12) O seguinte conjunto de instruções é utilizado para realizar uma leitura

de 16 bits:
mov dx,300h
in ax,dx .
Existe alguma diferença de desempenho entre executar estas instruções
com a linha *I/O CS 16 ativada ou não ?

6-13) Repita o problema anterior, substituindo apenas 300h por 301h.

6-14) Nos casos dos problemas 6-12 e 6-13, quais as diferenças de

implementações em hardware ao ativar-se ou não a linha *I/O CS 16 ?

6-15) O que acontecerá se, por engano, um projetista utilizar em seu projeto
os endereços de I/O de 3F0h a 3F7h ?

MZ - http://www.mzeditora.com.br - PC: um Guia Prático de Hardware e Interfaceamento - Ricardo Zelenovsky & Alexandre Mendonça
MZ Editora Ltda.
Decodificação de I/O e Memória Cap.6: 10/10

6-17) (Concurso para o Quadro de Engenheiros Militares do Exército -

especialidade eletrônica - 1998)
Para permitir que um microprocessador acesse 3 dispositivos, foi preparada
a decodificação a seguir, onde se utilizaram apenas as 10 linhas de
endereços menos significativas: A0, A1, ..., A9. As demais linhas de
endereços foram ignoradas. Considerando que os dispositivos são
selecionados em nível baixo (quando *CS=0), determine em hexadecimal
todos os endereços possíveis, para cada dispositivo.
A1

A2 74LS138 *CS DISP1

A3 A Y0
B Y1
A9 C Y2
Y3
Y4 *CS DISP2
A8 G1 Y5
G2A Y6
G2B Y7
A7

*CS DISP3
A6

A5

VCC

A4

A0

MZ - http://www.mzeditora.com.br - PC: um Guia Prático de Hardware e Interfaceamento - Ricardo Zelenovsky & Alexandre Mendonça
MZ Editora Ltda.
10.1 – Conexão com Memórias – EPROM E SRAM

DEE - Unesp 1
10.2 – Decodificação de Endereços

2
10.3 – Decodificação de Endereços

DEE - Unesp 3
10.3 – Decodificação de Endereços

DEE - Unesp 4
10.3 – Decodificação de Endereços

DEE - Unesp 5
10.3 – Decodificação de Endereços

Introdução aos Microcontroladores –

DEE - Unesp 6
ELE 1187
10.3 – Decodificação de Endereços

DEE - Unesp 7
10.3 – Decodificação de Endereços

DEE - Unesp 8
10.3 – Decodificação de Endereços

DEE - Unesp 9
10.3 – Decodificação de Endereços

Introdução aos Microcontroladores –

DEE - Unesp 10
ELE 1187
10.3 – Decodificação de Endereços

Introdução aos Microcontroladores –

DEE - Unesp 11
ELE 1187
Trabalho 4 – Decodificação de endereço de I/O e Memória
4.1 : Indique a faixa de endereços em hexadecimal de cada
*CS para cada circuito a seguir

DEE - Unesp 12
4.2: Indique a faixa de endereços em hexadecimal de cada *CS
para cada circuito a seguir.

DEE - Unesp 13
4.3: Desenhe o mapa de endereços de um sistema de 16 bits de
endereçamento e mapeie o bloco ocupado por cada CI de
memória da figura a seguir.

DEE - Unesp 14