Experimento 4

Circuitos Combinacionais: Comparador de Palavras

Hanani Emanuelle Ferreira Soares, 18/0101897
Lucas Bello Boaventura, 18/0125630
Grupo G24
1
Dep. Ciência da Computação – Universidade de Brası́lia (UnB)
CIC0231 - Laboratório de Circuitos Lógicos
hanani.emanuelle@gmail.com, lucasbellob@hotmail.com

Abstract. Here we will approach the concepts and knowledge of combinational

circuits, we will use a word comparator with the Karnough method, we will
have some procedures, that there are predetermined outputs, which will vary
with their inputs.

Resumo. Aqui nos abordaremos os conceitos e conhecimentos de circuitos

combinacionais, vamos usar um comparador de palavras com o metodo de Kar-
nough, iremos ter alguns procedimentos, que existem saidas pré determinadas,
que irão variar com suas entrads.

1. Introdução
Neste experimento, iremos expor um pouco sobre os nossos conhecimentos de circuitos
integrados para criar alguns processos, com isso é necessario analisármos todas as en-
tradas, somente assim, poderemos alinhar uma condição para a saı́da do nosso processo.
Com expressões boleanas, podemos converter as combinações de circuitos integrados
para uma saı́da desejada.

1.1. Objetivos
Este experimento visa a montagem de três processos, sendo um deles, a analise de atrasos
e os outros dois são comparadores de palavras binárias. Através de tabelas verdades,
esquemáticos e vı́deos, iremos expôr o nosso projeto de comparador de palavras binárias,
usando as técnicas de sı́ntese de circuitos combinacionais para elabora-los.

1.2. Materiais
Neste experimento foram utilizados os seguintes materiais e equipamentos:
• Deeds

2. Procedimentos
2.1. Verificação de atrasos de propagação
Na figura 1 temos o circuito de Verificação de atrasos de propagação, nele nos temos 5
NOT’s e 1 AND, conectados a 2 LED’s (L0 e L1).
 Figura 1. verificação de atraso.

1. As equações lógicas de saı́da para L0 ( 1) e L1 ( 2) são, respectivamente:

L0 = A.A (1)

L1 = A (2)

2. O funcionamento do circuito, com o clock ajustado em 2Hz encontra-se neste

link.
3. A Figura 2 é um esquemático de como funcionam as ondas de saı́da do circuito,
feito pelo Deeds.

Figura 2. Ondas de saidas

4. Aparecem pulsos por conta dos delays de cada porta NOT, acumulando um ”de-
lay”excessivo. Quando por exemplo, a entrada ”A”da porta AND for 1, a da porta
”B”ainda será 0, por conta dos pulsos das portas NOT.
5. Pulsos não continuarão sendo produzidos com portas pares, pois os ”delays”serão
anulados.

2.2. Comparador de palavras de 3 bits

1. Na tabela 1 temos a tabela verdade do circuito XNOR com 2 entradas e 1 saı́da.

 Entradas Saı́da
Ai Bi Zi
0 0 1
0 1 0
1 0 0
1 1 1

Tabela 1. Tabela verdade do comparador de palavras de 3 bits

Utilizando-se do mapa de Karnaugh, chegamos em ( 3):

Zi = A.B + A.B (3)
2. A função modificada obtida observa-se em ( 4):

Zi = (A · AB) · (AB · B) (4)

3. O funcionamento do circuito se encontra neste link.
A Figura 3 é a representação do circuito no Deeds do item anterior.

Figura 3. XNOR de duas entradas

4. O funcionamento do circuito se encontra neste link.

A Figura 4 mostra o circuito do comparador de 2 palavras com 3 bits.

Figura 4. comparador de duas palavras com 3 bits

 Na tabela 2 os resultados estão resumidos pois as outras combinações seriam 0.

Entradas Saı́da
A1 A2 A3 B1 B2 B3 Z
0 0 0 0 0 0 1
0 0 1 0 0 1 1
0 1 0 0 1 0 1
0 1 1 0 1 1 1
1 0 0 1 0 0 1
1 0 1 1 0 1 1
1 1 0 1 1 0 1
1 1 1 1 1 1 1

Tabela 2. Tabela verdade do comparador de duas palavras com 3 bits

5. Na figura 5 observamos os perfis de onda do item acima.

Figura 5. Formas de ondas.

2.3. Comparador de palavras de 2 bits

1. A tabela 3 mostra a tabela verdade do comparador de palavras de 2 bits.

Entradas Saı́da
A B Y1 Y2 Y3
0 0 0 1 0
0 1 0 0 1
1 0 1 0 0
1 1 0 1 0

Tabela 3. Tabela verdade do comparador de palavras de 2 bits.

 2. O funcionamento do circuito se encontra neste link.
A Figura 6 mostra o circuito de duas palavras de 1 bit.

Figura 6. Comparador de duas palavras de 1 bit.

3. O funcionamento do circuito se encontra neste link.

3. Análise dos Resultados

• No procedimento 2.1, vimos que os pulsos observados em L0, existiam por conta
do atraso das portas NOT ligadas de forma consecutiva, quando o nı́vel lógico
é alterado de 0 para 1 e vice-versa. Isso se dá por conta do ”delay”já existente
nas portas NOTs, fazendo com que cada porta some um intervalo de ”delay”,
sendo o delay final, a somatória de todos esses. Isso acontece apenas para portas
NOTs utilizadas em números ı́mpares, pois quando estão em pares, os pulsos são
anulados.
• No procedimento 2.2, vimos que os pulsos são ocasionados no momento em
que as entradas são alteradas de 1 para 0, por conta de cada circuito de cada
subcircuito, pois o tempo é alterado para mais, cada vez que é passado por um
circuito diferente.
• No procedimento 2.3, vimos que os atrasos são ocasionados pela porta XNOR.

4. Conclusão
Tendo em vista os fatos supramencionados, nota-se que os resultados obtidos pelo ex-
perimento foram satisfatórios, perante as regras estabelecidas pudemos comprovar que o
mapa de karnaugh continua sendo muito útil, com tudo, criamos alguns processos, nosso
primeiro processo, vimos como alguns atrasos são influenciados pelas suas entrads, ja os
comparadores binários foram criados independentes.

Referências
Roteiro do 4° experimento, do laboratório de circuitos lógicos (Comparador de palavras).
Auto-Avaliação
1. B
2. D
3. D
4. A
5. A