Eldig1 Mat Did r6 Alu

Eletrônica Digital I
1
ELETRÔNICA DIGITAL I 1
Prof. Xavier, Milton D.
Prof. Xavier, Milton D. - ELETRONICA DIGITAL 1 – Rev. 6 - Página 1 de 210

“ O homem não é nada além daquilo que a educação faz dele ”

2
Prof. Xavier, Milton D. - ELETRONICA DIGITAL 1 – Rev 6 - Página 2 de 210

ELETRÔNICA DIGITAL I
Material didático de apoio elaborado por
Xavier, Milton D.
Professor titular dos Cursos Superiores de Tecnologia em Automação Industrial e

Tecnologia em Manutenção Industrial da FATEC desde 2012. Engenheiro Eletricista
formado pela FAAP - Fundação Armando Álvares Penteado; pós-graduações em
Engenharia de Desenvolvimento de Projetos Eletrônicos, Gestão de Projetos, e Gestão
Administrativa na Educação. Créditos de Mestrado em Engenharia Elétrica na Escola
Politécnica da USP, área de concentração: Sistemas Eletrônicos de Potência. Iniciou a sua
carreira na área técnica em 1989, onde desenvolveu durante 13 anos projetos de
Retificadores Industriais Chaveados e Tiristorizados para Telecomunicações. Atuou
também em gerenciamento de produção e desenvolvimento de novos produtos. Dentre
outras, foi docente do Curso Superior de Tecnologia em Mecatrônica do SENAI e
Coordenador de Atividades Técnicas da Escola Sequencial, Centro Técnico
Profissionalizante.
Este material foi elaborado/revisado em Setembro de 2020 (Rev. 6)
Sujeito a nova revisão.

3 A reprodução parcial deste material está autorizada desde que a fonte seja 3
citada.

4 “O homem não é nada além daquilo que a educação faz dele”

ELETRÔNICA DIGITAL I
Xavier, Milton D.
“ Se alguém lhe disser que voce nunca vai conseguir, apenas diga:
5 - Se eu errar, aprendo, mas se eu acertar, te ensino ” 5

ELETRÔNICA DIGITAL - Índice

Conteúdo Página
Parte 1 – Sistemas Numéricos e Lógica de Conjuntos
Sistema de numeração e Conversão de Bases 08
Lógica de Conjuntos – Diagramas de Venn 15
Parte 2 – Introdução à Eletrônica Digital

Analógico e Digital: Vantagens e Limitações das Técnicas Digitais / Lógica Digital 19
Parte 3 – Fundamentos
Níveis Lógicos 23
Bit e Byte 25
Tabela Verdade 29
Parte 4 – Portas Lógicas

Funções lógicas – Circuitos Combinacionais / Portas Lógicas 30
Resistores Pull-Down e Pull-Up em portas lógicas 37
Parte 5 – Álgebra Booleana e Simplificação de Expressões Booleanas
Álgebra de Boole 45
Simplificação de Expressões Booleanas / Circuitos Combinacionais 49
Derivação de expressões usando soma de produtos 63
Aplicações em situações de cotidiano 65
Expressão Booleana obtida por Circuito Lógico 69
Circuito Lógico obtido por Expressão Booleana 72
Tabela Verdade obtida por Expressão Booleana 74
Expressão Booleana obtida por Tabela Verdade 76
Laboratório: Alarme de Advertência para Automóveis 77
Parte 6 – Simplificação por Veitch-Karnaugh

Mapa de Veitch-Karnaugh 97
Mapas com 2 e 3 variáveis 102
Mapas com 4 variáveis 105
Aplicação em cotidiano 109
Mapas com 5 variáveis 110
Parte 7 – Famílias Lógicas

Famílias de Circuitos Lógicos 139
Fan-In e Fan-Out 147
Portas Lógicas: tensões de entrada e saída 156
Parte 8 – Circuitos Combinacionais Dedicados

Codificadores 159
Decodificadores 160
Conversor BCD – CD4511 e aplicações 162
Multiplexadores 179
Demultiplexadores 182
Transmissão e Recepção de Dados com MUX / DEMUX 185
Implementação de funções Booleanas com MUX 188
Parte 9 – Operações Aritméticas e Circuitos Aritméticos: Somadores e Subtratores

Soma binária 200
Subtração binária 201
Somadores e Subtratores: 202
Half-Adder 204
Half-Subtractor 205
Full-Adder 206
Full-Subtractor 207
6 Parte 10 – Microcontroladores e Microprocessadores

Microcontroladores e Microprocessadores: Conceitos Básicos 208
Referências 210

Eletrônica Digital I - CAPÍTULO 1
1. Sistemas de Numeração e Conversão de Bases
2. Lógica de conjuntos – Diagramas de Venn
3. Introdução à Eletrônica Digital
Analógico e Digital
Vantagens das técnicas digitais
Limitações das técnicas digitais
Lógica Digital
4. Fundamentos de Boole
Níveis Lógicos
Bit e Byte
Aplicações dos sinais digitais
Operações Lógicas
Tabela Verdade
5. Portas Lógicas
Lógica NÃO (inversora)
Lógica E (AND)
Lógica NÃO E (NAND)
Lógica OU (OR)
Lógica NÃO OU (NOR)
Outras lógicas ( OU-EXCLUSIVO e COINCIDÊNCIA)
6. Equivalência entre Blocos Lógicos
Inversor a partir de NAND
Inversor a partir de NOR
NOR e OR a partir de AND, NAND e Inversores
NAND e AND a partir de OR, NOR e Inversores
7. Funções lógicas com mais de 2 variáveis
8. Álgebra de Boole
Postulados
Complementação
Adição
Multiplicação
Propriedades
Comutativa
Associativa
Distributiva
Dualidade
Adjacência
Absorção / De Morgan
9. Simplificação de Expressões Booleanas
10. Derivação de expressões usando soma de produtos
Aplicações em projetos
Aplicações em situações do cotidiano
11. Expressão Booleana obtida por Circuito Lógico
12. Circuito Lógico obtido por Expressão Booleana
7 13. Tabela Verdade obtida por Expressão Booleana
7
14. Expressão Booleana obtida por Tabela Verdade
Problemas Propostos / Laboratório de Eletrônica Digital
15. Mapa de Veitch-Karnaugh

Introdução
1. Sistemas de Numeração e Conversão de Bases

Um circuito eletrônico pode ter ou não corrente, ter ou não tensão, pode receber ou não um pulso elétrico.
Sendo assim, os circuitos eletrônicos digitais utilizam esta lógica para operarem com sinais que tenham duas
condições possíveis, ou seja, que representem dois dígitos ou algarismos. As regras que regem o funcionamento
dos circuitos que operam com apenas duas condições possíveis são muito mais simples. Esta é a uma
codificação muito utilizada em computadores, e é conhecida como codificação BINÁRIA. Em nossa vida
cotidiana, utilizamos sistemas de unidades para que possamos entender uma determinada situação.
Por exemplo: para controlar o horário de nossos compromissos, usamos um sistema de 24 unidades (para as
horas) e outro de 60 unidades (para os minutos e segundos). Para entendermos desde um circuito digital até um
computador, precisamos estudar alguns sistemas de numeração que são utilizados como “linguagens de
comunicação” em eletrônica digital.
O sistema de numeração binário é o mais importante sistema de numeração em sistemas digitais, mas alguns
outros são, também, importantes. O sistema decimal é importante porque é universalmente usado para
representar quantidades fora do sistema digital. Isso significa que ocorrem situações em que os valores decimais
têm de ser convertidos para valores binários antes de entrarem em um sistema digital. Por exemplo, quando
voce digita um número decimal em sua calculadora ou no teclado de seu computador, o circuito interno dessas
máquinas converte o número decimal em um valor binário. O sistema octal foi muito utilizado em informática
como uma alternativa mais compacta ao binário na programação em linguagem de máquina. Hoje, o sistema
hexadecimal é mais utilizado como alternativa ao binário. Vejamos então como se faz a conversão entre bases
envolvendo estes quatro sistemas de numeração: o Decimal, o Binário, o Octal, e o Hexadecimal.
1.1 Sistema Decimal

Conjunto de Algarismos: { 0 , 1 , 2 , 3 , 4 , 5 , 6 , 7 , 8 , 9 }.
Base = 10
Exemplo1: 1234 (10)
1234 = 1 x 103 + 2 x 102 + 3 x 101 + 4 x 100
1234 = 1 x 1.000 + 2 x 100 + 3 x 10 + 4 x 1
1234 = 1.000 + 200 + 30 + 4 = 1.234 (10)
Exemplo 2: 2585,68(10)
2585,68 = 2 x 103 + 5 x 102 + 8 x 101 + 5 x 100 + 6 x 10-1 + 8 x 10-2
2585,68 = 2 x 1.000 + 5 x 100 + 8 x 10 + 5 x 1 + 6 x 0,10 + 8 x 0,01 = 2.585,68(10)
1.2 Sistema Binário
Conjunto de algarismos { 0, 1 }
Base = 2
Exemplo 1: 110011(2)
110011 = 1 x 105 + 1 x 104 + 0 x 103 + 0 x 102 + 1 x 101 + 1 x 100 = 110011(2)
Exemplo 2: 10110(2)
10110 = 1 x 104 + 0 x 103 + 1 x 102 + 1 x 101 + 0 x 100
10110 = 1 x 10.000 + 0 x 1.000 + 1 x 100 + 1 x 10 + 0 x 1 = 10110(2)
1.3 Sistema Octal
Conjunto de algarismos: { 0 , 1 , 2 , 3 , 4 , 5 , 6 , 7 } Os algarismos 8 e 9 não pertencem ao sistema de
Base = 8 numeração Octal.
Exemplo 1: 4316(8)
4316 = 4 x 103 + 3 x 102 + 1 x 101 + 6 x 100
4316 = 4 x 1.000 + 3 x 100 + 1 x 10 + 6 x 1 = 4316(8)
1.4 Sistema Hexadecimal:
Conjunto de algarismos: { 0, 1, 2, 3, 4, 5, 6, 7, 8, 9, A, B, C, D, E, F }
Base = 16
8 Exemplo: 89CE(16)
89CE = 8 x 103 + 9 x 102 + C x 101 + E x 100
89CE = 8 x 1000 + 9 x 100 + C x 10 + E x 1
89CE = 8000 + 900 + 10C + E = 89CE(16)

TABELA DO SISTEMA DE NUMERAÇÃO
Decimal Hexadecimal Octal Binário
0 0 0 0000
1 1 1 0001
2 2 2 0010
3 3 3 0011
4 4 4 0100
5 5 5 0101
6 6 6 0110
7 7 7 0111
8 8 10 1000
9 9 11 1001
10 A 12 1010
11 B 13 1011
12 C 14 1100
13 D 15 1101
14 E 16 1110
15 F 17 1111
Obs: 16 10 20 10000
Exemplo:
0 1 0 1
23 22 21 20 0101 (binario) = 4 +1 = 5 (decimal)
1.5 Conversões de Bases no sistema de numeração

Existe a necessidade de converter um numero qualquer para uma determinada base para simplificar as operações
aritméticas.
1.6 Conversão Decimal  Binária
Basta fazer divisões sucessivas por 2.

Exemplo 1: 179 (10) = ? (2)
179/2=89 ( 1 )
89/2 = 44 ( 1 )
44/2=22 ( 0 )
22/2=11 ( 0 )
11/2=5 ( 1 )
5/2=2 ( 1 )
2/2=1 ( 0 )
1/2= 0 (1) Se o resultado da divisão for igual a 0 ,
Resultado: 179 (10) =10110011 (2) não dividir mais (fim do processo).
Exemplo 2: 1231(10)= ? (2)

1231/2=615(1)
615/2=307(1)
307/2=153(1)
153/2=76(1)
76/2=38(0)
38/2=19(0)
19/2=9(1)
9/2=4(1)
9
4/2=2(0) 9
2/2=1(0)
Resultado: 1231(10)= 10011001111(2) 1/2= 0(1)

Exemplo 3 = 104(10) = 10.000(10) = ? (2)
10000/2=5000(0)
5000/2=2500(0)
2500/2=1250(0)
1250/2=625(0)
625/2=312(1)
312/2=156(0)
156/2=78(0)
78/2=39(0)
39/2=19(1)
19/2=9(1)
9/2=4(1)
4/2=2(0)
2/2=1(0)
1/2= 0(1)
Resultado: 104(10) = 10.000(10) = 10011100010000(2)
1.7 Decimal  Octal
Exemplo 1 = 154 (10) = ? (8)

154/8 = 19 ( 2 )
19/8 = 2 ( 3 )
2/8 = 0 ( 2 ) Resultado: 154 (10)=232(8)
Exemplo 2 = 719 (10) = ? (8)

719/8 = 89 ( 7 )
89/8 = 11 ( 1 )
11/8 = 1 ( 3 )
1/8 = 0 ( 1 ) Resultado: 719 (10) = 1317(8)
Exemplo 3 = 1259 (10) = ? (8)

1259/8 = 157 ( 3 )
157/8 = 19 ( 5 )
19/8 = 2 ( 3 )
2/8 = 0 ( 2 ) Resultado: 1259 (10) = 2353(8)
1.8 Decimal  Hexadecimal

Exemplo 1 = 154(10)= ? (16)

154/16 = 9 ( 10 = A )
9/16 = 0 ( 9 ) Resultado: 154(10) = 9A (16)
Exemplo 2 = 3882 (10) = ? (16)

3882/16 = 242 ( 10 = A )
242/16 = 15 ( 2 )
15/16 = 0 ( 15 = F ) Resultado: 3882 (10) = F2A(16)
Exemplo 3 : 51.898(10) = ? (16)

51.898/16 = 3.243 ( 10 = A )
10 3.243/16 = 202 ( 11 = B )
202/16 = 12 ( 10 = A )
12/16 = 0 ( 12 = C ) Resultado: 51.898 (10) = CABA(16)

1.9 Binário  Decimal
a) Multiplicar cada algarismo do binário pela base 2,
b) Somar os resultados das multiplicações.
Exemplo 1: 101010(2)= ? (10)
101010(2) = 1x25 + 0x24 + 1x23 + 0x22 + 1x21 + 0x20
101010(2) = 32 +0 + 8 + 0 + 2 + 0 = 42
Resultado: 101010(2)= 42(10)
Exemplo 2: 110110100(2) = ? (10)
110110100(2)=1 x 28 + 1 x 27 + 0 x 26 + 1 x 25 + 1 x 24 + 0 x 23 + 1 x 22 + 0 x 21 +0 x 20.
110110100(2)=256 +128 + 0 + 32 + 16 + 0 + 4 + 0 + 0 = 436(10)
1.10 Binário  Octal 23 = 8
a) Dividir o número binário em grupos de 3 bits (dir para a esq),

b) Substituir os números binários dos grupos formados pelos números da tabela de octal. Caso haja necessidade,
complete com zeros à esquerda.
Exemplo 1 = 101100(2) = ? (8)

101100 = 101.100  101 = 5 e 100 = 4, portanto: 101100(2)= 54(8)
Exemplo 2 = 101010(2) = ? (8)

101010 = 101.010  101 = 5 e 010 = 2, portanto: 101010(2) = 52(8)
Exemplo 3 = 1101011(2) = ? (8)

1101011 = 001.101.011  001 = 1 ; 101= 5 e 011 = 3, portanto: 1101011(2) = 153 (8)
1.11 Binário  Hexadecimal 24 = 16
a) Dividir o número binário em grupos de 4 bits (dir para a esq),

b) Substituir os binários dos grupos formados pelo Hexa correspondente. Caso haja necessidade, complete com
zeros à esquerda.
Exemplo 1 = 101100(2)= ? (16)

101100 = 0010.1100  0010 = 2 e 1100 = C, portanto: 101100(2)= 2C(16)
Exemplo 2 = 101010(2) = ? (16)

101010 = 0010.1010  0010 = 2 e 1010 = A, portanto: 101010(2) = 2A (16)
Exemplo 3 = 1101011(2) = ? (16)

1101011 = 0110.1011  0110 = 6, 1011= B , portanto: 1101011(2) = 6B (16)
Exemplo 4 = 11001100(2) = ? (16)

11001100 = 1100.1100  1100 = C, 1100 = C, portanto: 11001100(2) = CC (16)
Exemplo 5 = 11111110(2) = ? (16)

11111110 = 1111.1110  1111 = F, 1110 = E, portanto: 11111110(2) = FE(16)
Exemplo 6 = 10111010(2) = ? (16)

10111010 = 1011.1010  1011 = B, 1010 = A, portanto: 10111010(2) = BA (16)
1.12 Octal  Decimal

a) Multiplicar cada algarismo do octal pela base 8,
b) Somar os resultados das multiplicações.
Exemplo 1 : 175(8) = ?(10)
175(8) = 1x82 + 7x81 + 5x80
11 175(8) = 64 + 56 + 5 = 125(10) Resultado = 175(8) = 125(10)
11
Exemplo 2 : 15654(8) = ?(10)
15.654(8) = 1x84 + 5x83 + 6x82 + 5x81 + 4x80
15.654(8) = 4096 + 2560 + 384 + 40 + 4 = 7.084(10) Resultado = 15.654(8) = 7.084(10)

1.13 Octal  Binário
a) Converta cada algarismo em binário de 3 bits,
b) Junte os grupos binários. Caso haja necessidade, complete com zeros à esquerda.
Exemplo 1: 100(8)= ?(2)

1= 001; 0 = 000 e 0 = 000
Portanto: 100(8) = 001.000.000(2)
Exemplo 2: 200(8) = ?(2)

2 = 010; 0 = 000 e 0 = 000,
Portanto: 200(8) = 010.000.000(2)
Exemplo 3: 157(8)= ?(2)

1 = 001; 5 = 101 e 7 = 111
Portanto: 157(8) = 001.101.111(2)
Exemplo 4: 436(8) = ? (2)

4 = 100; 3 = 011; 6 = 110(2) = 100.011.110(2) = 436(8)
1.14 Octal  Hexadecimal
a) Converta cada algarismo do octal em binário de 3 bits,

b) Junte os binários e separe-os em grupos de 4 bits.
c) Substitua cada grupo de 4 bits por seu Hexadecimal correspondente.
Exemplo 1: 372(8)= ?(16)

3 = 011(2) ; 7 = 111(2) e 2 = 010(2)
011.111.010(2) = 1111.1010(2)
1111(2) = F(16) e 1010(2) = A(16)
Portanto: 372(8) = FA(16)
Exemplo 2: 12(8)= ?(16)

1 = 001(2) e 2 = 010(2)
001.010(2) = 1010(2)
1010(2) = A(16)
Portanto: 12(8) = A(16)
Exemplo 3: 2526(8) = ?(16)

2 = 010(2)
5 = 101(2)
2 =010(2)
6 = 110(2)
010.101.010.110(2) = 0101.0101.0110(2)
0101.0101.0110(2) = 556(16)
Portanto: 2526(8) = 556(16)
Exemplo 4: 175332(8) = ?(16)

1 = 001(2)
7 = 111(2)
5 = 101(2)
3 = 011(2)
3 = 011(2)
2 = 010(2)
001.111.101.011.011.010(2) = 0000.1111.1010.1101.1010(2)
1111 = 15 => F
1010 = 10 => A
1101 = 13 => D
12 1010 = 10 => A
Portanto: 175.332(8) = FADA(16)

1.15 Hexadecimal  Decimal
a) Multiplicar cada algarismo Hexa pela base 16.
b) Somar os resultados das multiplicações
Exemplo 1: CE(16)= ?(10)

C x 161 + E x 160 =
(C = 12 decimal) x 16 + ( E = 14 decimal) x 1 = 192 + 14 = 206(10)
Resultado = CE(16) = 206(10)
1.16 Hexadecimal  Binário

a) Converter cada algarismo Hexa em binário de 4 bits.
b) Juntar os grupos de bits
Exemplo 1 : DE(16) = ?(2)

D = 1101(2)
E = 1110(2) Resultado : DE(16) = 1101.1110(2)
1.17 Hexadecimal  Octal

a) Converta cada algarismo Hexa em grupos de 4 bits binarios,
b) Separar em agrupamentos de 3 bits, e encontrar o octal correspondente a cada grupo de 3 bits.
Exemplo 1: ED(16) = ?(8)

E = 1110
D = 1101
1110.1101(2) = 011.101.101(2)
011(2) = 3
101(2) = 5
101(2) = 5 Resultado: ED(16)= 355(8)
1.18 Diagrama de conversão de Bases
13
13

Exercícios Propostos
Esses exercícios fazem parte da didática de ensino. Cabe ao aluno resolvê-los para aprimorar o seu conhecimento,
de modo que não tenha duvidas quando realizar qualquer avaliação futura referente a este assunto.
O aluno deve desenvolver os exercícios em questão, e somente utilizar a calculadora em caso de contas extensas.
O resultado de cada conversão está indicado à direita.
Conversões de Base
1) 123456 (10) = 11110001001000000(2)

2) 565656 (10) = 10001010000110011000(2)
3) 8689 (10) = 10000111110001 (2)
4) 587911 (10) = 10001111100010000111 (2)
5) 123456 (10) = 361100 (8)
6) 565656 (10) = 2120630 (8)
7) 5792 (10) = 13240 (8)
8) 123456 (10) = 1E240 (16)
9) 123456 (10) = 1E240 (16)
10) 12237514 (10) = BABACA (16)
11) 64202 (10) = FACA (16)
12) 13262241 (10) = CA5DA1 (16)
13) 1111111111 (2) = 1023 (10)
14) 10101010 (2) = 170 (10)
15) 100100100 (2) = 292 (10)
16) 10111100011(2) = 1507 (10)
17) 10101111 (2) = 257 (8)
18) 11111101 (2) = 375 (8)
19) 1111010100 (2) = 1724 (8)
20) 1000111 (2) = 107 (8)
21) 10101010 (2) = AA (16)
22) 11111110111(2) = 7F7 (16)
23) 111100000 (2) = 1E0 (16)
24) 740 (8) = 480 (10)
25) 465 (8) = 309 (10)
26) 555 (8) = 101101101 (2)
27) 354 (8) = 11101100 (2)
28) 175272 (8) = FABA (16)
29) 25452 (8) = 2B2A (16)
30) CA2FE (16) = 828158 (10)
31) 33CC (16) = 13260 (10)
32) 88BBAA (16) = 100010001011101110101010 (2)
33) 5B4DE (16) = 1011011010011011110 (2)
34) C3D2 (16) = 141722 (8)
35) 6B2D (16) = 65455 (8)
36) 100 (10) = 1212 (4)
37) 100 (10) = 400 (5)
38) 100 (10) = 244 (6)
14

2. LÓGICA DE CONJUNTOS
É a manipulação de elementos que possuem ao menos uma característica comum.
Símbolos – Definição:
x ε A : x é um elemento do conjunto A.Tem as características necessárias para pertencer a

A.
A ≤ B : O conjunto A está contido no conjunto B. Cada elemento de A é um elemento de B.

A ∩ B : Intersecção de A com B. Conjunto de elementos com características para pertencerem
simultaneamente a A e B.
A ∪ B : União de A com B , elementos que pertencem aos dois conjuntos.
u (conjunto universo) : Conjunto que contém todos os elementos relacionados com

determinada característica.
A∩B A∪ B
A B A B
: Conjunto complemento de A. É o conjunto de todos os elementos do conjunto universal

que não têm a característica determinante de A.
DIAGRAMAS DE VENN
É uma representação geométrica dos símbolos e associações definidas anteriormente.
u A
15
15

PROPRIEDADES:
a) Comutativa
1. A ∪ B = B ∪ A
2. A ∩ B = B ∩ A
b) Associativa
3. A ∪ ( B ∪ C ) = ( A ∪ B ) ∪ C
4. A ∩ ( B ∩ C ) = ( A ∩ B ) ∩ C
c) Distributiva
5. A ∪ ( B ∩ C ) = ( A ∪ B ) ∩ ( A ∪ C )
6. A ∩ ( B ∪ C ) = ( A ∩ B ) ∪ ( A ∩ C )
Obs: A ∪ ( B ∩ C ) ≠ ( A ∪ B ) ∩ C
AMOSTRAS
Vamos representar o conjunto universo por 1, e o conjunto
vazio por 0 (zero):
u=1
u A B { } = 0 ou ø
Conjunto vazio 0 é tudo que não pertence ao conjunto

universo.
Demais propriedades:
Por exemplo: voce faz uma
compra na internet, cancela a
compra, mas resolve desfazer o
7. A ∪ =1 13. =A cancelamento da compra...
8. A ∩ =0 14. =1
9. A ∪ 1 = 1 15. =0
10. A ∩ 1 = A 16. = ∩
11. A ∪ 0 = A 17. = ∪
12. A ∩ 0 = 0 18. ∩ = 1 – (A ∩ B )
16

Visualização da 16º propriedade: = ∩
17
17

Aplicação:
Numa batalha, ao menos 70% dos combatentes perderam 1 olho; ao menos 75%
perderam 1 orelha; ao menos 80% perderam 1 braço, e ao menos 85% perderam 1 perna.
Qual o número mínimo de combatentes (em %) que perderam as quatro partes do corpo ?
Solução:
18

3. Introdução à Eletrônica Digital
3.1 Analógico e Digital

Por quê digital? Esta é certamente a primeira pergunta que qualquer estudante faria com o
primeiro contato com nosso estudo.
Por este motivo, começamos justamente por explicar as diferenças entre as duas eletrônicas de
modo que elas fiquem bem claras. Devemos lembrar que em muitos equipamentos, mesmo
classificados como analógicos ou digitais, encontraremos os dois tipos de circuitos. É o caso
dos computadores, que mesmo sendo classificados como “máquinas estritamente digitais”
podem ter em alguns pontos de seus circuitos configurações analógicas.
Uma definição encontrada nos livros especializados atribui o nome de Eletrônica Digital aos
circuitos que operam com quantidades que só podem ser incrementadas ou decrementadas em
passos finitos ou discretos.
Um exemplo disso é dado pelos circuitos que operam com pulsos, só podemos ter números
inteiros em qualquer momento e em qualquer ponto do circuito. Em nenhum lugar
encontraremos “meio pulso” ou “um quarto de pulso”.
A palavra “digital” também está associada a “dígito” (do latim “digitu”, dedo) que implica na
representação de quantidades inteiras. Não é possível usar os dedos para representar meio pulso
ou um quarto de pulso.
Na eletrônica analógica trabalhamos com quantidades ou sinais que podem ter valores que
variam de modo contínuo numa escala. Os valores dos sinais não precisam ser inteiros.
Por exemplo, a fig. 1 representa um sinal de áudio, que é analógico, em um intervalo de tempo
qualquer e como pode ser observado, o valor do sinal varia continuamente entre dois extremos
dentro deste intervalo.
A fig. 2 representa um sinal digital no mesmo intervalo de tempo e varia somente entre dois
valores discretos no mesmo intervalo de tempo.
Fig 1 - Representação de um sinal analógico Fig 2 - Representação de um sinal digital
19
Logo, podemos concluir que a diferença básica entre os dois tipos de eletrônica está associada 19
ao tipo de sinal com que elas trabalham e no que elas fazem com os sinais.

De uma forma resumida podemos dizer que:
Eletrônica Analógica sinais podem assumir infinitos valores entre dois limites
Eletrônica Digital sinais só podem assumir dois níveis elétricos: 0 ou 1
Uma outra maneira bem simples para se entender o conceito das palavras Analógico e Digital, é
compararmos uma rampa com uma escada. Ao analisarmos a rampa, percebemos que uma pessoa
poderá ocupar cada uma das infinitas posições existentes entre o início e o fim. No caso da escada, a
pessoa poderá estar em apenas um dos seus degraus. Sendo assim, podemos dizer que a rampa pode
representar um sistema analógico, enquanto que a escada pode representar um sistema digital.
Enquanto no voltímetro analógico o ponteiro pode ocupar infinitas posições entre o maior e
menor valor da escala, no voltímetro digital os valores mostrados no display são discretos, isto
é, existe um número finito de valores entre o maior e o menor valor da escala. Outro exemplo
pode ser encontrado no ajuste de volume de um televisor. Ajustando o volume do televisor
através de um botão conectado a um potenciômetro, teremos infinitas posições para escolher
dentro da escala permitida. Porém, no controle remoto observamos que a intensidade do som
muda em pequenos saltos e, em alguns modelos, aparece no vídeo o valor selecionado em uma
escala previamente definida. Podemos dizer então que o "botão de volume" do televisor é uma
entrada analógica, e que o ajuste de volume no controle remoto representa uma entrada digital.
Podemos concluir que a Eletrônica Analógica processa sinais com funções contínuas e a
Eletrônica Digital processa sinais com funções discretas.
3.1.1 Vantagens das Técnicas Digitais

O grande crescimento da eletrônica está relacionado com o uso de técnicas digitais para
implementar funções que eram realizadas usando-se os métodos analógicos.
Os principais motivos da migração para a tecnologia digital são:
a) Os sistemas digitais são mais fáceis de ser projetados. Isso porque os circuitos utilizados são
circuitos de chaveamento, nos quais não importam os valores exatos de tensão ou corrente,
mas apenas a faixa – Alta (High) ou Baixa (Low) – na qual eles se encontram.
b) Fácil armazenamento de informação. Técnicas de armazenamento digitais podem armazenar
bilhões de bits em um espaço físico relativamente pequeno. Já a capacidade de
armazenamento de um sistema analógico é extremamente limitada.
c) Maior precisão e exatidão. Nos sistemas analógicos, a precisão é limitada porque os valores
de tensão e corrente são diretamente dependentes dos valores dos componentes do circuito,
além de serem muito afetados por ruídos.
d) Os circuitos digitais são menos afetados por ruídos. Flutuações espúrias na tensão (ruído)
20 não são tão críticas em sistemas digitais, desde que o ruído não tenha amplitude suficiente
que dificulte a distinção entre um nível Alto e um nível Baixo.
e) CI’s (chips) digitais têm um grau maior de integração.

3.1.2 Limitações das Técnicas Digitais
Na verdade, há apenas uma grande desvantagem ao se utilizar as técnicas digitais: O mundo é
quase totalmente analógico. Como exemplos temos a temperatura, a pressão, a posição, a
velocidade, o nível de um líquido e a vazão. Para obter as vantagens das técnicas digitais
quando tratamos com entradas e saídas analógicas, três passos devem ser seguidos:
1- Converter as entradas analógicas do mundo real para o formato digital.
2- Realizar o processamento da informação digital.
3- Converter as saídas digitais de volta ao formato analógico.
3.2 Lógica Digital

Os computadores e outros equipamentos que usam circuitos digitais funcionam obedecendo a
um tipo de portamento baseado no que se denomina Lógica.
Diferente de circuitos amplificadores comuns que simplesmente amplificam, atenuam ou
realizam algum tipo de processamento simples dos sinais, os circuitos digitais usados em
computadores e outras máquinas não processam os sinais baseados em uma finalidade simples
determinada quando são fabricados.
Os circuitos digitais dos computadores e outros equipamentos são capazes de combinar os
sinais tomando decisões segundo um portamento lógico.
Se deseja realmente entender como as coisas acontecem nos circuitos digitais, deve partir
exatamente do aprendizado do portamento lógico. Podemos dizer que a lógica nos permite
tirar conclusões ou tomar decisões a partir de fatos conhecidos.
Por exemplo, a fig. 3a mostra a ação de “acender a lâmpada” devido à proposição “está
chovendo”. A decisão de “acender uma lâmpada porque está chovendo” não é uma decisão
lógica, pois os fatos envolvidos não estão relacionados.
No entanto, fig.3b mostra a ação “acender a lâmpada” devido à proposição “está escuro”.
A decisão de “acender uma lâmpada quando está escuro” é uma decisão lógica, pois a
proposição e a conclusão são fatos relacionados.
Está Acender a
chovendo lampada
Fig. 3a - Função Não Lógica
Está Acender a
escuro lampada
Fig. 3b - Função Lógica

21
21

É claro que os fatos acima são simples e servem tão somente para exemplificar como a lógica
funciona.
Na eletrônica dos computadores o que temos é a aplicação da lógica digital, ou seja, de
circuitos que operam tomando decisões em função de coisas que acontecem no seu próprio
interior.
Os computadores e seus circuitos lógicos não conseguem entender coisas como “está escuro”
ou “está chovendo” e tomar decisões com base nestas observações. Os circuitos lógicos digitais
trabalham com sinais elétricos.
Assim, os circuitos lógicos digitais nada mais fazem do que receber sinais com determinadas
características e, em função destes, tomar decisões que nada mais são do que a produção de
um outro sinal elétrico.
Mas, se os sinais elétricos são digitais que representam quantidades discretas e se a lógica é
baseada em tomadas de decisões, o próximo passo no entendimento da Eletrônica Digital é
partir para o modo como as quantidades discretas são representadas e entendidas pelos
circuitos eletrônicos.
22

4. Fundamentos
4.1 Níveis Lógicos

Em 1854, o matemático inglês George Boole (1815 – 1864), através da obra intitulada “An
Investigation of the Laws of Thougth” (Uma Investigação das Leis do Pensamento)
apresentou um sistema matemático de análise lógica conhecido como Álgebra de Boole. Suas
idéias inovadoras eram vistas com ironia pela sociedade da época, e sua produção literária não
teve sucesso.
Setenta e quatro anos após a sua morte, em 1938, o engenheiro americano Claude Elwood
Shannon utilizou as teorias da álgebra de Boole para a solução de problemas de circuitos de
telefonia com relés, publicando um trabalho denominado “Symbolic Analysis of Relay and
Switching” (Análise Simbólica de Relés e Comutação), reintroduzindo a lógica de Boole no
campo da eletrônica digital. Desde então, a lógica de Boole passou a ser amplamente utilizada
na indústria, para minimização de processos e de custos, e até hoje vem sendo empregada no
setor industrial, em larga escala.
A teoria proposta por Boole consistia em uma série de postulados e operações simples para
resolver uma infinidade de problemas, isto é, no Universo só existem duas condições possíveis
(ou estados) para qualquer coisa que se deseje analisar, e estes dois estados são opostos.
Assim, uma lâmpada só pode estar acesa ou apagada, uma torneira só pode estar aberta ou
fechada, uma fonte só pode ter ou não ter tensão na sua saída, uma pergunta só pode ter como
resposta verdadeira ou falsa.
Na álgebra de Boole, as variáveis lógicas só podem adquirir dois estados:
0 ou 1
Verdadeiro ou Falso
Aberto ou Fechado
Alto ou Baixo (HIGH ou LOW), ou simplesmente HI ou LO.
Ligado ou Desligado
Na eletrônica digital partimos justamente do fato de que um circuito só pode trabalhar com
dois estados possíveis, ou seja, encontraremos presença do sinal ou a ausência do sinal, o que
se adapta perfeitamente aos princípios da álgebra de Boole.
Tudo que um circuito lógico digital pode fazer está previsto pela álgebra de Boole. Desde as
mais simples operações ou decisões, como acender um LED quando dois sensores são ativados
de uma determinada maneira ou quando uma tecla é pressionada, até girar no espaço uma
imagem tridimensional.
Partimos então do fato de que nos circuitos digitais só encontraremos duas condições possíveis:
presença ou ausência de sinal, para definir alguns pontos importantes para o nosso
entendimento.
A fig. 4 mostra que nos circuitos digitais, a presença de uma tensão (Vcc) será indicada como 1
ou HI (de High ou Alto) enquanto que a ausência de uma tensão (0 V) será indicada por 0
(zero) ou LO (de Low ou Baixo). O 0 (zero) ou LO será sempre uma tensão nula ou ausência
de sinal num ponto do circuito, mas o nível lógico 1 ou HI pode variar de acordo com o
circuito ou componente considerado.
23
23

Vcc HI 1 (Nível Alto)
0 V LO 0 (Nível Baixo)
Fig. 4 - Níveis de Tensão que representam Nível Lógico
No Desk Top (PC de mesa) a tensão usada para a alimentação de todos os circuitos lógicos, por
exemplo, é de 5 V. Assim, o nível 1 ou HI de seus circuitos será sempre uma tensão de 5 V,
conforme mostra a fig. 5.
5V HI 1 (Nível Alto)
Fig. 5 - Níveis de Tensão de componentes em Desk Top
No Lap Top é usada uma tensão de alimentação menor, da ordem de 3,2 V portanto, nestes
circuitos um nível 1 ou HI sempre corresponderá a uma tensão deste valor, conforme a fig. 6.
3,2V HI 1 (Nível Alto)
Fig. 6 - Níveis de Tensão de componentes em Lap Top
Existem ainda circuitos digitais que empregam componentes de tecnologia CMOS e que são
alimentados tipicamente por tensões entre 3 e 15 V. Nestes casos, conforme vemos na fig. 7,
um nível lógico 1 ou HI poderá ser qualquer tensão entre 3 e 15 V, dependendo apenas da
tensão de alimentação usada.
3 a 18V HI 1 (Nível Alto)
Fig. 7 - Níveis de Tensão de componentes tipo CMOS

24 Na verdade, a idéia de se associar a presença de tensão ao nível 1 e a ausência ao nível 0 é mera
questão de convenção. Nada impede que adotemos um critério inverso e projetemos os
circuitos, pois eles funcionarão perfeitamente.

Assim, quando dizemos que ao nível alto (1) associamos a presença de tensão e ao nível baixo
(0) ausência de tensão, estamos falando do que se denomina “lógica positiva”.
Se associarmos o nível baixo (0) a presença de tensão e o nível alto (1) a ausência de tensão,
estaremos falando de uma “lógica negativa”, conforme ilustra a fig. 8.
Vcc LO 0 (Nível Baixo)
0 V HI 1 (Nível Alto)
Fig. 8 - Níveis de Tensão para Lógica Negativa

Para que não haja nenhum tipo de confusão, todo o material adiante tratará exclusivamente da
lógica positiva, o mesmo acontecendo com os dispositivos eletrônicos tomados como exemplo.
Portanto, em nossa lógica é possível associar os seguintes estados de um circuito, conforme

indica a tabela abaixo:
0V
Falso
Valor 0
Desligado
Nível Baixo ou LO
5 V (ou outra tensão positiva, conforme o circuito)
Verdadeiro
Valor 1
Ligado
Nível Alto ou HI
4.2 Bit e Byte

Toda a troca de informações entre os componentes internos de um computador é feita na forma
de Dígitos Binários ou seja BIT (abrev. Binary Digit), o qual pode assumir os seguintes
estados:
NL1 (nível lógico um)  1
NL0 (nível lógico zero)  0
As redes de dados tornaram-se cada vez mais dependentes dos sistemas digitais (binário, de
dois estados). O componente básico de informações é o dígito binário 1, conhecido como BIT
ou PULSO.
O BIT é a menor unidade de armazenamento do computador.
Um bit, em um meio elétrico, é o sinal elétrico que corresponde ao binário 0 ou ao binário 1.
Isso pode ser tão simples quanto estabelecer 0 volts para o binário 0 e +5 volts para o binário 1,
ou uma codificação mais complexa.
O BIT pode ser agrupado em unidades maiores, conhecida como BYTE, que é o agrupamento
25
de 8 BITs, representando ao computador um caractere.
Associado a estas definições, precisamos estabelecer uma lógica de operação ao computador. 25

Por exemplo, para transmitir a palavra Bom dia, em sua programação, podemos estabelecer a
seguinte lógica para que o computador possa reconhecer esta mensagem:
Vogais = NL1
Consoantes = NL0.
Desta forma, o computador codificaria esta palavra da seguinte forma binária: 010011
4.3 Aplicações dos sinais Digitais

a) Transmissão de sinal digital via email
Para entender melhor os sinais digitais, imagine que você deseje enviar dados, por exemplo
uma palavra via email: o computador “entende” esta palavra somente após convertê-la para um
número binário (por exemplo: 1011001001101), e em seguida, ela será enviada pela rede da
internet. Depois disso, o seu computador converte o número binário em um sinal digital.
A figura anterior mostra como é o sinal digital de 1011001001101. Este sinal codificado em
dígitos binários de zeros e uns, trafega pelos meios da rede até o seu destino.
Em eletrônica digital costumamos dizer que o último dígito à direita, por representar a menor
potência ou ter menor peso, é o dígito ou BIT menos significativo (dms), enquanto que o
primeiro à esquerda é o mais significativo (dMs).
b) Comunicação entre computador e impressora
26

A figura acima mostra como o número binário 10100110 é transmitido do computador para a
impressora usando uma transmissão paralela. Cada bit do número binário é representado por
uma das saídas do computador e é conectado à correspondente entrada da impressora, de modo
que os 8 bits sejam transmitidos simultaneamente (paralelamente).
27
27

4.4 Operações Lógicas

No dia-a-dia estamos acostumados a realizar diversos tipos de operações lógicas onde as mais
comuns são as que envolvem números, ou seja, quantidades que podem variar ou variáveis.
Assim, podemos representar uma soma como:
S  A B
Onde o valor que vamos encontrar para S depende dos valores atribuídos às letras A e B.
Dizemos que temos, neste caso, uma função algébrica e que o valor S é a variável dependente,
pois seu valor dependerá justamente dos valores de A e B, que são variáveis independentes.
Na eletrônica digital, entretanto, existem operações mais simples do que a soma, e que podem
ser perfeitamente implementadas levando em conta a utilização da álgebra booleana.
É interessante observar que com um pequeno número destas operações conseguimos chegar a
uma infinidade de operações mais complexas como as utilizadas nos computadores e que,
repetidas em grande quantidade ou levadas a um grau de complexidade muito grande, nos
fazem até acreditar que a máquina seja “inteligente”!
Na verdade, é a associação de determinada forma das operações simples que nos leva ao portamento
muito complexo de muitos circuitos digitais, conforme fica demonstrado na figura 8:
Entrada 1
O peração
1 O peração
Entrada 2
3
Entrada 3
Entrada 4 O peração
O peração Resultado
2 5
Entrada 5
O peração
4
Fig. 8 - Circuitos sim ples que se associam para realizar Funções Lógicas Com plexas
Assim, como observamos na fig. 9, um computador é formado por um grande número de

pequenos blocos simples denominados funções ou portas lógicas onde existem entradas e
saídas.
28
Fig 9 - Funções ou Portas L ógicas

O que irá aparecer na saída é determinado pela função e pelo que acontece nas entradas.
Em outras palavras, a resposta que cada circuito lógico dá para uma determinada entrada ou
entradas depende do que ele é ou de que “regra booleana” ele segue.
Isso significa que para entender como o computador realiza as mais complexas operações,
teremos que entender como ele faz as operações mais simples com as denominadas portas
lógicas, e quais são elas.
4.5 Tabela Verdade

Definição
A Tabela Verdade (T.V.) mostra o valor de uma função para todas as possíveis combinações
que as variáveis de entrada podem assumir.
As figuras (a) e (b) abaixo mostram exemplos de T.V. para circuitos lógicos de duas e três
entradas, respectivamente. Veja que cada tabela relaciona no lado esquerdo todas as
combinações para os níveis lógicos de entrada, e na última coluna (lado direito), os níveis
lógicos resultantes para a saída X. É evidente que o valor atual na saída X depende do tipo do
circuito lógico. Observe que há quatro linhas para a T.V. de duas entradas, e oito linhas para a
T.V. de três entradas.
A, B e C são as variáveis de entrada

X é a variável de saída
Observe ainda que a lista de todas as combinações possíveis é uma sequência de contagem
binária, por isso, é muito fácil preencher uma T.V. sem esquecer nenhuma combinação.
Assim, podemos por exemplo representar a função abaixo:
S  A B
O valor que vamos encontrar para S dependerá dos valores atribuídos às variáveis de entrada
A e B. Conseqüentemente, para n variáveis de entrada, o número possível de combinações é
finito e pode ser calculado por:
2n Onde: n = nº de variáveis de entrada

29
29
Ou seja, a Tabela Verdade (T.V.) para uma função com n variáveis de entrada terá no máximo
2 n linhas.

5. Funções Lógicas
Portas lógicas, são dispositivos que operam um ou mais sinais lógicos de entrada para produzir
uma saída que dependente de uma função implementada no circuito.
Um circuito combinacional é aquele em que a saída depende única e exclusivamente das
combinações entre as variáveis de entrada.
5.1 Lógica NÃO (inversora , ou NOT)

A função NÃO é aquela que inverte ou complementa o estado da variável, ou seja, se a variável
estiver em 0, a saída será 1, e se estiver em 1, a saída será 0.
Simbologia: Circuito simulador da função Tabela Verdade

NOT
Função:
Lógica:
A = 1 : Chave A Fechada
S = 1 : Lâmpada S Acesa
Lê-se: “ S igual a não A”
ou “A barra”
No circuito, a chave A representa a variável independente ou sinal de entrada, enquanto que a

lâmpada S representa a variável dependente ou o sinal de saída.
Como na álgebra booleana as variáveis só podem assumir dois níveis distintos, vamos
estabelecer para efeito de raciocínio as seguintes situações, que serão padrão para outras
conclusões à frente:
Estado Chave A Nível Lógico Estado Lâmpada S Nível Lógico
Aberta 0 Apagada 0
Fechada 1 Acesa 1
De posse destes elementos, podemos estudar o funcionamento do circuito da fig. 11:
a) com a Chave A aberta (0), circula corrente pela Lâmpada e esta acende (1):
A  0  S  A 1
b) com a Chave A fechada (1), não circula corrente logo, a Lâmpada permanece apagada (0):
A 1 S  A  0
Para escrever as conclusões em uma Tabela Verdade, deve-se calcular o número de linhas que a
tabela deve ter observando-se que temos apenas uma variável de entrada, isto é, 1 sinal de
n
entrada, então o cálculo será feito de acordo com: 2 onde n = 1, portanto 21 = 2 linhas
A Tabela Verdade da Função Lógica NÃO é:
30 A S
0 1
1 0

5.2 Lógica E (AND)
A função E (AND) é aquela que executa a multiplicação booleana de 2 ou mais variáveis de
entrada.

AND
Função:
Lógica:
Lê-se: A = 1 : Chave A Fechada
“S igual a A e B” B = 1 : Chave B Fechada
Utilizando as mesmas convenções da Função NÃO, vamos analisar o circuito da fig. acima:
a) com a Chave A aberta (0) e a Chave B aberta (0), não circula corrente pela Lâmpada e esta
permanece apagada (0):
A  0, B  0  S  A  B  0
b) com a Chave A aberta (0) e a Chave B fechada (1), não circula corrente pela Lâmpada e esta
A  0, B  1  S  A  B  0
c) com a Chave A fechada (1) e a Chave B aberta (0), não circula corrente pela Lâmpada e esta
A  1, B  0  S  A  B  0
d) com a Chave A fechada (1) e a Chave B fechada (1), circula corrente pela Lâmpada e esta
permanece acesa (1):
A  1, B  1  S  A  B  1
Analisando as situações acima, concluímos que a Lâmpada só permanece acesa quando as
Chaves A e B estiverem fechadas.
tabela deve ter observando-se que existem duas variáveis de entrada, isto é, 2 sinais de entrada,
então o cálculo será feito de acordo com:
2n onde n = 2, portanto 22 = 4 linhas
A Tabela Verdade da Função Lógica E (AND) fica:
A B S
0 0 0
31 0 1 0
31
1 0 0
1 1 1

5.3 Lógica NÃO E (NAND)

A função NÃO E (NAND) é uma composição da função E (AND) com a função NÃO, isto é,
teremos a função E (AND) invertida.

NAND
Função:
Lê-se: Lógica:
“S igual a A e B A = 1 : Chave A Fechada
invertido” ou B = 1 : Chave B Fechada
“ Não (A e B) ” S = 1 : Lâmpada S Acesa
Utilizando as mesmas convenções da Função NÃO, vamos analisar o circuito acima:

a) com a Chave A aberta (0) e a Chave B aberta (0), circula corrente pela Lâmpada e esta
A  0, B  0  S  ( A  B )  1
b) com a Chave A aberta (0) e a Chave B fechada (1), circula corrente pela Lâmpada e esta
A  0, B  1  S  ( A  B )  1
c) com a Chave A fechada (1) e a Chave B aberta (0), circula corrente pela Lâmpada e esta
A  1, B  0  S  ( A  B )  1
d) com a Chave A fechada (1) e a Chave B fechada (1), não circula corrente pela Lâmpada e
esta permanece apagada (0):
A  1, B  1  S  ( A  B )  0
Analisando as situações anteriores, concluímos que a Lâmpada permanece apagada quando as
Chaves A e B estiverem fechadas.
A Tabela Verdade da Função Lógica NÃO E (NAND) fica:
A B S
0 0 1
32 0 1 1
1 0 1
1 1 0

5.4 Lógica OU (OR)
A função OU (OR) é aquela que executa a soma Booleana de 2 ou mais variáveis de entrada.

OR
Função:
Lógica:
Lê-se: A = 1 : Chave A Fechada

“ S igual a A ou B ” B = 1 : Chave B Fechada
Utilizando as mesmas convenções da Função NÃO, vamos analisar o circuito da fig. acima:
a) com a Chave A aberta (0) e a Chave B aberta (0), não circula corrente pela Lâmpada e esta
A  0, B  0  S  A  B  0
b) com a Chave A aberta (0) e a Chave B fechada (1), circula corrente pela Lâmpada e esta
A  0, B  1  S  A  B  1
c) com a Chave A fechada (1) e a Chave B aberta (0), circula corrente pela Lâmpada e esta
A  1, B  0  S  A  B  1
d) com a Chave A fechada (1) e a Chave B fechada (1), circula corrente pela Lâmpada e esta
A  1, B  1  S  A  B  1
Analisando as situações acima, concluímos que a Lâmpada permanece apagada quando as
Chaves A ou B estiverem abertas.
A Tabela Verdade da Função Lógica OU (OR) fica:
A B S
0 0 0
0 1 1
33 1 0 1 33
1 1 1

5.5 Lógica NÃO OU (NOR)

A função NÃO OU (NOR) é uma composição da função OU (OR) com a função NÃO, isto é,
teremos a função OU (OR) invertida.

NOR
Função:
Lógica:
Lê-se:
S igual a A ou B invertido A = 1 : Chave A Fechada
ou B = 1 : Chave B Fechada
Não (A ou B) S = 1 : Lâmpada S Acesa
Utilizando as mesmas convenções da Função NÃO, vamos analisar o circuito acima:
a) com a Chave A aberta (0) e a Chave B aberta (0), circula corrente pela Lâmpada e esta
A  0, B  0  S  ( A  B )  1
b) com a Chave A aberta (0) e a Chave B fechada (1), não circula corrente pela Lâmpada e esta
A  0, B  1  S  ( A  B )  0
c) com a Chave A fechada (1) e a Chave B aberta (0), não circula corrente pela Lâmpada e esta
A  1, B  0  S  ( A  B )  0
d) com a Chave A fechada (1) e a Chave B fechada (1), não circula corrente pela Lâmpada e
esta permanece apagada (0):
A  1, B  1  S  ( A  B )  0
Analisando as situações acima, concluímos que a Lâmpada permanece acesa quando as Chaves
A ou B estiverem abertas.
A Tabela Verdade da Função Lógica NÃO OU (NOR) fica:
A B S
0 0 1
0 1 0
34
1 0 0
1 1 0

5.6 LÓGICA OU-EXCLUSIVO ( DIFERENTE, ou XOR)
O bloco lógico OU-EXCLUSIVO (EXCLUSIVE OR) é considerado um bloco elementar

dentro dos sistemas digitais, juntamente com outras portas lógicas.
Embora sejam blocos básicos, pode-se considera-los também como circuitos combinacionais
pois sua obtenção provém de uma tabela verdade que gera uma expressão característica de onde
esquematizamos o circuito.
A função OU-EXCLUSIVO consiste em fornecer 1 à saída quando as variáveis de entrada

forem diferentes entre si, ou seja, a função é um detector de DIFERENÇA.
Simbologia: Circuito simulador da função XOR Tabela Verdade
Função:
Lógica:
B = 1 : Chave B Fechada
A partir da expressão característica, o circuito lógico correspondente bem como o símbolo

básico da função OU-EXCLUSIVO ficam de acordo com a fig.28 e fig.29 respectivamente:
B
A
S S
B
Fig 28 - D iagram a Representativo da função Fig 29 - Função Lógica O U -EX CLU SIV O
O U -EX C LU SIV O (EX C LU SIV E O R ) (EX C LU SIV E O R)
Ao contrário dos demais blocos lógicos, o circuito OU-EXCLUSIVO só pode ter 2 variáveis de
entrada, conforme se pode observar da sua própria definição.
35
35

5.7 NÃO OU-EXCLUSIVO ( COINCIDÊNCIA, ou XNOR )

A função NÃO OU-EXCLUSIVO consiste em fornecer 1 à saída quando as variáveis de
entrada forem iguais, ou seja, a função é um detector de COINCIDENCIA.

XNOR
Função:
Lógica:
B = 1 : Chave B Fechada
A partir da expressão característica, o circuito lógico correspondente bem como o símbolo

básico da função NÃO OU-EXCLUSIVO ficam de acordo com a fig.30 e fig. 31
respectivamente abaixo:
B
A
S S
B
Fig 30 - Diagrama Representativo da função Fig 31 - Função Lógica NÃO

NÃO OU-EXCLUSIVO (EXCLUSIVE NOR) OU-EXCLUSIVO (EXCLUSIVE NOR)
Ao contrário dos demais blocos lógicos, o circuito NÃO OU-EXCLUSIVO só pode ter 2
variáveis de entrada, conforme se pode observar da sua própria definição.
Exercicio Proposto 1
Exercicio Proposto 2
36 Exercicio Proposto 3

Resistores Pull-Down e Pull-Up
Atenção especial deve ser dada a circuitos lógicos acionados por chaves na entrada de portas
lógicas:
- Na figura (a), a chave S2 quando acionada, tem a função de aplicar NL1 (+12V) à entrada da
porta inversora.
- Na figura (b), a chave S3 quando acionada, tem a função de aplicar NL0 (0V) à entrada da
porta inversora.
Porém, note que quando a chave está aberta, a entrada da porta inversora (em ambos os casos),
não terá nenhum potencial aplicado. Isto significa que o led na saida poderá acender ou apagar
(de forma imprevisível), devido ao estado de instabilidade instaurado na entrada, ou seja, um
simples ruído poderá fazer com que o circuito funcione erroneamente.
Assim, faz-se necessário o uso de resistores Pull-Down (conectados ao GND), ou Pull-Up

(conectados ao +Vcc), para que o circuito funcione corretamente.
Para garantir que a entrada da porta do circuito da fig (a) assuma NL0 quando a chave S2 estiver
aberta, deverá ser utilizado um resistor Pull-Down (ligado ao GND).
Para garantir que a entrada da porta do circuito da fig (b) assuma NL1 quando a chave S3 estiver
aberta, deverá ser utilizado um resistor Pull-Up (ligado ao +Vcc).
O valor ôhmico típico do resistor, geralmente utilizado nestes casos é 1K5.
37
37

Configuração interna e CI’s de algumas portas lógicas
a) Lógica NOT (NÃO)
Circuito Integrado Pinagem Datasheet:

SN 7404:
b) Lógica AND (E) para duas entradas

SN 7408:
c) Lógica NAND (NÃO E) para duas entradas

SN 7400:
38

d) Lógica OR (OU) para duas entradas

SN 7432:
e) Lógica NOR (NÃO OU) para duas entradas

SN 7402:
f) Lógica OU EXCLUSIVO  CI SN7486
g) Lógica COINCIDÊNCIA  CI SN74266
39
39

6. Equivalência entre Blocos Lógicos

6.1 Inversor a partir de NAND
Analisando a tabela verdade da função NAND:
A B S
0 0 1
0 1 1
1 0 1
1 1 0
Podemos notar que no caso A  0 e B  0 , a saída assume valor 1, e no caso A  1 e B  1 , a
saída assume o valor 0, exatamente como ocorre com a tabela verdade de uma função inversora,
como vista abaixo:
A=B S
0 1
1 0
Interligando os terminais de entrada da porta conforme mostra a fig. 32, estaremos fornecendo o
mesmo nível às duas entradas ( A  B ). Sendo este nível igual a 0, a saída é igual a 1; se este
nível é igual a 1, a saída é igual a 0 formando assim, um inversor.
Uma outra maneira de realizar a mesma equivalência consiste em fixar uma das entradas da
porta no nível 1 e a outra como entrada do inversor como mostra a fig. 33. As duas últimas
linhas da tabela verdade da função NAND explica como funciona este modo de ligação.
(1)
A
S S
A
Fig 32 - Inversor com porta NÃO E Fig 33 - Inversor com porta NÃO E
6.2 Inversor a partir de porta NOR

Analisando a tabela verdade da função NOR:
A B S
0 0 1
0 1 0
1 0 0
1 1 0
Podemos notar que no caso A  0 e B  0 , a saída assume valor 1, e no caso A  1 e B  1 , a

saída assume o valor 0, exatamente como ocorre com a tabela verdade de uma função inversora,
como vista a seguir:
40 A=B S
0 1
1 0

Interligando os terminais de entrada da porta conforme mostra a fig. 34, estaremos fornecendo o
mesmo nível às duas entradas ( A  B ). Sendo este nível igual a 0, a saída é igual a 1; se este
nível é igual a 1, a saída é igual a 0 formando assim, um inversor.
Uma outra maneira de realizar a mesma equivalência consiste em fixar uma das entradas da
porta no nível 1 e a outra como entrada do inversor como mostra a fig. 35. As duas últimas
linhas da tabela verdade da função NOR explica como funciona este modo de ligação.
A A
S S
(0)
Fig 34 - Inversor com porta NÃO OU Fig 35 - Inversor com porta NÃO OU
6.3 NOR e OR a partir de portas AND, NAND e Inversores

A equivalência entre uma porta NOR e uma porta AND com Inversores nas entradas pode ser
demonstrada na fig. 36:
A A
S S
B B
Fig 36 - Função NÃO OU a partir da função E + Inversores
A tabela verdade prova a igualdade:
A B A B A B
0 0 1 1 Note a
0 1 0 0 equivalência das
duas últimas
1 0 0 0
colunas
1 1 0 0
Colocando um Inversor na saída de cada bloco da fig. 36, obtemos uma nova equivalência entre
uma porta OU e uma porta NAND com dois inversores na entrada., conforme mostra a fig.37:
A A
S S
B B
Fig 37 - Função OU a partir da função NÃO E + Inversores
A tabela verdade prova novamente a igualdade:

A B A B A B
0 0 1 1
0 1 0 0
1 0 0 0
41 1 1 0 0 41
As equivalências podem ser estendidas para portas com mais de 2 variáveis.

6.4 NAND e AND a partir de portas OR, NOR e Inversores
A equivalência entre uma porta NAND e uma porta OR com Inversores nas entradas pode ser
demonstrada na fig. 38:
A A
S S
B B
Fig 38 - Função NÃO E a partir da função OU + Inversores
A tabela verdade prova a igualdade:
A B A B A B
0 0 1 1
0 1 1 1
1 0 1 1
1 1 0 0
Colocando um Inversor na saída de cada bloco da fig. 38, obtemos uma nova equivalência entre
uma porta E e uma porta NOR com dois inversores na entrada., conforme mostra a fig.39:
A A
S S
B B
Fig 39 - Função E a partir da função NÃO OU + Inversores
A tabela verdade prova novamente a igualdade:
A B A B A B As equivalências
0 0 1 1 podem ser estendidas
0 1 0 0 para portas com mais
1 0 0 0 de 2 variáveis.
1 1 0 0
42

Exercicios de fixação
43
43

7. Funções Lógicas com mais de 2 Variáveis
Até agora todas as funções lógicas foram descritas para apenas 2 variáveis. O mesmo conceito
pode ser estendido para qualquer número de variáveis em qualquer das portas lógicas.
Exemplificando o conceito, representaremos uma porta lógica com a função E com 3 variáveis
de entrada.
Para escrever a Tabela Verdade, deve-se calcular o número de linhas que a tabela deve ter
observando-se que existem, agora, 3 variáveis de entrada portanto, o cálculo será feito de
acordo com:
2n onde n=3, portanto 23 = 8 linhas

Sua representação algébrica para 3 variáveis é:
S  A BC
O símbolo para representar esta função é mostrado na fig. 20 enquanto a Tabela Verdade
mostra as 8 possíveis combinações das variáveis de entrada e seus respectivos resultados na
saída:
A B C S
0 0 0 0
A
B S 0 0 1 0
C 0 1 0 0
0 1 1 0
1 0 0 0
1 0 1 0
Fig 20 - Função E (AND) com 1 1 0 0
3 Variáveis 1 1 1 1
Tabela Verdade
Observação importante:
Uma porta com entrada tripla é equivalente à composição de duas portas de mesmo tipo com
entrada dupla, conforme a figura acima ilustra.
44

8. Álgebra de Boole
A álgebra Booleana é uma ferramenta matemática relativamente simples que nos permite
descrever as relações entre as saídas dos circuitos lógicos e suas entradas como uma expressão
Booleana.
Em 1854, o matemático inglês George Boole (1815 – 1864), através da obra intitulada “An
Investigation of the Laws of Thougth” (Uma Investigação das Leis do Pensamento) apresentou
um sistema matemático de análise lógica conhecido como Álgebra de Boole. Suas idéias
inovadoras eram vistas com ironia pela sociedade da época, e sua produção literária não teve
sucesso. Setenta e quatro anos após a sua morte, em 1938, o engenheiro americano Claude
Elwood Shannon utilizou as teorias da álgebra de Boole para a solução de problemas de
circuitos de telefonia com relés, publicando um trabalho denominado “Symbolic Analysis of
Relay and Switching” (Análise Simbólica de Relés e Comutação), reintroduzindo a lógica de
Boole no campo da eletrônica digital. Desde então, a lógica de Boole passou a ser amplamente
utilizada na indústria, para minimização de processos e de custos, e até hoje vem sendo
empregada no setor industrial, em larga escala.
A teoria proposta por Boole consistia em uma série de postulados e operações simples para
resolver uma infinidade de problemas, isto é, no Universo só existem duas condições possíveis
(ou estados) para qualquer coisa que se deseje analisar, e estes dois estados são opostos.
8.1 Postulados e Teoremas

Os postulados e teoremas da Álgebra de Boole permitem representar expressões da solução de
um problema ou do comando de um sistema. Tais expressões podem ser executadas por um
conjunto de circuitos em eletrônica digital denominados Portas Lógicas. As portas lógicas são,
na verdade, a tradução dos postulados Booleanos implementados através de circuitos
eletrônicos.
8.1.1 Complementação
Este postulado determina as regras de complementação na álgebra de Boole.
Chamando de A o complemento de A , podemos escrever que:
Se A  0  A  1
Se A  1  A  0
Através deste postulado da complementação podemos estabelecer a seguinte identidade:
A A
8.1.2 Adição (Soma Booleana)

Este postulado determina como são as regras da adição dentro da álgebra de Boole:
00  0 0 1  1 1 0  1 11  1
Através deste postulado podemos estabelecer as seguintes identidades:
A0  A a variável A pode ser 0 ou 1, logo:
45 A  0  00  0 45
A  1  1 0  1
O resultado será sempre igual à variável A.

A 1  1 a variável A pode ser 0 ou 1, logo:

A  0  0 1  1
A  1  11  1
O resultado será sempre igual a 1.
A A  A a variável A pode ser 0 ou 1, logo:
A  0  00  0
A  1  11  1
Se somarmos uma variável a ela mesma, o resultado será ela mesma.
A A 1 a variável A pode ser 0 ou 1, logo:
A  0  A  1  0 1  1
Se somarmos uma variável ao seu complemento, o resultado será sempre 1.
8.1.3 Produto (Multiplicação Booleana)

Este postulado determina como são as regras da multiplicação dentro da álgebra de Boole:
00  0
11  1
Através deste postulado podemos estabelecer as seguintes identidades:
A0  0 a variável A pode ser 0 ou 1, logo:

A  0  00  0
A  1  1 0  0
O resultado será sempre igual a 0.
A 1  A a variável A pode ser 0 ou 1, logo:

A  0  0 1  0
A  1  11  1
O resultado será sempre igual à variável A.
A A  A a variável A pode ser 0 ou 1, logo:

A  0  00  0
A  1  11  1
Se multiplicarmos uma variável a ela mesma, o resultado será ela mesma.
A A  0 a variável A pode ser 0 ou 1, logo:

A  0  A  1  0 1  0
46
Se multiplicarmos uma variável ao seu complemento, o resultado será sempre 0.

8.2 Propriedades
8.2.1 Comutativa
Esta propriedade é válida tanto na adição quanto na subtração:
Adição A B  B A
Multiplicação A  B  B  A
8.2.2 Associativa
Esta propriedade também é válida tanto na adição quanto na subtração:
Adição A  ( B  C )  ( A  B)  C
Multiplicação A  ( B  C )  ( A  B )  C
8.2.3 Distributiva
Esta propriedade pode ser observada em dois sentidos nas eq. algébricas:
A  (B  C)  A  B  A  C
A  B  A  C  A  (B  C)
8.2.4 Dualidade
 = A+A.B = A.(1+B) = A
 = A.A + A.B = A.(1+B) = A
8.2.5 Adjacência

8.2.6 Absorção
Variável isolada +
variável que só
aparece uma vez
Comprovação:
A B
0 0 1 0 0 Observe que os resultados das
0 1 1 0 0 duas últimas colunas são
iguais !!
1 0 0 0 0
1 1 1 1 1
8.2.7 De Morgan
Os teoremas de DeMorgan são muito empregados na prática em simplificações de expressões
booleanas e, ainda, no desenvolvimento de circuitos digitais, como será visto adiante.
47
47
(um “raio” atinge a barra e parte-a em 2, mudando o sinal)

Teoremas para uma única variável
Exercicios de fixação:
1.
2. Prove que utilizando a tabela verdade.
48 3. Utilize o teorema da absorção e minimize a expressão

Sugestão: chame

9. Simplificação de Expressões Booleanas

combinações entre as variáveis de entrada.
Circuitos lógicos combinacionais podem ser obtidos a partir de expressões Booleanas.

Em qualquer projeto eletrônico, sabemos que o custo final é um dos fatores primordiais que
determinam o sucesso da venda do produto (os outros são: qualidade e rapidêz na execução).
Em eletrônica digital não é diferente: devemos sempre ter em mente como objetivo utilizar o
menor número de portas lógicas, para minimizar o preço de custo do produto.
Para o melhor entendimento da importância da simplificação das expressões booleanas, veja o

exemplo a seguir:
a) Circuito não simplificado b) Circuito simplificado
Tabela verdade do circuito não simplificado: Tabela verdade do circuito simplificado:
Perceba que ambos os circuitos executam a mesma tabela verdade (saídas iguais), porém, o não
simplificado utiliza maior número de portas lógicas para obter os mesmos resultados na saída.
Portanto, será necessário utilizar maior número de circuitos integrados para construí-lo, o que
indesejavelmente eleva o custo do produto, tornando-o inviável financeira e tecnicamente pois
49 para um número maior de portas lógicas, a taxa de possíveis falhas eletrônicas aumentará. 49

Exemplos:
1) Simplifique a expressão lógica a seguir utilizando a Álgebra de Boole:
2)
50

Outros exemplos resolvidos:
Simplificar as expressões abaixo utilizando a Álgebra de Boole.
Absorção:
Avaliando as saídas de expressões lógicas
Exemplo 3-12a
Determine o nível lógico da expressão a seguir para A = B = C = 1 e D = 0
Roteiro:
Solução:
Exemplo 3-12b
51
Determine o nível lógico da expressão a seguir para A = B = 0 e C = D = 1
51

Exemplo 3-12c
Determine o nível lógico da expressão a seguir para A = 0 , B = 0 , C = 1 , D = 1 e E = 1
Solução:
Exemplo 3-12d
Determine o nível lógico da expressão a seguir para A = 0 e B = C = D = 1
Solução:
52

(Absorção !)
Melhor solução: aplicar

DeMorgan logo de início, no
meio da grande barra.
53
53

54

55
55

56

57
57

58

Exercícios propostos:
1) Simplifique as expressões abaixo utilizando a Álgebra de Boole
2) Simplifique as expressões abaixo utilizando os Postulados e a Álgebra de Boole
g)
Solução:
h)
Solução:
59
59

i)
Solução:
j)
Solução:
k)
Solução:
l)
Solução:
60

m)
Solução:
n)
Solução:
o)
Solução:
p)
Solução:
61
61

q)
Solução:
r)
Solução:
s) Simplifique o circuito lógico mostrado a seguir
62

10. Derivação de expressões usando soma de produtos
63
63

10.1 Aplicações em projetos
1)
2)
Resposta:
64

10.2 Aplicações em situações do cotidiano
I) Um comitê consiste de um presidente, um diretor financeiro, um secretário e um

tesoureiro. Uma ação só é aprovada se recebe a maioria dos votos ou o voto do
presidente e de outro membro. Cada membro aperta um botão para indicar a
aprovação da ação.
a) Determine a Tabela Verdade para a situação proposta.
b) Obtenha a expressão SIMPLIFICADA na saída para as ações aprovadas.
c) Projete um circuito SIMPLIFICADO controlado por botões, de forma que quando uma
ação for aprovada, acenda um LED.
II) Você foi encarregado da criação de um sistema de segurança para uma agência
bancária. A agência possui um cofre dotado de uma sirene de segurança, que sempre é
ativada quando o cofre é aberto fora do horário de expediente do banco.
Durante o expediente, um interruptor situado na mesa do gerente deve estar desligado
para que o cofre possa ser aberto sem a ativação da sirene. Este sistema possui os
seguintes sinais de entrada:
- Um sensor na porta do cofre ( C ) sinalizando: 0 porta fechada, 1 porta aberta.
- Um relógio eletrônico ( R ) sinalizando : 0 fora do expediente, 1 horário de expediente.
- Um interruptor na mesa do gerente ( I ) sinalizando: 0 sirene desativada, 1 ativada.
E um único sinal de saída:
- Uma sirene ( S ) representada: 0 silenciosa, 1 gerando sinal sonoro.
a) Determine a Tabela Verdade para a situação proposta.
b) A expressão simplificada na saída correspondente à sirene ativada.
c) Projete um circuito SIMPLIFICADO controlado por botões, de forma que quando a sirene
for ativada, acenda um LED.
III) O diretor de uma empresa solicitou ao setor de Recursos Humanos a contratação de

um funcionário que atenda a um dos seguintes requisitos:
* Sexo masculino com curso superior, ou
* Sexo feminino com curso superior e idade mínima 25 anos, ou
* Sem curso superior, com experiência na área, ou
* Sexo feminino, menor de 25 anos, com curso superior.
O gerente de RH, lendo a tais requisitos, observou que eles estavam confusos. Usando
seus conhecimentos de lógica, resolveu simplificá-los, considerando cada característica
como uma variável lógica:
A=1  Sexo Masc A=0  Sexo Fem
B=1  Com curso Sup B=0  Sem curso Sup
C=1  Com Exp na área C=0  Sem Exp na área
D=1  Idade minima 25 anos D=0  Menor de 25 anos
65 a) Com estes dados descubra a expressão lógica que ele utilizou para resolver o problema.
65
b) A que conclusão ele chegou, simplificando a expressão?

I) Resposta:
66

Circuito lógico:
67
67

III. Solução:
68

11. Expressão Booleana obtida por Circuito Lógico
Todo circuito lógico executa uma expressão booleana e, por mais complexo que seja, é formado
pela interligação das portas lógicas básicas. Podemos obter a expressão booleana que é
executada por um circuito lógico qualquer.
Para mostrar o procedimento, vamos obter a expressão que o circuito da fig. 21 executa:
A S1
B S
Fig 21 - Circuito Lógico
Para facilitar, vamos dividir o circuito em 2 partes, conforme mostra a fig. 22:
A S1
B
1
C 2
Fig 22 - Circuito Lógico Sub-dividido
Na primeira parte do circuito, a Saída S1 é o produto A  B , pois sendo este bloco uma porta E
sua expressão de saída será S1  A  B . Como S1 é uma das entradas da porta OU pertencente à
segunda parte do circuito e na outra entrada está a variável C, a expressão de saída será
S  S1  C . Para determinarmos a expressão final, basta substituirmos S1 na expressão acima
obtendo a expressão que o circuito da fig. 21 executa:
Outra maneira mais simples para resolver o problema é a de escrever nas saídas dos diversos
blocos básicos do circuito as expressões executadas por estes blocos, conforme mostra a fig. 23:
69
69

A melhor técnica para se obter a expressão Booleana a partir do circuito lógico, é
escrever as expressões parciais na saída de cada bloco lógico. Veja os exemplos a
seguir:
Exemplo 1:
Exemplo 2:
Exemplo 3:
70

1. Determine a função que representa o circuito lógico abaixo:
2. Determine a função que representa o circuito lógico abaixo:
71
71

12. Circuito Lógico obtido por Expressão Booleana

No item anterior foi visto que é possível obter uma expressão booleana que um circuito lógico
executa. Da mesma forma, pode-se desenhar um circuito lógico que executa uma expressão
booleana qualquer a partir de sua expressão característica.
O método para resolução consiste em identificar as portas lógicas na expressão e desenha-las
com as respectivas ligações a partir das variáveis de entrada. Para exemplificar, desenhar o
circuito que executa a expressão:
S  ( A  B)  C  ( B  D)
A solução deve respeitar a hierarquia das funções de aritmética elementar, isto é,

iniciaremos a solução primeiramente pelos parênteses. Para o primeiro parêntese temos a
soma booleana A  B logo, o circuito que o executa será uma porta OU. Para o segundo temos
a soma booleana B  D logo, o circuito que o executa será também uma porta OU, conforme
mostra a fig. 24:
A B
S1 S2
B D
(A+B)=S1 (B+D)=S2
Fig 24 - Primeira Parte da Solução
A seguir temos uma multiplicação booleana dos dois parênteses juntamente com a variável C
através de uma porta E que executa esta operação:
S1
C S
S2
Fig 25 - Segunda Parte da Solução
Substituindo as variáveis de entrada S1 e S2 no bloco da fig. 25 pelos blocos da fig. 24,

apresenta-se o circuito lógico completo conforme mostra a fig. 26:
C S
Fig 26 - Solução Final
72

Exercício resolvido:
Implemente o circuito da função abaixo utilizando qualquer porta lógica de no máximo 2
entradas.
Solução:
1) Implemente o circuito da função abaixo utilizando qualquer porta lógica de no máximo 2
entradas.
2) A partir de uma tabela verdade com 4 variáveis de entrada D, C, B, A elabore um circuito

digital (utilizar portas lógicas com máximo 2 entradas), cuja saída deste circuito acenda um
Led Azul APENAS na contagem 10 decimal.
Obs: a) A = DmS (digito menos significativo)
b) Alimentação disponível: +12V/0V
73
73

13. Tabela Verdade obtida por Expressão Booleana
Para extrair a tabela verdade de uma expressão, acompanhamos o seguinte procedimento:
a) Montar o quadro de possibilidades com todas as variáveis de entrada.

b) Montar colunas para os vários membros da expressão.
c) Preencher estas colunas com seus resultados.
d) Montar uma coluna para o resultado final.
e) Preencher esta coluna com os resultados finais.
Utilizando a expressão abaixo como exemplo:
S  A B C  A D  A B  D
A expressão tem 4 variáveis: A, B, C e D portanto, o número de possibilidades pode ser

calculado como segue:
A tabela verdade será montada com 4 colunas para as possibilidades de 4 variáveis (A, B, C e
D), mais 3 colunas para cada membro da expressão{ ( A  B  C ) , ( A  D) , ( A  B  D) } e mais
1 coluna para o resultado final (S).
A B C D ( A  B  C ) ( A  D) ( A  B  D) S
0 0 0 0 0 0 0 0
0 0 0 1 0 0 0 0
0 0 1 0 0 0 0 0
0 0 1 1 0 0 0 0
0 1 0 0 0 0 0 0
0 1 0 1 0 0 1 1
0 1 1 0 0 0 0 0
0 1 1 1 0 0 1 1
1 0 0 0 0 1 0 1
1 0 0 1 0 0 0 0
1 0 1 0 1 1 0 1
1 0 1 1 1 0 0 1
1 1 0 0 0 1 0 1
1 1 0 1 0 0 0 0
1 1 1 0 0 1 0 1
1 1 1 1 0 0 0 0
Na coluna relativa ao primeiro membro são colocados os resultados da expressão ( A  B  C ) .

Na coluna do segundo membro, os resultados da expressão ( A  D ) , e na coluna do terceiro
membro, os resultados da expressão ( A  B  D ) . Na coluna relativa ao resultado final (S),
colocamos o valor da expressão S  A  B  C  A  D  A  B  D
74
Outro modo de resolução porém, mais prático, consiste no preenchimento direto da coluna com
o resultado final, de acordo com o procedimento a seguir:

a) montar o quadro de possibilidades conforme o número de variáveis

b) reconhecer na expressão operações notáveis que permitem a conclusão do resultado
final de imediato
c) por exclusão, executar as operações até o preenchimento total da tabela
Usando a expressão abaixo para melhor compreensão deste método mais prático:
S  A B  A BC
Primeiramente, montar o quadro de possibilidade para as 3 variáveis da expressão:
A B C S
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
Preencher a tabela utilizando os casos notáveis que permitem a conclusão do resultado final
imediato:
1- Nos casos onde A  0 ( A  1) temos S  1 pois, sendo A  1 a expressão
S  1  B  A  B  C  1 quaisquer que sejam os valores assumidos pela variável
B ou pelo termo A  B  C .
2- Nos casos remanescentes onde B  1 , temos S  1 pois, da mesma forma que no

caso anterior S  A  1  A  B  C  1 .
3- O termo A  B  C será igual a 1 somente no caso de remanescente 100, levando a

expressão para o valor 1 ( S  1 ).
4- Por exclusão, concluímos que no caso 101, a saída da expressão será S  0 .
Portanto, a tabela verdade apresenta o seguinte resultado com todos os casos preenchidos e
assinalados conforme a análise efetuada:
A B C S
0 0 0 1
0 0 1 1
0 1 0 1
0 1 1 1
1 0 0 1
75 1 0 1 0
1 1 0 1 75
1 1 1 1

14. Expressão Booleana obtida por Tabela Verdade

A obtenção de expressões booleanas e circuitos lógicos a partir da tabela verdade é o caso mais
comum em projetos práticos pois geralmente necessitamos representar situações através de
tabelas verdade e a partir destas, obter a expressão booleana e o circuito lógico.
Para demonstrar este procedimento, obter a expressão booleana da tabela verdade abaixo:
A B S
0 0 1
0 1 0
1 0 1
1 1 1
Observando a tabela, notamos que a expressão é verdadeira ( S  1 ) nos casos:

A  0 e B  0 ou A  1 e B  0 ou A  1 e B  1
Para obter a expressão, basta montar os termos relativos aos casos onde a expressão for
verdadeira e soma-los:
Caso 00: S  1 quando A  0 e B  0 ( A  1 e B  1)  A  B
Caso 10: S  1 quando A  1 e B  0 ( A  1 e B  1)  A  B
Caso 11: S  1 quando A  1 e B  1  A  B
Somando os termos individuais, a expressão fica:
S  ( A  B)  ( A  B)  ( A  B)
Notamos que o método permite obter, qualquer que seja a tabela, uma expressão padrão
formada sempre pela soma dos produtos.
Da expressão acima podemos desenhar o circuito lógico conforme mostra a fig. 27:
A B
76
Fig 27 - Solução de Expressão obtida de Tabela Verdade

LABORATÓRIO DE ELETRÔNICA DIGITAL

ALARME DE ADVERTÊNCIA PARA AUTOMÓVEIS
Neste experimento, a partir de uma situação-problema, vamos eleborar um circuito lógico que atenda uma
proposta de projeto: utilizar a tabela verdade para descrever a lógica do sistema de controle e implementar o
circuito usando portas lógicas.
ATENÇÃO: AO ENCAIXAR E TRAVAR A PLACA AO LAB, AUTOMATICAMENTE TODAS AS PORTAS
SERÃO ALIMENTADAS COM +5V e GND
SITUAÇÃO-PROBLEMA
Deseja-se instalar no painel de um automóvel um sistema visual e sonoro de alarme (como por exemplo, um LED vermelho e
um BIP), para alertar o usuário quando se verificar uma das seguintes situações:
 Motor ligado com uma das portas não travadas (abertas).

 Motor ligado e o cinto de segurança do motorista recolhido (não colocado).
 Faróis acesos com motor desligado.
DESENVOLVIMENTO DO PROJETO
1) Determine as variáveis de entrada e saída (nomear com letras cada variável de entrada e saída).
2) Defina os estados lógicos para cada uma das variáveis de entrada e saída.
Para padronizarmos os resultados, adotaremos a seguinte lógica:
Para as entradas: M = 1 (motor ligado); P =1 (porta fechada); C = 1 (cinto colocado); F = 1 (farol aceso)
Para a saída: S = 1 (LED aceso e BIP acionado)
3) Elabore a tabela verdade do sistema na seguinte sequência: M – P – C – F - S.
4) Obtenha a expressão lógica SIMPLIFICADA do sistema.
5) Desenhe o circuito lógico referente à expressão lógica SIMPLIFICADA.
6) Implemente o circuito lógico usando as portas disponíveis. Utilize um único LED para visualizar o nível lógico
na SAÍDA: ele deverá ACENDER na ocorrência de NL1 (simula ACIONA BIP).
7) Comprove o funcionamento do circuito obtido: monte o circuito e aplique níveis lógicos às entradas para
simular as variáveis do sistema. Para cada combinação dos níveis lógicos aplicados às entradas, verificar se o
estado lógico de saída corresponde ao resultado esperado, ou seja, igual ao da tabela verdade.
ATENÇÃO: AO ENCAIXAR E TRAVAR A PLACA AO LAB, AUTOMATICAMENTE TODAS AS PORTAS

77 SERÃO ALIMENTADAS COM +5V e GND. 77

ATIVIDADES DE FINALIZAÇÃO
8) Sugerir outras variáveis de entrada que poderiam ser utilizadas para incrementar (sofisticar) o projeto.
9) DESENHE o circuito do projeto utilizando APENAS portas NAND. (aplicar DE-MORGAN).
PORTAS LÓGICAS DISPONÍVEIS:
78 Todos os CI’s acima são alimentados no lab com 0V e +5V (TTL)

Instruções para a simulação prática:
LED’s 5mm de diâmetro:
A queda de tensão direta varia de acordo

com a cor do LED (entre 1,8 e 2,3V), mas
vamos padronizar 2,0V como regra geral .
Portanto, para dimensionar o resistor a ser conectado em série com o LED de 5mm de
diâmetro, considere ILed = 10mA, e VLed = 2V.
Obs portas lógicas:
79
79

80

EXERCICIO PROPOSTO
81
81

EXERCICIOS RESOLVIDOS
E1. Expressão Booleana obtida por Circuito Lógico
E1.1 Escreva a expressão booleana executada pelo circuito da fig. 7.1.1.1:
A
Fig. 7.1.1.1
Escrevendo as expressões de saída de cada bloco básico do circuito da fig. 7.1.1.2:
A A B
B
( A  B)  (C  D)
C CD
D
F ig . 7 .1 .1 .2
Encontramos a solução: S  ( A  B )  (C  D )
E1.2 Determine a expressão booleana do circuito da fig. 7.1.2.1:

A
C S
Fig. 7.1.2.1
Escrevendo as expressões de saída de cada bloco lógico da fig. 7.1.2.2:
A ( A  B)
B
C ( A  B )  C  (C  D )
C S
(C  D )
82 Fig. 7.1.2.2
Encontramos a solução S  ( A  B )  C  (C  D )

E1.3 Determine a expressão booleana do circuito da fig. 7.1.3.1:
S
C
D
Fig. 7.1.3.1
Solucionando o problema de acordo com a fig. 7.1.3.2:
A solução final fica S  ( A  B )  ( B  C )  ( B  D)
E1.4 Escreva a expressão booleana executada pelo circuito da fig. 7.1.4.1:
83 Fig. 7.1.4.1
83

Solucionando o problema de acordo com a fig. 7.4.1.2:
A ( A  B)
B
( A  B)  ( A  B)  C
(A  B)
S
C
[ ( A  B )  ( A  B )  C ]  (C  D )
(C  D )
D
Fig
Encontramos a expressão S  [( A  B)  ( A  B)  C ]  (C  D)
E2. Circuito Lógico obtido por Expressão Booleana
E2.1 Desenhe o circuito que executa a expressão booleana S  A  B  C  ( A  B )  C .

Primeiro, para identificar as portas lógicas enumerar cada termo da expressão:
Assim temos:
1) porta E com A, B e C
2) porta OU com A e B
3) porta E com (2) e C
4) porta OU com (1) e (3)
Para facilitar as ligações, pode-se utilizar uma rede ou barra de variáveis de entrada.
A fig. 7.2.1 mostra o circuito final:
A B C
(1)
(4)
S
(2)
(3)
84
Fig. 7.2.1

E2.2 Determine o circuito lógico que realize a função S  [( A  B )  (C  D)]  D
Tratando a expressão de acordo com o procedimento já visto:
Desenhando e interligando as portas a partir de uma rede de variáveis de entrada, obtemos o

circuito da fig. 7.2.2:
A B C D
(1)
(3 )
(2) (4)
S
F ig . 7 .2 .2
E2.3 Determine o circuito lógico que realize a função
S  [( A  B)  (C  D)]  E  A  ( A  D  E  C  D  E )
Solucionando de acordo com o procedimento já visto:
A B C D E
(1)
(5) (7)
(2)
(9)
S
(3)
(6)
(8)
(4)
F ig.7.2.3
85
85

E3. Tabela Verdade por Expressão Booleana

E3.1 Prove as identidades abaixo relacionadas:
a) A  B  A  B
b) A  B  A  B
c) A  B  A  B
c) A  B  A  B
Podemos provar estas identidades, levantando as respectivas tabelas verdade.

Para facilitar, vamos colocar um quadro de possibilidades (2 variáveis: A e B) e colunas
para os termos comuns entre as expressões:
A B A B A B A B A B
0 0 1 1 1 1
0 1 0 1 1 0
1 0 0 1 1 0
1 1 0 0 0 0
Como se pode notar pela tabela, a desigualdade A  B  A  B está comprovada para as

mesmas possibilidades de entrada, o mesmo ocorrendo com A  B  A  B . O mesmo
pode ser observado para as igualdades A  B  A  B e A  B  A  B .
E3.2 Levantar a tabela verdade da expressão:
S  ( A  B)  ( B  C )
Analisando os termos da expressão temos:
1) O termo ( A  B ) será sempre 0 para A  B  0 logo, conclui-se que S  0 para esta

condição para qualquer valor assumido pelo termo (B  C ) porque
S  ( A  B )  ( B  C )  (0  0)  ( B  C )  0 ........sempre!!
2) Nos casos em que A  1 e B  0 ou C  0 , temos S  1 pois o termo ( B  C ) será

sempre 1 devido a (0  C )  1 ou ( B  0)  1 que, multiplicado por ( A  B )  1
sempre resulta em S  1 .
3) Nos casos em que B  C  1 não importando o valor de A, S  0 porque

( B  C )  (1  1)  0 , logo S  ( A  B )  ( B  C )  ( A  B )  (1  1)  0
86

Montando a tabela com todas as possibilidades para três variáveis de entrada conforme análise:
A B C S Análise
0 0 0 0 (1)
0 0 1 0 (1)
0 1 0 1 (2)
0 1 1 0 (3)
1 0 0 1 (2)
1 0 1 1 (2)
1 1 0 1 (2)
1 1 1 0 (3)
E3.3 Monte a Tabela Verdade da expressão: S  ( A  B )  C  D  ( B  C )
Analisando os termos da expressão temos:
1) Para C  0 teremos sempre S  1 porque o termo ( A  B )  C  ( A  B )  0  1 para

qualquer valor de A ou B logo, conclui-se que
S  ( A  B)  C  D  ( B  C )  1  D  ( B  C )  1 .
2) O mesmo ocorre para o caso D  0 , onde teremos sempre S  1 porque o termo
D  ( B  C )  0  ( B  C )  1 para qualquer valor de B ou C logo, conclui-se que

S  ( A  B)  C  D  ( B  C )  ( A  B)  C  1  1 .
3) Para B  1 temos que S  0 para qualquer valor de A ou C pois, tendo a variável B

presente nos dois termos
S  ( A  B )  C  D  ( B  C )  ( A  1)  C  D  (1  C )  0  0  0 .
4) Para B  1 e A  0 temos que S  1 pois
S  ( A  B )  C  D  ( B  C )  (0  1)  C  D  (1  C )  0  0  0 .
5) No último caso onde A  1 , B  0 , C  1 e D  1 temos S  0 por simples

substituição.
87
87

Montando a tabela com todas as possibilidades para três variáveis de entrada conforme análise:
A B C D S Análise
0 0 0 0 1 (1)
0 0 0 1 1 (1)
0 0 1 0 1 (2)
0 0 1 1 1 (4)
0 1 0 0 1 (1)
0 1 0 1 1 (1)
0 1 1 0 1 (1)
0 1 1 1 0 (3)
1 0 0 0 1 (1)
1 0 0 1 1 (1)
1 0 1 0 1 (2)
1 0 1 1 0 (5)
1 1 0 0 1 (1)
1 1 0 1 1 (1)
1 1 1 0 1 (2)
1 1 1 1 0 (3)
E3.4 Analise o portamento do circuito da fig. 7.3.4 abaixo:
A B C D
Fig. 7.3.4
Para estudar o portamento de um circuito lógico utilizamos a tabela verdade. Necessitamos

obter, primeiramente, a expressão que o circuito executa. Logo, utilizando o mesmo diagrama:
A B C D
AC
[( A  C )  D  B ]
[(AC  D  B]  C  (AC  D)
( A  C  D)
S
C  ( A  C  D)
88
Fig. 7.3.4.1

Portanto, a expressão fica:
S  [( A  C )  D  B ]  C  ( A  C  D )
Nesta expressão, para facilitar a obtenção do resultado final, vamos utilizar colunas auxiliares
para obter os resultados relativos ao primeiro e segundo termos. A tabela abaixo apresenta a
conclusão dos resultados:
A B C D [( A  C )  B  D ] C  ( A  C  D ) S
0 0 0 0 0 0 0
0 0 0 1 0 0 0
0 0 1 0 0 1 1
0 0 1 1 0 1 1
0 1 0 0 0 0 0
0 1 0 1 0 0 0
0 1 1 0 0 1 1
0 1 1 1 0 1 1
1 0 0 0 0 0 0
1 0 0 1 0 0 0
1 0 1 0 1 1 1
1 0 1 1 0 0 0
1 1 0 0 0 0 0
1 1 0 1 0 0 0
1 1 1 0 0 1 1
1 1 1 1 0 0 0
89
89

▪ Determinação da expressão booleana a partir da tabela

▪ Determinação do circuito a partir da expressão booleana
Alguns exemplos:
Exemplo 1 Circuito lógico não simplificado Circuito lógico simplificado
A B C S
0 0 0 1
0 0 1 0
0 1 0 1
0 1 1 0
1 0 0 1
1 0 1 0
1 1 0 0
1 1 1 1
Exemplo 2
A B C S
0 0 0 1
0 0 1 0
0 1 0 0
0 1 1 0
1 0 0 0
1 0 1 0
1 1 0 0
1 1 1 1
Exemplo 3
A B S
0 0 1
0 1 0
1 0 0
1 1 1
90

Exercício
Desenhe o circuito lógico para a expressão simplificada da saida S.
A B C D S a) Expressão não simplificada:

0 0 0 0 1
0 0 0 1 1
0 0 1 0 1
0 0 1 1 1
0 1 0 0 1
0 1 0 1 0 b) Expressão simplificada:
0 1 1 0 0
0 1 1 1 0
1 0 0 0 1
1 0 0 1 0
1 0 1 0 0
1 0 1 1 0
1 1 0 0 0
1 1 0 1 0
1 1 1 0 0
1 1 1 1 0
c) Circuito Lógico:
91
91
Resp.:

26 PROBLEMAS PROPOSTOS
1) Determine a expressão característica do circuito da fig. 8.1:
C S
Fig. 8.1

A B C D
Fig. 8.2
A B C D
92 Fig. 8.3

4) Desenhe o circuito que executa a expressão:
S  A  [ B  C  A  (C  D)  B  C  D]  B  D
5) Desenhe o circuito que executa a expressão:
6) Levante a tabela verdade da expressão:
S  C  [ A  B  B  ( A  C )]
7) Escreva a expressão e a tabela verdade do circuito da fig. 8.7 :
C S
Fig. 8.7
8) Desenhe o circuito a partir da expressão e levante sua tabela verdade:
S  [( B  C  D )  ( A  B  C )  C ]  A  B  C  B  ( A  C )
9) Levante a tabela verdade da expressão:
S  ( B  D)[ A  B (C  D)  A B C ]
10) Prove que: ( Sugestão: tabela verdade ou simplificação )
11) Determine a expressão booleana a partir da tabela abaixo:
A B C S
0 0 0 1
0 0 1 0
0 1 0 0
0 1 1 1
1 0 0 1
1 0 1 0
1 1 0 0
93 1 1 1 1 93

12) Desenhe o circuito que executa a tabela seguinte:
A B C D S
0 0 0 0 0
0 0 0 1 1
0 0 1 0 1
0 0 1 1 0
0 1 0 0 0
0 1 0 1 0
0 1 1 0 0
0 1 1 1 1
1 0 0 0 0
1 0 0 1 1
1 0 1 0 0
1 0 1 1 0
1 1 0 0 1
1 1 0 1 0
1 1 1 0 0
1 1 1 1 1
13) Desenhe o sinal na saída S do circuito da fig. 8.13.
B S
C
A
B
C
Fig. 8.13
14) Mostre que o circuito abaixo é um OU EXCLUSIVO através da tabela verdade e de

sua expressão de saída simplificada.:
94 B
Fig. 8.14

15) Mostre que o circuito abaixo é um circuito COINCIDÊNCIA através da tabela

verdade e de sua expressão de saída simplificada.
16) Levante a tabela verdade e esquematize o circuito que executa a seguinte expressão:
17) Esquematize o circuito COINCIDÊNCIA utilizando apenas portas NÃO OU (NOR).

18) Esquematize o circuito OU EXCLUSIVO utilizando apenas 4 portas NÃO E (NAND).
19) Esquematize o circuito COINCIDÊNCIA utilizando apenas 4 portas NÃO OU (NOR).
20) Desenhe o circuito da expressão abaixo somente com portas NÃO E (NAND):
S  A  [ B  C  A  (C  D)  B  C  D]  B  D
21) Desenhe o circuito da expressão abaixo somente com portas NÃO OU (NOR):
22) Refazer o circuito da fig. 8.22 somente com portas NÃO OU (NOR):
A B C D
95
95
Fig. 8.22

23) Determine as funções que representam os circuitos abaixo.

a)
b)
24) Determine as condições de entrada necessárias para que a saída da figura abaixo seja “1”.
25) Determine qual a porta lógica que, ao inserirmos as formas de onda A e B em suas entradas,
fornece em sua saída a forma de onda S abaixo.
26) Projete um circuito lógico com duas entradas A e B, duas pré-saídas X e Y, e uma saída geral
S, devendo operar da seguinte forma:
- Quando B = 1, a pré-saída X segue o complemento da entrada A e a pré-saída Y é 0.

- Quando B = 0, a pré-saída X é 0 e a pré-saída Y segue a entrada A.
. .
96 A saída geral S é igual a X + Y

15. Mapa de Karnaugh
Curiosidade
O Mapa de Karnaugh é um diagrama utilizado na minimização de funções booleanas.

Este diagrama é um mapeamento construído a partir de uma tabela verdade da função que
está sendo analisada.
Os diagramas foram originalmente criados por Edward Veitch (1952) e aperfeiçoados pelo
engenheiro de telecomunicações Maurice Karnaugh.
Karnaugh utilizou os diagramas para simplificar circuitos utilizados em telefonia. O nome

completo do método é Veitch-Karnaugh, em homenagem aos seus dois precursores, mas
usualmente utiliza-se apenas o nome de Karnaugh para o método.
O método utiliza a tabela verdade de uma função booleana como base para as
simplificações. O mapa de Karnaugh é uma excelente ferramenta para simplificação de
funções booleanas que tenham até 6 variáveis.
Para funções com mais de 6 variáveis, a simplificação é mais complexa, pois torna-se uma
tarefa árdua identificar as células adjacentes no mapa.
Para funções com mais de 6 variáveis, devem ser utilizadas soluções algorítmicas
computacionais.
Ao fundo, temos a ilustração do matemático Inglês George Boole (1815 – 1864).
97
97

Introdução
O método de Karnaugh foi inicialmente proposto por Edward Veitch (1952) e posteriormente
aperfeiçoado pelo engenheiro de telecomunicações Maurice Karnaugh.
Karnaugh utilizou os diagramas para simplificar circuitos utilizados em telefonia. O método
ficou conhecido como Veitch-Karnaugh, em homenagem aos seus dois precursores, mas ficou
conhecido simplesmente como Mapa de Karnaugh (ou ainda Mapa K).
O Mapa K é uma tabela montada de forma a facilitar o processo de minimização das
expressões lógicas. Ele é formado por 2n células onde n é o número de variáveis de entrada.
Portanto, o Mapa K tem uma quantidade de células igual ao número de linhas da Tabela
Verdade. É uma ajuda excelente para a simplificação de funções de até 6 variáveis.
Para funções com mais de 6 variáveis, a simplificação é mais complexa, pois torna-se uma
tarefa árdua identificar as células adjacentes no mapa. Para funções com mais de 6 variáveis,
devem ser utilizadas soluções algorítmicas computacionais.
No Mapa K :
* Cada célula corresponde a uma saída da T.V.;

* As saídas são indicadas dentro das células correspondentes;
* A disposição das células entre si é de tal forma que facilita o ENLACE
(ou AGRUPAMENTO) entre células ADJACENTES.
Adjacência
Duas células são adjacentes entre si quando APENAS uma de suas variáveis de entrada
muda de valor, ou seja, de nível lógico.
98

Enlace ou Agrupamento
É o agrupamento de células adjacentes com saídas iguais, do qual se pode extrair uma
expressão booleana simplificada.
A expressão de um enlace depende das saídas consideradas e das variáveis de entrada que
NÃO MUDAM DE VALOR nas células, ou seja:
Saídas = 1
 Cada enlace é um PRODUTO (AND) entre as variáveis que não mudam de valor (ou
seja, permanecem constantes).
 A operação entre enlaces é uma SOMA (OR).
Exemplo:
T.V. Mapa K (diagrama de 4 variáveis):
A B C D S
0 0 0 0 1
0 0 0 1 1
0 0 1 0 0
0 0 1 1 0
0 1 0 0 1
0 1 0 1 1
0 1 1 0 0
0 1 1 1 0
1 0 0 0 0 Perceba que todas as saídas da T.V. estão dentro do Mapa K.
1 0 0 1 0 Obs: A sequência para AB e CD 00-01-11-10 não pode ser alterada..
1 0 1 0 1 Neste exemplo, temos 2 enlaces (ou agrupamentos):
1 0 1 1 1
Agrupamento X:
1 1 0 0 0
1 1 0 1 0 De linha para linha, a variável A = 0 se manteve constante, e
1 1 1 0 1 De coluna para coluna, a variável C = 0 se manteve constante
1 1 1 1 1
Agrupamento Y:
De linha para linha, a variável A = 1 se manteve constante, e

De coluna para coluna, a variável C = 1 se manteve constante
Portanto, a expressão de saída será igual a:
Esta expressão de saída diz que a saída S será 1 (S sem barra), quando
a variável de entrada A coincidir com a variável de entrada C.
99 De fato, isso pode ser observado na T.V :

- Quando A coincide com C, a saída é igual a 1. 99

Agrupamentos possiveis
Após o mapa de Karnaugh ter sido construído a próxima tarefa é encontrar os termos mínimos a
usar na expressão final. Estes termos são encontrados agrupando conjuntos de 1’s adjacentes no
mapa.
O agrupamento deve ser retangular e deve ter uma área igual a uma potência de 2 (1, 2, 4, 8...).
Os retângulos devem ser os maiores possíveis, sem conter nenhum 0.
Diagramas com 2 variáveis

Agrupamentos:
a) Quadra (S = 1)
b) Par
c) Termo isolado

Agrupamentos:
a) Oitava (S = 1)
b) Quadra
c) Par
d) Termo isolado

Agrupamentos:
a) Grupo de 16 uns (S = 1)
b) Oitava
c) Quadra
d) Par
e) Termo isolado

Agrupamentos:
a) Grupo de 32 uns (S = 1)
b) Grupo de 16
c) Oitava
d) Quadra
100 e) Par
f) Termo isolado

Regras para minimização com Mapa K
R1. Construir o diagrama K com as mesmas variáveis de entrada existentes na T.V.
R2. Transportar as saídas da T.V. para o Mapa K.
R3. Agrupar o MAIOR número de uns no mapa K (respeitando os agrupamentos possíveis).
R4. Verificar se há ADJACÊNCIA entre duas células, linhas ou colunas de agrupamentos.

Existirá adjacência se APENAS UMA variável mudar de valor.
R5. Para obter a expressão minimizada, encontre as variáveis que NÃO MUDAM de valor
dentro do agrupamento. As variáveis que NÃO MUDAM de valor entre duas células,
linhas ou colunas agrupadas, permanecem na expressão final; as variáveis que MUDAM de
valor NÃO aparecerão na expressão final.
Boole x Karnaugh :
Veja o exemplo abaixo, simplificado pela álgebra de Boole, e pelo Mapa K :
Veja como fica muito mais simples a minimização quando aplicamos o Mapa de Karnaugh:
Pelo raciocínio de Boole:
L = 1 se :
A = 1 , B = 0 e C = 0 ou
A = 0 , B = 0 e C = 1 ou
A = 1 , B = 0 e C = 1 ou
Entre linhas: variável A mudou de valor. A=0,B=0 e C=0.

101
Entre colunas: variável B = 0 permaneceu constante 101
Portanto:

Mapas com 2 variáveis de entrada
Dada a T.V. a seguir, determine as expressões Booleanas simplificadas das saídas:
A B S1 S2 S3 S4 S5
0 0 0 1 1 0 1
0 1 1 1 1 1 0
1 0 0 0 1 0 1
1 1 1 0 1 0 1
Solução: c)
a)
Colunas: B = 1
Linhas: A Alterou  desprezar S3 = 1
S1 = B d)
Linha: A = 0
b) Coluna: B = 1
Linhas: A = 0
Colunas: B Alterou  desprezar
e)
Agrup1: B = 0 (coluna)
Agrup2: A = 1 (linha)

Dada a T.V. a seguir, utilizando o Mapa K, determine as expressões Booleanas simplificadas
para as saídas S1 a S11:
Observação:
A B C S1 S2 S3 S4 S5 S6 S7 S8 S9 S10 S11
A variável X é
0 0 0 0 1 1 0 0 1 0 0 X 1 1 chamada de condição
irrelevante:
0 0 1 0 1 1 1 1 1 1 1 1 0 1 Ela pode assumir os
0 1 0 0 0 0 0 1 1 1 0 X 1 0 níveis lógicos 0 ou 1.
No mesmo mapa,
0 1 1 1 1 1 0 1 0 0 0 X 1 0 podemos ter parte dos
1 0 0 0 0 0 1 X 1 1 0 0 1 1 X = 1, e parte X = 0.
1 0 1 0 1 1 1 1 1 0 1 0 X 0 A escolha deve ser
feita de forma a facilitar
1 1 0 1 0 0 1 0 1 0 1 0 0 1 os agrupamentos, e
1 1 1 1 0 1 0 1 1 1 1 1 1 0 minimizar ao máximo a
expressão lógica.
102

Solução:
Coluna: B=C=1.
Entre Linhas:
muda de valor.
Linha: A=1
Entre Colunas:
B =1 constante
A sequencia 0-1 não pode ser alterada para a variável A. Da mesma forma, a
sequencia 00-01-11-10 não pode ser alterada para as variáveis B e C.
S6
Aqui vale observar que o UM que sobrou,

nós poderíamos agrupar com o UM da
célula inferior, porém, se fizermos como
sugerido a seguir, a expressão final fica
mais reduzida:
Portanto, a expressão final para a saída S6

fica assim:
Aqui vale observar que não vale a pena
agrupar os 2 UNS vizinhos da horizontal,
pois a expressão ficaria mais extensa !
 Minima
 Não mínima
Obs: desnecessário agrupar

os dois uns inferiores das
colunas 2 e 3, pois esta ação
aumenta a expressão, ao
103 invés de minimizá-la. 103

Condições irrelevantes (Don’t Care Conditions)

Condições irrelevantes são as condições de entrada para as quais não existem níveis de
saida especificados. Na prática, podemos assumir que para uma condição irrelevante:
- A condição nunca vai ocorrer; ou

- Não importa o resultado (tanto faz).
Neste caso, a saída correspondente à condição (X) pode assumir os valores 0 ou 1 e é dita
irrelevante qual ela seja, visto que nunca vai ocorrer, ou não importa.
Para a minimização dessa saída, podemos assumi-la como 0 ou 1 (o que melhor favorecer o
agrupamento).
Importante frizar que dentro do mesmo papa de Karnaugh, poderemos ter situações em que
X = 1 , e X = 0.
Exemplo:
Voltando ao exercicio anterior...
x=1
x=0
Obs: se agruparmos os uns da coluna 00, a expressão

de S11 fica mais extensa, com 3 mintermos (e não 2),
fugindo do objetivo, que é SIMPLIFICAR a expressão.
Portanto, não é necessário agrupar os uns da coluna 00
104 entre si.

Dada a T.V. a seguir, utilizando o Mapa K, determine as expressões Booleanas
simplificadas para as saídas S1 a S8:
A B C D S1 S2 S3 S4 S5 S6 S7 S8 S9
0 0 0 0 0 1 1 1 1 0 0 0 1
0 0 0 1 0 1 1 0 0 0 1 0 1
0 0 1 0 0 1 1 1 1 1 0 0 1
0 0 1 1 0 1 1 0 0 0 1 1 1
0 1 0 0 1 0 0 0 X 1 1 0 1
0 1 0 1 0 0 0 0 0 0 1 0 0
0 1 1 0 0 0 0 0 1 1 1 0 1
0 1 1 1 0 0 0 0 1 0 1 0 0
1 0 0 0 1 0 0 1 1 0 0 1 1
1 0 0 1 1 1 1 0 0 0 1 1 1
1 0 1 0 1 0 0 1 1 1 0 1 1
1 0 1 1 1 1 1 1 0 0 1 1 1
1 1 0 0 1 0 0 0 1 1 1 0 1
1 1 0 1 0 0 0 0 0 0 1 0 0
1 1 1 0 1 0 0 1 1 1 1 0 1
1 1 1 1 1 0 1 1 0 0 1 0 0
Solução:
A sequencia 00-01-11-10 não pode ser alterada para as variáveis A e B.

Da mesma forma, a sequencia 00-01-11-10 não pode ser alterada para as
variáveis C e D.
Para cada um dos grupos, encontramos as variáveis que não mudam de valor dentro do
agrupamento. Para o grupo AZUL encontramos que:
 A variável A mantém o mesmo valor (1) em todo o agrupamento, então ela deve ser
incluída n termo correspondente ao grupo AZUL.
 A variável B não mantém o mesmo estado (altera de 1 para 0), então deve ser excluída.
 A variável C não muda de valor (1).
 A variável D muda de valor.
Então um dos termos da expressão booleana é A .C.
No grupo VERMELHO, A e B mantêm o mesmo estado, mas C e D mudam de valor.
A variável B é 0 (zero) e deve ser incluída com barra. Então o outro termo é .
Da mesma forma, o retângulo VERDE dá o termo e a expressão completa é:
.
105
105
A função inversa ( ) pode ser resolvida da mesma forma, agrupando os zeros em vez de 1’s.

106

S9: Solução 1: Agrupando UNS
S9: Solução 2: Agrupando ZEROS
107
107

Observação importante:
Suponha a seguinte Tabela Verdade a seguir, já com as saídas S.
Obtenha a expressão minimizada da saída S, utilizando o Mapa K.
A B C D S
0 0 0 1 1
0 0 0 0 0
0 0 1 1 1
0 0 1 0 0
0 1 0 1 1
0 1 0 0 1
0 1 1 1 1
0 1 1 0 1
1 0 0 1 0
1 0 0 0 0
1 0 1 1 0
1 0 1 0 1
1 1 0 1 1
1 1 0 0 1
1 1 1 1 0
1 1 1 0 0
Ao fazer os agrupamentos no Mapa K, atente sempre para as possíveis adjacências e para o

MAIOR número de agrupamento de UNS:
a) Solução não minimizada:
Os agrupamentos indicados resultam na seguinte

expressão:
b) Solução minimizada:
Os agrupamentos indicados resultam na seguinte

expressão:
Perceba que em relação ao item a , fizemos um

agrupamento maior de uns entre primeira e segunda
linhas do Mapa, o que resultou na redução do penúltimo
108 mintermo.

Aplicação no cotidiano
O diretor de uma empresa solicitou ao setor de Recursos Humanos a contratação de um
funcionário que atenda a um dos seguintes requisitos:
* Sexo masculino com curso superior, ou

* Sexo feminino com curso superior e idade mínima 25 anos, ou
* Sem curso superior, com experiência na área, ou
* Sexo feminino, menor de 25 anos, com curso superior.
O gerente de RH, lendo a tais requisitos, observou que eles estavam confusos. Usando seus
conhecimentos de lógica, resolveu simplificá-los, considerando cada característica como uma
variável lógica:
A=1  Sexo Masc A=0  Sexo Fem

B=1  Com curso Sup B=0  Sem curso Sup
C=1  Com Exp na área C=0  Sem Exp na área
D=1  Idade minima 25 anos D=0  Menor de 25 anos
a) Com estes dados descubra a expressão lógica que ele utilizou para resolver o problema.
b) A que conclusão ele chegou?
Solução:
109
109

AGRUPAMENTOS POSSIVEIS no mapa K de 5 variáveis: 1, 2, 4, 8, 16, 32 UNS
Resumo de adjacências para mapas com 5 variáveis:
Atenção:
1. A sequência 000; 001; 011; 010; 110; 111; 101; 100 não pode ser alterada.
Para fins de memorização, observe que esta sequência é obtida com o espelhamento:
Variáveis em azul:
000; 001; 011; 010; 110; 111; 101; 100 espelhadas
2. Na tentativa obter expressões minimizadas, expressões NÃO SIMPLIFICADAS podem ser

obtidas para as saídas, se os conceitos de ADJACÊNCIA não forem aplicados, ou se os
agrupamentos não forem MAXIMIZADOS (agrupamentos menores do que os possíveis) .
110

Exemplo 1:
T.V
.
T.V a partir da
expressão confere
com o Mapa K ?
( )S ( )N
111
111

Exemplo 2: Exemplo 3:
T.V a partir da T.V a partir da

expressão confere expressão confere
com o Mapa K ? com o Mapa K ?
( )S ( )N ( )S ( )N
T.V T.V
. .
112


( )S ( )N ( )S ( )N
T.V T.V
. .
113
113


( )S ( )N ( )S ( )N
T.V T.V
. .
114

Exemplo 8:
Dada a tabela verdade com as funções S1 e S2 previamente definidas, obtenha a expressão
lógica minimizada destas duas funções utilizando o Mapa K de 5 variáveis.
A B C D E S1 S2 Solução:
0 0 0 0 0 1 1
0 0 0 0 1 0 0
0 0 0 1 0 1 0
0 0 0 1 1 0 0
0 0 1 0 0 1 0
0 0 1 0 1 0 0
0 0 1 1 0 1 1
0 0 1 1 1 0 0
0 1 0 0 0 1 1
0 1 0 0 1 0 0
0 1 0 1 0 1 0
0 1 0 1 1 0 0
0 1 1 0 0 1 0
0 1 1 0 1 0 0
0 1 1 1 0 1 1
0 1 1 1 1 0 0
1 0 0 0 0 1 1
1 0 0 0 1 0 0
1 0 0 1 0 1 0
1 0 0 1 1 0 0
1 0 1 0 0 1 0
1 0 1 0 1 0 0
1 0 1 1 0 1 1
1 0 1 1 1 0 0
1 1 0 0 0 1 1
1 1 0 0 1 0 0
1 1 0 1 0 1 0
1 1 0 1 1 0 0
1 1 1 0 0 1 0
1 1 1 0 1 0 0
1 1 1 1 0 1 1
1 1 1 1 1 0 0
Exemplo 9:
A partir do circuito a seguir, obtenha a expressão minimizada (utilizando o mapa K), que
traduza em quais condições de abertura e fechamento das chaves S1 a S5, a lâmpada L
acenderá.
115
115
Resp.: L = S5 + S1.S4 + S2.S3.S4

Exercicios : Mapas com 5 variáveis
1) Obtenha a expressão minimizada para o circuito abaixo:
Solução:
Lâmpada acesa: L = 1 / Chave fechada: NL1
2) Obtenha a expressão minimizada no M.K a seguir
3) Obtenha a expressão minimizada no M.K a seguir:
116

4) Obtenha a expressão minimizada no M.K a seguir:
5) Obtenha a expressão minimizada para o circuito abaixo:
a) Considerando os 2 agrupamentos de quatro uns adjacentes:
b) Considerando todos os agrupamentos independentes:
117
117

Revisão - Minimização por Veitch- Karnaugh

Simplificação usando os “uns” do mapa K
1) As células ocupadas por uns são identificadas.

2) Formam-se grupos de células logicamente adjacentes ocupadas por uns.
3) Estes grupos devem conter o maior número possível de células logicamente
adjacentes, mas este número deve ser sempre uma potência de 2. Logo, só é
permitida a formação de grupos que tenham 1, 2, 4, 8, 16, 32, ... elementos.
4) Os grupos devem ter sempre a forma de quadrados ou retângulos.
5) A mesma célula pode participar da formação de dois ou mais grupos diferentes.
6) Os uns da coluna da esquerda são adjacentes aos uns da coluna da direita.
Os uns da linha superior do mapa são, também, adjacentes aos uns da linha
inferior.
7) Os uns localizados nos vértices do mapa são adjacentes entre si.
8) Sempre que um grupo é formado, a variável que muda de estado é a eliminada.
Dada a Tabela da Verdade escrever a expressão booleana e simplificar pelo Mapa de

Karnaugh e pela álgebra de Boole.
A B C S
0 0 0 1
0 0 1 0
0 1 0 0
0 1 1 0
1 0 0 1
1 0 1 1
1 1 0 1
1 1 1 1
Considere, agora, a função lógica do exemplo. Faremos sua minimização através da

lógica negativa.
118

Exercicio Resolvido – Obter a expressão minimizada da Tabela Verdade a seguir:
A B C F Linha
0 0 0 1 1
0 0 1 0 2
0 1 0 0 3
0 1 1 0 4
1 0 0 1 5
1 0 1 1 6
1 1 0 1 7
1 1 1 1 8
F = todas as saídas com NL1

= todas as saídas com NL0
Nos interessa apenas as saídas onde F = 1, ou seja, as linhas 1, 5, 6, 7 e 8:
Aplicando a minimização por Veitch-Karnaugh temos:
119
119

Observação:
Poderíamos também obter a expressão para , utilizando apenas as saídas onde F = 0, ou seja,
as linhas 2, 3 e 4: Montamos a expressão e no final barramos (negamos) a expressão

para obter :
120

Outros exemplos
1. Minimize a expressão abaixo utilizando Karnaugh
Solução:
a) A tabela verdade que representa esta expressão é:
A B C S
0 0 0 0
0 0 1 0
0 1 0 1 I
0 1 1 1 II
1 0 0 1 III
1 0 1 1 IV
1 1 0 0
1 1 1 0
b) Mapa de Karnaugh:
AB
C
00 01 11 10 Agrupar o maior número de “uns” vizinhos, sempre em
0 0 1 0 1 quantidades pares. Para 3 variáveis, agrupar no máximo 4
1 0 1 0 1 uns.
Não há adjacência entre as colunas
ou seja: S = A B
AB
C
00 01 11 10
0 1 0 0 1
1 1 0 0 1
Adjacência Colunas
Para A B (primeira e quarta colunas): quem permanece constante é o ZERO, ou seja, .

Para C (primeira e segunda linhas): muda de 0 para 1, portanto, desconsiderar.
AB
C
121 00 01 11 10
0 0 1 1 0 121
1 1 1 1 1 S=B+C

4. Minimize a expressão abaixo utilizando Veitch-Karnaugh
AB
00 01 11 10
CD
00 0 1 1 1
01 0 0 0 1
11 0 0 1 1
10 0 0 1 1
5. Minimize a expressão abaixo utilizando Veitch-Karnaugh
AB
00 01 11 10
CD
00 1 0 1 1
01 1 0 0 0
11 0 0 0 0
10 1 1 1 1
6. Obtenha a expressão minimizada a partir do mapa de Veitch-Karnaugh
AB
C
00 01 11 10
0 1 1 1 1
1 1 1 1 1
7. Obtenha a expressão minimizada a partir do mapa de Veitch-Karnaugh
122

Solução:
123
123

2) Obter a expressão simplificada da tabela verdade a seguir:
A B C D S
0 0 0 1 1
0 0 0 0 1
0 0 1 1 1
0 0 1 0 1
0 1 0 1 1
0 1 0 0 1
0 1 1 1 1
0 1 1 0 1
1 0 0 1 0
1 0 0 0 1
1 0 1 1 1
1 0 1 0 1
1 1 0 1 1
1 1 0 0 1
1 1 1 1 1
1 1 1 0 1
O “caminho das pedras” consiste em montar uma longa expressão selecionando somente as saídas 1.
Porém, pegamos um “atalho” se analisamos de forma global a tabela verdade, obtendo a seguinte
expressão simplificada:
S’ = A . B’. C’. D (somente a saída 0)
E que, portanto: ou
Em seguida, utilizando este exemplo, para explicar as vantagens práticas da simplificação, pergunte a
eles quantas portas lógicas e quantos CI’s utilizariam com a expressão não simplificada, e depois que
comparem com a quantidade de portas lógicas e CI’s que utilizariam ao montar o circuito da expressão
simplificada.
3) Você foi encarregado da criação de um sistema de segurança para a empresa em que

trabalha. A empresa possui uma porta de entrada dotada de uma sirene de segurança, que é
sempre acionada (se estiver habilitada) quando a porta é aberta fora do horário de expediente
da empresa. Porém, durante o expediente, um interruptor situado na sala de segurança deve
estar desligado para que a porta de entrada possa ser aberta sem a ativação da sirene.
Este sistema possui os seguintes sinais de entrada:
- Um relógio eletrônico (R) sinalizando: 0 fora do expediente, 1 horário de expediente.
- Um interruptor na Sala de Segurança (I) sinalizando: 0 sirene desabilitada, 1 sirena habilitada.
- Um sensor na porta de entrada (P) sinalizando: 0 porta fechada, 1 porta aberta.
- Uma sirene (S) representada por: 0 silêncio, 1 emitindo sinal sonoro.
Determine:
124 a) A Tabela Verdade

b) A equação minimizada utilizando Mapa de Karnaugh
c) O circuito correspondente.

Solução:
Tabela Verdade:
R I P S
0 0 0 0
0 0 1 0
0 1 0 0
0 1 1 1
1 0 0 0
1 0 1 0
1 1 0 0
1 1 1 1
De acordo com o enunciado do problema, haverá emissão de sinal sonoro da sirene (S=1) somente nos
seguintes casos:
a) Se fora do expediente (R=0) a chave da sirene estiver habilitada (I=1) e a porta de entrada for
aberta (P=1), ou
b) Se dentro do expediente (R=1) a chave da sirene estiver habilitada (I=1) e a porta de entrada for
aberta (P=1).
Ou seja: Independentemente se dentro ou fora do expediente, haverá emissão de sinal sonoro da sirene
S=1 se a chave da sirene estiver habilitada (I=1) e a porta da entrada for aberta (P=1), o que pode ser
observado e comprovado na tabela verdade acima.
Mapa de Karnaugh:
xxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxx
Obtenha a expressão minimizada a partir do mapa de Veitch-Karnaugh:
AB
00 01 11 10
CD
00 1 1 1 1
01 1 1 1 1
11 1 1 1 1
10 1 1 1 0
125
125

4) O elevador de um edifício comercial é utilizado por um grande número de usuários nos

horários de pico. Após ter ocorrido algumas panes provocando a parada do elevador, tornou-se
necessário implementar uma lógica mestre de operação para evitar novos defeitos em seu
circuito de controle:
“O elevador deverá alterar o sentido da trajetória da cabine somente após recolher todos os usuários
que pressionarem o botão de chamada durante a sua trajetória original”, ou seja:
- Em processo de subida, todos os chamadores localizados acima da cabine do elevador serão
recolhidos (antes que ela altere o sentido de sua trajetória) se eles apertarem o botão durante o
processo de subida. Só depois de recolher o último chamador nestas condições, a cabine descerá
(alterando a sua trajetória inicial, de subida); e
- Em processo de descida, todos os chamadores localizados abaixo da cabine do elevador serão
recolhidos (antes que ela altere o sentido de sua trajetória) se eles apertarem o botão durante o
processo de descida. Só depois de recolher o último chamador nestas condições, a cabine subirá
(alterando a sua trajetória inicial, de descida).
Suponha que você será o técnico escolhido para desenvolver este novo sistema eletrônico, devendo
projetar um circuito que obedeça a seguinte lógica de operação:
 L1) A cabine do elevador está acima do andar em que estou, e subindo: quando eu pressionar o
botão, a cabine descerá e parará no meu andar apenas após recolher o último chamador
posicionado acima dela, e que a solicitou durante o processo de subida.
 L2) A cabine do elevador está acima do andar em que estou, e descendo: quando eu pressionar
o botão, ela parará no meu andar apenas após recolher todos os chamadores posicionados
abaixo dela, e que a solicitaram durante o processo de descida.
 L3) A cabine do elevador está abaixo do andar em que estou e descendo: quando eu pressionar
o botão, ela subirá e parará no meu andar apenas após recolher o último chamador posicionado
abaixo dela.
 L4) A cabine do elevador está abaixo do andar em que estou e subindo: ao pressionar o botão de
chamada, ela parará no meu andar apenas após recolher todos os chamadores posicionados
acima dela.
O sistema possui os seguintes sinais de entrada:
 Um sensor P localizado no andar em que estou, detectando se no momento em que eu pressionar o
botão, a cabine do elevador está acima do meu andar (1) ou abaixo do meu andar (0).
 Um sensor R localizado na cabine do elevador, detectando se ela está descendo (0) ou subindo (1)
no momento em que eu pressionar o botão.
 Um LED D localizado no andar em que estou, indicando se no momento em que eu pressionar o
botão, há chamadores acima da cabine do elevador (1 = Led aceso); há chamadores abaixo da
cabine do elevador (0 = Led apagado), ou não há outros chamadores (Led piscando).
- Uma lâmpada L sinalizando que o elevador parará no meu andar sem precisar alterar o sentido da
sua trajetória inicial (0); elevador parará no meu andar apenas após alterar o sentido da sua trajetória
inicial (1).
Determine:
a) A tabela verdade
b) A equação minimizada utilizando o mapa de karnaugh
c) O circuito lógico correspondente
126

Solução:
a) Tabela verdade que representa a lógica de operação do elevador é:
Entradas Saída
P R D L Situação I: se no momento em que eu pressionar o botão,
0 0 0 1 I a cabine do elevador estiver abaixo do andar em que estou
0 0 1 1 II (P=0), e ela estiver descendo (R=0), com chamada de
0 1 0 0 outro usuário abaixo da cabine do elevador (D=0), para que
0 1 1 0 ela retorne ao andar em que estou, necessariamente o
sentido do movimento da cabine terá que alterar, ou seja, L
1 0 0 0
= 1.
1 0 1 0
1 1 0 1 III
L = P’. R’. D’ + P’. R’. D + P. R. D’ + P. R. D
1 1 1 1 IV I II III IV
9.14 Agrupamento de zeros

Uma alternativa ao agrupamento de “1”s é o agrupamento de “0”s. Porém, a variável
encontrada com tal agrupamento não é mais S, mas sim S .
Exemplo:
127
127

Exercício Resolvido
1) Minimize a função abaixo utilizando Karnaugh.
A Tabela Verdade que representa a função é:
Mapa de Karnaugh:
Utilizando as regras de minimização temos:
Temos dois grupos de células, cuja função minimizada será:
A função minimizada ficou muito menor que a original, economizando portas lógicas caso
fosse implementado o circuito digital. Podemos aplicar essa regra para 2, 3, 4, 5, ... variáveis
de entrada.
128

1) Minimize através de Karnaugh e implemente o circuito lógico utilizando apenas portas

lógicas de no máximo duas entradas.
a)
b)
c)
d)
129
129

Circuitos Combinacionais
Até esse momento, dedicamos estudo à representação e simplificação de grandezas digitais.

Agora, buscamos aplicar os conceitos da eletrônica digital na solução de problemas práticos
utilizando a classe de circuitos chamados “combinacionais”.

combinações entre as variáveis de entrada
Para a elaboração desses circuitos a partir de processos reais, normalmente seguimos a seguinte
seqüência de passos:
Em resumo:
Dado uma certa situação lógica, pode-se implementar um circuito que satisfaça tal problema,
seguindo a seguinte seqüência de operação:
- Traduza o problema em uma função booleana;

- Construa a Tabela Verdade a partir da função booleana;
- Construa o Mapa de Karnaugh;
- Obtenha as equações minimizadas;
- Implemente o circuito lógico que satisfaça o problema
130

Problema resolvido 1 – Semáforo ( Verde / Vermelho )
Deseja-se instalar um sistema automático para semáforos, com as seguintes características:
- REGRA 1 (R1): Quando houver carros somente em uma das ruas (A ou B) o semáforo
correspondente deverá estar aberto;
- REGRA 2 (R2): Quando houver carros nas duas ruas, o semáforo da rua A deve estar aberto,
pois é preferencial;
SOLUÇÃO:
1º passo: levantamento das variáveis e convenções
· Variáveis de entrada:
a) Sensor de presença de carros na rua A (SA);
b) Sensor de presença de carros na rua B (SB);
· Variáveis de saída:
a) Lâmpadas verde e vermelha do S1 (VD1 e VM1);
b) Lâmpadas verde e vermelha do S2 (VD2 e VM2);
2º passo: levantamento da tabela verdade
131
131
(*) situação não prevista em regras (adotar uma opção)

3º passo: simplificação da expressão
4º passo: Obtenção do circuito combinacional
Através das expressões minimizadas, obtemos o circuito combinacional:
132

Problema resolvido 2 - Amplificador
Deseja-se utilizar um único amplificador para ligar três aparelhos (toca discos, toca fitas e
rádio FM). Cada aparelho possui uma chave (A, B e C) que informa se este está ligado ou
desligado, e existem 3 saídas (SA, SB e SC) capazes de efetuar a comutação das chaves CH1,
CH2 e CH3.
Elaborar um circuito lógico que permita ligar os aparelhos de forma automática ao

amplificador, mantendo as seguintes prioridades:
1ª prioridade (P1): Toca-discos;

2ª prioridade (P2): Toca-fitas;
3ª prioridade (P3): Rádio FM;
SOLUÇÃO:
1º passo: levantamento das variáveis e convenções
· Variáveis de entrada:
a) Chaves liga-desliga dos aparelhos (A, B e C);
(Aparelho ligado = 1 , aparelho desligado = 0)
· Variáveis de saída:
a) Saídas SA, SB e SC;
(abrir chave = 0; fechar chave = 1)

133
133

2º passo: levantamento da tabela verdade
3º passo: simplificação da expressão
4º passo: Obtenção do circuito combinacional
134

1) Um comitê consiste de um presidente, um diretor financeiro, um secretário e um tesoureiro.
Uma moção só é aprovada se recebe a maioria dos votos ou o voto do presidente mais o de um
outro membro. Cada membro aperta um botão para indicar a aprovação da moção. Projete um
circuito de chaveamento controlado por botões, sendo que quando a moção for aprovada toque
uma campainha.
2) Determine a Tabela Verdade e as equações minimizadas por Karnaugh de um circuito

combinacional capaz de implementar os leds de um display de 7 segmentos, para que codifique
apenas os números listados abaixo.
3) Determine as equações lógicas mínimas utilizando Karnaugh. Não é necessário montar o

circuito.
3a)
3b)
3c)
135
135

4) Dado o circuito abaixo, determine:
a) A função correspondente.
b) A função minimizada por Karnaugh.
c) O circuito minimizado utilizando qualquer porta de no máximo 2 entradas.
5) Você foi encarregado da criação de um sistema de segurança para uma agência bancária.
A agência possui um cofre dotado de uma sirene de segurança, que sempre é ativada quando o
cofre é aberto fora do horário de expediente do banco.
Durante o expediente, um interruptor situado na mesa do gerente deve estar desligado para que
o cofre possa ser aberto sem a ativação da sirene.
Este sistema possui os seguintes sinais de entrada:
- Um sensor na porta do cofre ( C ) sinalizando: 0 porta fechada, 1 porta aberta.

- Um relógio eletrônico ( R ) sinalizando : 0 fora do expediente, 1 horário de expediente.
- Um interruptor na mesa do gerente ( I ) sinalizando: 0 sirene desativada, 1 ativada.
- Uma sirene ( S ) representada: 0 silenciosa, 1 gerando sinal sonoro.
Determine a Tabela Verdade, a equação mínima utilizando Karnaugh e o circuito

correspondente.
6) A bomba d'água B1 leva água de um riacho até o tanque inferior, e a bomba B2 leva água do
tanque inferior para o superior.
A bomba B1 deve ligar com o objetivo de manter a água sempre próxima do nível máximo
(S2), desligando ao atingir S2.
A bomba B2 funciona da mesma forma, baseada nos níveis S3 e S4, mas não poderá funcionar
caso o nível do tanque inferior esteja abaixo de S1.
136
Se qualquer combinação que os sensores enviarem for impossível de ocorrer na prática, as duas
bombas devem ser imediatamente desligadas, independente de qualquer outra situação.

Considere:
S1, S2, S3 e S4 (Sensores de nível) - NL0 - Ausência de água

NL1 - Presença de água
B1 e B2 (Bombas d'água) - NL0 - Desligada
NL1 – Ligada
Determine a Tabela Verdade, as funções das bombas e os seus respectivos circuitos.
137
137

Eletrônica Digital - CAPÍTULO 2
16. Família de circuitos Lógicos
Família TTL
Família CMOS
17. Codificadores
18. Decodificadores
19. Multiplexadores
20. Demultiplexadores
21. Tx e Rx de dados com MUX / DEMUX
22. Implementação de funções Booleanas com MUX
23. Soma Binária
24. Subtração Binária
25. Circuitos Aritméticos (Somadores e Subtratores)
26. Microcontrolador (noções básicas)
27. Microprocessador (noções básicas)
138

16. Famílias de Circuitos Lógicos
Até o presente, foi visto de que modo umas poucas funções simples funcionam e sua
importância na obtenção de funções mais complexas. Mesmo sendo um assunto um pouco
abstrato por envolver princípios matemáticos, pode-se perceber que é possível simular o
funcionamento de algumas funções com circuitos eletrônicos relativamente simples, usando
chaves e lâmpadas.
Os circuitos eletrônicos modernos não usam chaves e lâmpadas mas sim, dispositivos muito
rápidos que podem estabelecer os níveis lógicos nas entradas das funções com velocidades
muito altas e isso lhes permite realizar milhões de operações muito complexas a cada
segundo.
Adiante veremos que tipos de circuitos são usados e como são encontrados na prática em
blocos básicos que unidos podem levar à elaboração de circuitos muito complicados como os
encontrados nos computadores.
Aqui se inicia o contato com componentes práticos das famílias usadas na montagem dos
equipamentos digitais. São estes os componentes básicos que podem ser encontrados em
circuitos digitais, computadores e muitos outros.
16.1.1 - Transistor como chave

Um transistor pode funcionar como um interruptor deixando passar ou não uma corrente,
conforme a aplicação de uma tensão em sua entrada. Assim, na simulação dos circuitos nos
quais foram utilizadas chaves, é possível utilizar transistores com uma série de vantagens.
No caso das chaves, o operador era responsável pela entrada do sinal pois, atuando com suas
mãos sobre a chave, deveria estabelecer o nível lógico de entrada, mantendo esta chave aberta
ou fechada conforme desejasse 0 ou 1.
Usando um transistor teremos uma vantagem importante: o transistor poderá operar com a
tensão ou nível lógico produzido por uma outra função e não necessariamente por uma pessoa
que acione uma chave.
Assim, as funções lógicas implementadas com transistores têm a vantagem de poderem ser
interligadas umas às outras pois o sinal que aparece na saída de cada uma pode ser usado
como entrada para outra, conforme mostra a fig. A.1. Esta figura mostra como podemos obter
um inversor usando um transistor.
5V
R1
S
R2
E Q1
VS
VE
139
139
Fig A.1 - Inversor (NÃO) usando transistor

Aplicando o nível 1 na base do transistor (o que equivale a colocar a tensão de entrada VE

igual a 5 V), ele conduz até a saturação, levando a tensão no seu coletor ao nível 0 (o que
equivale colocar a tensão de saída Vs igual a 0 V). Por outro lado, aplicando nível 0 na base
do transistor (o que equivale a colocar a tensão de entrada VE igual a 0 V), ele entra em corte
levando a tensão no seu coletor ao nível 1 (o que equivale colocar a tensão de saída Vs igual a
5 V), fazendo exatamente a função de uma porta Inversora como mostra a Tabela Verdade da
Função Lógica NÃO abaixo:
A S
0 (0 V) 1 (5 V)
1 (5 V) 0 (0 V)
Conforme observamos na fig. A.2 e A.3, outras funções podem ser conseguidas com
transistores:
5V 5V
R1 R1
S S
R2 R2
E1 Q1 E1 Q1
R3 R3
E2 Q2 E2
Fig A.2 - Função NÃO E (NAND) Fig A.3 - Função NÃO OU (NOR)
Isto significa que a elaboração de um circuito lógico digital capaz de realizar operações
complexas usando transistores é algo que pode ser conseguido com relativa facilidade.
Veja outros exemplos a seguir:
a) INVERTER: b) AND:
140

c) NAND:
d) OR:
e) NOR:
Opção 1 Opção 2
141
141

16.1.2 – Melhorando o desempenho

No entanto, usar transistores em circuitos que correspondam a cada função de uma maneira não
padronizada pode trazer algumas dificuldades.
Nos primeiros tempos da eletrônica digital, cada função era montada com seus transistores,
diodos e resistores na sua placa para depois serem todas interligadas.
Este procedimento revelou ser inconveniente por diversos motivos:
- a grande complexidade que o circuito adquiria quando realizasse muitas funções.

- a necessidade de padronizar o modo de funcionamento de cada circuito ou função.
Seria muito importante estabelecer que todos os circuitos operassem com a mesma tensão de
alimentação e fornecessem sinais que os demais pudessem reconhecer e, ao mesmo tempo,
reconhecessem os sinais gerados pelos outros.
O desenvolvimento da tecnologia dos circuitos integrados possibilitou a colocação de diversos

componentes já interligados em um único invólucro. Foi criada uma série de circuitos
integrados que continham numa única pastilha as funções lógicas digitais mais usadas e de tal
maneira projetadas que todas eram compatíveis entre si, isto é, operavam com as mesmas
tensões e reconheciam os mesmos sinais.
Esta série de circuitos integrados forma as Famílias Lógicas, a partir das quais os projetistas
tiveram facilidade em encontrar todos os blocos para montar seus equipamentos digitais. Logo,
precisando montar um circuito que use uma porta AND, duas portas NOR e Inversores o
projetista tem, à sua disposição, componentes compatíveis entre si contendo estas funções (ver
fig. A4) e de tal forma que podem ser interligados das maneiras desejadas.
5V 5V 5V
A1 A1 A1 S1
S1 S1
B1 B1
A2 S2
A2 A2
S2 S2 A3 S3
B2 B2
A4 S4
NOR NAND
Inversores
Fig. A4 - Blocos compatíveis contendo Funções Lógicas
O sucesso do advento dessas famílias foi enorme, pois além do menor tamanho dos circuitos e
menor consumo de energia, havia ainda a vantagem do menor custo e obtenção de maior
142 velocidade de operação e confiabilidade.

Famílias Lógicas
Diversas famílias foram criadas desde o surgimento dos circuitos integrados, recebendo uma
denominação conforme a tecnologia empregada. As principais famílias lógicas desenvolvidas
foram:
- RTL: Resistor Transistor Logic
- RCTL: Resistor Capacitor Transistor Logic
- DTL: Diode Transistor Logic
- TTL: Transistor Transistor Logic
- CMOS: Complementary Metal Oxide Semiconductor
- ECL: Emitter Coupled Logic
Há centenas de circuitos integrados disponíveis no mercado para a realização de projetos.
A maioria deles está em invólucros do tipo DIL (dual in line) ou DIP (dual in line plastic) de
14, 16 ou 18 pinos, conforme mostra a fig. A5:
14 8 16 9 18 10
1 7 1 8 1 9
Fig. A5 - Invólucros do tipo DIL ou DIP
As funções mais simples das portas disponíveis numa certa quantidade em cada integrado usam
circuitos integrados de poucos pinos.
No entanto, à medida que novas tecnologias foram sendo desenvolvidas permitindo a
integração de uma grande quantidade de componentes, surgiu a possibilidade de colocar num
integrado não apenas umas poucas portas e funções adicionais (flip-flops, decodificadores etc.)
mas também interligá-los de diversas formas e utilizá-los em aplicações especiais.
Diversas etapas no aumento da integração foram obtidas e receberam nomes que hoje são
comuns quando se fala de equipamentos digitais em geral. As seguintes classificações são
utilizadas para os graus de integração dos circuitos digitais:
- SSI – Small Scale Integration (Integração em pequena escala): corresponde à série
normal dos primeiros TTL que contém de 1 a 12 portas ou funções lógicas num mesmo
componente.
- MSI – Médium Scale Integration (Integração em média escala): circuitos integrados
contendo de 13 a 99 portas ou funções lógicas.
- LSI – Large Scale Integration (Integração em larga escala): circuitos integrados contendo
de 100 a 999 portas ou funções lógicas.
- VLSI – Very Large Scale Integration (Integração em escala muito grande): circuitos
integrados contendo mais de 1000 portas ou funções lógicas.
143 Focaremos as famílias lógicas do tipo TTL e CMOS: elas são as mais empregadas em uma 143
grande quantidade de equipamentos digitais, computadores e periféricos.

16.2 - Família TTL

A família TTL foi originalmente desenvolvida pela Texas Instruments. Porém, hoje muitos
fabricantes de semicondutores produzem seus componentes.
Esta família é principalmente reconhecida pelo fato de ter duas séries que começam pelos
números 54 (para aplicações militares) e 74 (para aplicações comerciais). Assim, podemos
associar rapidamente qualquer componente que comece com o número 74 à família TTL.
A fig. A6 mostra uma porta NAND típica TTL de duas entradas onde se pode ver que o
transistor de entrada utiliza dois emissores.
5V
R1 R2 R3
Q3
S
A Q1 Q2 D1
B
Q4
R4
Fig. A6 - Porta NAND construção TTL
Tensão de Alimentação / Margem de Imunidade a Ruídos

Circuitos Lógicos da Família TTL:
A característica mais importante da familia TTL está no fato de que ela utiliza tensão de
alimentação típica de 5V. Assim, para os componentes desta família o nível lógico 0 é sempre
igual à ausência de tensão, enquanto o nível lógico 1 é sempre igual a uma tensão de 5V.
Imunidade a Ruídos
Campos elétricos e magnéticos parasitas, podem induzir tensões indesejáveis nos circuitos
lógicos, e interferências nos circuitos externos.
Esses sinais indesejáveis espúrios são chamados de ruídos, que podem levar valores de tensão
para longe dos níveis aceitáveis. A imunidade a ruído de um circuito lógico é a capacidade de
tolerância a ruídos sem alteração dos níveis lógicos de saída.
Margem de imunidade a ruído é o máximo desvio permitido aos níveis tensão na entrada sem
que haja mudança de estado lógico na saída.
A margem de imunidade a ruídos, de maneira geral, para a familia TTL é igual a 0,4V.
144

Níveis de Tensão - Entrada e Saída (Circuitos Lógicos Familia TTL):
Para os níveis lógicos serem reconhecidos devem estar dentro de faixas bem definidas.
Conforme se verifica na fig. A7, uma porta TTL reconhecerá como nível 0 as tensões que
estiverem entre 0V e 0,8V, e como nível 1 as tensões que estiverem na faixa entre 2,0V e 5V.
Entre estas duas faixas existe uma região indefinida que deve ser evitada.
Corrente de Entrada e Saída:
a) Corrente de Entrada (Circuitos Lógicos da Familia TTL)

Quando uma entrada de uma função lógica TTL está no nível baixo (0), flui uma corrente de
base para o emissor do transistor multiemissor da ordem de 1,6mA, conforme mostra a fig. A8:
5V
R1 R2
1 Q1 Q2
0 1,6 mA
R4
Fig. A8 - Corrente de entrada na porta com nível 0
Esta corrente de 1,6mA deve ser levada em consideração durante qualquer projeto, pois ela
deverá ser suprida pelo circuito que excitará a porta (eventualmente a saída de outra porta
lógica anterior).
145
Quando a entrada de uma porta lógica TTL está no nível alto (1), circula uma corrente no 145
A, como mostra a fig. A9:
sentido oposto da ordem de 40

5V
R1 R2
40 A
1 Q1 Q2
R4
Fig. A9 - Corrente de entrada na porta com nível 1
Esta corrente vai circular quando o nível de tensão na entrada for igual ou maior que 2,0 V.
b) Corrente de Saída (Circuitos Lógicos da Familia TTL)

Quando a saída de um circuito TTL vai a nível baixo (0), circula uma corrente da ordem de 16
mA, conforme se observa no circuito da fig. A10:
5V
R3
Q3
16 mA
S
D1
Q4 Por esta razão, os acionamentos

na saída das portas TTL são feitos
preferencialmente com nível
Baixo (NL0).
Fig. A10 - Corrente de saída em nível 0
Saída TTL em nível baixo (0)  IOL máx = 16mA, ou seja, a saída pode “absorver” uma
corrente máxima desta ordem.
146
Saída TTL em nível alto (1)  IOH máx = 400
A, conforme mostra a fig. A11:

5V
R3
Q3
400 A
S
D1
Q4
Fig. A11 - Corrente de saída em nível 1
Podemos obter uma capacidade maior de excitação de saída de uma porta TTL quando
ela é levada ao nível 0 (baixo) do que ao nível 1 (alto). Isto justifica o fato de que em muitas
funções indicadoras em que ligamos um LED na saída fazemos com que ele seja aceso quando
a saída vai ao nível 0 (portanto, com capacidade de fornecer mais corrente) e não ao nível 1,
como mostra a fig. A12:
5V
LED
R1 R1
16 mA
400 A
LED
a) LED acende fraco b) LED acende forte
Fig. A12 - Circuito para acendimento de LED

(preferencia pelo circuito b)
Fan In e Fan Out

A saída de uma porta lógica não precisa estar obrigatoriamente ligada a uma entrada de outra
porta lógica. A mesma saída pode ser usada para excitar diversas portas.
Como a entrada de cada porta precisa de uma certa corrente e a saída da porta que irá excitar
tem uma capacidade limitada de fornecimento ou de drenar corrente, é preciso estabelecer um
limite para a quantidade de portas que podem ser excitadas. Assim, levando em conta as
147 correntes nos níveis 0 e 1 das entradas e saídas, define-se FAN OUT como o número máximo
147
de entradas que podemos ligar a uma saída TTL, como exemplifica a fig. A13:

Entradas
Saída
Fig. A13 - Fan Out: quantidade de entradas que

uma saída pode alimentar
Para os componentes de uma mesma família TTL (por exemplo, Standard) o fan out pode ter
valor de 10.
Por outro lado, também pode ocorrer que na entrada de uma função lógica TTL seja preciso
ligar mais de uma saída TTL. Considerando novamente que circulam correntes nestas ligações e
que os circuitos tem capacidades limitadas de condução, é preciso saber qual a quantidade de
ligações que podem ser feitas.
Desta forma, o FAN IN indica a quantidade máxima de saídas que podem ser ligadas a uma
entrada, conforme mostra a fig. A14:
Entrada
Saídas
Fig. A14 - Fan In: quantidade de saídas

possíveis de ligar a uma entrada
Exercicio resolvido:
Consulte a especificação do CI 7400 NAND e responda: Quantas entradas de portas NAND 7400 podem
ser ligadas à saída de uma porta NAND 7400 ?
148

Velocidade (Circuitos Lógicos da Familia TTL)
Os circuitos eletrônicos possuem uma velocidade limitada de operação que depende de diversos
fatores. No caso específico dos circuitos TTL, temos de considerar a própria configuração das
portas que apresentam indutâncias e capacitâncias parasitas que influem na sua velocidade de
operação. Levando em conta a configuração típica de uma porta vista na fig. A15, veremos que se
for estabelecida uma transição muito rápida da tensão de entrada, a tensão de saída não subirá com a
mesma velocidade. Este sinal terá antes de carregar as capacitâncias parasitas existentes de modo
que a tensão de entrada suba gradualmente, demorando um certo tempo que deve ser considerado.
R1
Cx Cx
A Q1
B
Cx
Fig. A15 - Capacitancias parasitas influenciam na

velocidade
Da mesma forma, à medida que o sinal vai passando pelas diversas etapas do circuito,temos de
considerar os tempos que os componentes demoram para comutar justamente em função das
capacitância e indutâncias parasitas existentes. O resultado disso é que para os circuitos integrados
TTL existe um retardo entre o instante em que o sinal passa do nível 0 para o nível na entrada, e o
instante em que o sinal na saída responde a esta variação passando do nível 1 para o nível 0, no caso
de um inversor.
Estes dois tempos são mostrados na fig. A16 e são muito importantes nas especificações dos
circuitos TTL, principalmente quando trabalham com dispositivos muito rápidos. Basicamente, se
dois sinais devem chegar ao mesmo tempo a um certo ponto do circuito e tal não aconteceu, isto se
deve ao fato de um sinal se retarda mais que o outro ao passar por determinadas funções, o que pode
gerar interpretações erradas do próprio circuito, que funcionará de modo anormal.
(5 V) 1
(1,5 V) (1,5 V)
(0 V) 0 t
PHL t
(5 V) 1 PLH
(1,5 V) (1,5 V)
(0 V) 0
Fig. A16 - Tempos de Retardo das funções TTL
Dissipação de Potência (Circuitos Lógicos da Familia TTL)

Um ponto importante no projeto de circuitos digitais é a potência consumida e portanto, dissipada
na forma de calor. Quando usamos uma grande quantidade de funções, esta característica se torna
importante tanto para o dimensionamento da fonte como para o próprio projeto da placa e do
aparelho que deve ter meios de dissipar o calor gerado. Convém notar que quando aumenta a
149 velocidade, o consumo também aumenta. O projetista deve ser cuidadoso na escolha dos modelos e 149
famílias de integrados para que uma as duas características, velocidade e consumo de potência, na
medida certa do projeto proposto, inclusive o custo.

Circuitos de Saída (Circuitos Lógicos da Familia TTL)
a) Totem Pole
Os circuitos TTL mais comuns têm a configuração mostrada na fig. A6 e recebem a
denominação de Totem-Pole. Nestes circuitos temos uma configuração em que um ou outro
transistor conduz a corrente, conforme o nível estabelecido na saída seja 0 ou 1.
Este tipo de circuito apresenta um inconveniente se ligarmos duas portas em paralelo, conforme
mostra a fig. A17:
5V
R1 R2 R3
Q3
corrente
intensa
Nível 0
A Q1 Q2 D1
B
Q4 entrada da
porta
R4 seguinte
conduzindo
Nível 1
à saída da outra porta
Fig. A17 - Conflito de níveis em saídas interligadas
Se uma das portas tiver sua saída indo ao nível alto (1) ao mesmo tempo que a outra vai ao
nível baixo (0), um curto-circuito é estabelecido na saída e pode causar a queima do
componente. Isso significa que os circuitos integrados TTL com esta configuração nunca
podem ter suas saídas interligadas da forma indicada.
b) Open Colector
Para elaborar circuitos em que as saídas sejam interligadas utiliza-se a configuração Open
Collector, conforme mostra a fig. A18:
5V
R1 R2
coletor
aberto
S
A Q1 Q2
B
Q3
R4
150
Fig. A18 - Porta NAND com saída em coletor aberto
(Open Collector)

Os circuitos integrados TTL que possuem esta configuração são indicados como “open
collector” e quando são usados exigem a ligação de um resistor externo denominado “pull up”,
normalmente igual ou maior que 2,2k.
Como o nome em inglês diz, o transistor interno (Q3 na fig. A18) está com o coletor aberto
(open collector) e para funcionar precisa de um resistor de polarização. A vantagem desta
configuração está na possibilidade de interligarmos portas diferentes num mesmo ponto, como
mostra a fig. A19:
5V
Resistor "Pull Up"
2,2k
Componentes
"Open
Collector"
à porta seguinte
Fig. A19 - Resistor "Pull Up" polariza saídas das funções "Open Collector"
A desvantagem está na redução da velocidade de operação do circuito que se torna mais lento
com a presença do resistor, pois ele tem uma certa impedância que afeta o desempenho do
circuito.
c) Tri-state
“Tri-state” significa terceiro estado e é uma configuração que também pode ser encontrada
em alguns circuitos integrados TTL, principalmente os utilizados em informática. Na fig. A20
temos o circuito típico de uma porta NAND tri-state que vai servir como exemplo.
5V
R1 R2 R3
Q3
S
A Q1 Q2 D1
B
EN Q5
Q4
habilitação R4
151
Fig. A20 - Porta NAND TTL Tri-State 151

Podem existir aplicações em que duas portas tenham suas saídas ligadas num mesmo circuito,
como mostra a fig. A21:
Circuito A
Circuito C
Circuito B
Fig. A21 - Quando A estiver enviando sinais para C, B deve estar "desativado"
Uma porta está associada a um primeiro circuito e a outra porta a um segundo circuito. Quando
um circuito envia seus sinais para a porta, o outro deve ficar em espera. Ora, se o circuito que
está em espera ficar no nível 0 ou no nível 1, estes níveis serão interpretados pela porta
seguinte como informação e isso não deve ocorrer.
O que deve ocorrer é que quando uma porta estiver enviando seus sinais, a outra porta deve
estar numa situação em que na sua saída não tenhamos nem 0 e nem 1, ou seja, ela deve ficar
num estado de circuito desligado, circuito aberto ou terceiro estado (como se não existisse). Isso
é conseguido através de uma entrada de controle denominada “habilitação” (enable), abreviada
para EN.
Assim, quando EN está no nível 0 (circuito da fig. A20), o transistor Q5 não conduz e nada
acontece no circuito, que funciona normalmente. No entanto, se EN for levada ao nível 1, o
transistor Q5 satura levando Q3 e Q4 ao corte, ou seja, os dois transistores passam a se portar
como circuitos abertos, independentemente dos sinais de entrada. Na saída S teremos um estado
de alta impedância.
Podemos concluir que a função tri-state apresenta três estados possíveis na sua saída:
Nível Lógico 0
Nível Lógico 1
Alta Impedância
As funções tri-state são muito usadas nos circuitos de computadores, nos denominados “data
bus”, onde diversos circuitos devem aplicar seus sinais ao mesmo ponto ou devem compartilhar
a mesma linha de transferência desses dados. O circuito que está funcionando deve estar
habilitado e os que não estão funcionando, para que suas saídas não influenciem nos demais,
devem ser levados sempre ao terceiro estado (alta impedância).
152

16.3 - Família CMOS
CMOS significa Complementary Metal-Oxide Semiconductor e se refere a um tipo de
tecnologia que utiliza transistores de efeito de campo ou Field Effect Transistor (FET) em lugar
de transistores bipolares comuns (como nos circuitos TTL) na elaboração de circuitos
integrados digitais.
Existem vantagens e desvantagens no uso de transistores de efeito de campo, mas pode-se dizer
que existem aplicações em que é mais vantajoso usar um tipo e aplicações em que o outro tipo é
melhor.
Os transistores de efeito de campo usados nos circuitos integrados CMOS ou MOSFET têm a
estrutura mostrada na fig. A22:
Alumínio Óxido de Silício
S D
Canal
N N N
Substrato P
Fig. A22 - Transistor CMOS de canal N
Conforme pode ser visto, o eletrodo de controle é a porta ou “gate” (G) onde se aplica o sinal
que dever ser amplificado ou usado para chavear o circuito. O transistor é polarizado de modo a
haver uma tensão entre a fonte ou “source” (S) e o dreno ou “drain” (D). Fazendo uma analogia
com o transistor bipolar, podemos dizer que a porta ou “gate” do MOSFET equivale à base do
transistor, enquanto o dreno ou “drain” equivale ao coletor e a fonte ou “source” ao emissor, de
acordo com a fig. A23:
D C
B
G
S E
Fig. A23 - Equivalentes das funções de

153 eletrodos MOSFET e Transistor Bipolar 153

Na fig. A22, observar que entre o eletrodo de porta (gate), que consiste numa placa de alumínio
e a parte que forma o substrato ou canal por onde passa o corrente, não existe contato elétrico e
nem junção mas sim, uma finíssima camada de óxido de alumínio ou óxido metálico, que dá o
nome ao dispositivo (metal-oxide).
A polaridade do material semicondutor usado no canal, que é a parte do transistor onde circula
a corrente controlada, determina seu tipo e também a polaridade da tensão que a controla. Na
prática existem transistores de efeito de campo de canal N e transistores de efeito de campo de
canal P (cujos símbolos são mostrados na fig. A24) e que, de maneira geral, são equivalentes
aos tipos NPN e PNP dos transistores bipolares.
D D
G G
S S
Canal P Canal N
Fig. A24 - Símbolos dos transistores MOSFET
A corrente que circula entre a fonte e o dreno, pode ser controlada pela tensão aplicada à porta
(gate). Isso significa que a corrente de dreno depende da tensão de porta, diferente do transistor
bipolar em que a corrente de coletor depende da corrente de base. No tipo P uma tensão positiva
de porta (gate) aumenta a sua condução, ou seja, faz com que sature, e no tipo N uma tensão
negativa de porta (gate) aumenta a condução ou seja, faz com que sature. Com este raciocínio,
os transistores de efeito de campo MOS são típicos amplificadores de tensão.
Desta forma, um transistor de efeito de campo apresenta uma impedância de entrada

extremamente elevada, significando que apenas com a tensão pode-se controlar os dispositivos
CMOS. Logo, é preciso uma potência extremamente baixa para o sinal excitar a entrada de um
circuito integrado CMOS, já que praticamente nenhuma corrente circula por este elemento.
Outra diferença entre os transistores bipolares e os FET é o fato de não existir a

descontinuidade de 0,6V da barreira de potencial da junção base-emissor para começar a
conduzir, o que os torna mais lineares em qualquer aplicação que envolva amplificação de sinal.
Da mesma forma que podemos elaborar funções lógicas básicas usando transistores bipolares
comuns, também podemos fazer o mesmo com base nos transistores de efeito de campo MOS.
A tecnologia CMOS permite que os dispositivos tenham características excelentes para
aplicações digitais.
Em cada função temos configurações em que transistores de canal N e de canal P são usados ao
154 mesmo tempo, isto é, usamos pares complementares conforme mostra o diagrama inversor da
fig. A25:

Vdd
(P) Q1
E S
(N) Q2
Fig. A25 - Inversor com transistor MOS
A polaridade da tensão que controla a corrente principal nos transistores de efeito de campo
depende justamente do tipo de material usado no canal, que pode ser do tipo P ou do tipo N.
Se levarmos em conta que os circuitos digitais tem dois níveis de sinal possíveis, podemos
perceber que dependendo do nível deste sinal aplicado à porta dos dois transistores ao mesmo
tempo, quando um deles estiver polarizado no sentido de conduzir plenamente a corrente
(saturado), o outro estará obrigatoriamente polarizado no sentido de cortar esta corrente (corte).
No circuito indicado na fig. A25, quando a entrada E estiver no nível baixo (0), o transistor Q1
conduz, enquanto Q2 permanece em corte. Isso significa que Vdd é colocada na saída S,
correspondente ao nível alto (1). Por outro lado, quando na entrada E aplicarmos o nível alto
(1), o transistor Q2 conduz e o transistor Q1 corta e com isso o nível baixo (0) é aplicado na
saída S.
Tensão de Alimentação / Margem de Imunidade a Ruídos

(Circuitos Lógicos da Família CMOS)
Uma das características mais importantes da familia CMOS está no fato de que ela utiliza
tensão de alimentação típica de 12V ou 15V.
A outra característica importante é que a alta impedância de entrada proporciona uma
margem de imunidade a ruídos de 45% da tensão de alimentação (muito mais alta, se
comparada com a familia TTL). Por isso, para ambientes ruidosos, a familia CMOS é a
mais indicada.
Os circuitos integrados CMOS são dispositivos que requer baixa potência e podem operar em
uma larga faixa de tensões. Estas duas características permitem o uso de fontes lineares de
baixo custo, bem como a partir de pilhas ou baterias ideais para aplicações onde estes tipos de
fontes são usadas como alimentação principal ou como back-up.
As tensões de alimentação mais comuns variam de 3V a 16V porém, o valor máximo absoluto
não deve ser superior a 18V. Observar que as séries antigas com sufixo A são alimentados com
tensões que variam de 3V a 12V.
Especial atenção deve ser dada quando realizar um projeto com CMOS devido à existência de
novas famílias que operam em sistemas de comunicação com tensões entre 2,2V e 3,5V.
Portanto, certificar-se de que as conexões com os sistemas já existentes não necessitam de
155 circuitos acopladores para casamento das tensões de fonte.
155
Sempre, em caso de dúvida, consultar as especificações técnicas do manual do fabricante para
verificar se algum sufixo altera as condições de alimentação do componente.

Níveis de Tensão - Entrada e Saída

(Circuitos Lógicos da Família CMOS)
As tensões aplicadas às entradas dos circuitos integrados CMOS devem ficar dentro dos mesmos
limites estabelecidos para a Tensão de Alimentação. Se porventura a aplicação em um projeto incluir
tensões menores que 3V ou superiores a 18V, circuitos adaptadores de tensão deverão ser incluídos.
Considerando a saída de uma porta lógica conectada à entrada de outra porta lógica, podemos definir:
a) VIH – valor mínimo da tensão na entrada da porta lógica para ser reconhecida como nível
lógico alto (1), isto é, qualquer tensão maior que VIH aplicada a uma entrada será
reconhecida como nível alto (1).
b) VIL – valor máximo da tensão na entrada da porta lógica para ser reconhecida como nível
lógico baixo (0), isto é, qualquer tensão menor que VIL aplicada a uma entrada será
reconhecida como nível baixo (0).
c) VOH – valor mínimo da tensão na saída da porta lógica quando está no nível lógico alto (1),
isto é, qualquer tensão menor que VOH na saída será reconhecida como nível baixo
(0).
d) VOL – valor máximo da tensão na saída da porta lógica quando está no nível lógico baixo (0),
isto é, qualquer tensão maior que VOL na saída será reconhecida como nível alto (1).
Consequentemente, para que não haja incertezas nos níveis lógicos de uma porta lógica para outra, as
seguintes condições devem ser satisfeitas:
VOH ≥ VIH : a tensão mínima na saída de uma porta lógica para que esta seja considerada no
nível lógico alto (1) deve ser maior ou igual à tensão mínima que deve ser
aplicada à entrada de uma porta lógica para que o nível lógico seja reconhecido
como alto (1).
VOL ≤ VIL : a tensão máxima na saída de uma porta lógica para que esta seja considerada no
nível lógico baixo (0) deve se menor ou igual à tensão máxima que deve ser
aplicada à entrada de uma porta lógica para que o nível lógico seja reconhecido
como baixo (0).
Para os níveis lógicos serem reconhecidos devem estar dentro de faixas bem definidas. Conforme se
verifica na fig. A25a, uma porta CMOS reconhecerá como nível 0 as tensões que estiverem entre 0V
e 3V, e como nível 1 as tensões que estiverem na faixa entre 3,5V e 18V. Entre estas duas faixas
existe uma região indefinida que deve ser evitada.
156

Corrente de Entrada (Circuitos Lógicos da Família CMOS)
Apesar da porta estar isolada do circuito dreno-fonte com uma resistência teoricamente infinita
(alta impedância de entrada), na prática ocorre uma pequena corrente de fuga, da ordem de
10pA para uma alimentação de 10V, que deve ser considerada quando precisamos calcular a
corrente de entrada de um circuito CMOS numa aplicação mais crítica.
Corrente de Saída (Circuitos Lógicos da Família CMOS)

Como mostrado na fig. A25, o estágio de saída é formado por um MOSFET de canal N ligado a
outro MOSFET de canal P de tal forma que quando um dos transistores estiver em corte, o
outro estará saturado. Como ambos tem a mesmas características, podemos dizer que um
integrado CMOS tem a mesma capacidade de drenar e fornecer corrente na saída.
De acordo com a fig. A26, estas correntes são designadas como:
a) IOH – corrente fornecida quando no nível alto (1): na fig. A25 corresponde ao transistor
Q1 conduzindo e o transistor Q2 em corte, a corrente circula da fonte (Vdd)
passando pelo pino de alimentação do integrado, pelo pino de saída, em seguida
pela carga ligada à saída e para o negativo da fonte.
b) IOL – corrente drenada quando no nível baixo (0): na fig. A25 corresponde ao transistor
Q1 em corte e o transistor Q2 conduzindo, a corrente circula da fonte (Vdd) pela
carga ligada à saída, pelo pino de saída do integrado, pelo pino de terra e para o
negativo da fonte.
10 V
10 V 10 V
LED
R1 R1
2,5 mA
2,5 mA
LED
a) IOH - corrente fornecida b) IOL - corrente drenada
Fig. A26 - Corrente de saída CMOS
Se a tensão de alimentação Vcc = 5V  as saídas podem fornecer (quando no nível alto) ou

drenar (quando no nível baixo) corrente de até 1mA.
Se a tensão de alimentação Vcc = 10V  a corrente sobe para 2,5mA.
Para o nível máximo de tensão de alimentação (18V), cada saída admite o máximo de 10mA,
157 respeitando-se sempre a máxima potência que o integrado pode dissipar. 157

Velocidade (Circuitos Lógicos da Família CMOS)

O fato de o eletrodo de porta ser uma placa de metal fixada no material semicondutor e isolada
por meio de uma camada de óxido, faz com que ele funcione como a placa de um capacitor.
Isso significa que, ao aplicarmos um sinal de controle a uma função deste tipo, a tensão não
sobe imediatamente até o valor desejado, mas precisa de um certo tempo para carregar o
“capacitor” representado pelo eletrodo de porta.
Mesmo que o eletrodo tenha dimensões extremamente pequenas, se levarmos em conta as

impedâncias envolvidas no processo de carga e também a própria disponibilidade de corrente
nos circuitos de escuta, o tempo envolvido no processo não é desprezível, e ocorrerá um certo
atraso na propagação do sinal.
O atraso nada mais é que a diferença de tempo entre o instante em que aplicamos o sinal na
entrada e o instante em que obtemos um sinal de saída. Nos circuitos integrados típicos, para
um inversor, este atraso é da ordem de 3ns (nanosegundos). Pode parecer pequeno, mas
considerando que o sinal deve atravessar centenas de portas para ser utilizado em algum ponto
do circuito, o atraso total pode acarretar diversos problemas de funcionamento.
Entretanto, a carga de um capacitor num circuito de tempo é determinada pelo nível de tensão
de alimentação deste capacitor. Logo, com mais tensão a carga é mais rápida e isso nos leva a
uma característica muito importante dos circuitos CMOS digitais e que deve ser levada em
conta em qualquer aplicação: com maior tensão de alimentação os circuitos integrados
CMOS são mais rápidos.
Enquanto nos manuais de circuito integrados TTL encontramos uma velocidade máxima única
de operação para cada tipo (a tensão de alimentação é sempre 5V), nos manuais CMOS
encontramos velocidades associadas às tensões de alimentação (os CMOS podem ser
alimentados por uma ampla faixa de tensão).
A especificação de velocidade é dada tanto nos termos de freqüência quanto nos termos de
atraso de sinal. Para o caso do atraso do sinal, observamos que ele pode ser especificado para
uma transição do nível alto para o nível baixo, ou vice versa.
Dissipação de Potência (Circuitos Lógicos da Família CMOS)

Os circuitos integrados CMOS consomem menos energia que os circuitos integrados TTL.
Para os tipos mais comuns, a corrente de alimentação Idd é normalmente da ordem de 1nA
tipicamente, com um máximo de 0,05A para alimentação de 5V, o que corresponde a uma
dissipação de 5nW em média para alimentação de 5V, e 10nW para alimentação de 10V.
Normalmente as folhas de dados dos fabricantes informam a máxima potência que um

integrado CMOS pode dissipar para temperatura ambiente de 25oC, na maioria dos casos
500mW. Para outras temperaturas ambientes, é fornecido o valor do fator de redução de
potência em função do encapsulamento.
158

17. Codificadores 8 entradas  3 saídas (23)
Codificador é um circuito digital que faz a conversão de um código, para outro código
(normalmente binário), para que seja transmitido ou processado.
M≥N
159
159

3
18. Decodificadores 3 entradas  8 saídas (2 )
Decodificador é um circuito digital que tem função contrária ao codificador: ele converte um
código (normalmente binário) para outro código apropriado para a excitar um display de 7
segmentos. Exemplo: o circuito digital que converte a informação binária para decimal recebe
o nome de DECODIFICADOR binário / decimal.
O decodificador ativa apenas a saída correspondente ao número (código) de entrada.

Todas as outras saídas permanecem inativas.
M≥N
Exemplo: Decodificador Binário para Decimal
160

O termo CODIFICADOR é empregado, usualmente, para circuitos que apresentam um número de

entradas superior ou igual ao de saídas; caso contrário, dizemos tratar-se de um circuito
DECODIFICADOR.
Latch
Muitas vezes, é necessário que uma informação aplicada à entrada de um decodificador seja
memorizada, indicando o mesmo número durante um certo período de tempo.
Mesmo que durante esse tempo a entrada receba outras informações, a saída deverá ficar
inalterada. Essa função é realizada pelo “LATCH”, uma memória de biestáveis.
Latch (trinco, em inglês), é um circuito de memória utilizado para armazenar um código digital
através de um sinal habilitador.
Após terem sido habilitadas, as saídas Qa, Qb, Qc e Qd

terão os mesmos níveis lógicos das entradas A, B, C, D.
Mesmo que as entradas sejam desabilitadas, os níveis
serão mantidos nas saídas.
O sinal habilitador pode ser 0 ou 1, dependendo do CI utilizado. Alguns CI’s tem um pino
chamado polarity (polaridade), através do qual determinamos se o sinal habilitador será 0 ou 1.
161 Desse modo, dependendo do nível lógico aplicado à entrada habilitadora, os dados aplicados às 161
entradas do Latch são ou não transferidos para o decodificador propriamente dito.

CD4511 = Decodificador BCD → 7 segmentos (dec)

(Binário para Decimal)
Objetivo: Aplicar o conversor BCD para 7 segmentos e visualizar números decimais em displays
162

Circuito integrado CD4511 – Características Básicas
O decodificador CD4511 BCD para sete segmentos é construído com transistores MOS (metal-oxide-
silicium) do tipo enriquecimento, em arquitetura de modo par-complementar (C-MOS) e com transistores
bipolares NPN como drivers de saídas, isso tudo em uma única estrutura.
A entrada 3 do CD 4511 (LT - Lamp Test), quando ativada com nivel alto, HABILITA os segmentos do
display.
A entrada 4 do CD 4511 (BL - Blanking): um nivel baixo DESLIGA todos os segmentos do display. Pode
servir também para controle de brilho, se este pino receber tensão variável entre GND e +Vcc.
A entrada 5 do CD4511 (LE - Latch Enable), no exato instante em que é ativada, memoriza ou “congela” o
último valor enviado para o display.
As entradas A0 até A3 são entradas de dados BCD: em muitos datasheets são denominadas A, B, C e D.
· O CI CD 4511 é um CI de tecnologia C-MOS;
• Tensão de alimentação mínima = 3V
• Tensão de alimentação máxima = 15V
• Corrente máxima por saída = 15mA
• Máxima velocidade de operação = 5MHz
Display de 7 segmentos
Cada segmento é composto por um LED (light
emitter diode - diodo emissor de luz). Quando
energizado, emite luz visível. Em geral, os LEDS
operam com nível de tensão de 1,6 a 3,3V
(dependendo do material do cristal e da
dopagem).
A potência necessária para acendimento de um
Tamanho do segmento está na faixa típica de 10 a 150mW,
com vida útil de aproximadamente 100 mil horas
dígito ou mais.
O LED não pode receber tensão diretamente
entre seus terminais, a corrente deve ser limitada
para que a junção não seja danificada. Assim, o
uso de um resistor limitador em série com cada
segmento é comum nos circuitos que o utilizam.
Tipicamente, os LEDs de aproximadamente 5mm de diâmetro trabalham com correntes da ordem de 10

a 20mA e os de aproximadamente 3mm de diâmetro operam com a metade desse valor (de 5 a 10 mA).
O tamanho do display é medido em milímetros, e corresponde ao tamanho do dígito. No mercado, estão
disponíveis displays com tamanho de 7, 10, 14, 20 ou 25mm. Podem também aparecer em diversas
cores como vermelho, laranja e verde. O display de 7 segmentos apresentado neste experimento é do
tipo catodo comum, cujos terminais são mostrados na Fig. a seguir.
Se o catodo é comum,
os segmentos a até g
deverão receber tensão
positiva via resistor de
limitação de corrente.
Neste caso, pelo menos
um dos pinos 3 ou 8
(comum) do display
163 deverá ser ligado ao 163
TERRA (0V) da fonte de
alimentação.

EXEMPLO 1
Fazer com que os displays de 7 seguimentos exibam os números _4 (dezena apagado e unidade
4), ou 29 através da seleção da chave S1.
Pinos 3 e 4 do CD4511 :
Se Pin3 = NL1: habilita display
Se Pin4 = NL0: Apaga display (Blank)
CD4511 (CI 1) CD4511 (CI 2)
Diodos:
Os diodos são necessários
pois as ligações anteriores _
entre os pinos dos CI’s não
podem ser mantidas após
a mudança de posição da
chave S1.
Desta forma, evita-se retorno
de sinal.
Conforme Tabela Verdade do CD4511:

CHAVE DISPLAY Pin 5 Pin 4 Pin 3 Pin 6 (D) Pin 2 (C) Pin 1 (B) Pin 7 (A)
CI 1 (Dezena): Blank x 0 1 x x x x
S1 posição _4
CI 2 (Unidade): 4 0 1 1 0 1 0 0
164 CI 1 (Dezena): 2 0 1 1 0 0 1 0
S1 posição 29
CI 2 (Unidade): 9 0 1 1 1 0 0 1

EXEMPLO 2
Fazer com que os displays de 7 seguimentos exibam os numeros 40, 60, 80, 100, ou 120.
Solução:
Centena Dezena Unidade
CD4511 (CI 1) CD4511 (CI 2)

CI 1 (Centena): Blank x 0 1 x x x x
S1 posição 40
CI 2 (Dezena): 4 0 1 1 0 1 0 0
S1 posição 60
CI 2 (Dezena): 6 0 1 1 0 1 1 0
S1 posição 80
CI 2 (Dezena): 8 0 1 1 1 0 0 0
165 CI 1 (Centena): 1 0 1 1 0 0 0 1
S1 posição 100 165
CI 2 (Dezena): 0 0 1 1 0 0 0 0
CI 1 (Centena): 1 0 1 1 0 0 0 1
S1 posição 120
CI 2 (Dezena): 2 0 1 1 0 0 1 0

Exercicios
1) Fazer com que os displays de 7 seguimentos exibam os números 81 ou _4 (dezena apagado),
através da seleção da chave S1.
CD4511 (CI 1) CD4511 (CI 2)
81 _4

CI 1 (Dezena): 8 0 1 1 1 0 0 0
S1 posição 81
CI 2 (Unidade): 1 0 1 1 0 0 0 1
166 S1 posição _4
CI 1 (Dezena): Blank x 0 1 x x x x
CI 2 (Unidade): 4 0 1 1 0 1 0 0

2) Fazer com que os displays de 7 seguimentos exibam os números 10 ou 18, através da seleção
da chave S1.
CD4511 (CI 1) CD4511 (CI 2)
10 18

CI 1 (Dezena): 1 0 1 1 0 0 0 1
S1 posição 10
CI 2 (Unidade): 0 0 1 1 0 0 0 0
167 CI 1 (Dezena): 1 0 1 1 0 0 0 1
S1 posição 18 167
CI 2 (Unidade): 8 0 1 1 1 0 0 0

3) Fazer com que os displays de 7 seguimentos exibam os números 6_ (unidade apagado) ou 5_
(unidade apagado), através da seleção da chave S1.
CD4511 (CI 1) CD4511 (CI 2)
6_ 5_

CI 1 (Dezena): 6 0 1 1 0 1 1 0
S1 posição 6_
CI 2 (Unidade): Blank x 0 1 x x x x
168 CI 1 (Dezena): 5 0 1 1 0 1 0 1
S1 posição 5_
CI 2 (Unidade): Blank x 0 1 x x x x

PRÁTICA 1
Fazer com que o display de 7 seguimentos exiba os números 6 ou 3 através da seleção da chave S1.
CD4511 (CI 1)

S1 posição 6 CI 1 (Unidade): 6 0 1 1 0 1 1 0
169
169
S1 posição 3 CI 1 (Unidade): 3 0 1 1 0 0 1 1

PRÁTICA 2
Fazer com que o display de 7 seguimentos exiba os números 0 ou 2 através da seleção da chave S1.
CD4511 (CI 1)

S1 posição 0 CI 1 (Unidade): 0
170

PRÁTICA 3
Fazer com que o display de 7 seguimentos exiba o número 4 ou FIQUE APAGADO através da
chave de seleção S1.
CD4511 (CI 1)

171
171
S1 posição CI 1 (Unidade):
Apagado Blank

PRÁTICA 4
Fazer com que os displays de 7 seguimentos exibam os números 12 ou 03 através da seleção da
chave S1.
CD4511 (CI 1) CD4511 (CI 2)
12 03

CI 1 (Dezena): 1
S1 posição 12
172 CI 2 (Unidade): 2
CI 1 (Dezena): 0
S1 posição 03
CI 2 (Unidade): 3

PRÁTICA 5
Fazer com que os displays de 7 seguimentos exibam os números 37 ou _2 (dezena apagado),

através da seleção da chave S1.
CD4511 (CI 1) CD4511 (CI 2)
37 _2

CI 1 (Dezena): 3
S1 posição 37
CI 2 (Unidade): 7
173
CI 1 (Dezena): Blank 173
S1 posição _2
CI 2 (Unidade): 2

PRÁTICA 6
Fazer com que os displays de 7 seguimentos exibam os números 07 ou 30 através da seleção da
chave S1.
CD4511 (CI 1) CD4511 (CI 2)
07 30

CI 1 (Dezena): 0
S1 posição 07
CI 2 (Unidade): 7
CI 1 (Dezena): 3
174 S1 posição 30
CI 2 (Unidade): 0

PRÁTICA 7
Fazer com que os displays de 7 seguimentos exibam os números _9 ou 45 através da seleção da

chave S1.
CD4511 (CI 1) CD4511 (CI 2)
_9 45

CI 1 (Dezena): Blank
S1 posição _9
175 CI 2 (Unidade): 9
175
CI 1 (Dezena): 4
S1 posição 45
CI 2 (Unidade): 5

PRÁTICA 8
Fazer com que os displays exibam os números 100, 150, ou 200 através da a seleção da chave S1.
CD4511 (CI 1) CD4511 (CI 2)
100 150 200

CI 1 (Centena): 1
S1 posição 100
CI 2 (Dezena): 0
CI 1 (Centena): 1
S1 posição 150
176 CI 2 (Dezena): 5
CI 1 (Centena): 2
S1 posição 200
CI 2 (Dezena): 0

PRÁTICA 9
Fazer com que os displays de 7 seguimentos exibam os números 300, 400, 500 ou 600.
CD4511 (CI 1)
300 400 500 600

S1 posição 300 CI 1 (Centena): 3

177
S1 posição 600 CI 1 (Centena): 6 177

Atividades Finais
1. Cite situações de automação industrial em que poderiam ser aplicados os conhecimentos aqui
adquiridos sobre conversores BCD:
_____________________________________________________________________________
_____________________________________________________________________________
_____________________________________________________________________________
_____________________________________________________________________________
_____________________________________________________________________________
2. Os Displays utilizados foram do tipo Catodo Comum. O que mudaria na ligação dos circuitos
se utilizássemos os do tipo Anodo Comum?
_____________________________________________________________________________
_____________________________________________________________________________
_____________________________________________________________________________
3. Em que situações é necessário utilizar displays do tipo Catodo Comum, ou Anodo Comum?
_____________________________________________________________________________
_____________________________________________________________________________
_____________________________________________________________________________
4. Qual é a corrente aproximada que cada segmento do display utilizado consome?
____________________________________________________________________________
5. Qual é a potência máxima consumida pelo display utilizado neste experimento ?
____________________________________________________________________________
6. Em um dado projeto, por que é importante conhecer o consumo de corrente máximo de cada
display?
_____________________________________________________________________________
_____________________________________________________________________________
_____________________________________________________________________________
7. PROJETO: Elabore em uma folha a parte um projeto utilizando dois CI’s CD4511 e dois
Display(s) de 7 segmentos, de forma que através de uma chave seletora de 5 posições seja
exibida a sequência dos números 23, 34, _8, 56, ou 67.
178

19. Multiplexadores (Seletores de dados)
Um multiplexador (MUX) é um circuito lógico que é utilizado nos casos em que necessitamos
enviar dados contidos em vários canais, para um só canal. Porém, através de um
endereçamento adequado, somente uma das entradas estará conectada à saída.
O roteamento da entrada de dados para a saída é feito através das variáveis de seleção.
Um multiplexador seleciona 1 entre N dados de entrada e transmite o dado selecionado para

o único canal de saída: esta operação chama-se multiplexação.
Exemplo:
Tela da TV = Saída Z
Entradas I = canais da TV
MUX = controle remoto
Um exemplo:
Multiplexador de Quatro Canais (ou entradas)
Observe que dependendo da combinação das variáveis de seleção S1 e So, teremos

179 presente na saída Z apenas uma das entradas Io até I3.
179
Existem disponíveis comercialmente multiplexadores de 2, 4, 8, 16 e 32 canais, nas
famílias TTL e CMOS.

MUX
É um seletor de dados: ele seleciona apenas uma das entradas para ser a saída.
MUX DE 4 CANAIS
Implementação do circuito:
180

MUX combinados
Aplicações de Multiplexadores
 Roteamento de Dados
 Conversão Paralelo-Série
 Sequenciamento de Operações
 Geração de funções Lógicas
181
181

20. Demultiplexadores (Distribuidores de dados)
Um demultiplexador (DEMUX) é um circuito lógico que tem a função inversa do MUX, ou

seja, envia dados vindos de um único canal para vários canais. Porém, através de um
endereçamento adequado, somente uma das saídas estará conectada à entrada.
O roteamento da entrada de dados para a saída selecionada é controlado pela combinação

das variáveis de seleção.
Um demultiplexador recebe o dado de entrada e o transmite para um dos N canais de saída

selecionados: esta operação chama-se demultiplexação.
DEMUX = Chave de Seleção.
Ex. Roteador de Wi-Fi: ele

recebe a informação DSL e
disponibiliza várias saídas
para conexão de cabos de
rede.
Exemplo:
Demultiplexador de 1 para 8 linhas

A figura abaixo mostra o diagrama lógico de um demultiplexador que distribui uma linha de
entrada para oito linhas de saída. A linha de entrada de dados I está ligada às oito portas
AND, porém, somente uma dessas portas será habilitada através da combinação das
variáveis de seleção SELECT.
Tabela Verdade:
182

Circuito Lógico:
Diagrama em blocos de uma calculadora
183
183
A UCP executa as operações em linguagem binária, e fornece respostas em binário.

DEMUX
É um circuito combinacional dedicado, que tem a finalidade de selecionar qual saída receberá a
informação presente em sua única entrada.
n = 2m
n = nº saídas (ou canais de saída)

m = nº variáveis de seleção
DEMUX DE 4 CANAIS
Se A = B = 0 : Somente a saída So receberá o sinal da entrada E
Circuito Lógico:
Aplicações de Demultiplexadores
 Sistemas de monitoramento e segurança.

 Sistema síncrono de transmissão de dados.
Ex: Queremos transmitir serialmente palavras
de dados de quatro bits: Quatro palavras serão
transmitidas totalizando 16bits.
 Barramento de dados.
 Reduzir o número de fios entre transmissor e
receptor.
 Comunicação entre teclado e computador.
184

21. Transmissão e recepção de dados com MUX / DEMUX
O MUX e o DEMUX são muito importantes para a realização de transmissão e recepção de

informações digitais (ou dados).
A importância se justifica pelo fato de muitas vezes, se dispor de um único canal de comunicação
para a transmissão de informações diferentes, o que pode ser realizado pelo MUX, e recepção de
várias informações em intervalos de tempos diferentes por um único canal de comunicação, que
podem ser separadas por um DEMUX, para serem enviadas a sistemas digitais diferentes,
conforme mostra a figura a seguir:
Entrada paralela
Transmissão e Recepção de dados por um único canal.
Na figura acima, vemos que o dado presente na entrada Eo do MUX, deve ser transmitido num
determinado momento pelo canal de comunicação, e conectado à saída So pelo DEMUX, e assim
sucessivamente para as outras entradas.
As variáveis de seleção do MUX e do DEMUX devem estar sincronizadas no tempo, para que a
informação chegue ao destino correto, ou para que a recuperação da informação transmitida
SERIALMENTE seja correta.
A informação é serializada pelo MUX, e recuperada pelo DEMUX na forma original, isto é,
PARALELA.
Fica claro que a variável TEMPO é importante quando se fala em transmissão e recepção de
informações multiplexadas.
185
185

Exemplo:
A figura a seguir mostra uma informação de 8 bits serializada por um MUX de 8 canais, com os
valores que as variáveis de seleção devem assumir em cada instante.
186

Uma aplicação:
O Contador de Estados, ou simplesmente contador, fornece em suas 3 saídas os códigos

sequencialmente: 000 – 001 – 010 – 011 – 100 – 101 – 110 - 111
O Teclado converte o acionamento das teclas para uma informação codificada em 7 bits (ASCII).
Essas informações são transmitidas serialmente por um MUX para um computador, que as
converte novamente no modo paralelo por um DEMUX, para que elas possam ser processadas
internamente pela CPU (Unidade Central de Processamento).
187
187

22. Implementação de funções Booleanas com MUX
Implementar funções lógicas de maior complexidade pode não ser uma tarefa fácil, exigindo o
uso de muitas portas lógicas. Para simplificar estes projetos, pode-se utilizar componentes com
um maior grau de integração, como por exemplo MULTIPLEXADORES (ou simplesmente MUX).
Há de se fazer uma análise em termos de custo para ver o que mais vale a pena: dependendo do
número de portas utilizadas, o MUX pode ser uma boa opção.
Vamos ver como é possível um único MUX implementar uma expressão booleana cujo circuito
lógico utiliza de várias portas lógicas.
Exemplo:
Deseja-se implementar o circuito lógico correspondente à expressão booleana a seguir, usando
MUX de 4 canais.
Como esta expressão apresenta apenas 2 variáveis ( X e Y), pode-se implementá-la utilizando um
MUX de 2 variáveis de seleção. Basta associá-las às variáveis de entrada da expressão booleana
e fixar as entradas do MUX de acordo com a saída correspondente a cada combinação de
entrada. Assim, primeiramente, é preciso obter a Tabela Verdade relativa à expressão que se
deseja implementar, relacionando as suas saídas com a entrada do MUX.
x y S Entradas do MUX que estarão na saída

0 0 1 Eo
Eo = E1 = 1
0 1 1 E1
1 0 0 E2
E2 = E3 = 0
1 1 0 E3
Desta forma, a implementação do circuito lógico correspondente ficará da seguinte forma:
Operação:
Se x = 0 e y = 0  S = E0 = 1
Se x = 0 e y = 1  S = E1 = 1
Se x = 1 e y = 0  S = E2 = 0
Se x = 1 e y = 1  S = E3 = 0
188

Mas, e quando o número de Variáveis entrada > Variáveis seleção disponíveis no MUX ?
Neste caso, pode-se aplicar um artifício chamado de VARIÁVEL AUXILIAR, que permite esta
implementação usando no máximo um inversor (além do MUX disponível).
Ao aplicarmos este artifício, uma das variáveis de seleção torna-se uma variável auxiliar.
Exemplo:
Implemente a expressão Booleana a seguir utilizando MUX de 8 canais e no máximo uma porta
inversora.
A Tabela Verdade correspondente a esta expressão é :
Relacionaremos as 3 variáveis de entrada mais significativas (X, Y e Z) às variáveis de seleção do

MUX, e a entrada menos significativa (= W) será a VARIÁVEL AUXILIAR do circuito.
Então, para cada 2 linhas subsequentes da T.V, compara-se o valor da saída S com o valor da
variável auxiliar W, obtendo a relação lógica mostrada na T.V a seguir:
189
189
1ª e 2ª linhas: Se x = y = z = 0  S = Eo = W
9ª e 10ª linhas: Se x = 1 e y = z = 0  S = E4 = 1

EXERCICIO 1 - Implemente a função utilizando MUX 3 x 8 (C = DmS)
Var. Seleção
3
Solução: A, B e C são as variáveis de seleção, portanto, teremos 2 = 8 variáveis de entrada.
Tabela Verdade:
Implementação:
A B C S Entradas estarão em S
0 0 0 0 Eo = 0
0 0 1 1 E1 = 1
0 1 0 1 E2 = 1
0 1 1 1 E3 = 1
1 0 0 0 E4 = 0
1 0 1 0 E5 = 0
1 1 0 1 E6 = 1
1 1 1 0 E7 = 0
Operação: Exemplo 2ª linha da T.V.: se A = B = 0 , e C = 1  S = E1 = 1.
EXERCICIO 2 - Implemente a função utilizando MUX 3 x 8 (C = DmS)

Solução: A, B e C são as variáveis de seleção do MUX.
Tabela Verdade: Implementação:
0 0 0 0 Eo = 0
0 0 1 0 E1 = 0
0 1 0 0 E2 = 0
0 1 1 0 E3 = 0
1 0 0 1 E4 = 1
1 0 1 1 E5 = 1
1 1 0 1 E6 = 1
1 1 1 0 E7 = 0
EXERCICIO 3 - Implemente a função utilizando MUX 2 x 4

e apenas 1 inversor (C = DmS)
Implementação:
Solução:
0 0 0 0
MUX 4 canais de entrada : (S = 0)  Eo = 0
2  Var. Seleção 0 0 1 0
2
Portanto, este MUX pode utilizar 0 1 0 0
apenas 2 var. seleção. Assim, (S = 0)  E1 = 0
aplicaremos a técnica da variável 0 1 1 0
auxiliar.
1 0 0 1
Observação: para este caso, se (S = 1)  E2 = 1
não existir nenhuma relação 1 0 1 1
entre a saída S e a variável
1 1 0 1
auxiliar C, use MUX 3 x 8 (S = )  E3 =
190 1 1 1 0
C = Var. Aux.
Operação: Por exemplo, 3ª e 4ª linha da T.V.: se A = 0 , e B = 1  S = E1 = 0.

EXERCICIO 4 - Implemente a função utilizando MUX 2 x 4 e apenas 1
inversor (Z = DmS)
X Y Z S Entradas estarão em S Implementação:
Solução: 0 0 0 1
(S = 1)  Eo = 1
0 0 1 1
0 1 0 1
(S = 1)  E1 = 1
0 1 1 1
1 0 0 1
(S = 1)  E2 = 1
Operação: 1 0 1 1
Ex: 5ª e 6ª linhas da T.V.: 1 1 0 0
Se X=1 e Y=0  S = E2 = 1 (S = Z)  E3 = Z
1 1 1 1
Z = Var. Aux.
EXERCICIO 5 - Implemente a função utilizando MUX 2 x 4 e

apenas 1 inversor (Z = DmS)
Solução:
0 0 0 0
(S = 0)  Eo = 0
0 0 1 0
0 1 0 0
(S = 0)  E1 = 0
0 1 1 0
1 0 0 1
Operação: (S = )  E2 =
1 0 1 0
Ex: 3ª e 4ª linhas da T.V.:
Se X=0 e Y=1  S = E1 = 0 1 1 0 0
(S = 0)  E3 = 0
1 1 1 0
Z = Var. Aux.
EXERCICIO 6 - Implemente a função utilizando MUX 2 x 4 e apenas

1 inversor (Z = DmS)

Solução:
0 0 0 0
(S = 0)  Eo = 0
0 0 1 0
0 1 0 1
(S = )  E1 =
0 1 1 0
1 0 0 1
Operação: (S = 1)  E2 = 1
1 0 1 1
Ex: 7ª e 8ª linhas da T.V.:
1 1 0 1
Se X=1 e Y=1  S = E3 = (S = )  E3 =
1 1 1 0
191
Z = Var. Aux. 191

EXERCICIO 7
Implemente a função utilizando MUX 3 x 8 e apenas 1

inversor
(W = DmS)
Solução:
a) Tabela Verdade:
b) Implementação:
Operação:
Se X = Y = Z = 0  S = E0 = 0
Se X=0, Y=0 e Z=1  S = E1 = 1
Se X=0, Y=1 e Z=0  S = E2 = 0
Se X=0, Y=1 e Z=1  S = E3 = 1
Se X=1, Y=0 e Z=0  S = E4 =
Se X=1, Y=0 e Z=1  S = E5 = 1
Se X=1, Y=1 e Z=0  S = E6 =
Se X=1, Y=1 e Z=1  S = E7 = 0
192

EXERCICIO 8 (proposto)
Uma pesquisa de preços realizada em Junho de 2020 em uma determinada loja distribuidora
de componentes, resultou nos seguintes valores unitários:
CD4002  Porta NOR, tecnologia CMOS, de 14pinos  Custo Unitário = R$2,07

CD4070  Porta OU EXCL, tecn. CMOS, de 14 pinos  Custo Unitário = R$2,40
CD4081  Porta AND, tecnologia CMOS, de 14 pinos  Custo Unitário = R$1,89
CD4069  Porta NOT, tecnologia CMOS, de 14 pinos  Custo Unitário = R$1,04
CD4529  Mux de 4 canais (2x4), CMOS, 14 pinos  Custo Unitário = R$1,50
CD4051  Mux de 8 canais (3x8), CMOS, 16 pinos  Custo Unitário = R$2,10
(D = DmS)
I) Implemente a função F acima utilizando:
a) 1 MUX 2 x 4
b) 1 MUX 3 x 8 e apenas 1 inversor
II) Baseado somente nos preços dos componentes do circuito digital, faça um estudo
de custos e decida qual das opções (a ou b) será mais viável economicamente.
Solução:
a) Com MUX 2 x 4:
Implementação:
(C e D: variáveis auxiliares)
Operação:
Se A = B = 0 (linhas 1 a 4 da TV)  F = E0
193
Se A = 0 e B = 1 (linhas 5 a 8 da TV)  F = E1
Se A = 1 e B = 0 (linhas 9 a 12 da TV)  F = E2 193
Se A = 1 e B = 1 (linhas 13 a 16 da TV)  F = E3

b) Com MUX 3 x 8 e apenas 1 inversor:
Obs: O CD4051 pode funcionar como MUX, e também como DEMUX, já que as chaves
internas são bilaterais.
II) Estudo comparativo de custos:
Com MUX 2 x 4:
NOR: ................. R$1,04

OU EXC: ........... R$2,40
AND: ................. R$1,89
MUX 4 canais: ... R$1,50
__________
Total: ................. R$7,86
Com MUX 3 x 8:
NOT: ................. R$2,07

MUX 8 canais: ... R$2,10
Var. Aux. __________
Implementação: Total: ................. R$4,17
Conclusão:
O circuito digital com MUX 3x8 é mais

viável, pois sai praticamente pela metade
do custo do circuito com MUX 2x4.
Operação:
Se A = B = C = 0  F = E0
Se A = 0, B = 0 e C = 1  F = E1
Se A = 0, B = 1 e C = 0  F = E2
Se A = 0, B = 1 e C = 1  F = E3
Se A = 1, B = 0 e C = 0  F = E4
Se A = 1, B = 0 e C = 1  F = E5
194
Se A = 1, B = 1 e C = 0  F = E6
Se A = 1, B = 1 e C = 1  F = E7

EXERCICIO 9
Implemente as funções S1 e S2 abaixo utilizando 2 MUX 2 x 4 e um único inversor
(Z = DmS)
Solução:
a) Tabela Verdade:
X Y Z S1 Entradas MUX1 S2 Entradas MUX2

0 0 0 1 0
(S = 1)  Eo = 1 (S = 0)  Eo = 0
0 0 1 1 0
0 1 0 1 0
(S = 1)  E1 = 1 (S = 0)  E1 = 0
0 1 1 1 0
1 0 0 0 1
(S = 0)  E2 = 0 (S = )  E2 =
1 0 1 0 0
1 1 0 1 0
(S = 1)  E3 = 1 (S = 0)  E3 = 0
1 1 1 1 0
Z = Var. Aux.
b) Implementação:
Operação:
Se X = Y = 0  S1 = E0 = 1
S2 = E0 = 0
Se X = 0 e Y = 1  S1 = E1 = 1
S2 = E1 = 0
Se X = 1 e Y = 0  S1 = E2 = 0
S2 = E2 =
Se X = 1 e Y = 1  S1 = E3 = 1
S2 = E3 = 0
195
195

Exemplo aplicação 1 : Seleção de Computador para impressora
No laboratório de eletrônica de uma determinada escola técnica, existem quatro

computadores para elaboração de relatórios, material didático, esquemas elétricos, lay-
out para circuito impresso, notas de prova, etc.
Todos utilizam uma única impressora para a impressão dos trabalhos realizados.
O estagiário de eletrônica Rosesberto, recentemente contratado para acompanhar o

técnico eletrônico Belarmino, cansado de conectar e desconectar o cabo da impressora
dos computadores, ele sugeriu um sistema eletrônico de seleção de computadores para
ligação à impressora, controlado por um teclado, conforme mostra o seguinte diagrama
de blocos:
Observações:
Apenas para efeito didático, supõe-se que a conexão entre o computador e a impressora
seja realizada por um único fio. Belarmino aceitou a idéia, mas teve dificuldades em
pensar num circuito simples e barato que pudesse resolver o problema e incumbiu o
estagiário para a realização deste projeto. Como Rosesberto acabara de estudar este
capítulo, não só aceitou o desafio, como de imediato começou a pensar no projeto:
“Ora, se eu utilizar um multiplexador de quatro canais, tendo como sinais de

entrada as informações digitais que os computadores enviam à impressora,
deixando-a constantemente ligada na saída, basta projetar um circuito codificador
196 que ligue o teclado às variáveis de seleção deste multiplexador.“

Entusiasmado com a sua perspicácia, Rosesberto redesenhou o diagrama de blocos,

proposto inicialmente:
Rosesberto iniciou, então, o projeto, preocupando-se inicialmente com o codificador do

teclado de seleção, formado por quatro chaves as quais chamou de C1, C2, C3 e C4
correspondentes aos quatro computadores, e montou a seguinte tabela verdade:
Da tabela Verdade, ele tirou as expressões das saídas A e B, como seguem:
A = C3 + C4
B = C2 + C4
Observação:
Pelas expressões das saídas, verifica-se que elas não dependem da variável de
entrada C1, ou seja, se nenhuma tecla estiver acionada, as saídas A e B estarão em
NL0, conectando automaticamente o computador I à impressora.
197
197
A tecla C1 tem a função, então, de destravar qualquer outra tecla que estiver acionada.

Com isso, ele montou o circuito lógico correspondente, como mostra a figura a seguir:
Rosesberto pegou o circuito do MUX de quatro canais, solicitou alguns circuitos

integrados ao almoxarifado e montou o circuito mostrado na figura a seguir:
198

Exemplo aplicação 2 : Sistema de Monitoramento
199
199

Existem operações matemáticas soma e subtração entre números binários, hexadecimais, octais
e decimais. Entretanto, nosso foque será entre números binários.
23. SOMA BINÁRIA

Exercicio 1
Regra da soma binária:
1 0 1 0 1  5 Bits 0+0=0
0+1=1
+ 1 0 1 1  4 Bits
1+0=1
?
1 + 1 = 0 e Vai Um (Carry)
24 23 22 21 20
1 0 1 0 1 = (1x24) + (0x23) + (1x22) + (0x21) + (1x20) = 21 Decimal
24 23 22 21 20
1 0 1 1 = (1x23) + (0x22) + (1x21) + (1x20) = 11 Decimal
Portanto:
Exercicio 2: soma de 4 bits
1 0 0 1  4 Bits
+ 1 0 1 1  4 Bits
?
1 1 1 (Carry)
1 0 0 1 = 9 decimal
1 1 (Soma Parcial)
+ 1 0 1 1 = 11 decimal
1 0 1 0 0 = 20 decimal
Exercicio 3: soma de 5 bits
1 1 0 1 1  5 Bits
+ 1 0 1 1 1  5 Bits
?
1 1 1 1 1 (Carry)
1 1 0 1 1 = 27 decimal
0 0 1 0 (Soma Parcial)
200 + 1 0 1 1 1 = 23 decimal
1 1 0 0 1 0 = 50 decimal

24. SUBTRAÇÃO BINÁRIA
Exercicio 1
Regra da subtração binária:
0-0=0
1 0 1 0 1 = 21 decimal
0 - 1 = 1 e Empresta Um (Borrow)
- 1 0 1 1 = 11 decimal 1-0=1
1-1=0
?
24 23 22 21 20
1 0 1 0 1 = (1x24) + (0x23) + (1x22) + (0x21) + (1x20) = 21 Decimal
24 23 22 21 20
1 0 1 1 = (1x23) + (0x22) + (1x21) + (1x20) = 11 Decimal
Portanto:
Exercicio 2: subtração de 4 bits
1 1 0 1 = 13 decimal
- 1 0 1 1 = 11 decimal
?
1 1 0 1 = 13 decimal
1 (Borrow)
- 1 0 1 1 = 11 decimal
0 0 1 0 = 2 decimal
Exercicio 3: subtração de 5 bits
1 0 1 1 0 = 22 decimal
- 0 0 1 0 1 = 5 decimal
?
1 0 1 1 0 = 22 decimal
1 (Borrow)
201 - 0 0 1 0 1 = 5 decimal
201
1 0 0 0 1 = 17 decimal

25. CIRCUITOS ARITMÉTICOS – SOMADORES E SUBTRATORES
São circuitos que realizam operações aritméticas soma e subtração com números binários.
São utilizados na ULA (Unidade Lógica Aritmética) dos microprocessadores.
A ULA é a parte principal de uma calculadora, ou ainda de um microprocessador, que é o
cérebro de um computador.
A ULA é um circuito combinatório responsável pela execução de somas, subtrações e funções
lógicas em um sistema digital.
Diagrama simplificado da ULA:
Exemplo de uma ULA de 4 bit’s (CI 74181) :
Ao a A3 e Bo a B3  Entradas  Dados de Entrada

Cn  Entrada  Bit “Empresta Um”
So a S3  Entradas  Seleção da Operação
M  Entrada  (M = 0: Operações Aritméticas; M = 1: Operações Lógicas)
Fo a F3  Saídas  Dados de Saída (Resultado)
Cn+4  Saída  Bit “Vai Um”
202
G e T  Saídas  Expansão do Carry
A = B  Saída  Indica igualdade de duas entradas

25.1 ADIÇÃO NO SISTEMA BINÁRIO
Tabela Verdade 1
A B S Co 0+0=0
0 0 0 0 0+1=1
0 1 1 0 1+0=1
1 0 1 0 1 + 1 = 0 e vai 1
1 1 0 1
A e B = variáveis a serem somadas

S = Resultado da soma
Co = “vai um” de saída ou “Carry-Out”
25.2 SUBTRAÇÃO NO SISTEMA BINÁRIO
Tabela Verdade 2
A B S Bo 0-0=0
0 0 0 0 0 - 1 = 1 e empresta 1
0 1 1 1 1-0=1
1 0 1 0 1-1=0
1 1 0 0
A e B = variáveis da subtração
S = Resultado da subtração
Bo = “empresta um” ou “Borrow-Out”
203
203

HALF- ADDER (CIRCUITO MEIO SOMADOR)
 Possibilita a soma de 2 números binários de 1 bit
Executa a Tabela Verdade 1 abaixo:
O nome meio somador é devido a sua saída

S não considerar a soma do carry (out) vindo
de uma possível operação anterior, ou seja:
Na soma de 2 números de 1 bit, o “vai um” não
será somado com nenhuma operação anterior.
T.V. 1:
A B S Co 0+0=0
0 0 0 0 0+1=1
0 1 1 0 1+0=1
1 0 1 0 1 + 1 = 0 e vai 1 Co = A . B (vai um)
1 1 0 1
Implementação do Half-Adder:
204

HALF- SUBTRACTOR (CIRCUITO MEIO SUBTRATOR)
 Possibilita a subtração de 2 números binários de 1 bit
Executa a Tabela Verdade 2 abaixo:
O nome meio subtractor é devido a sua saída

S não considerar o borrow (out) vindo de uma
possível operação anterior.
T.V. 2:
A B S Bo 0-0=0
0 0 0 0 0 - 1 = 1 e empresta 1
0 1 1 1 1-0=1
1 0 1 0 1-1=0
1 1 0 0
Implementação do Half-Subtractor:
205
205

FULL- ADDER (CIRCUITO SOMADOR COMPLETO)

 Possibilita a soma de 2 nºs binários de 1 bit + carry anterior
 Possui 3 bits de entrada ( A ; B ; Carry in) e 2 bits de saída (soma e carry out)
Entradas Saídas A saída S do Full-Adder

A B Cin S Cout
considera o Carry (in) vindo de
0 0 0 0 0
uma possível operação anterior.
0 0 1 1 0
0 1 0 1 0
0 1 1 0 1 0+0=0
1 0 0 1 0 0+1=1
1 0 1 0 1 1+0=1
1 1 0 0 1 1 + 1 = 0 e vai (carry) um
1 1 1 1 1
Cin = Carry in
Cout = “Vai um” S = resultado da soma
Somador Completo:
206

FULL- SUBTRACTOR (CIRCUITO SUBTRATOR COMPLETO)

 Possibilita a subtração de 2 nºs binários de 1 bit + borrow anterior
 Possui 3 bits de entrada ( A ; B ; Borrow in) e 2 bits de saída (subtração e borrow out)
T.V.
Entradas Saídas
A saída S do Full-Subtractor
A B Bin S Bout
considera o Borrow (in) vindo de uma
0 0 0 0 0
0 0 1 1 1 possível operação anterior.
0 1 0 1 1
0 1 1 0 1 0-0=0
1 0 0 1 0 0 - 1 = 1 e empresta (borrow) 1
1 0 1 0 0 1-0=1
1 1 0 0 0 1-1=0
1 1 1 1 1
Bin = Borrow in
Bout = “empresta um” S = resultado da subtração
Subtrator Completo:
207
207

26. MICROCONTROLADOR
Um microcontrolador é praticamente um computador em um chip: ele contem todos os itens como
processador, memória ROM, memória RAM, periféricos de entrada / saída, Conversor Analógio/Digital,
etc. O microcontrolador pode ser programado para diversas funções, mas faz apenas aquilo que está
em seu programa, para executar outras funções ele tem que ser reprogramado.
Exemplos de Microcontroladores:
 PIC que são da família de microcontroladores fabricados pela Microchip

 Atmel AVR que são da família de microcontroladores fabricados pela Atmel
 Intel MCS – que são da família de microcontroladores fabricados pela Intel
Os microcontroladores geralmente são embarcados, ou seja, são dedicados ao dispositivo ou sistema

que eles controlam. O microcontrolador é utilizado em conjunto com outro circuito eletrônico para que
possa controlar suas funções, como nos alarmes, eletrodomésticos, veículos, etc.
Os microcontroladores são muito utilizados atualmente, pois a capacidade que os

microcontroladores apresentam de gerenciar e otimizar as funções de dispositivos é consideravelmente
alta. Sua grande vantagem é ter um baixo custo, ter componentes como memórias e conversores
internamente e sua programação é fácil.
27. MICROPROCESSADOR
O microprocessador, também chamado de processador, é basicamente um circuito integrado que

realiza as funções de cálculo e tomada de decisão. Ele é um cérebro eletrônico em um chip, usado nos
computadores, celulares, tablets e todos os equipamentos eletrônicos que baseiam-se nele para
executar suas funções.
O microprocessador Intel 8080 foi um dos primeiros

e talvez o mais conhecido microprocessador de 8
bits já fabricado. Clock era de 2 MHz, para a época
algo fora do comum. Podemos dizer que
esse microprocessador foi o antepassado neandertal
dos microprocessadores x86, Pentium 4.
O microprocessador não trabalha sozinho e nem pode ser programado, ele apenas executa as
funções que outros componentes externos lhe enviam. Isso quer dizer que para o microprocessador
208 trabalhar ele necessita de outros componentes externos como memória de leitura e escrita para
armazenamento de dados, memória somente de leitura para armazenamento de programas,
dispositivo ou memória para armazenamento permanente de dados, dispositivos periféricos,
conversores, interfaces, etc.

Microprocessador x Microcontrolador
Ambos realizam algumas operações que são, buscar as instruções da memória e executar estas
instruções (operações aritméticas ou lógicas) e o resultado dessas execuções são usados para
servir a dispositivos de saída.
As instruções eletrônicas representados por um grupo de bits são sempre obtido a partir de sua área de
armazenamento, que chamamos de memória. Então recapitulando, o microprocessador é um
circuito integrado responsável pelo processamento de dados, como uma unidade lógica e
aritmética, com diversos registradores especiais, mas precisa receber ordens externas e ter outros
componentes externos para funcionar.
Já o microcontrolador contém um microprocessador, memória RAM, memória ROM,
temporizadores, contadores, porta serial, conversores e portas de I/O em um só circuito
integrado, ou seja, um microcomputador de um só chip.
O Arduíno é um Microprocessador e Microcontrolador?
Com as informações acima podemos ver que internamente, a placa do Arduino contem
um microcontrolador, pois dentro dele já existe as memórias e conversores. Mas muitas vezes o
espaço de memória interno de um microcontrolador é pequeno, então é adicionado uma expansão,
através de um circuito integrado de memória ou um cartão micro SD. Isso não quer dizer que ele
não é mais um microcontrolador, ele apenas recebeu um melhoramento de uma função.
209
209

Referências
1. TOCCI J., Ronald .;Sistemas Digitais; Editora Pearson, 2010

2. BOYLESTAD, Robert L.; Introdução à análise de circuitos ; 10ª Edição, Editora Prentice Hall 2004
3. LOURENÇO, Antonio C.; CRUZ, Eduardo C.; Circuitos Digitais; 9ª Edição, Editora Érica, 2012
4. www.cursosvirtuais.net - Acesso: Set. 2010
5. www.engenhariax.com - Acesso: Mar. 2017
6. http://blog.novaeletronica.com.br - Acesso: Nov. 2015
7. http://www.ufjf.br/fabricio_campos/files/2011/03/cap09_parte_2.pdf - Acesso: Jun. 2020
Imagens
Bing.com
Eletronicaaqui.com
Vix.com
Computerworld.com.br
210

Eldig1 Mat Did r6 Alu

Enviado por

Dados do documento

Direitos autorais

Formatos disponíveis

Compartilhar este documento

Compartilhar ou incorporar documento

Opções de compartilhamento

Você considera este documento útil?

Este conteúdo é inapropriado?

Direitos autorais:

Formatos disponíveis

Eldig1 Mat Did r6 Alu

Enviado por

Direitos autorais:

Formatos disponíveis

Eletrônica Digital I

Prof. Xavier, Milton D.

Prof. Xavier, Milton D. - ELETRONICA DIGITAL 1 – Rev. 6 - Página 1 de 210

“ O homem não é nada além daquilo que a educação faz dele ”

Prof. Xavier, Milton D. - ELETRONICA DIGITAL 1 – Rev 6 - Página 2 de 210

Material didático de apoio elaborado por

Professor titular dos Cursos Superiores de Tecnologia em Automação Industrial e

Este material foi elaborado/revisado em Setembro de 2020 (Rev. 6)

Sujeito a nova revisão.

Prof. Xavier, Milton D. - ELETRONICA DIGITAL 1 – Rev. 6 - Página 3 de 210

4 “O homem não é nada além daquilo que a educação faz dele”

Prof. Xavier, Milton D. - ELETRONICA DIGITAL 1 – Rev 6 - Página 4 de 210

Prof. Xavier, Milton D. - ELETRONICA DIGITAL 1 – Rev. 6 - Página 5 de 210

ELETRÔNICA DIGITAL - Índice

Parte 2 – Introdução à Eletrônica Digital

Parte 4 – Portas Lógicas

Parte 6 – Simplificação por Veitch-Karnaugh

Parte 7 – Famílias Lógicas

Parte 8 – Circuitos Combinacionais Dedicados

Parte 9 – Operações Aritméticas e Circuitos Aritméticos: Somadores e Subtratores

6 Parte 10 – Microcontroladores e Microprocessadores

Prof. Xavier, Milton D. - ELETRONICA DIGITAL 1 – Rev 6 - Página 6 de 210

Prof. Xavier, Milton D. - ELETRONICA DIGITAL 1 – Rev. 6 - Página 7 de 210

1. Sistemas de Numeração e Conversão de Bases

1.1 Sistema Decimal

Prof. Xavier, Milton D. - ELETRONICA DIGITAL 1 – Rev 6 - Página 8 de 210

1.5 Conversões de Bases no sistema de numeração

1.6 Conversão Decimal  Binária

Basta fazer divisões sucessivas por 2.

Exemplo 2: 1231(10)= ? (2)

Prof. Xavier, Milton D. - ELETRONICA DIGITAL 1 – Rev. 6 - Página 9 de 210

1.7 Decimal  Octal

Basta fazer divisões sucessivas por 8.

Exemplo 1 = 154 (10) = ? (8)

Exemplo 2 = 719 (10) = ? (8)

Exemplo 3 = 1259 (10) = ? (8)

1.8 Decimal  Hexadecimal

Exemplo 1 = 154(10)= ? (16)

Exemplo 2 = 3882 (10) = ? (16)

Exemplo 3 : 51.898(10) = ? (16)

Prof. Xavier, Milton D. - ELETRONICA DIGITAL 1 – Rev 6 - Página 10 de 210

1.10 Binário  Octal 23 = 8

a) Dividir o número binário em grupos de 3 bits (dir para a esq),

Exemplo 1 = 101100(2) = ? (8)

Exemplo 2 = 101010(2) = ? (8)

Exemplo 3 = 1101011(2) = ? (8)

1.11 Binário  Hexadecimal 24 = 16

a) Dividir o número binário em grupos de 4 bits (dir para a esq),

Exemplo 1 = 101100(2)= ? (16)

Exemplo 2 = 101010(2) = ? (16)

Exemplo 3 = 1101011(2) = ? (16)

Exemplo 4 = 11001100(2) = ? (16)

Exemplo 5 = 11111110(2) = ? (16)

Exemplo 6 = 10111010(2) = ? (16)

1.12 Octal  Decimal

Prof. Xavier, Milton D. - ELETRONICA DIGITAL 1 – Rev. 6 - Página 11 de 210

Exemplo 1: 100(8)= ?(2)

Exemplo 2: 200(8) = ?(2)

Exemplo 3: 157(8)= ?(2)

Exemplo 4: 436(8) = ? (2)

1.14 Octal  Hexadecimal

a) Converta cada algarismo do octal em binário de 3 bits,

Exemplo 1: 372(8)= ?(16)

Exemplo 2: 12(8)= ?(16)